TW201234592A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TW201234592A TW201234592A TW100137035A TW100137035A TW201234592A TW 201234592 A TW201234592 A TW 201234592A TW 100137035 A TW100137035 A TW 100137035A TW 100137035 A TW100137035 A TW 100137035A TW 201234592 A TW201234592 A TW 201234592A
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- layer
- concentration
- semiconductor device
- inversion layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 63
- 210000000746 body region Anatomy 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 31
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 claims description 26
- 229910003468 tantalcarbide Inorganic materials 0.000 claims description 26
- 239000013078 crystal Substances 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 6
- 239000004575 stone Substances 0.000 claims description 6
- 230000001419 dependent effect Effects 0.000 claims description 5
- UNASZPQZIFZUSI-UHFFFAOYSA-N methylidyneniobium Chemical compound [Nb]#C UNASZPQZIFZUSI-UHFFFAOYSA-N 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 2
- 241000238631 Hexapoda Species 0.000 claims 1
- 238000003763 carbonization Methods 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 abstract description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 109
- 239000012535 impurity Substances 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 18
- 238000005468 ion implantation Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000004969 ion scattering spectroscopy Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
201234592 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置，更特定地關於一種可降 低通道電阻之半導體裝置。 【先前技術】 近年來，由於使半導體裝置之高耐壓化、低損失化、於 高溫環境下之使用等成為可能，故而作為構成半導體裝置 之材料，碳化矽之採用正在推進。與自先前作為構成半導 體裝置之材料而廣泛使用之矽相比，碳化矽為帶隙較大之 寬帶隙半導體《因此，可藉由採用碳化矽作為構成半導體 裝置之材料，而實現半導體裝置之高耐壓化、導通電阻之 降低等。又，與採用矽作為材料之半導體裝置相比，採用 碳化矽作為材料之半導體裝置亦具有於高溫環境下使用之 情形時之特性之降低較小之優點。 於使用此種碳化矽作為材料之半導體裝置中，例如 MOSFET(Metal Oxide Semiconductor Field Effect Transistor > 金屬氧化物半導體場效應電晶體）或IGBT(Insulated Gate Bipolar Transistor，絕緣閘極雙極性電晶體）等以特定之臨 界電壓為分界而控制通道區域中有無形成反轉層，導通及 阻斷電流之半導體裝置中，對通道移動度之提高或導通電 阻之降低進行有各種研究（例如，參照日本專利特開2000-150866號公報（專利文獻 1)、Fujihira et al_、「Realization of Low On-Resistance 4H-SiC power MOSFETs by Using Retrograde Profile in P-Body」、Materials Science Forum、 159336.doc 201234592
Vols· 556-557、Silicon Carbide and Related Materials 2006、 2006 年、p. 827-830(非專利文獻 1)及 Sei-Hyung Ryu et al.、「Critical Issues for MOS Based Power Devices in 4H-SiC」'Materials Science Forum、Vols. 615-617、2009 年、p. 743-748(非專利文獻2))。 先前技術文獻 專利文獻 專利文獻1 :日本專利特開2000-150866號公報 非專利文獻 非專利文獻 1 : Fujihira et al.、「Realization of Low On-Resistance 4H-SiC power MOSFETs by Using Retrograde Profile in P-Body」、Materials Science Forum、Vols · 556-557、Silicon Carbide and Related Materials 2006、 2006年、p. 827-830 非專利文獻 2 : Sei-Hyung Ryu et al.、「Critical Issues for MOS Based Power Devices in 4H-SiC」、Materials Science Forum、Vols. 615-617、2009年、p. 743-748 【發明内容】 發明所欲解決之問題 但是，於採用上述碳化矽作為材料之MOSFET或IGBT等 半導體裝置中，要求藉由通道電阻之降低而更加抑制導通 電阻。 因此，本發明之目的在於提供一種可降低通道電阻之半 導體裝置。 159336.doc 201234592 解決問題之技術手段 本發明之第1態樣之半導體裝置包括：基板，其包含碳 化矽；磊晶成長層，其包含碳化矽，且形成於基板上；閘 極絕緣膜，其包含絕緣體，且與磊晶成長層接觸而配置； 以及閘極電極，其係與閘極絕緣膜接觸而配置。磊晶成長 層包含P型主體區域，該P型主體區域係導電型為p型，且 藉由對閘極電極施加電壓而於與閘極絕緣膜接觸之區域形 成反轉層。又，反轉層中之電子之移動度μ係較與P型主體 區域之應形成反轉層之區域中之受體濃度Na的倒數成比例 之狀態更強地依賴於受體濃度。？型主體區域之應形成反 轉層之區域中之受體濃度Na為1X10!6 em·3以上、2xl〇u cm以下。/。著反轉層中之電子之移動方向之反轉層之長 度即通道長（L)為〇.43 _以下，該通道長成為將qd設為 常數且由d DNa纟示之應形成上述反轉層之ρ型主體區 域之區域中之空乏層的擴展寬度d以上。 又’本發明之第2態樣之半導體裝置包括：基板，包 含碳化H晶成長層，其包含碳切，且形成於基板 上；閘極絕緣膜，其句冬捣# Μ 。α 卉L 3絕緣體，且與磊晶成長層接觸而 配置，以及間極電極’其係與閘極絕緣膜接觸而配置。磊 曰曰成長層包含p型主體區域，該?型主體區埤係導電型為p 型’且藉由對間極電極施加電壓而於與間極絕緣膜接觸之 區域形成反轉層。X，央持閘極絕緣膜與閉極電極相對向 之蟲晶成長層之表面、與構成层晶成長層之碳化石夕之 (〇〇〇1)面所形成之角度為8。以下βρ型主# r PI王體k域之應形成反 I59336.doc 201234592 轉層之區域中之受體濃度Na為lxl〇16 cm_3以上、2xl〇18 cm 3以下。沿著反轉層中之電子之移動方向之反轉層之長 度即通道長為0.43 μηι以下，且該通道長成為將C&D設為 常數且由d=D.Na'c表示之應形成反轉層之p型主體區域之 區域中之空乏層的擴展寬度d以上。此處，匚及〇係藉由半 導體裝置之結構而決定之常數。〇係正實數且滿足 0<C<1.0。又，D係實數係數。 本發明者對半導體裝置之通道電阻之降低如下進行詳細 之研究，根據所得之知識見解想出本發明。 即，於使用碳化矽作為材料之半導體裝置中，通道電阻 佔導通電阻之比例較大。又，通道電阻係與通道移動度之 倒數及通道長之積成比例。因此，提高通道料度及縮 短通道長對通道電阻之降低較為重要。 一般而言，移動度μ係由於離子散射而受到制約性之影 響，而與受體濃度（離子濃度）Na之倒數成比例（參昭^ ⑴）。 …、 [數1] θ …U) 仁疋於夾持閘極絕緣膜與閘極電極相對向之磊晶成長 層之表面為接近構成該磊晶成長層之碳化矽之_”面之 面之情形時’更具體而言’於夾持閘極絕緣膜與閘極電極 目對向之蟲晶成長層之表面與構成^晶成 之（_υ面所形成之角度為8。以下 /化夕 典 時移動度μ除了 又到離子散射之影響外，亦受到 又刻用以形成ρ型主體區域等 159336.doc 201234592 之離子注入及於其後處理中產生之缺陷或陷阱之影響。因 此，於此情形時，移動度μ更強地受到受體濃度之影響。 認為離子注入及於其後處理中產生之缺陷或陷阱之密度係 依賴於注入離子量，且可由受體濃度队之函數表示。而 且，根據本發明者之研究，不僅受到離子散射之影響，而 且亦受到上述缺陷或陷阱之影響之情形之移動度μ係由下 述之式（2)表示。 [數2] yM = Aexp(B-Na) …⑺ 再者’於式（2)中，A及B為實數係數。 另一方面，由於通道電阻與通道長成比例，故而可藉由 縮紐通道長而降低通道電阻。但是，若縮短通道長，則產 生下述問題：產生短通道效果（穿通），耐壓降低或斷開特 性惡化等。短通道效果係藉由空乏層自形成於通道區域端 部之Pn接面區域擴展至通道區域内，使整個通道區域成為 乏層而產生。因此’為抑制短通道效果之產生，必須確 保較自上述pn接面區域擴展之空乏層之寬度寬之通道長。 於通道區域端部之pn接面區域之外側之雜質濃度為固定之 情形時，空乏層向通道區域之擴展寬度d滿足下述式（3),。 [數3] d= V eNa(Na+Nd) …（3)’ 此處’ sSic為Sic(碳化矽）之介電常數，4為真空之介電 ^數’ Vd為擴散電位’ Vmax為於斷開狀態下對pn接面施加 159336.doc 201234592 之最大電壓(將向pn接面之順方向施加電壓之情形設為 正’將向反方向施加電壓之情形設為負），队為施體濃 度’ e為基本電荷量。 而且上述式（3)'可於實用之範圍内近似地如下述式（3) 般表示。 [數4] d = D-N~c …(3) 此處’ C及D係藉由半導體裝置之結構而決$之常數。c 為正貫數且滿足0<C<1.0。又，D為實數係數。 而且，通道電阻ron係與移動度之倒數及通道長成比 例’故可由下述式（4)表示。 [數5] R〇，d/M = D.N~XB.Na) …⑷ 該函數係取極小值，於Na=c/B中，r〇n成為極小。而 且，若考慮半導體裝置中之通常之A〜D之值，則藉由受體 密度Na超過1x10 6 cm 3、小於“I⑽-3而可充分降低 R0N。又，於受體密度Na處於該範圍之情形時，受體密度 Na最低，而使空乏層之擴展寬度d變得最大之受體密度队 為lxlO16 cm3之情形之空乏層的擴展寬度d由式成為 0.43 μηι。即，於上述受體密度队之範圍中，無需將通道 長設為超過0.43 μπι之範圍。而且，通道長設為超過〇43 μηι之範圍會多餘地使通道長增加，而使通道 電阻增大。 因此’通道長較佳為设為0.43 μπι以下。另一方面，通道 長之下限值可根據能夠抑制短通道效果之通道長之下限值 159336.doc δ 201234592 規定。即’可藉由將通道長設為由d=D.Na-c表示之應形成 反轉層之p型主體區域之區域（通道區域29)中之空乏層的擴 展寬度d以上，而抑制短通道效果。 本發明之半導體裝置係反轉層中之移動度μ較與受體濃 度队之倒數成比例之狀態更強地依賴於受體濃度队，或者 夾持閘極絕緣膜與閘極電極相對向之磊晶成長層之表面與 構成磊晶成長層之碳化矽之（000丨）面所形成之角度為8。以 下’應形成反轉層之區域中之受體濃度队為1><1〇16 cm-3以 上、2xl018 cm_3以下，且通道長為由式（3)規定之d以上、 0.43 μηι以下，藉此可抑制短通道效果之產生，並且有效 地降低通道電阻。 如此’根據本發明之半導體裝置，可提供—種能夠降低 通道電阻之半導體裝置。 於上述第1態樣之半導體裝置中，反轉層中之電子之移 動度μ與ρ型主體區域之應形成反轉層之區域中之受體濃度 Na之關係可藉由令Α&Β為正實數常數之1/μ=Αεχρ(Β·Ν〇逼 近。 滿足此種條件之半導體裝置尤其適合於將受體濃度队及 通道長設為上述範圍之本發明之半導體裝置。此處，所謂 「可藉由l/g=Aexp(B.Na)逼近」之狀態，係指於僅令受體 濃度队為變數時、將至少4個受體濃度队之值與丨小之關係 藉由上述指數函數進行配適之情形時，於最小平方法中相 關係數成為0.99以上之狀態。 於上述半導體裝置中，上述Β之值亦可超過1χ1(Γΐ9、小 159336.doc 201234592 於1χ10_ 。又，於上述半導體裝置中，A之值亦可超過0、 小於2。滿足此種條件之半導體裝置尤其適合於將受體濃 度Na及通道長設為上述範圍之本發明之半導體裝置。 於上述半導體裝置中，C及D之值亦可分別滿足 0.5<C<1.0及1x1〇i4<d<ixi〇丨6。滿足此種條件之半導體裝 置尤其適合於將受體濃度队及通道長設為上述範圍之本發 明之半導體裝置。 於上述半導體裝置中’p型主體區域亦可包含：高濃度 區域，其係以包含應形成反轉層之區域之方式配置，且受 體濃度較高；及低濃度區域，其係於反轉層中之電子之移 動方向與高濃度區域鄰接，以包含應形成反轉層之區域之 方式配置’且受體濃度低於高濃度區域。 藉由如此而行，可藉由高濃度區域抑制應形成反轉層之 區域中之空乏層之擴展寬度，而更加確實地抑制短通道效 果之產生。 於上述半導體裝置中，低濃度區域中之受體濃度亦可成 為高濃度區域中之受體濃度之1/2以下。 可藉由如此配置濃度差較大之高濃度區域，而更加確實 地抑制短通道效果之產生。 發明之效果 由以上說明可知，根據本發明之半導體裝置，可提供一 種能夠降低通道電阻之半導體裝置。 【實施方式】 以下，根據圖式說明本發明之實施形態。再者，於以下 J59336.doc 201234592 之圖式中，對相同或相當之部分標註相同之參照編號而不 重複其說明。 (實施形態1) 首先，對於作為本發明之一實施形態之實施形態〗，根 據圖1進行說明。作為實施形態1中之半導體裝置之 MOSFET 1包含：碳化石夕基板1〇 ;及作為蟲晶成長層之活 化層2〇，其係配置於碳化矽基板1〇之一主面1〇Α上，且包 含碳化石夕。 反化石夕基板1 〇係包含單晶碳化石夕，藉由包含氮、磷等雜 質（n型雜質）而使導電型成為η型（第1導電型）。活化層20包 3 π移層21、ρ型主體區域22、η+源極區域、及ρ+接觸 區域2 5。 你移層21係配置於碳化矽基板1〇上，藉由包含較碳化矽 基板10更低濃度之η型雜質而使導電型成為η型。ρ型主體 區域2 2係以包含活化層2 〇之與碳化矽基板丨〇相反之側之主 方式而配置。Ρ型主體區域22係藉由包含紹、侧等雜 質（Ρ型雜質）而使導電型成為Ρ型（第2導電型）。源極區域 24係以包m層2G之與碳化⑦基板1G相反之側之主面之 方式而形成於p型主體區域22内。一源極區域24係藉由包 含較漂移層21更高濃度之n型雜f而使導電型成為n型。 Ρ接觸區域25係以包含活化層2()之與碳化々基板1〇相反 ，側之主面之方式而形成於p型主體區域22内，自源極 區域24觀察配置於P型主體區域22之t央側βρ+接觸區域 25係藉由包含_雜質而使導電型成為ρ型。 159336.doc -11- 201234592 MOSFET 1進而包含作為閘極絕緣膜之閘極氧化膜3〇、 閘極電極40、源極接觸電極60、層間絕緣膜5〇、源極配線 70、汲極接觸電極80、及背面保護電極9〇。 閘極氧化膜30係例如包含二氧化矽等絕緣體，且於活化 層20之與碳化矽基板10相反之側之主面上以與n+源極區域 24及p型主體區域22接觸之方式而延伸。閘極電極係接 觸於閘極氧化膜30上而配置，且於p型主體區域22上延 伸。閘極電極40包含多晶矽、鋁等導電體。 源極接觸電極60係於活化層20上以與n+源極區域24及〆 接觸區域25接觸之方式而配置。源極接觸電極6〇係以與活 化層20上之未被閘極氧化膜3〇覆蓋之區域接觸之方式而配 置》源極接觸電極60係包含鎳等導電體，且藉由至少使與 活化層20接觸之區域矽化物化而形成與n+源極區域以歐姆 接觸 層間絕緣膜50係以覆蓋閘極電極4〇上、並且延伸至閘極 氧化膜30上為止之方式而配置。層間絕緣膜5〇包含二氧化 矽等絕緣體《源極配線70係與源極接觸電極6〇接觸，且以 覆蓋源極接觸電極60及層間絕緣膜5〇上之方式而配置。源 極配線7 0包含鋁等導電體。 汲極接觸電極80係與碳化矽基板1〇之與活化層2〇相反之 側之主面上接觸而配置。汲極接觸電極8〇係包含鎳等導電 體’且藉由至少使與碳化石夕基板1〇接觸之區域石夕化物化而 形成與碳化矽基板1 〇歐姆接觸。背面保護電極9〇接觸於汲 極接觸電極80上’且以覆蓋沒極接觸電極8〇上之方式而配 159336.doc -12- 201234592 置。背面保護電極90包含鋁等導電體。 其次，對MOSFET 1之動作進行說明。參照圖i，於閘極 電極40之電壓小於臨界電壓之狀態即斷開狀態下，即便對 沒極接觸電極80及背面保護電極9〇施加電壓，p型主體區 域22與漂移層21之間之pn接面亦成為反向偏壓，成為非導 通狀態。另一方面’若對閘極電極4〇施加臨界電壓以上之 電壓，則於p型主體區域22之與閘極氧化膜3〇接觸之附近 之區域即通道區域29形成反轉層。其結果，n+源極區域24 與漂移層21電性連接，沿著箭頭α使作為載體之電子移 動，使電流流動。 即’作為本實施形態中之半導體裝置之MOSFET 1包 括：碳化石夕基板10 ;作為蟲晶成長層之活化層2〇，其包含 碳化矽，且形成於碳化矽基板1〇上；閘極氧化膜3〇，其係 與活化層20接觸而配置；及閘極電極40，其係與閘極氧化 膜30接觸而配置。活化層20包含ρ型主體區域22，該ρ型主 體區域22係導電型為ρ型，且藉由對閘極電極4〇施加電壓 而於與閘極氧化膜30接觸之區域即通道區域29形成反轉 層。而且，於MOSFET 1中，反轉層中之電子之移動度μ係 較與Ρ型主體區域22之應形成反轉層之區域即通道區域29 中之受體濃度Na之倒數成比例之狀態更強地依賴於受體濃 度Na » ρ型主體區域22之通道區域29中之受體濃度队為 lxio16 cm·3以上、2xl〇18 cnf3以下。又，沿著反轉層中之 電子之移動方向α之反轉層之長度即通道長L為〇·43 μιη以 下’該通道長L成為由d=D.Na-c表示之通道區域29中之空 159336.doc •13- 201234592 乏層之擴展寬度d以上。 又’於本實施形態中之MOSFET 1中，於碳化矽基板1 〇 中，形成作為蟲晶成長層之活化層20之側之主面1 〇A、與 構成碳化矽基板10之碳化矽之（0001)面所形成之角度成為 8°以下。因此，夾持閘極氧化膜3〇與閘極電極4〇相對向之 活化層20之表面22S、與構成活化層20之碳化石夕之（〇〇〇1) 面所形成之角度成為8。以下。其結果，如上所述，反轉層 之電子之移動度μ係較與p型主體區域22之應形成反轉層之 區域即通道區域2 9中之受體濃度Na之倒數成比例之狀態更 強地依賴於受體濃度Na。 而且’於本實施形態*2MOSFET ，應形成反轉層 之通道區域29中之受體濃度Na為lxl0i6 cnT3以上、2x1〇h cm·3以下，且通道長L為由式（3)規定之d以上、〇 43 ^爪以 下，藉此可抑制短通道效果之產生，並且降低通道電阻。 如此，MOSFET 1成為降低通道電阻之半導體裝置。 又，於MOSFET 1中，反轉層中之電子之移動度μ、與p 型主體區域22之應形成反轉層之通道區域29中之受體濃产 Na之關係’較佳為可藉由令a及β為正實數常數之 1/μ=Α6ΧΡ(Β·Ν〇逼近者。“，上述B之值較佳為超過 wo·'小於mo'又，上述Α之值較佳為超過〇、小於 2。進而，上述C及D之值較佳為分別滿足〇 5<(：<ι ^及 1 X 1 〇 14<D< 1 X 1 〇 16。可葬 I、装 J错由滿足此種條件，而更確實地抑制 MOSFET 1之短通道效果，且降低通道電阻。 更具體而言，於M〇SFET 1中，例如作為B之值，可採用 159336.doc •14· 201234592 1·7χ10·18，作為C之值 M疮… 之值’可採用〇.98。此情形之最佳之受 體雄度Na可根據式㈠）算 7 式⑺算出能夠抑制短、雨# ⑽。此時，可根據 "抑制紐通道效果之最小之通道長^為〇. 〇 i μπι。藉由採用此種受 肢在度Na及通道長l，與例如於將受 體 ί6、度 Na設為 ρ ·3 m 、將通道長L設為Ο·5 μηι之情形 相比，可將通道電阻降低至30分之1。 、 > ‘、、、圖2〜圖9對本實施形態之MOSFET 1之製造方 法之-例進行說明。參照圖2，於本實施形態中之 M〇SFETl之製造方法中，㈣，作為步驟⑽），實施基 板準備步驟。於該步驟⑻〇)中，參照圖3,準備碳化石夕基 板10,該碳化石夕基板10包含自例如藉由昇華法製作之單晶 碳化石夕之錠收取且與（0001)面所形成之角度為8。以下之主 面 10A。 其次’作為步驟_)，實施蟲晶成長步驟。於該步驟 (S20)中參照圖3，藉由磊晶成長於碳化矽基板丨〇之一主 面10A上形成導電型為n型之漂移層21。此處，作為用以使 導電型為η型之η型雜質，可採用氮、磷等。 其次，作為步驟（S30)，實施第1離子注入步驟。於該步 驟（S30)中，參照圖4,首先，於漂移層21上形成具有開口 99Α之遮罩層99 ^遮罩層99例如可採用包含二氧化矽者。 其後，藉由將遮罩層99作為遮罩實施離子注入，而形成包 含較漂移層21更高濃度之η型雜質之!^區域24a。 其次’作為步驟（S40) ’實施第1各向同性餘刻步驟。於 該步驟（S40)中，參照圖5，藉由對步驟（S3〇)中使用之遮罩 159336.doc -15- 201234592 層99實施各向同性蝕刻，如箭頭所示使開口 99a擴大。 其次，作為步驟（S50)，實施第2離子注入步驟。於該步 驟（S50)中，藉由將於步驟（S4〇)中使開口 99A擴大之遮罩層 99作為遮罩實施離子注入，而形成包含p型雜質之p型主體 區域22。 其次，作為步驟（S60)，實施第3離子注入步驟。於該步 驟（S60)中，參照圖6，於將步驟（S5〇)中使用之遮罩層暫 時去除後，於適當之位i重新形成具㈣口 99A之遮罩層 99。其後，藉由將該遮罩層99作為遮罩實施離子注入，而 形成包含高濃度之P型雜質之〆接觸區域25。此時，n+區 域24A中未形成〆接觸區域25之區域成為n+源極區域以。 其次，作為步驟（S70)，實施閘極氧化膜形成步驟。於 該步驟（S70)中，參照圖6及圖7，於將步驟（S6〇)中使用之 遮罩層"去除後，藉由實施熱氧化處理㈣成應成為閘極 氧化膜30之熱氧化膜30〇該熱氧化膜3〇係以覆蓋漂移層21 之與碳化矽基板10相反之側之整個主面之方式而形成。 其次，作為步驟（S80) ’實施閘極電極形成步驟。於該 步驟(S80)中’參照圖7及圖8，以接觸於熱氧化膜3〇上之 方式形成例如包含多晶矽之閘極電極4〇。閘極電極4〇之形 成例如可藉由濺鑛法而實施。 其次，作為步驟（S90) ’實施接觸電極形成步驟。於該 步驟⑽)中’參照圖8及圖9,形成源極接觸電極6〇及汲 極接觸電極8G°具體而言，首先，於源極區域24及P+接 觸區域25中應與源極接觸電極6〇接觸之區域上之熱氧化膜 159336.doc
S 201234592 30藉由蝕刻被去除。其次，例如於應形成源極接觸電極 及汲極接觸電極80之所期望之區域藉由蒸鍍法而形成鎳 膜。又，包含二氧化矽之層間絕緣膜5〇以覆蓋閘極電極 40、應成為源極接觸電極6〇之鎳膜及熱氧化膜3〇之上部表 面之方式而形成。其次，藉由實施合金化退火使鎳膜之至 ^ °卩为矽化物化。其結果，形成：源極接觸電極60，其 係形成與n+源極區域24歐姆接觸；汲極接觸電極8〇，其係 形成與碳化矽基板10歐姆接觸；及層間絕緣膜5〇。 其次，作為步驟（S 1〇〇)，實施配線形成步驟。於該步驟 (S 100)中，參照圖9及圖！，形成源極配線7〇與背面保護電 極90。具體而言，例如將源極接觸電極6〇上之層間絕緣膜 50去除後，以覆蓋源極接觸電極6〇及層間絕緣膜5〇，並且 覆蓋汲極接觸電極80之方式對鋁進行蒸鍍。藉由以上之製 程而完成本實施形態中之MOSFET 1之製造製程。再者， 於上述製造製程中，藉由步驟（S4〇)中之各向同性蝕刻決 定通道長L。而且，可藉由將通道長L,設為〇·ι μπι以上，而 相對容易地控制通道長L之值。 (實施形態2) 其次’對作為本發明之其他實施形態之實施形態2進行 說明°參照圖1 〇，作為實施形態2之半導體裝置之 MOSFET 1係具有基本上與實施形態丨之河⑽邱丁 ！相同之 結構’且發揮相同之效果。但是，實施形態2中之 MOSFET 1係於p型主體區域22之構成、尤其係通道區域29 之構成之方面與實施形態1之情形不同。 159336.doc 17 201234592 參照圖10，於實施形態2中之MOSFET 1中，p型主體區 域22包含：高濃度區域22 A，其包含高濃度之受體；及低 濃度區域22B，其係以包圍高濃度區域22A之方式而配 置，且包含較高濃度區域22 A更低濃度之受體。又，閘極 氧化膜30係以與n+源極區域24、高濃度區域22A及低濃度 區域22B接觸之方式而延伸。閘極電極40係自高濃度區域 22A上延伸至低濃度區域22B上。 即，於實施形態2中之MOSFET 1中，p型主體區域22包 含：高濃度區域22A，其係以包含應形成反轉層之通道區 域29之方式而配置，且受體濃度較高；及低濃度區域 22B，其係沿著反轉層中之電子之移動方向α與高濃度區域 22A鄰接，以包含通道區域29之方式而配置，且受體濃度 低於高濃度區域22A。藉此，於實施形態2中之MOSFET 1 中，可藉由高濃度區域22A，抑制應形成反轉層之通道區 域29中之空乏層之擴展寬度，從而確實地抑制短通道效果 之產生。 進而，於本實施形態中之MOSFET 1中，低濃度區域22B 中之受體濃度較佳為成為高濃度區域22A中之受體濃度之 1/2以下。可藉由如此配置濃度差較大之高濃度區域22A， 而更加確實地抑制短通道效果之產生。 其次，根據圖11〜圖13對實施形態2中之MOSFET 1之製 造方法之一例進行說明。參照圖11，於實施形態2中之 MOSFET 1之製造方法中，作為步驟（S110)之基板準備步 驟、作為步驟（S 120)之磊晶成長步驟及作為步驟（S 130)之 159336.doc -18- δ 201234592 第i離子注入步驟分別以與實施形態1中之步驟（si〇)、 (S20)及（S3 0)相同之方式實施。 其次，作為步驟（S14〇)，實施第i各向同㈣刻步驟。 於該步驟（S140)中，參照圖12，藉由對步驟（si3〇)中使用 之遮罩層99實施各向同性钮刻，形成所期望之與高濃度區 域22A之形狀對應之開口 99A ’如箭頭所示使開口 μα擴 大。 其次，作為步驟（S150)，實施第2離子注入步驟。於該 步驟（S150)中，藉由將於步驟（sl4〇)中使開口99八擴大之遮 罩層99作為遮罩實施離子注入，而形成包含高濃度之受體 之高濃度區域22A。更具體而言，於步驟（sl5〇)中，藉由 離子注入而導入高濃度之p型雜質，於藉由後續之活化退 火而導入之雜質中，特定之比例之雜質作為受體發揮功 能，藉此形成高濃度區域22A。 其次，作為步驟（S151)，實施第2各向同性蝕刻步驟。 於該步驟（S151)中，參照圖13，以藉由對步驟（si5〇)中使 用之遮罩層99實施各向同性蝕刻而形成所期望之與低濃度 區域22B之形狀對應之開口 99A之方式，如箭頭所示使開 口 99A擴大。 其次，作為步驟（S152)，實施第4離子注入步驟。於該 步驟（S152)中，藉由將於步驟（3151)中使開口 99A擴大之遮 罩層99作為遮罩實施離子注入，形成具有低於高濃度區域 22 A之受體濃度之低》農度區域22B。更具體而言，於步驟 (S152)中，藉由離子注入而導入較高濃度區域22a更低濃 159336.doc •19· 201234592 度之P型雜質，於藉由後續之活化退火導入之雜質中，特 定之比例之雜質作為受體發揮功能，藉此形成低濃度區域 22B。 其後，作為步驟（S160)之第3離子注入步驟、作為步驟 (S170)之閘極氧化膜形成步驟、作為步驟（S180)之閘極電 極形成步驟、作為步驟（S 190)之接觸電極形成步驟及作為 (S200)之配線形成步驟分別以與實施形態1之步驟（S60)、 (S70)、（S80)、（S90)及（S100)相同之方式實施。藉由以上 之製程完成本實施形態中之半導體裝置之製造製程，而獲 得圖10所示之實施形態2中之MOSFET 1。 再者，於上述實施形態中，對本發明之半導體裝置應用 於DMOSFET(平面型MOSFET)之情形進行了說明，但本發 明之半導體裝置並不限定於此，可應用於以特定之臨界電 壓為分界控制通道區域中有無形成反轉層，而導通及阻斷 電流之各種半導體裝置。具體而言，本發明之半導體裝置 可廣泛應用於例如溝槽型MOSFET(UMOSFET(U型MOSFET))、 VMOSFET(Vertical Metal Oxide Semiconductor Field Effect Transistor，垂直型金屬氧化物半導體場效應電晶體）、 IGBT等半導體裝置。 < 應認為此次所揭示之實施形態係於所有方面均為例示， 而非進行限制者。本發明之範圍係由申請專利範圍表示， 而並非由上述之說明表示，且意圖包含與申請專利範圍均 等之含義及範圍内之所有變更。 產業上之可利用性 159336.doc •20· δ 201234592 本發明之半導體裝置尤其有利地應用於可實現降低導通 電阻之半導體裝置。 【圖式簡單說明】 圖1係表示實施形態1中之MOSFET之結構之概略剖面 圖。 圖2係表示實施形態1中之MOSFET之製造步驟之概略之 流程圖。 圖3係用以說明MOSFET之製造方法之概略剖面圖。 圖4係用以說明MOSFET之製造方法之概略剖面圖。 圖5係用以說明MOSFET之製造方法之概略剖面圖。 圖6係用以說明MOSFET之製造方法之概略剖面圖。 圖7係用以說明MOSFET之製造方法之概略剖面圖。 圖8係用以說明MOSFET之製造方法之概略剖面圖。 圖9係用以說明MOSFET之製造方法之概略剖面圖。 圖10係表示實施形態2中之MOSFET之結構之概略剖面 圖。 圖11係表示實施形態2中之MOSFET之製造步驟之概略 之流程圖。 圖12係用以說明MOSFET之製造方法之概略剖面圖。 圖13係用以說明MOSFET之製造方法之概略剖面圖。 【主要元件符號說明】 1 MOSFET 10 碳化矽基板 10A 主面 159336.doc -21- 201234592 20 活化層 21 漂移層 22 p型主體區域 22A 高濃度區域 22B 低濃度區域 22S 表面 24 n+源極區域 24A n+區域 25 P+接觸區域 29 通道區域 30 閘極氧化膜（熱氧化膜） 40 閘極電極 50 層間絕緣膜 60 源極接觸電極 70 源極配線 80 汲極接觸電極 90 背面保護電極 99 遮罩層 99A 開口 L 通道長 α 箭頭 159336.doc -22-
Claims (1)
- 201234592 七、申請專利範園： 1. 一種半導體裝置（1)，其包括： 基板（10)，其包含碳化矽； 蟲晶成長層（20)，其包含碳化^夕，且形成於上述基板 (10)上； 閘極絕緣膜（3 0)，其包含絕緣體，且與上述磊晶成長 層（20)接觸而配置；以及 閘極電極（40) ’其係與上述閘極絕緣膜（3〇)接觸而配 置；且 上述蟲晶成長層（20)包含p型主體區域（22)，該p型主 體區域（22)係導電型為p型，且藉由對上述閘極電極（4〇) 施加電壓而於與上述閘極絕緣膜（3〇)接觸之區域形成反 轉層； 上述反轉層中之電子之移動度4係較與上述0型主體區 域（22)之應形成上述反轉層之區域（29)中之受體濃度队 的倒數成比例之狀態更強地依賴於上述受體濃度N & ; 上述P型主體區域（22)之應形成上述反轉層之區域（29) 之受體濃度Na為lxi〇16 cm·3以上、2x l〇u cm·3以下； • 、沿上述反轉層中之電子之移動方向之上述反轉層之長 度即通道長（L)為0.43 μιη以下； 上述通道長（L)成為將C及D設為常數且由 d=D*Na'c 表示之應形成上述反轉層之上述P型主體區域（22)之區 域（29)中之空乏層的擴展寬度4以上。 159336.doc 201234592 2. 如請求項1之半導體裝置（1)，其中上述反轉層中之電子 之移動度μ、與上述P型主體區域（22)之應形成上述反轉 層之區域（29)之受體濃度队之關係可藉由令a及Β為實數 常數之以下之式逼近 l/p=Aexp(B.Na)。 3. 如請求項2之半導體裝置（1)，其中上述b之值超過1\1〇-】9 、小於 ΙχΙΟ'16。 4. 如請求項2之半導體裝置（1)，其中上述a之值超過0、小 於2。 5. 如請求項1之半導體裝置（丨），其中上述c及上述D之值分 別滿足 0.5<C<1.0及 1 X i〇14<d<i X 1〇16。 6. 如請求項1之半導體裝置（1)，其中 上述p型主體區域（22)包含： 尚濃度區域（22A)，其係以包含應形成上述反轉層之 區域（29)之方式而配置，且受體濃度队較高；及 低濃度區域（22B)，其係於上述反轉層中之電子之移動 方向與上述尚濃度區域（22A)鄰接，以包含應形成上述反 轉層之區域（29)之方式而配置，_^受體濃度队低於上述 高濃度區域（22A)。 7·如請求項6之半導體裝置⑴，其中上述低濃度區域（22B) 中之觉體濃度Na成$上述高濃度區域（22A)中之受體濃度 Na之1/2以下。 8. 一種半導體裝置⑴，其包括： 基板（10)，其包含碳化矽； 159336.doc 201234592 磊晶成長層（20)，其包含碳化矽’且形成於上述基板 (10)上； 閘極絕緣膜（30)，其包含絕緣體，且與上述磊晶成長 層（20)接觸而配置；以及 閘極電極（40)，其係與上述閘極絕緣膜（3〇)接觸而配 置；且 上述磊晶成長層（20)包含p型主體區域（22)，該p型主 體區域（22)係導電型為p型，且藉由對上述閘極電極（4〇) 施加電壓而於與上述閘極絕緣膜（30)接觸之區域形成反 轉層； 失持上述閘極絕緣膜（30)與上述閘極電極（4〇)相對向 之上述蟲晶成長層（20)之表面（22S)、與構成上述蟲晶成 長層（20)之碳化石夕之（〇〇〇1)面所形成之角度為8。以下； 上述P型主體區域（22)之應形成上述反轉層之區域（29) 中之受體濃度队為lxlO16 cm·3以上、2><10丨8 cm·3以下； 沿上述反轉層之電子之移動方向之上述反轉層之長度 即通道長（L)為0.43 μιη以下； 上述通道長（L)成為將C及D設為常數且由 d=D*Na'c 表示之應形成上述反轉層之上述p型主體區域（22)之區 域中之空乏層的擴展寬度d以上。 9. 如請求項8之半導體裝置（1)，其中上述C及上述〇之值分 別滿足0.5<C<1.0及 lxl014<D<lxl〇16。 10. 如請求項8之半導體裝置（1)，其中 159336.doc 201234592 上述p型主體區域（22)包含： 高濃度區域（22A)，其係以包含應形成上述反轉層之 區域（29)之方式而配置，且受體濃度队較高；及 低濃度區域（22B)，其係於上述反轉層宁之電子之移動 方向與上述高濃度區域（22A)鄰接，以包含應形成上述反 轉層之區域（29)之方式而g己置，且受體濃度队低於上述 高濃度區域（22A)。 月农項10之半導體裝置⑴，其中上述低濃度區域 (22B)中之受體濃度Na成為上述高濃度區域（22A)中之受 體濃度队之1/2以下。 159336.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011019372A JP2012160584A (ja) | 2011-02-01 | 2011-02-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201234592A true TW201234592A (en) | 2012-08-16 |
Family
ID=46576607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100137035A TW201234592A (en) | 2011-02-01 | 2011-10-12 | Semiconductor device |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20120193643A1 (zh) |
| EP (1) | EP2672516A4 (zh) |
| JP (1) | JP2012160584A (zh) |
| KR (1) | KR20140001947A (zh) |
| CN (1) | CN103843141A (zh) |
| TW (1) | TW201234592A (zh) |
| WO (1) | WO2012105088A1 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2682593A3 (en) * | 2012-07-03 | 2018-09-12 | Fuji Electric Co., Ltd. | Ignition device with single chip for internal combustion engine |
| US9306061B2 (en) | 2013-03-13 | 2016-04-05 | Cree, Inc. | Field effect transistor devices with protective regions |
| US9142668B2 (en) | 2013-03-13 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with buried well protection regions |
| US9240476B2 (en) * | 2013-03-13 | 2016-01-19 | Cree, Inc. | Field effect transistor devices with buried well regions and epitaxial layers |
| US9012984B2 (en) | 2013-03-13 | 2015-04-21 | Cree, Inc. | Field effect transistor devices with regrown p-layers |
| JP2015053462A (ja) * | 2013-08-06 | 2015-03-19 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP6256148B2 (ja) * | 2014-03-27 | 2018-01-10 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2016029707A (ja) * | 2014-07-24 | 2016-03-03 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| JP6481511B2 (ja) * | 2014-07-24 | 2019-03-13 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| DE102016226237A1 (de) * | 2016-02-01 | 2017-08-03 | Fuji Electric Co., Ltd. | Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung |
| JP6115678B1 (ja) | 2016-02-01 | 2017-04-19 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| JP6611960B2 (ja) * | 2016-11-01 | 2019-11-27 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
| JP7155634B2 (ja) * | 2018-06-12 | 2022-10-19 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| US10957791B2 (en) * | 2019-03-08 | 2021-03-23 | Infineon Technologies Americas Corp. | Power device with low gate charge and low figure of merit |
| US11658214B2 (en) | 2021-01-12 | 2023-05-23 | Semiconductor Components Industries, Llc | MOSFET device with undulating channel |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3428459B2 (ja) | 1998-09-01 | 2003-07-22 | 富士電機株式会社 | 炭化けい素ｎチャネルＭＯＳ半導体素子およびその製造方法 |
| JP4371521B2 (ja) * | 2000-03-06 | 2009-11-25 | 株式会社東芝 | 電力用半導体素子およびその製造方法 |
| US7217950B2 (en) * | 2002-10-11 | 2007-05-15 | Nissan Motor Co., Ltd. | Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same |
| EP2378544A3 (en) * | 2003-04-25 | 2013-02-27 | Sumitomo Electric Industries, Ltd. | Semiconductor device fabricating method |
| JP4620368B2 (ja) * | 2004-03-08 | 2011-01-26 | 三菱電機株式会社 | 半導体装置の製造方法 |
| DE112006002377B4 (de) * | 2005-09-08 | 2014-04-24 | Mitsubishi Denki K.K. | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
| CN100593243C (zh) * | 2005-10-19 | 2010-03-03 | 三菱电机株式会社 | Mosfet以及mosfet的制造方法 |
| JP4627272B2 (ja) * | 2006-03-09 | 2011-02-09 | 三菱電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| JP5119806B2 (ja) * | 2007-08-27 | 2013-01-16 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP5819064B2 (ja) * | 2008-05-20 | 2015-11-18 | ローム株式会社 | 半導体装置 |
| US8536582B2 (en) * | 2008-12-01 | 2013-09-17 | Cree, Inc. | Stable power devices on low-angle off-cut silicon carbide crystals |
| JP5564890B2 (ja) * | 2008-12-16 | 2014-08-06 | 住友電気工業株式会社 | 接合型電界効果トランジスタおよびその製造方法 |
| IT1392577B1 (it) * | 2008-12-30 | 2012-03-09 | St Microelectronics Rousset | Processo di fabbricazione di un dispositivo elettronico di potenza integrato in un substrato semiconduttore ad ampio intervallo di banda proibita e dispositivo elettronico cosi' ottenuto |
| WO2012032735A1 (ja) * | 2010-09-06 | 2012-03-15 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| CA2780359A1 (en) * | 2010-12-22 | 2012-06-22 | Sumitomo Electric Industries, Ltd. | Method of manufacturing silicon carbide semiconductor device |
| JP5777455B2 (ja) * | 2011-09-08 | 2015-09-09 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
-
2011
- 2011-02-01 JP JP2011019372A patent/JP2012160584A/ja active Pending
- 2011-10-05 EP EP11857887.1A patent/EP2672516A4/en not_active Withdrawn
- 2011-10-05 KR KR1020137015257A patent/KR20140001947A/ko not_active Application Discontinuation
- 2011-10-05 CN CN201180063838.XA patent/CN103843141A/zh active Pending
- 2011-10-05 WO PCT/JP2011/072992 patent/WO2012105088A1/ja active Application Filing
- 2011-10-12 TW TW100137035A patent/TW201234592A/zh unknown
-
2012
- 2012-02-01 US US13/364,174 patent/US20120193643A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN103843141A (zh) | 2014-06-04 |
| KR20140001947A (ko) | 2014-01-07 |
| EP2672516A1 (en) | 2013-12-11 |
| JP2012160584A (ja) | 2012-08-23 |
| EP2672516A4 (en) | 2014-08-06 |
| US20120193643A1 (en) | 2012-08-02 |
| WO2012105088A1 (ja) | 2012-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201234592A (en) | Semiconductor device | |
| TW201222678A (en) | Semiconductor device and manufacturing method therefor | |
| JP5284389B2 (ja) | 半導体装置 | |
| JP7190144B2 (ja) | 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 | |
| US9184229B2 (en) | Semiconductor device and method for manufacturing same | |
| US20130214291A1 (en) | Semiconductor element and manufacturing method therefor | |
| WO2013001677A1 (ja) | 半導体装置とその製造方法 | |
| JP5995347B2 (ja) | ＳｉＣ半導体装置及びその製造方法 | |
| JP2007027266A (ja) | 半導体素子及びその製造方法 | |
| TW201251023A (en) | Semiconductor device | |
| US9786741B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
| JP6802454B2 (ja) | 半導体装置およびその製造方法 | |
| JP2012243966A (ja) | 半導体装置 | |
| EP2770534A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPWO2015015808A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JPWO2015104949A1 (ja) | 炭化珪素半導体装置 | |
| US9048251B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5802492B2 (ja) | 半導体素子及びその製造方法 | |
| JP6183087B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP6207627B2 (ja) | 半導体装置 | |
| US20170125575A1 (en) | Silicon carbide semiconductor element and method for manufacturing the same | |
| JP7150609B2 (ja) | 短チャネルのトレンチパワーｍｏｓｆｅｔ | |
| JP5059989B1 (ja) | 半導体装置とその製造方法 | |
| JP6265928B2 (ja) | 電力用半導体装置 | |
| JP5895750B2 (ja) | 炭化珪素半導体装置およびその製造方法 |