TW201205810A - Method of manufacturing thin film transistors and transistor circuits - Google Patents

Method of manufacturing thin film transistors and transistor circuits Download PDF

Info

Publication number
TW201205810A
TW201205810A TW100121342A TW100121342A TW201205810A TW 201205810 A TW201205810 A TW 201205810A TW 100121342 A TW100121342 A TW 100121342A TW 100121342 A TW100121342 A TW 100121342A TW 201205810 A TW201205810 A TW 201205810A
Authority
TW
Taiwan
Prior art keywords
layer
metal layer
metal
dielectric layer
patterned
Prior art date
Application number
TW100121342A
Other languages
English (en)
Inventor
Wan-Yu Lin
Robert Muller
Original Assignee
Imec
Tno
Univ Leuven Kath
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imec, Tno, Univ Leuven Kath filed Critical Imec
Publication of TW201205810A publication Critical patent/TW201205810A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Description

201205810 六、發明說明: 【發明所屬之技術領域】 本發明係關於用於製造薄膜電晶體之方法,該等薄膜 電晶體諸如包含藉由閘極金屬層的陽極化所形成之閘極介 電層的薄膜電晶體,且係關於用於製造包含此類電晶體的 電子電路之方法。 【先前技術】 陽極化為一電解過程,其中金屬表面經氧化,從而導 致在該金屬表面形成金屬氧化物膜。陽極化提供低溫、低 成本及大面積處理之可能性。陽極化為一種生產緻密介電 層之極具前景的方法’例如在可撓有機場效電晶體(〇Fet ) 中或在非晶形氧化物電晶體中。陽極化亦成功地用於非晶 矽場效電晶體中。 自覆蓋有金屬之基板開始,該陽極化過程造成覆蓋有 具有介電性質的金屬氧化物層之原始金屬之堆疊。該金屬 氧化物層可用作電子應用中之絕緣體層,例如用作場效電 晶體(FET)中之閘極介電層。為了適用於電子應用,該等 陽極化金屬氧化物層較佳地在厚度上及在電性質上為=一 的。為了達成均-性,以覆蓋整個基板之潔淨均_金屬層 來開始該過程特別有利。該金屬層之預先圖案化會導致: 在金屬圖案之邊緣處的不均勻電流所產生之場集中,從而 在該氧化層中產生有害的不均一性。 4 201205810 該金屬層表面之污染。因為該金屬層之均一性及品質對該 經陽極化層之均—性及品質具有強的影響,所以其會建2 -有缺點的氧化物層及一不規則的金屬氧化物界面。此 外,在該金屬氧化物層之頂部上提供半導體層之器件中, 在該介電層與該半導體層之間的界面之品質(潔淨度、粗 才造度)亦重要。 ” 在該經陽極化金屬氧化物層下之金屬層可(例如)用 作電晶體(例如,場效電晶體(FET))中之閘極,且該金 屬氧化物層可用作閘極介電層。多數包含複數個電晶體之 電子電路要求具有不同電壓之分離的閑電極。因此在製造 電路時要求對閘極金屬層之圖案化。在有機半導體工業 中’通常首先圖案化金屬閘電才£,繼之以在該等閘電極之 頂部上沈積-連續絕緣體層。此方法之一優點為其造成該 等閘電極與設在該絕緣體層之頂部上之源極及沒極接觸: 良好隔離。 為了建置使用閘電極的陽極化來形成閘極絕緣體之電 子電路,需要倒轉該過程(亦即,較佳地在氧化之後完成 5亥閘極金屬層之圖案化)以避免在陽極化期間的邊緣效 應。,此類倒轉過程中,提供一連續(未經圖案化)金屬 層且陽極化該金屬層以便形成一均一絕緣金屬氧化物層。 此後’圖案化該金屬絕緣體堆疊。在該經圖案化金屬絕緣 體堆疊中,該絕緣體層僅存在於該金屬層之頂部表面且該 絕緣體層不覆蓋該經圖案化閑極金屬層之側壁。當在該絕 緣體層上提供源電極及汲電極時此方法呈現出一問題,此 5 201205810
係因為在閘電極與源極_彡及極接艏 M u次桠祓觸之間存在高接觸(短路) 風險。 【.發明.内容】 本發明之目的係接供呈;0 JtZ 〇陆 扠供八有良好πσ質之電子結構及用於 製造此類結構之方法。 在第-態樣中’本發明係關於一種用於製造結構之方 法。 在第二態樣中,本發明係關於該等結構。 此類結構之實例為電晶體及電晶體電路。 此類電Β曰體之貫例為非晶形氧化物場效電晶體(例 如,薄膜電晶體)或有機場效電晶體。 此類電Β曰體電路之實例為非晶形氧化物場效電晶體電 路(例如,薄膜電晶體電路)或有機電子電路。有機電子 電路之實例為有機場效電晶體電路。 此類電晶體電路之特定實例(不論非晶形氧化物場效 電晶體電路或有機電子電路)為反相器及振盪器。 第一態樣之某些發明性具體實例係關於一種用於製造 薄膜電晶體之方法,其中將一閘電極之陽極化用於形成— 閘極介電層,其中該閘極介電層可具有一均一厚度(見圖$ 中之層31)及一平滑表面(例如,具有3奈米或3奈米以 下或2奈米或2奈求以下之RMS)且其中該閘極介電層提 供在該閘電極與在該閘極介電層上形成之源電極及汲^極 之間的良好電隔離以使得短路之風險得以避免。在第一離 樣之具體實例中,-方法允許製造包含複數個分離的間= 201205810 極之電子電路’其中用藉由陽極化該閘電極材料所形成之 閘極"電層來覆蓋該等閘電極’且其中該閘極介電層提 i、在该等閘電極與源極_汲極接觸之間的良好電隔離。 第態樣之具體實例係關於一種用於製造結構之方 法,該等結構包含一經圖案化金屬層及一上覆該經圖案化 金屬層之經圖案化介電層,該經圖案化介電層在該經圖案 化金屬層之表面及側處使該經圖案化金屬層與其環境絕 緣一態樣係關於根據此方法製造之結構。 在第—態樣之具體實例中,一方法包含:在一基板上 提供連續金屬層;在該連續金屬層上提供-介電層’進 在X連續金屬層之頂部上形成—連續介電層;及圖案化 :金屬層及該介電層’纟中圖案化包含使用蝕刻劑之一渴 刻步驟,該触刻劑飯刻該金屬層比敍刻該介電層實質 、亦p以實質上更兩的蝕刻速率)。在具體實例 :二執行該濕式触刻步驟之後,該經圖案化介電層可在 ::::圖案化金屬層之邊緣上延伸且該介電層之懸垂部 使得料部分與該基板接觸, 離之底層金屬圖案。 风疋王隔 2些具體實财,該基板可為-絕緣基板。 可包含體實例中,在該連續金屬層上提供一介電層 在某些鮮眘心 Μ供金屬氧化物層。 連續金屬層上提供一介電層可:緣基板,且在该 來提供-金屬氧化物層。 由執行一陽極化步驟 201205810 在具體貫例中,在兮· I思战 4 "主屬層之蝕刻速率與該介電層(例 如,金屬氡化物層)夕為划 ;之蝕刻速率之間的比率可較佳地大於 約ίο,更佳地大於約20。 手·)衩1 在具體實例中,該介雷馬+敢 a 之懸垂部分的橫向大小可比 I亥金屬層之厚度(例如,在 _ „ 〜a 至屬層經陽極化以形成該介 電層之後所剩餘的金屬層之厚 ,旱又)大至少約2倍、較佳地 至:>、、力4倍、更佳地至少約1 〇体 〆n 10倍’例如約50倍至100倍。 根據第一態樣之具體實你 曰躺貰的方法可有利地用於製造電 曰日體及電晶體電路,其中一 七白此 八 電極之陽極化用於形成一具 質(例如’具有良好厚度均—性及一平滑表面) :極”電層。根據第一態樣之具體實例的方法進一步造 及閘電極與在藉由陽極化形成之介電層之頂部上所形 成之一源電極及/或波電極之間的良好電隔離。 第心、樣之具體實例係關於-種用於製造薄膜電晶體 及薄膜電晶體電路之方、> , A 方法其中根據一種用於製造根據一 〇 7之、·。構之方法來製造該閘及閘電極,該等結構包含一 ® ja案化金屬層及上覆該經圖案化金屬層之-經圖案化介 電層。 、生在第—怨樣之具體實例中,本發明係關於一種用於製 w根據第二態樣之結構之方法,該方法包含以下步驟: 在—基板(較佳地,一絕緣基板)上提供一連續金 屬層; 在忒連續金屬層上提供一介電層,進而在該連續金 層之頂部上形成一連續介電層;及 8 201205810 C.圖案化該金屬層及該介電層,其中該圖案化包含使 用蝕刻劑之一濕式蝕刻步驟,該蝕刻劑蝕刻該金屬層比蝕 刻該介電層實質上更快,其中在步驟(b)之後執行步驟 可藉由該金屬層之陽極化或藉由其他方法來提供該介 電層。 在具體實例中,該金屬可適宜於被陽極化(例如,鋁、 欽、鋅、鎂、銳或麵)。 在一具體實例中,可與藉由不同於陽極化的其他方法 提供之介電層一起使用該方法,諸如藉由蒸鍍、原子層沈 積、濺鍍或化學氣相沈積提供之介電層。在此狀況中,所 提議的處理流程之關注點為該流程准許在該金屬沈積之後 隨即沈積該介電層,此避免了由圖案化及蝕刻產生之污染。 在另一具體實例中,當使用該金屬層之陽極化來提供 該介電層時,根據一具體實例之方法的優點為儘管在陽極 化之後完成圖案化,但仍可獲得該等閘電極之良好電隔 離。在先前技術方法中’其中首先圖案化該閘極金屬層, 在該陽極化步驟期間需要提供一恆定電流及一恆定電塵至 每一閘電極以便達成針對複數個分離的閘電極之穩定陽極 化。然而,由於可在電路中存在的閘電極之小的大小及大 的數目’接觸每一分離的閘電極可為極困難的。另外,不 陽極化電線連接至閘電極之區域。在一連續金屬層上執行 該陽極化步驟之一優點為在該金屬層上存在可以忽略的電 壓降且電流得以均一分佈且不當的邊緣效應得以避免(在 陽極化、使得步驟(C )在步驟(b )之後與製作一個以上電 201205810 晶體之間存在聯合作用)。 在具體實例中,可在一潔淨、連續金屬層上執行該陽 極化過程,以使得可獲得具有均一厚度且具有平滑表面 一金屬氧化物層。 在具體實例中,可藉由使該均一金屬層與—電解質接 觸來執行該陽極化,該電解質包含自〇·〇1 Μ至〇.丨M (例 如,〇.〇5 μ )之溶液,該溶液包含K2檸檬酸(ΗΚ2〇4ρ·3Η2〇) 溶液及Κ3檸檬酸((:6Η5Κ3〇7·Η2〇 )溶液,亦即,為含有三 水合鱗酸二鉀與單水合檸檬酸三鉀的檸檬酸鹽之混合物之 溶液。ηΚ2〇4Ρ對c0H5K3〇7之莫耳比較佳地為W1。 對於該金屬層之沈積,該金屬層之厚度較佳地使得在 陽極化之後剩餘具有適宜於形成閘電極層之厚度的一金屬 層。在具體實例中,所提供之該金屬層的厚度可為自20奈 米至1000奈米,較佳地自50奈米至150奈米。 該金屬層表面之粗糙度較佳地儘可能小以使得可藉由 陽極化來形成一平滑氧化物層。在具體實例中,該金屬層 可具有較佳地低於約3奈米之RMS粗糙度,例如在約2奈 米與3奈米之間。 在具體實例t,可藉由真空蒸鍍來提供該連續金屬層。 在具體實例中’在執行該濕式蝕刻步驟之後,該經圖 案化介電層可在該底層圖案化金屬層之邊緣上延伸且該介 電層之懸垂部分可以如此方式坍陷以使得該等部分與基板 接觸,從而造成一完全隔離之底層金屬圖案。一旦該底蝕 足夠大到導致該等懸垂部分之讲陷,該底#自動停止。 10 201205810 在本發明之具體實例中,在該連續金屬層上提供一介 電層可包含藉由執行該連續金屬層之一頂部部分之一陽極 化來提供一金屬氧化物層。使用一陽極化過程來形成一閘 極介電層之一優點為其允許形成具有良好品質之介電層, 该介電層在低處理溫度下具有高介電常數。該低處理溫度 允許在廣泛範圍之基板上處理,包括諸如塑膠(例如,PET (聚對苯二甲酸伸乙S旨)、PE (聚乙烯)、BGPP (雙軸定向 聚丙烯))或鋁箔之可撓基板。與諸如ALD (原子層沈積) 之其他低溫技術相比,陽極化之優點為其成本實質上較低 且其可用於大面積處理。 在具體實例中,可以兩階段來執行該陽極化過程,其 中在第一階段中使用一恆定電流且線性增加電壓直至某電 I為止且在第一階段中保持該電壓怪定於該特定電壓處 按私數律降低6玄電流至低於在該第一階段中所使用的該 疋電机之值。第一階段導致該金屬氧化物層之增加的 密度及增加的品質(針孔之填充)。此兩階段過程造成在一 金屬氧化物層中的該金屬層之頂部部分之變換(例如,在 Ah〇3層中的A1層之頂部部分之變換)。舉例而言,該特定 =壓可為1 V或更高,較佳地5 v或更高,更佳地為1〇v 或更同,且最佳地為25V或更高。該特定電壓可為丨〇〇〇 v 或更低,較佳地自500 V至更低’更佳地2〇〇v或更低,且 最佳地自50V或更低。舉例而言,其可為自25 v至35V。 25 V或更高之值且尤其30 v或更高之值係有利的,此係由 於该等值准許達成在該閘極與該等源電極/汲電極之間的低 11 201205810 漏電流。 舉例而言,該恆定電流可為25 mA/cm2或更低,較佳 地10 mA/cm2或更低,更佳地i mA/cm2或更低且最佳地為 0· 10 mA/cm2 或更低。 舉例而言’該恆定電流可為〇 〇丨mA/cm2或更高,較佳 地0.03 mA/cm2或更高且更佳地為〇 〇5 mA/cm2或更高。藉 由使用自0.05 mA/cm2至〇.〇9 mA/cm2之恆定電流來獲得針 對該氧化物層之最佳品質。 低於该恆定電流之該值一般為該恆定電流的值之自5% 至15%。舉例而言,其可為該恆定電流之值的約ι〇%。在 具體實例中’彳以兩個階段來執行該陽極化過程,其中在 第階段中使用〇·〇7 mA/cm2之恆定電流且線性增加該電 Μ直至30 V為止,且在第二階段中保持該電壓但定於30 v 且按指數律降低該電流直至〇·〇〇6 mA/cm2為止。在實例 中,此兩階段過程造成在八丨2〇3層中的A1層之頂部部分之 變換,其中該Al2〇3層之厚度為50奈米。 在具:實例中’在步驟(〇期間,可在執行該濕式蝕 ^ V驟之別在該介電層上提供經®案化光阻層50。提供該 經圖案化光阻層可形成—閘極遮罩。 〜 八體實例中,可藉由微影來提供該經圖案化光阻層。 在具體實例中,該蝕刻劑可為磷酸、硝酸及 合物》 八體實例中,在該金屬層之蝕刻 蝕刻速率之n* "电層之 平之間的比率可大於約1〇,更佳地大於約2〇。 12 201205810 在具體實例中,可執行該蝕刻達1〇〇秒至3〇〇秒。 在具體實例中,可在自啊至8(rc之溫度下執行該敍 刻,較佳地自35°C至65。(:。 在具體實例中,該經圖案化介電層之懸垂部分的橫向 大小可比該底層圖案化金屬層之厚度大至少約2倍、較佳 地為至少約4倍、更佳地為至少約1()倍,最佳地為5〇件 至1〇〇倍。在此類條件下該金屬氧化物層之懸垂部分32可 姆陷。 在具體實例中,底钱之量(在目i中之「U」)可在約i 微米與U)微米之間的範圍中,較佳地2微米與5微米之間。 此情形在無碎裂之情況下給出該氧化物層之適令彎曲。 在具體實例中,㈣陷可造成封閉凹/穴(較佳地完全 圍繞該經圖案化金屬層)之形成’以使得該經圖案化金屬 層與其環境完全電隔離(藉由該絕緣基板及該經圖案化金 屬氧化物層)。 在具體實例中’該結構可為場效電晶體(例如,薄膜 電晶體),其中該金屬層之該圖案化提供一閘電極,其中該 金屬氧化物層為一閘極介電層(芦閘極介電層具有一均一 厚度及-平滑表面),該方法進—步包含在該閘極介電層上 =形成一源電極及一汲電極之步驟,且其中該閘極介電層 提i、在該閘電極與該源電極及汲電極之間的電隔離以使得 短路之風險得以避免。由於該金屬氧化物層之坍陷及圍繞 該閘電極層的封閉凹穴之形成’料源極及没極接觸與該 等底部閘極保持有效電隔離,從而使得能夠製造具有經圖 13 201205810 案化閘極之電路。 在具體實例中’該等源極及汲極可由第二金屬(例如, 金)製成。舉例而言,該等源極及没極可具有自15奈书至 45奈米之厚度。 在具體實例中’除步驟(a)、(b)及(c)以外,該方 法可進一步包含在步驟(b)與步驟(c)之間在該金屬氧化 物層之頂。卩上提供一非晶形氧化物半導體層之步驟。根據 此具體實例之一方法導致該金屬介電質界面及該介電質半 導體界面兩者之潔淨度及品質之改良。 在此具體實例中,在步驟(c)中,可在一單一圖案 步驟中圖案化所有該非晶形氧化物半導體層、該金屬氧^ 物層及該金屬層。此類方法之優點為在該等不同層之 界面可為極潔淨的。 B的 ,隹源極及汲極接觸已設在該介電層上而非提供—男 形氧化物半㈣層之替代具體實例巾,除步驟(小(b) ⑴以外,該方法可進-步包含在該金屬氧化物層之_ 該源極接觸及該汲極接觸之部分上提供'經圖案化有相 導體層之步驟。此類有機半導體之實 衍生物。 I4升5 牡丹體貫例 層之該步驟可形成分離之閘電極 在具體實例中’可在執行步驟⑴之前在該基板 供一蝕刻終止層,且步驟() 土 、a J w成在該絕緣基板 該钮刻終止層上提供該連續金屬層,其中在步驟(c) 14 201205810 該方法可包含: i在该,!圖案化介電層上方提供'經圖案化光阻 驟,該經圖案化光阻包含開D,在該等開口處存在: 底層银刻終止層,及 e.使用該經圖案化光阻層(53)作為遮罩,且使 對該金屬比針對該金屬氧化物 乳化物具有更円蝕剡速度的蝕刻劑 來钕刻s亥經圖案化金屬氣介物展^ 1彳、 蜀乳化物層(3 1 )、該經圖案化金屬層 (22 )及該非晶形半導體層(若存在)之步驟。 在第二態樣中,本發明係關於該等結構。 第二態樣之具體實例係關於經由第一態樣之方法製造 之電晶體及電晶體電路。 在具體實例中,第二態樣係關於—種包含以下層之結 構:-金屬層,其在—絕緣基板(例如,—玻璃基板)上; 及"電層’其上覆該金屬層’該介電層在該金屬層之— 表面(與該基板相反之表面)及側(所有側)處使該金屬 層與其環境電絕緣,該上覆介電層界定圍繞該金屬層之封 閉凹八。3玄金屬層及該介電層為圖案化步驟之結果,可將 其分別稱作經圖案化金屬層及經圖案化介電層。該經圖案 化金屬層僅覆蓋該基板之部分。 在具體實例中,該等封閉凹穴可完全圍繞該金屬層。 在具體實例中,該金屬可選自由鋁、鈦、鋅、鎂、鈮 及钽組成之群組。 在具體實例中,該金屬可為紹。 在具體實例中,該金屬層可具有自1〇奈米至5〇〇奈米 15 201205810 之厚度’較佳地25奈米至75奈米。 金屬層之陽極化來
在具體實例中,該介電層可藉由該 獲得。 A 在具體實例中’該介電層可具有-均一厚度。 在具體實例中,該介電身 电增可具有自10奈米至500奈米 之厚度,較佳地25奈米至75奈米。 在具體實例中,該金屬層可旦右 增'Γ具有較佳地低於約3奈米 之RMS粗縫度,例如在約2太本命<3 士 ^社3 2 ,丁、未與3奈米之間。該金屬層 表面之粗糙度較佳地儘可能小 犯】以使付可藉由陽極化來形成 —平滑氧化物層。 在具體實例中,該介電層可包含該金屬之氧化物。舉 例而言’若該金屬為紹,則該介電層可包含氧化銘。 在具體實例中,該結構可 體或非晶形氧化物場效電晶體 明之態樣因此係關於包含根據 結構的場效電晶體,其中在該 接觸。 為一電晶體,諸如場效電晶 (例如,薄膜電晶體)。本發 第二態樣之任一具體實例之 介電層上方提供源極及汲極 在具體實例中,非晶形氧化物半導體層可存在於該金 屬氧化物層上,且該等源極及液極接觸可設在該非晶形氧 化物半導體層±。在此具體實例中,該結構為一非晶形氧 化物場效電晶體。 在具體實例中,該等源極及汲極接觸可設在該介電層 上且一有機半導體層可存在於該金屬氧化物層之頂部及該 等源極及汲極接觸之部分上。此類具體實例提供一有機場 16 201205810 效電晶體,該有機場效電晶體具有低電壓操作、高電荷載 流子遷移率及接近〇 v之開始及臨限電壓之優良電特性。 在具體實例中’該介電層可使該金屬層與該等源極及 汲極接觸電絕緣。 在具體實例中,該經圖案化金屬層可為一閘電極,其 中藉由該經圖案化介電層來覆蓋該閘電極,該經圖案化介 電層為藉由該閘電極材料之陽極化所形成之一閘極介電 層,其中源極-汲極接觸設在該閘極介電層上且其中該閘極 介電層使該閘電極與該等源極_彡及極接觸電絕緣。 在具體實例中,該場效電晶體可進一步包含通過該金 屬氧化物層且(若存在)通過該非晶形氧化物半導體層之 一介層孔以使得可在該源極接觸或該汲極接觸與該金屬層 之間提供一電接觸。 , 在具體貫例中,該結構可為一電子電路。本發明之一 態樣因此係關於一種包含根據本發明之第二態樣之任一具 體實例的一或多個結構及/或場效電晶體之電子電路。 在具體實例中,該電子電路可包含複數個該等結構(例 如複數個场效電晶幻,纟中對應複數個金屬I存在且彼 此分離。 在又—態樣中,本發明係關於一包含根據以上任一對 應具體實例之結構的電子電路。 在本文中以上已描述本發明之某些目的及優點。當 *、應理解根據本發明之任一特定具體實例未必可達成所 有匕類目的或優點。因而,舉例而言,熟習此項技術者將 17 201205810 認識到,可在未必達成在本文中可教示或提議之其他目的 或優點的情況下,以達成或最佳化在本文中所教示之一個 優點或優點群組之方式來實施或實行本發明。另外,應理 解本發明内容僅為實例且不意欲限制本發明之範田壽。在結 合隨附圖式閱讀時,可藉由參考以下詳細描述而最佳地理 解本發明,包括其組織及操作方法,連同本發明之特徵及 優點。 【實施方式】 在以下詳細描述中,闡述眾多特定細節以提供對本發 明及如何可在特定具體實例中實踐本發明之透徹理解。然 而應理解可在無此等特定細節之情況下實踐本發明。在 =例子中,未詳細描述熟知之方法、程序及技術以不使 ::核糊。儘管關於特定具體實例且參考某些描 =發:,但本發明不限於此。本文中所包括及描述之圖 〇為不意性且*_本發^範m意 可 出於說明性目的而誇示一歧 製。 一件之大小且因此未按比例繪 另外,本描述十之術扭篦 用於區分相似元件且未:用丄第二、第三及其類似者 有關時門… 述一序列,不論該序列係 4級或其他。應理解如此使用之術語在 適田凊况下可互換且本 夠以除本女φ糾斤描述之本發.明的具體實例能 作。 飞說月的序列以外之其他序列來操 另外’在本描述t之術語頂部、底部、之上、下及其 18 201205810 類似者用於描述性目的且未必用於描述相對位置。應理解 如此使用之術語在適當情況下可互換且本文中所描述之本 發明的具體實例能夠以除本文中所描述或說明的定向以外 之其他定向來操作。 應注意術語「包含j不應解譯為限制於隨後所列出之 構件,其不排除其他元件或步驟。因而應解譯為指明所指 代之所陳述特徵、整數、步驟或組件之存在,但不排除一 或多個其他特徵、整數、步驟或組件,或其群組之存在或 添加。因而,表述「包含構件A及構件B之器件」之範疇 不應限制於僅由組件A及組件B組成之器件。 如在本文中所使用且除非另外提供,術語「蝕刻終止」 係關於一材料層,該材料層特徵為與待钮刻之材料相比對 藉由蝕刻浴液進行之蝕刻更具抗性(歸因於不同的蝕刻特 性);一「蝕刻終止」材料層一般置於待蝕刻之材料之下以 便停止蝕刻過程。在本發明之具體實例中’該蝕刻終止層 為一材料層,該材料層使得存在能夠蝕刻該金屬層但不蝕 刻該材料層之蝕刻溶液。 第一態樣之某些具體實例係關於一用於製造結構之方 法,該等結構包含-經圖案化金屬層及—上覆該經圖案化 金屬層之經圖案化介電層’該經圖案化介電層在該經圖案 化金屬層之表面及側處使該經圖案化金屬層與其環境絕 緣。 根據第一態樣之一具體實例之一方法包含:在一基板 上提供一連續金屬層;在該連續金屬層上提供一介電層, 19 201205810 進而在該連續金屬層之頂部上形成一連續介電層;及圖案 化該金屬層及該介電層’其中圖案化包含使用蝕刻劑之一 濕式蝕刻步驟,該蝕刻劑蝕刻該金屬層比蝕刻該介電層實 質上更快(亦即,以一實質上更高的蝕刻速率在根據一 ,、體貫例之方法中,在執行該濕式触刻步驟之後,該經圖 案化』I電層在该底層圖案化金屬層之邊緣之上延伸且該介 電層之懸垂部分坍陷以使得該等部分與該基板接觸,從而 造成一完全隔離之底層金屬圖案。 在一具體實例中,在該連續金屬層上提供一介電層包 含藉由執行一陽極化步驟來提供一金屬氧化物層。將進一 步針對此較佳具體貫例來播述本發明。然而,本發明不限 於此。 在一具體實例中’該方法可有利地用於製造電晶體, 其中一閘電極之陽極化用於形成一具有良好品質(例如, 具有良好厚度均一性及一平滑表面)之閘極介電層。在一 具體實例中,一方法可進一步造成在該閘電極與在藉由陽 極化形成之該介電層的頂部上形成之一源電極及/或汲電極 之間的良好電隔離。 根據一具體實例之方法之優點為在一潔淨、連續金屬 層上執行該陽極化過程,使得可獲得具有均一厚度且具有 一平滑表面之一金屬氧化物層。在該陽極化步驟之後執行 該金屬層之圖案化(例如,用於形成閘電極)。根據—具體 實例之方法的優點為儘管在陽極化之後完成圖案化但仍可 獲得該等閘電極之良好電隔離。 20 201205810 根據一具體實例之方法的優點為其允許製造包含複數 個分離的閘電極之電子電路’其中用藉由該閘電極材料之 陽極化所形成之一閘極介電層來覆蓋該等閘電極。在先前 Η方法中,其中首先圖案化該閘極金屬層,在該陽極化 V驟期間需要提供一恆定電流及—恆定電壓至每一閘電極 以達成針對複數個分離的閘電極之穩定陽極化。然而,由 :可在電路中存在的閘電極之小的大小及大的數目,接觸 每刀離的閘電極可為極困難的。另夕卜,不陽極化電線連 :至間電極之區4。在I據一具體實例之方法中在一連續 金屬層上執行該陽極化且在陽極化之後執行圖案化(例 t,形成分離的閘電極),以使得與先前技術方法相關之問 題可得以避免。在—連續金屬層上執行該陽極化步驟之優 點為在s亥金屬I上存在可α ,忽略的電壓降且電流得以均一 刀佈且不當的邊緣效應得以避免。 使用用於形成一閘極介電層之陽極化過程之優點為該 過程允許在低處理溫度下形成具有良好品質之具有高介電 常數之介電層。該低處理溫度允許在廣泛範圍之基板上處 理,包括諸如ΡΕΤ(聚對苯二曱酸伸乙酯)、ΡΕ(聚乙烯)、 ΒΟΡΡ (雙轴定向聚㈣)及㈣之可撓基板。與諸如ald (原子層沈積)之其他低溫技術相比,陽極化之優點為其成 本實質上較低且其可用於大面積處理。 在一具體實例中’可與藉由不同於陽極化的其他方法 提供之介電層一起使用财法,諸如藉由錢、原子層沈 積、濺鍍或化學氣相沈積提供之介電層。在此狀況中,所 21 201205810 提議的處理流程值得關注,此係因為該處理流程准許在該 金屬沈積之後隨即沈積該介電層,此步驟避免由圖案化及 蝕刻所產生之污染。尤其對於具有氧化物半導體之器件, 根據一具體實例之一方法導致該金屬介電質界 質半導體界面兩者之潔淨度及品質之改良。 面及該介電 在圖1中說明根據一具體實例之方法。在圖【(a)中 所說明的第一步驟中,在絕緣基才反10上提供連續金屬層 2〇。接下來’執行-陽極化步驟,其中金屬層2()之頂部部 分變換成金屬氧化物。此步驟造成如在圖丨(b)中所展示 之結構,該結構包含在經陽極化金屬層21之頂部上之均一 金屬氧化物層30,與初始金屬層2〇 (圖i (b))相比經陽 極化金屬層2 1具有減小之厚度。 在形成該金屬氧化物層之後,圖案化包含金屬層21及 金屬氧化物層30之層堆疊,其中該圖案化步驟包含使用蝕 刻劑之濕式蝕刻步驟,與針對該底層金屬之蝕刻速度相 比,該蝕刻劑具有針對該金屬氧化物之實質上較慢的蝕刻 速度。舉例而言,磷酸(HJO4 )、硝酸(HN〇3 )及乙酸 (CH/OOH)之混合物可用於蝕刻。然而,本發明不限於此, 且可使用熟習此項技術者已知之針對該金屬比針對該金屬 氧化物具有實質上更高蝕刻速率或蝕刻速度之任何其他蝕 刻劑。在該金屬層之蝕刻速率與該金屬氧化物層之蝕刻速 率之間的比率較佳地大於約10,較佳地大於約2〇 (例如約 25)。在蝕刻速度或蝕刻速率中之差異導致該金屬氧化物層 之底蝕,從而導致覆蓋有具有懸垂部分32的經圖案化金屬 22 201205810 =層之經圖案化金屬層22,亦即,在金屬 =處=底層金屬層22之外的經圖案化金屬氧化物 ^ (〇中示意說明此情形。㈣& (在圖1⑴中之Ο比金屬層22之厚度(圖1(c)^ 實質上大’例如大至少約兩倍、較佳地至少約4件 佳地至少…,例如約50倍至100倍。在此等條:件下 金屬氧化物層31之懸垂部分32可将陷,從而造成如在圖i ⑷中所展示之結構。在㈣之後,在經圖案化金屬層22 之所有側處金屬氧化物層31與基板10實體接觸。該坍陷 造成形成封閉凹穴40(較佳地完全圍繞經圖案化金屬層 22),以使得經圖案化金屬層22與其環境完全電隔離(藉 由絕緣基板10及經圖案化金屬氧化物層3丨)。 當(例如)在電晶體製造過程中使用此程序時,隨後 在金.屬氧化物層31之頂部上提供源極及汲極接觸。由於該 屬氧化物層之姆陷及圍繞该閘電極層之封閉凹穴的形 成,該等源極及汲極接觸仍保持與該等底部閘極有效電隔 離,從而使得能夠製造具有經圖案化閘極之電路。 為了獲得該閘極層之良好隔離,對以下連續步驟進行 良好控制係有利的:該金屬層之沈積,該金屬層之陽極化 及包含該金屬層及該金屬氧化物層之堆疊之蝕刻。關於該 金屬層之沈積,該金屬層之厚度較佳地使得在陽極化之後 乘J餘具有適宜於形成一閘電極層之厚度的一金屬層。舉例 而言,該金屬層可為具有約100奈米之初始厚度(在陽極 化之前)的A1層,且此A1層之陽極化可造成頂部層變換 23 201205810 成具有約50奈来之厚度的叫層。然@,可使用較厚或較 薄之金屬I。該金屬層表面之粗糙度較佳地儘可能小以使 得可藉由陽極化來形成一平滑氧化物層。舉例而言,該rms 粗糙度較佳地低於約.3奈米,例如在約2奈米與3奈米之 間。該金屬層之陽極化造成一金屬氧化物層,其中該金屬 氧化物層具有-均-厚度,例如在數奈米至數百奈米之間 的範圍中。包含該金屬層及該金屬氧化物層之堆疊的㈣ 較佳地造成實質上底蝕,例如比該底層金屬層之厚度大至 少約2倍’較佳地至少約4倍,更佳地至少約1〇倍,例如 約50倍至1〇〇倍。一旦該底蝕足夠大到導致該等懸垂部分 之坍陷,該底蝕自動終止。 在進一步描述中提供可用於製造諸如有機場效電晶體 及非晶形氧化物場效電晶體之場效電晶體的處理流程的實 例,以及可用於製造基於有機半導體或非晶形氧化物半導 體之電路的處理流程的實例,其中藉由根據本發明之某些 具體貫例的陽極化來形成閘極氧化物。然而,本發明不限 於所描述之處理流程。亦可在熟習此項技術者已知之其他 處理流程中使用本發明之方法。 圖2A及圖2B說明用於製造一有機場效電晶體之處理 流程’其中使用根據一具體實例之方法來形成一閘極介電 層。該過程序列包含以下内容: -在基板10 (例如’玻璃基板)上沈積連續金屬層2〇, 連續金屬層20可被陽極化(步驟(a))e若金屬之氧化電位 低於水之氧化電位且若不發生與水的反應則可陽極化該金 24 201205810 屬; -該金屬層之陽極化,進而形成包含在經陽極化金屬層 21之頂部上的金屬氧化物層30之堆#,與初始金屬層2〇 相比經陽極化金屬層21具有減小之厚度(步驟⑴); -(例如)藉由微影提供經圖案化光阻層5〇,進而形成 一閘極遮罩(步驟(c )); -使用經圖案化光阻層50作為遮罩且使用針對該金屬 比針對該金屬氧化物具有實質上更高敍刻速度之濕式敍刻 劑來蝕刻金屬氧化物層30及金屬層21,從而造成如在步驟 (d)中所說明的金屬氧化物層之底蝕。光阻層咒及經底蝕 金屬氧化物層31之重量導致該金屬氧化物層之懸垂部分的 将’從而導致如在步驟(e )中所展示之接觸該基板的金 屬氧化物層31 ^該坍陷造成形成封閉凹穴4〇,其較佳地完 全圍繞經圖案化金屬層22 ; -移除光阻層50 (步驟(f)); _提供經圖案化光阻層5 1,進而形成一源極及汲極遮罩 (步驟(g )); -沈積用於形成源極及汲極接觸之金屬層25(例如,Au ) (步驟(h ))及起離’從而造成如在步驟(丨)中所展示之具 有源極接觸2 6及汲極接觸2 7之結構; -該金屬表面及/或該介電層表面之可選表面處理; -如在步驟(j)中所展示之經圖案化有機半導體層6〇 之沈積。 執行實驗,其中根據在圖2A及圖2B中所說明之處理 25 201205810 流程來製造有機場效電晶體。在基板上,藉由真空蒸鍍來 形成100奈米厚的A1層。接下來在包含〇 〇5 M之溶液的電 解質中陽極化該A1層,該溶液包含K2檸檬酸 (ΗΚ204Ρ·3Η20 )溶液及 Κ3 棒檬酸(C6H5K3(VH2〇》亦即, 為含有三水合磷酸二鉀及單水合檸檬酸三鉀之檸檬酸鹽之 混合物的溶液〇 HK2〇4P對之莫耳比為m.e可以 兩個階段來執行該陽極化過程。在第一階段中使用 mA/cm2之恆定電流且線性增加該電壓直至3〇 ν為止。在第 二階段中保持該電壓恆定於3〇 v且按指數律降低該電流直 至0.006 mA/cm2為止》第二階段導致該金屬氧化物層之增 加的密度及增加的品質(針孔之填充)。此兩階段過程造成 在Ah〇3層中的A1層之頂部部分之變換,其中Ai2〇3層之 厚度為50奈米《接下來藉由光微影在該A丨2〇3層上提供一 經圖案化光阻層。繼之以一濕式蝕刻步驟,使用包含按比 例(77:19:4)的磷酸(HjO4)、硝酸(HN〇3)及乙酸 (CH3COOH)之咸合物的濕式姓刻劑(購自vwr之pes 77-19-04 (磷酸蝕刻劑))。在5〇t之溫度下執行蝕刻達21〇 秒》在移除該光阻層之後,藉由光微影來提供另一經圖案 化光阻層以用於形成一源極及汲極遮罩。藉由蒸鍍來提供 一 30奈米厚的Au層且執行一起離步驟以用於形成源極及 汲極接觸(指狀物接下來完成一表面處理步驟,包含將 〇亥、”。構/叉丄於〇.〇1 Μ之五氣苯硫紛的乙醇溶液甲歷時至少 3〇分鐘且在一真空烘箱中在60°c下與6〇微升苯乙基三氣矽 烧(PETS) —起烘焙歷時30分鐘。最終,在⑽^之基板溫 26 201205810 .度下藉由熱蒸鑛來提供30奈米厚的并五苯有機半導體層。 圖3為展示此結構之俯視圖的光學顯微鏡相片,其包 含一經圖案化A1層,該經圖案化A1層具有位於其頂部上 之經陽極化八丨2〇3層,且具有在該經陽極化Al2〇3層之頂部 上的源極接觸及汲極接觸。在圖4中展示該結構之輪廓。 可見。亥A1層具有小於該八丨2〇3層之圖案,從而證明該金屬 氧化物層之底蝕。基於圖3,可推導出在此實例中底蝕量在 約2.3彳政米與4.7微米之間的範圍中。此尺度之底钮遠大於 (約46倍至94倍)該氧化物層之厚度,該底蝕在無碎裂之
It況下、出5亥氧化物層之適中彎曲,此情形可見於圖5中 之橫截面TEM相片。 圖6展示在圖3中所展示之電晶體的轉移特性。此電 曰曰體包含并五苯作為半導體層。普通線對應於汲極至源極 :電流。虛線對應於閘極至源極電流β χ軸給出閘極電壓。此 電晶體呈現出具有低電壓操作、高電荷載流子遷移率及接 近〇 v之開始及臨限電壓之優良電特性。在電晶體通道寬度 (W)與長度(L)之間的W/L比率為5000/10微米/微米; β亥絕緣體之厚度(tins)為50奈米;該絕緣體之介電常數(卜 或er)為9;汲極至源極電壓(Vds)為_2¥;在其上會產生 通道之電壓(Vt)為0.5V;電荷載流子遷移率(/〇為9_42X10-2 cm / ( V.s);接通電流(u為1〇χ1〇_8 a ;接通電壓(、n) 為 V’亞Bs限斜率(S1)為0.23 V/decade。更重要地, 在圖6中之虛線為閘極至源極電流,展示出無任何電流流 經閘極與源極-汲極指狀物之間,從而確認:(i )藉由陽極 27 201205810 化形成之該金屬氧化物呈現出優良介電品皙, (u)歸因於 根據一具體實例之坍陷的金屬氧化物,該闡 閘電極與該等源 極及汲極接觸有效電隔離。 圖7A及圖7B說明用於製造一非晶形氧化物場效電晶
體之處理流程,其中使用根據一具體實例之、SS 乃來形成一 閘極介電層。在使用一非晶形氧化物半導體 如 守’可藉由在 一單一圖案化步驟中圖案化該非晶形氧化物半導體層、該 金屬氧化物層及該金屬層來進一步簡化該過程。此類方法 之優點為在該等不同層之間的界面可為極潔淨的。該過程 序列包含以下内容: -提供基板10,例如玻璃基板(步驟(a )); _在基板10上沈積連續金屬層20,其可被陽極化(步 驟(b )); -該金屬層之陽極化,it而形成包含在經陽極化金屬層 21之頂部上的金屬氧化物層3〇之堆疊,與初始金屬層2〇 相比經陽極化金屬層21具有減小之厚度(步驟(c)); -在金屬氧化物層30上沈積非晶形氧化物半導體層 ’如在步驟(d )中所說明; •(例如)藉由微影提供經圓案化光阻層5〇,進而形成 一閘極遮罩(步驟(e )); -使用經圖案化光阻層5〇作為遮罩且使用針對該金屬 比針對„玄金屬氧化物具有更高银刻速度之濕式蚀刻劑來蚀 刻非晶形氧化物半導體層7〇、金屬氧化物層3〇及經陽極化 金屬層21 ’從而造成如在步驟(f)中所說明之該金屬氧化 28 201205810 物層之底钱。光阻層5〇、經圖案化(底蝕)金屬氧化物層 31及經圖案化氧化物半導體層71之重量導致該金屬氧化物 層的I垂4分及該氧化物半導體層的懸垂部分之坍陷,從 而V致如在步驟(g)中所展示之接觸基板1〇之金屬氧化 物層3 1 ; -移除光阻層5〇(步驟(h)); -提供經圖案化光阻層5丨,進而形成一源極及汲極遮罩 (步驟(i )); -沈積用於形成源極及汲極接觸之金屬層25(步驟(〗)) 及起離’從而造成如在步驟⑴中所展示之具有源極接觸 2 6及汲極接觸2 7之結構。 圖8、圖1卜圖12及圖13說明用於製造包含具有根據 一具體實例的方法製造之閘極介電層的電晶體之電子電路 之處理流程。此類過程包括介層孔之形成,該等介層孔通 過該金屬氧化物而朝向底層的閘電極’以使得可在一源電 極或汲電極與一閘電極之間提供一電接觸。在先前技術過 程中,形成一介層孔包含使用選擇性蝕刻劑(亦即,蝕刻 該閘極介電層但不蝕刻該閘電極之蝕刻劑)來移除該閘極 介電層之部分以使得該底層間電極可被接觸。然而,當如 在本發明之具體實例中使用該閘電極層之陽極化來形成一 閘極介電層時,可能極難以相對於該底層閘電極而選擇性 蝕刻該閘極介電層。在本發明之具體實例中,介層孔之形 成可基於使用一蝕刻終止層(如在圖8及圖丨丨中所說明) 或其可基於一選擇性蝕刻過程(圖丨2及圖丨3 ),例如使用 29 201205810 如在US 4,087,367中所描述之蝕刻劑。 圖8A至圖8c說明用於製造包含具有根據—具體實例 的方法製造之閘極介電層的電晶體且使用一蝕刻終止層來 形成介層孔之有機電子電路之處理流程。該處理流程包含 以下内容: _提供基板10 ’諸如玻璃基板(步驟(a)); -在基板1 〇上提供經圖案化光阻層52,經圖案化光阻 層52經圖案化以使得其在需要提供蝕刻終止層之位置處被 移除(步驟(b )); 姓刻終止層8 0之沈積,如在步驟(c )中所說明。例 如’可使用一 Cr層來作為蝕刻終止層8〇 ; -執行一起離步驟,從而造成在基板1〇上的包含經圖 案化蝕刻終止層81之結構,如在步驟(d )中所展示; -沈積可陽極化之連續金屬層20 (步驟(e )); -该金屬層之陽極化,進而形成包含在經陽極化金屬層 21之頂部上的金屬氧化物層3〇之堆疊,與初始金屬層2〇 相比經陽極化金屬層21具有減小之厚度(步驟(; -提供經圖案化光阻層50,進而形成—閘極遮罩(步驟 (g)); _使用經圖案化光阻層50作為遮罩且使用針對該金屬 比針對該金屬氧化物具有更高蝕刻速度之濕式蝕刻劑來蝕 刻金屬氧化物層30及金屬層21,從而造成如在步驟(h) 中所說明之該金屬氧化物層之底蝕。光阻層5〇及經圖案化 (底蝕)金屬氧化物層31之重量導致該金屬氧化物層之懸 201205810 垂邛刀的坍陷,從而導致金屬氧化物層3丨接觸基板丨〇。在 V驟(1 )中說明此情形,其展示在該光阻層移除之後的結 構。 -(例如)藉由光微影來提供經圖案化光阻層53,進而 开y成如在步驟(j )中所說明之介層孔遮罩。該介層孔遮罩 匕3開口,在该等開口處存在底層圖案化蝕刻終止層81。 使用經圖案化光阻層53作為遮罩,使用經圖案化層 8 1作為蝕刻終止層,及使用針對該金屬比針對該金屬氧化 物具有更南银刻速度之蚀刻齊| (從而造成底钱,繼之以懸 垂部分姆陷)來姑刻經圖案化金屬氧化物層31及經圖案化 金屬層22。在步驟(k)中展示在光阻層53移除之後的所 得結構。 提供經圖案化光阻層51,進而形成一源極_汲極遮罩 (:步驟(I)); •提供一金屬層(例如’ Au層)及起離以用於形成源 極接觸26及㈣接觸27,從而造成如在步驟(m)中所展 示之結構; _该金屬表面及/或該介電層表面之可選表面處理。 -提供如在步驟(n)中所展示之經圖案化有機半導體 層60。 執仃實驗,其中根據在圖8Α至圖8C中所說明之處理 流程來製造包含複數個電晶體之電子電路。藉由蒸錢及起 離來提供10奈米料&層作為蚀刻終止層81。接下來, 藉由真空蒸鍍來形成100奈米厚的A1層且在一電解質中陽 31 201205810 極化該A1 [該電解質包含〇 〇5 M之溶液,該溶液包含 K2 #様酸(ΗΚ2〇4Ρ·3η2〇 )溶液及K3檸檬酸 ((:6Η5Κ:3〇7·Η2〇 ) ’亦即,為含有三水合磷酸二鉀及單水合 檸檬酸三鉀的檸檬酸鹽之混合物之溶液,以形成5〇奈米厚 的U〇3層ΗΚ2〇4Ρ對C6H5K;)〇7之莫耳比為1/1。以兩個 階段來執行該陽極化過程。在第一階段中使用〇 〇7 之恆定電流且線性增加電壓直至3〇 v為止。在第二階段中 保持該電壓恆定於30 v且按指數律降低該電流直至〇 〇〇6 mA/cm為止。此過程造成在八丨2〇3層中的A〗層之頂部部分 之變換,其中Ah〇3層之厚度為5〇奈米。接下來藉由光微 影在該Al2〇3層上提供一經圖案化光阻層。繼之以一濕式蝕 刻步驟,其使用包含按比例(77:19:4)的磷酸(h3P〇4)、 硝酸(HNO3)及乙酸(CH3C〇〇h)之混合物的濕式蝕刻劑 (購自VWR之PES 77-19-04 (磷酸蝕刻劑))。在5〇。〇之溫 度下執行蝕刻達210秒。在移除該光阻層之後,藉由光微 影來提供另一經圖案化光阻層以用於形成一介層孔遮罩。 接著在磷酸(H3P04 )、硝酸(HN〇3 )及乙酸(cH3C〇〇h ) 之混合物中在需要形成介層孔之位置蝕刻該Ai2〇3層及該 A1層。在50°C之溫度下執行蝕刻達210秒。在移除該光阻 層(介層孔遮罩)之後’藉由光微影來提供另一經圖案化 光阻層以用於形成一源極及汲極遮罩。藉由蒸鍍來提供一 3〇奈米厚的Au層且執行一起離步驟以用於形成源極及沒 極接觸。接下來完成一表面處理步驟,該表面處理包含將 该結構浸沒於〇.〇 1 Μ之五氟苯硫酚的乙醇溶液中歷時至少 32 201205810 30分鐘且在一真空烘箱中在6(TC下輿60微升苯乙基三氣矽 烷(PETS ) —起烘焙達30分鐘。最終,在68°C之基板溫度 下藉由熱蒸鍍來提供30奈米厚的并五苯有機半導體層。 圖9展示根據此過程製造之包含若干電晶體及連接至 此等電晶體之介層孔的反相器(L = 3微米之Big Zero Vgs 反相器)之所量測特性。此等結果展示一運作良好之反相 器,其指示在一具體實例中之該處理流程適宜於製造電晶 體電路。 圖10展示根據此過程製造之19級振盪器的所量測特 性。與反相器相比,此為將數十個電晶體及用於連接該等 電晶體的介層孔組合之較複雜電路。此等結果展示一運作 良好之振盪器’指示在—具體實例中之該處理流程亦適宜 於以良好電晶體良率製造較複雜電路。 一用於製造包含具有根據在一具體實例中的方法形成 之閘極介電層的電晶體且使用―㈣終止層來形成介層孔 之基於非晶形氧化物半導體的電子電路之處理流程可包含 以下内谷(如在圖11中所說明)。 行如在圖8⑴至圖8(f)中所說明之過程步驟。 _提供非晶形氧化物半導體層70 (圖u (ο ; -提供經圖案化光阻層50,谁而你士、 aa n (b)). 臂Μ進而形成—閘極遮罩(圖 •使用經圖案化光阻層5〇 # &、疮s α 比針對,“…層5〇作為遮罩且使用針對該金屬 比針對该金屬氧化物具有更高 刻非晶形氧化物车“ β 《度之濕式蝕刻劑來蝕 _ _ 70、金屬氧化物層3〇及金屬層 33 201205810 21從而造成該金屬氧化物層之底蝕。光阻層50、經圖案 化非晶形氧化物半導體I 71及經圖案化金屬氧化物層3; 之重量導致該金屬氧化物層之懸垂部分的坍陷,從而導致 金屬氧化物層31接觸基板1〇。在圖^ (c)中展示在光阻 層50的移除之後的所得結構; _(例如)藉由光微影來提供經圖案化光阻層53,進而 形成如在圖U (d)中所說明之介層孔遮罩。該介層孔遮罩 匕3開口,在該專開口處存在底層圖案化钱刻終止層8 1。 -使用經圖案化光阻| 53作為遮罩,且使用經圖案化 層81作為蝕刻終止層,且使用針對該金屬比針對該金屬氧 化物具有更高蝕刻速度之蝕刻劑(從而導致底蝕,繼之以 懸垂部分坍陷)來蝕刻經圖案化氧化物半導體層71、經圖 案化金屬氧化物層31及經圖案化金屬層22。在圖u ( e) 中展示在該光阻層移除之後的所得結構。 -提供經圖案化光阻層,進而形成一源極_汲極遮罩(未 說明); -提供一金屬層及起離以用於形成源極接觸26及汲極 接觸27。在圖丨丨(f)中展示所得結構。 圖12說明用於製造包含具有根據一具體實例的方法製 造之閘極介電層的電晶體且使用選擇性蝕刻來形成介層孔 之有機電子電路之處理流程β該處理流程包含以下内容: •執行如在圖2(a)至圖2(f)中所說明之過程步驟; •提供在需要形成介層孔的位置處具有開口之光阻層 (未說明),及使用蝕刻經圖案化金屬氧化物層31但不蝕刻 34 201205810 經圖案化金屬層22之選擇性蝕刻劑來執行-蝕刻步驟,從 而造成在圖12 ( a)中所展示之結構。 提供經圖案化光阻層51,進而形成-源極-沒極遮罩 (圖 12 ( b)); -提供如在圖12⑴中所說明之用於形成源極及沒極 接觸之金屬層51 (例如,Au層),該金屬層亦填充該 孔; :執行—起離步驟,進而形成源極接觸26及沒極接觸 27’從而造成如在圖l2(d)中所展示之結構其中在閘極 n極接觸27之間經由該介層孔形成-電接觸; _ T金屬表面及/或該介電層表面之可選表面處理。 提供如在圖12(e)中所展示之經圖案化有機半 層60 〇 一種用於製造包合且^ _ 3具有根據一具體實例的方法製造之 間極介電層之電晶體且使用 s ^ $ 選擇性蝕刻來形成介層孔的非 日日形氧化物半導體電子電路 ,丄 电塔之處理流程可包含以下内袞 (如在圖13中所說明)。 _執行如在圖7(a) 5 hi u、l …至圖7(h)中所說明之過程步驟; -提供經圖案化光阻層5 3,,仓二丄 1僧53,進而形成如在圖13 (a)中
所說明之介層孔遮罩; T -使用蝕刻經圖案化氧化物 千導體層71及經圖牵化么 屬氧化物層31之選擇性蝕刻劑 ’、金 dΜ來執行一蝕刻步驟 致如在圖13 ( b )中所展示之結構· 而導 -提供經圖案化光阻層,逸 進而形成一源極-汲極遮罩(未 35 201205810 說明); -提供如在圖i2 ( c )中所說明之用於形成源極及汲極 接觸之金屬層(例如’ Au層)’該金屬層亦填充該介層孔; 及執行—起離步驟,進而形成源極接觸26.及汲極接觸27, 從而造成如在圖13(c)中所展示之結構。 根據本發明之具體實例的方法亦可應用於經低溫處理 之無機材料。在圖14中特性化之電晶體中,使用與在圖6 中展不特性的電晶體相同之過程步驟。普通線為汲極至源 極電流而虛線表示閘極至源極電流。χ軸為閘極電壓。將用 於圖14之電晶體的作用材料自經蒸鍍之并五苯改變為經室 溫濺鍍之Ga-Ιη-Ζη-Ο且將基板自玻璃基板改變為塑膠箔。 結果可見於圖14中。該Ga_In_Zn_〇電晶體呈現出具有低電 壓操作、相當高的電荷載流子遷移率及接近0V之開始及臨 限電壓之優良電特性:針對在一塑膠箔上之電 晶體之電荷載流子遷移率為〇91 cm2/Vs且臨限電壓為〇〇4 V。更重要地,在圖14中之虛線為閘極至源極電流,展示 出無任何電流流經閘極與源極·汲極指狀物之間,從而確 涊.(1 )藉由陽極化形成之金屬氧化物呈現出優良介電品 質,(u)歸因於坍陷之金屬氧化物,該閘電極與該等源極 及沒極接觸有效橫向隔離。 前述描述詳述本發明之某些具體實例。然而,應瞭解, 不論前述内容在文字上顯現為多詳細,可以許多方式來實 踐本發明。貞 >主帛’在描述本發明之某些特徵或態樣時使 用特定術語不應看做暗示該術語在本文中經重新定義以限 36 201205810 制於包括與彼術語相關聯之本發明之特徵或態樣的任 定特性。 儘S上述禅細描述已展示、描述及指出如應用於各種 :、體實例之本發明的新額特徵,但應理解熟習此項技術者 可在不偏離本發明之精神的情況下作出在所說明之器件或 過程的形式及細節中之各種省略、替代及改變。 【圖式簡單說明】 圖1不意說明根據一具體實例之用於形成覆蓋有經陽 極化金屬氧化物層之金屬圖案之方法。 圖2 A及圖2B說明用於製造包含根據在一具體實例中 之方法製造之閘極介電層的有機場效電晶體之處理流程。 圖3為展示根據在一具體實例中之方法形成之覆蓋有 經陽極化Al2〇3層的經圖案化A1層之俯視圖之光學顯微鏡 相片。 圖4展示圖3中之結構之輪廓,說明該金屬氧化物層 之底餘。 圖5為圖3之結構之TEM橫截面。 圖6展示圖3之電晶體之轉移特性。 圖7 A及圖7B說明用於製造包含根據在一具體實例中 之方法製造之閘極介電層的非晶形氧化物場效電晶體之處 理流程。 圖8A、圖8B及圖8C說明用於製造包含具有根據在一 具體實例中之方法製造之閘極介電層的電晶體之有機電子 電路之處理流程。 37 201205810 圖9展示根據在圖8卡所說明之處理流程所製造之反 相器的所量測特性。 圖10展示根據在圖8中所說明之處理流程所製造之19 級振盪器的所量測特性。 圖11說明用於製造包含具有根據在一具體實例中之方 法製造之閘極介電層的電晶體之非晶形氧化物半導體電子 電路之處理流程。 圖12說明用於製造包含具有根據在—具體實例中之方 法製造之閘極介電層的電晶體之有機電子電路之處理流 程。 圖13說明用於製造包含具有根據在—具體實例中之方 法製造之閘極介電層的電晶體之非晶形氧化物半導體電子 電路之處理流程。 圖14展示根據本發明之具體實例 如貝1夕』的電晶體之轉移特 性。 在不同圖式中,相同參考標記指代冲目同或類似元件。 【主要元件符號說明】 38

Claims (1)

  1. 201205810 七、申請專利範圍: 1. 一種結構’其包含:在一絕緣基板(丨0)上之一金屬 層(22)及上覆該金屬層(22)之一介電層(31),該介電 層(31)在與該基板(1〇)相反之表面及在該金屬層(22) 之所有側處使該金屬層(22 )與其環境電絕緣,該上覆介 電層(31)界定圍繞該金屬層(22)之封閉凹穴(4〇)。 2. 如申請專利範圍第!項之結構,其中該等封閉凹穴 (40)完全圍繞該金屬層(22)。 3. —種包含如申請專利範圍第1項或第2項之一結構的 場效電晶體,其中在該介電層(31)上方提供源極(26) 接觸及汲極(27)接觸。 4. 如申請專利範圍第3項之場效電晶體,其進一步包含 通過該介電層(31)之一介層孔以使得可在該源極〔%) 接觸或該汲極(27)接觸與該金屬層(22)之間提供一電 接觸。 5. —種包含如申請專利範圍第j項或第2項中任一項的 一或多個結構或如申請專利範圍第3項或第4項之一或多 個場效電晶體之電子電路。 6. 種用於製造如申請專利範目帛丨項之—結構的方 法,該方法包含以下步驟: a. 在一絕緣基板(1〇)上提供一連續金屬層(2〇); b. 在該連續金屬層(20)上提供一介電層(3〇),進 而在該連續金屬層(2G,21)之頂部上形成_連續介電 層(30);及 39 201205810 C_圖案化該金屬層 蜀增21 )及该介電層(30),其 中該圖案化包含使用蝕刻劑之一濕式蝕刻步驟,該蝕刻 劑蝕刻該金制(20, 21)比蝕刻該介電層(3⑹實質 上更快,其中在步驟(b )之後執行步驟(c )。 7·如申請專利㈣第6項之方法,其中在執行該濕式触 刻步驟之後,該經圖案化介電層㈣底層㈣化金 属層(22)之邊緣之上延伸且該介電^ (3ι)之懸垂部分 (32)坍陷以使得該等部分與該絕緣基板(ι〇)接觸,從而 造成一完全隔離之底層圖案化金屬層(22)。 8. 如申請專利範圍第6項或第7項之方法,其中在該連 續金屬層(20)上提供—介電層(3())包含藉由執行該連 續金屬層(2G )之-頂部部分的__陽極化來在該連續金屬 層(20)上建立—金屬氧化物層(3〇)。 9. 如申。月專利範圍帛8項之方法,#中以兩階段來執行 該陽極化過程,其中在一第一階段中使用一恒定電流且線 f·生 '曰加„亥電壓直至一特定電壓為纟,且在一第二階段中保 持該電壓恆定於該特定電壓處且按指數律降低該電流直至 低於在該第—階段中所使用的該恆定電流之一值為止。 10. 如申請專利範圍帛6項至第9項中任一項之方法, 其中該金屬層(20’ 21)之触刻速率與該介電層(3〇)之 蝕刻速率之間的比率大於約1〇,更佳地大於約2〇。 八、圖式: (如次頁) 40
TW100121342A 2010-06-21 2011-06-20 Method of manufacturing thin film transistors and transistor circuits TW201205810A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US35700410P 2010-06-21 2010-06-21

Publications (1)

Publication Number Publication Date
TW201205810A true TW201205810A (en) 2012-02-01

Family

ID=44533351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100121342A TW201205810A (en) 2010-06-21 2011-06-20 Method of manufacturing thin film transistors and transistor circuits

Country Status (4)

Country Link
JP (1) JP2013535110A (zh)
KR (1) KR20130112854A (zh)
TW (1) TW201205810A (zh)
WO (1) WO2011160937A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137083A (zh) * 2019-04-17 2019-08-16 深圳市华星光电技术有限公司 阵列基板及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN113488592B (zh) * 2021-06-21 2023-03-10 西安理工大学 一种基于pfbt蒸发法的有机场效应晶体管制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2288392A1 (fr) 1974-10-18 1976-05-14 Radiotechnique Compelec Procede de realisation de dispositifs semiconducteurs
JPH04188770A (ja) * 1990-11-22 1992-07-07 Casio Comput Co Ltd 薄膜トランジスタ
GB9610878D0 (en) * 1996-05-24 1996-07-31 Philips Electronics Nv Electronic device manufacture
US6770549B2 (en) * 2002-05-08 2004-08-03 Lucent Technologies Inc. Forming patterned thin film metal layers
DE102004009601B4 (de) * 2004-02-27 2008-03-20 Qimonda Ag Verfahren zur Herstellung eines Feldeffekttransistors
JP5228491B2 (ja) * 2006-01-06 2013-07-03 富士電機株式会社 薄膜電界効果トランジスタ、およびその製造方法
WO2008099528A1 (ja) * 2007-02-13 2008-08-21 Sharp Kabushiki Kaisha 表示装置、表示装置の製造方法
US7749820B2 (en) * 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137083A (zh) * 2019-04-17 2019-08-16 深圳市华星光电技术有限公司 阵列基板及其制备方法
WO2020211349A1 (zh) * 2019-04-17 2020-10-22 Tcl华星光电技术有限公司 阵列基板及其制备方法

Also Published As

Publication number Publication date
JP2013535110A (ja) 2013-09-09
WO2011160937A1 (en) 2011-12-29
KR20130112854A (ko) 2013-10-14

Similar Documents

Publication Publication Date Title
TWI518905B (zh) 具有自我對準閘極之石墨烯電晶體
TWI527231B (zh) Electronic device, laminated structure and manufacturing method thereof
CN103311276B (zh) 一种自对准石墨烯场效应晶体管及其制备方法
CN104272461B (zh) 用于增加金属氧化物半导体层的电导率的方法
CN106816411A (zh) 晶体管的制造方法
WO2016061715A1 (zh) 金属氧化物薄膜晶体管制备方法
US8058096B2 (en) Microelectronic device
CN207925480U (zh) 薄膜晶体管和场效应二极管
CN102629559B (zh) 叠栅SiC-MIS电容的制作方法
CN104218089B (zh) 阶梯栅介质双层石墨烯场效应晶体管及其制备方法
WO2013104226A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示器件
US9711613B2 (en) Stacked graphene field-effect transistor
WO2016061714A1 (zh) 一种金属氧化物薄膜晶体管制作方法
TW201802892A (zh) 完全自對準雙閘極薄膜電晶體的製造方法
JP2008193039A (ja) 低電圧有機薄膜トランジスタ及びその製造方法
CN105409003B (zh) 用于改善金属氧化物半导体层的导电率的方法
TW201205810A (en) Method of manufacturing thin film transistors and transistor circuits
WO2015086621A1 (en) Source/drain conductors for transistor devices
US10418490B2 (en) Field effect transistor and manufacturing method thereof
CN112635565A (zh) 一种性能可控的二维半导体晶体管结构及其制备方法
CN107644906B (zh) 一种黑磷场效应晶体管及其制造方法
JP2006245589A (ja) 物性変換層を利用したトランジスタと、その動作及び製造方法
TWI362127B (en) Low-voltage organic thin film transistor and fabrication method thereof
CN108376711B (zh) 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法
JP2012033516A (ja) トランジスタ及びその製造方法。