TW201138052A - ESD protection device - Google Patents

ESD protection device Download PDF

Info

Publication number
TW201138052A
TW201138052A TW099127412A TW99127412A TW201138052A TW 201138052 A TW201138052 A TW 201138052A TW 099127412 A TW099127412 A TW 099127412A TW 99127412 A TW99127412 A TW 99127412A TW 201138052 A TW201138052 A TW 201138052A
Authority
TW
Taiwan
Prior art keywords
esd
conductive pattern
esd protection
substrate
circuit
Prior art date
Application number
TW099127412A
Other languages
English (en)
Inventor
Kosuke Yamada
Takashi Noma
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW201138052A publication Critical patent/TW201138052A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0107—Non-linear filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)

Description

201138052 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種保護半導體ic等避免受靜電干擾之 靜電保護元件（ESD保護元件）。 【先前技術】 現在，在行動終端機等裝載半導體積體1C等之各種電 子元件。此外，在此種終端機裝載保護電子元件避免受靜 電干擾之靜電保護元件（ESD(Electro Stastic Discharge)元 件）。 作為此種ESD保護元件，具備圖12(A)所示之π型ESD 保護電路10P，、或圖12(C)所示之T型ESD保護電路ΐ〇Τ，。 圖12係顯示習知ESD保護電路之例的等效電路圖，圖 12(A)、（C)係各ESD保護電路的電路圖，圖12(B)、（D)係 ESD元件在〇ff狀態的等效電路圖。又，圖12(A)、（B)係 顯示π型ESD保護電路，圖12(C)、（D)係顯示τ型ESD保 護電路。 圖12(A)所示之7Γ型ESD保護電路lop’具備電阻器r、 及2個ESD元件ESDI, ESD2。電阻器R係插入至輸入痒 Pi與輸出埠p〇之間之訊號線。2個ESD元件ESD1，ESD2 分別—端連接於該電阻器R之兩端、另一端連接於接地。 此π型ESD保護電路亦揭示於專利文獻1。
又’圖12(C)所示之Τ型ESD保護電路1〇τ，具備串聯 之2個電阻器R、及ESD元件ESD。串聯之2個電阻器R 201138052 係插入至輸入埠p!與輸出埠p〇之間之訊號線。esd元件 ESD —端連接於該2個電阻器r之連接點、另一端連接於 接地。 專利文獻1 ··日本特開2005 — 3 54014號公報 【發明内容】 然而，圖12(A)所示之π型ESD:保護電路10P，、或圖 12(C)所不之Τ型ESD保護電路1〇τ,，在esd元件為㈣ 狀態時’作用為電容器Cv。是以’圖12(A)所示之冗型咖 ，護電路Η)Ρ，作用為圖12⑻所示之c_r—c型低通滤波 益圖12(c)所不之τ型ESD保護電路10T，作用為圖12(D) 所示之R— C_R型低通濾波器。 d由此種7Γ型ESD保護電路1 op，或τ型ESD保護 ::二T構成之低通濾波器’在通帶之高頻端成為衰減量 T調遞增之特性。是以’例#，在此通帶之高頻端衰減量 >'之頻率存在有高頻雜訊之情形，無法使該高頻雜訊衰減。 本發明之目的在於眘？目I^ ^ Ϋ ^ - 、 T充刀確保所欲頻率之衰減量 並確實進仃ESD保護之咖保護元件。 (1)本發明之ESD保護元件，具備：電㈣， 矾號線；2個ESD亓杜 \ '、至 則兀件，分別連接該電阻器 以及LC並聯共振器，在訊號線上"於電阻器。與接地，
此構成中，藉由電阻器與2個ESD元件構成罝 保護功能與低通滹波.^ 疋件構成具有ESD 藉…聯共能之一保護電路。此外， 、/成作用為低通濾波器時之衰減極。此 201138052 處，若將LC並聯共振器之共振頻率設定成欲除去之高頻雜 訊之頻率，則在該頻率形成衰減極，能使高頻雜訊大幅衰 減。又，由於即使將LC並聯共振器插入至訊號線，線電容 亦不會變化’目此幾乎不會對形成衰減極以外之傳輸特忟 造成影響。 (2)又，本發明之ESD保護元件之並聯共振器係速 接於電阻器在δί(ι號線之__端與連接於該—端之MD元件之 間。 此構成中，LC並聯共振器係配置於2個ESD元件分別 連接於訊號線之2個4 I ea _ 連接點之中間。藉此，即使靜電從訊 號線之任一方向重疊，亦可藉由ESD元件往接地放電，靜 電不會往LC並聯共振器突波。藉此，具有一般之保 濩功此且可防止LC並聯共振器之電容器破壞。尤其是，在 以後述螺旋電極形成Lc並聯共振器之電感器之情形，由於 電感器之電阻成分變大’電流易流至電容器目此使用該 構造可更有效防止電容器之靜電破壞。 ^ (3)又’本發明之ESD保護元件，具備：2個電阻器， 係插入至訊號線且彼此串聯；esd元件，連接該串聯之2 個電阻器之連接點盘垃+丄· 迓按點與接地，以及IX並聯共振器，串聯於電 阻器之任一方與連接點間之訊號線。 y此構成中’藉由2個電阻器與esd it件構成具有ESD 保4功I與低通渡波器功能之T $ 保護電路。此外， 藉由上C並聯共振器形成作用為低通濾波器時之衰減極。此 &右將LC並聯共振器之共振頻率設定成欲除去之高頻雜 201138052 λ之頻率，則在邊頻率形成衰減極，能使高頻雜訊大幅衰 減。又，由於即使將LC並聯共振器插入至訊號線，線電容 亦不會變化，因此幾乎不會對形成衰減極以外之傳輸特性 造成影響。 (4) 又，本發明之ESD保護元件之構成並聯共振器 之電感器係由形;&於矽基板上之導電性圖案構&，該矽基 板上形成有訊號線。 此構成中，顯示LC並聯共振器之電感器之具體形成方 法，藉由形成在矽基板上能與訊號線一體形成。又，藉由 使用夕基板可集中地形成LC並聯共振電路之電容器、或 ESD保護元件之電阻器r或ESD元件。 (5) 又，本發明之ESD保護元件之電感器進一步具備： 再配線層之導電性圖案，與石夕基板之導電性圖案離開；以 及導通孔，導通該再配線層上之導電性圖案與矽基板上之 導電性圖案。 此構成中，電感器係由矽基板表面之導電性圖案與形 成在從該矽基板表面之導電性圖案離開既定間隔之位置之 再配線層之導電性圖案形成。此外，由於此等係藉由導通 孔電氣連接，因此藉由遍布複數層之電極形成電感器。藉 此，相較於單層構造能較長地取得電感器之電極長度，能 實現尚電感。其結果，能提高LC並聯共振器之9值，實現 更快速之衰減極。 (6) 又，本發明之ESD保護元件之電感器進一步具備： 再至少1個再配線層之導電性圖案；以及導通孔，將各再 6 201138052 配線層之導電性圖案彼此連接。 此構成中，進-步增加再配線層之導電性圖案，連接 矽基板上之導電性圖案及各再配線層之導電性圖案可 現更高之電感。藉此’能進一步提高LC並聯共振器之 進一步實現更快速之衰減極。 ’ ⑺又’本發明之ESD保護元件之再配線層之導電性圖 案，電極厚度較該矽基板上之導電性圖案厚。 此構成中’藉由使用再配線層之導電性圖案 器之電極長度以提昇電感，i由於再配線層之厚度抑 制電阻值之增加。藉此，能進—步使LC並聯共振器 更快速，進一步實現更快速之衰減極。 宰Γ)=?之ESD保護元件之再配線層之導電性圖 案’係以導電率較該石夕基板上之導電性圖案高之材料形成。 此構成中’藉由使用再配線層之導電性圖案增長 器之電極長度以提昇電感，1由於再配線層之導電率高； 進—步抑制電阻值之增加。蕤此，At 门 琴错此，成進-步使LC並聯共振 益之Q值更快速’進一步實現更快速之衰減極。 W又’本發明之ESD保護元件之石夕基板上之導 案係由螺旋電極構成。 此構成中，作為導電性圖案之電感器之形成圖宰之一 |卜例示使用螺旋電極之情形。藉由使用此種螺旋電極， =於由相同面積構成之婉挺電極能提高電感。藉此 “LC並聯共振器之Q值，實現更快速之衰減極。 ⑽又’本發明之ESD保^件之㈣板上之導電性 201138052 圖案與再配線層之導電性圖案係由螺旋電極構成，該螺旋 電極為大致相同形狀且在相同區域’在俯視矽基板之狀態 下捲繞於相同方向》 “ 此構成中，形成於各層之螺旋電極皆捲繞於相同方向 而連接，因此相較於僅在矽基板上形成螺旋電極，可實現 匝數較多之電感器。藉此，可提高電感。再者，各層之螺 旋電極之捲繞面、亦即各導電性圖案彼此接近，各螺旋電 極彼此磁氣耦合，產生交互電感，可進一步提高電感。其 結果，能進一步提高LC並聯共振器之（^值，進一步實現更 快速之衰減極。 (1 1)又，本發明之ESD保護元件，進一步具備一端連 接於電阻器與LC並聯共振器之間之訊號線、另一端連接至 接地之電容器。 此構成中，由於以複數個共振電路構成ESD保護元 件’因此能使衰減極成為更快速之特性。 (1 2)又，本發明之ESD保護元件電容器係由與2個 ESD元件不同之第3ESD元件構成。 此構成中，顯示電容器之具體形成例。 U 3)又，本發明之ESD保護元件電阻器係由2個部 刀電阻器構成，戎2個部分電阻器係個別連接於從第3ESD 元件之-端朝向2自娜元件之各訊號線上。 此構成中，藉由部分電阻器，可降低流入至第3esd元 件之ESD，可防止該第3ESD元件之破壞。 ()又本發明之ESD保護元件，電容器係由形成於 8 201138052 矽基板上之導電性圖案及與形成於矽基板上之導電性圖案 離開之再配線層之導電性圖案構成，神基板上形成有訊 號線。 11 此構成中，顯示不以ESD元件形成電容器之情 體構造。 ” (15)又，本發明之ESD保護元件，形成於矽基板上之 導電性圖案兼作$構成LC並聯共振器之電感n之導電性圖 案’該石夕基板上形成電容器。 此構成亦顯示電容器之具體構造。若作成此種構造， 則可省略用以將Si基板上之構成LC並聯共振器之電感器 之電極圖案連接至再配線層或外部之導通孔等之連接電 極，可簡化構造。 根據本發明，可實現在欲除去之高頻雜訊之頻率形成 衰減極、能使該高頻雜訊充分衰減且確實進行ESd ESD保護元件。 ' 【實施方式】 參照圖式說明本發明實施形態之ESD保護元件。此 外，以下之電路說明中，輸入埠Pi及輸出埠p〇係為了方便 說明而記載，無此等之情形、亦即僅有訊號線之情形亦可 適用本實施形態之電路構成。 (1) 7Γ型ESD保護電路10P之情形 圖1(A)係7Γ型ESD保護電路10P的電路圖，圖1(B)係 π型ESD保護電路10P之ESD元件ESDI, ESD2在0FF狀 201138052 態的專效電路圖。 π型ESD保護電路1〇p，電阻器R係連接於訊號線之 既疋位置、即圖1 (A)中訊號線之輸入埠pi與輸出蟑p〇之 間。ESD元件ESD1之一端係連接於電阻器R之一端，該 ESD元件ESDI之另一端係連接於接地。ESE)元件ESD2之 一端係透過LC並聯共振電路丨連接於電阻器R之另一端， 該ESD元件ESD2之另一端係連接於接地。 LC並聯共振電路i係由電感器Lr與電容器&之並聯 電路構成，在訊號線上與電阻器R串聯。此時，並聯共 振電路1係連接成插入至電阻器R之ESD元件esd2側之 端部與ESD元件ESD2連接於訊號線之連接點之間。 由此種電路構成之π型ESD保護電路ιορ中，若靜電 未重疊於訊號線，則ESD元件ESD1，ESD2成為〇ff狀態， ESD元件ESDI，ESD2分別作用為電容器Cv。是以，在esd 元件eSD1，ESD2為⑽狀態下，冗型ESD保護電路ι〇ρ， 如圖1(B)所示’成為電阻器尺與LC&聯共振電路丨在訊號 線上串聯、該串聯電路之兩端係以電容器Cv分別連接至接 地之構造。藉此，7Γ型ESD保護電路10P作用為c一 R— —R型之低通濾波器。 圖2係顯示本實施形態之冗型ESD保護電路1 〇卩及圖 U所示之習知π型ESD保護電路1〇p，之通過特性、與後述 圓3所不之本實施形態之τ型ESD保護電路⑺丁及圖ο 所示之習知T型ESD保護電路1〇τ，之通過特性的圖。 由於習知π型ESD保護電路1〇ρ，係作用為c_ r_ c型 10 201138052 之低通濾波器，因此如圖2之粗虛線所示，成為衰減量在 通帶之高頻側單調遞增之特性（通過量降低之特性）。然而， 本實施形態之π型ESD保護電路i〇P具有lc並聯共振電 路1 ’因此可在通帶之高頻側設置衰減極。是以，藉由將該 衣減極之頻率設定成所欲咼頻雜訊之頻率，可使該高頻雜 訊大幅衰減。此外，如本實施形態般具備將LC並聯共振電 路1串聯於訊號線之構成，不使線電容即訊號線與接地之 間之電谷變化即可形成农減極。藉此’可抑制在該π型e s D 保護電路1 0Ρ傳輸之訊號失真之產生。 另一方面，若靜電從輸入埠Pi或輸出埠ρ〇重疊於訊號 線，則ESD元件ESDI，ESD2遷移成0Ν狀態，電流從訊號 線流至接地，藉此靜電放電至接地。 具體而έ，若靜電從輪入埠Pi重疊於訊號線’則ESD το件ESDI先遷移成ON狀態，透過該ESD元件ESD1放電。 另一方面，若靜電從輸出埠ρ〇重疊於訊號線，則ESD元件 ESD2先遷移成ON狀態，透過該ESD元件ESD2放電。藉 此，該7Γ型ESD保護電路1〇P作用為ESD保護電路。 此外，如圖1 (A)所示，藉由將並聯共振電路1配置 於2個ESD το件ESDI, ESD2與訊號線之連接點間，來自 輸入埠Pi之靜電及來自輸入埠p〇之靜電皆以ESD元件 ESDI’ ESD2放電’因此靜電不會重疊於£(：並聯共振電路 1。是以，能保護LC並聯共振電路i之電容器Cr避免受靜 電干擾。尤其是，如後述，以螺旋電極形成LC並聯共振電 路1之電感器Lr之情形，為了獲得較大電感，電極長度變 201138052 長，該電感器Lr之電阻成分增加。此情形，若靜電向lc 並聯共振電路1突波，則大電流流過電容器，容易破壞電 谷器。是以，藉由作成上述構成，對使用螺旋電極之情形 之電容器破壞防止更有效。 此外，LC並聯共振電路i並不限於配置於2個esd元 件ESDI，ESD2與訊號線之連接點間之構成，配置於訊號線 上較ESD元件ESDI更接近輸人埠Pi側、或訊號線上較_ 件ESD2更接近輸出埠p。側亦可：此情形，若將lc並 聯共振電路1配置於輸入埠Pi側則可防止來自輸出埠p〇 之靜電導致之LC並聯共振電路1之電容器Cr之破壞，若 將LC並聯共振電路1配置於輸出埠Po侧則可防止來自輸 =埠Pi之靜電導致之LC並聯共振電路i之電容器&之破 壞。 (2)T型ESD保護電路ι〇τ之情形 圖3(A)係τ型ESD保護電路1〇丁的電路圖圖3(β) 係Τ型ESD保護電路1〇τ之ESD元件咖在〇ff狀態的 等效電路圖。 丁型ESD保護電路10T，2個電阻器R與並聯共振 電路1係串聯於訊號線之既定位置、即訊號線之輸入璋pi 與輸出埠Po之間。例如，圖3(A)之情形，從輸入埠pi側 往輸出埠Po側依序連接有電阻器R、LC並聯共振電路i、 電阻器R。 元件E S D之一知係連接於輸入蟑p丨側之電阻器尺 、匸並聯共振電路1之連接點，該ESD元件ESD之另— 12 201138052 端係連接於接地。 由此種電路構成之τ型ESD保護電路1〇τ中若靜 未重疊於訊號線，貝"SD元件ESD成為〇FF狀態 ： 電容器Cv。是以，在懸元件咖為⑽狀態下，丁细 ESD保護電路1()τ，如圖3(B)所示，成為2個電阻器r與 LC並聯共振電& u訊號線上串聯、該串聯電路之—方之 電阻器R與LC並聯共振電路i之連接點係以電容器&連 接至接地之構造。藉此，τ型ESD保護電路ι〇τ作用為尺 一 C — LC — R型之低通濾波器。 此處，由於習知Τ:型ESD保護電路1〇τ，係作用為 C R型之低通濾波器，因此如圖2之細虛線所示，成為衰 減里在通帶之高頻側單調遞增之特性（通過量降低之特 性）。然而，本實施形態之τ型ESD保護電路10τ具有 並聯共振電路1，因此可在通帶之高頻側設置衰減極。是 以’與上述7Γ型ESD保護電路10P同樣地，藉由將該衰減 極之頻率設定成所欲高頻雜訊之頻率，可使該高頻雜訊大 幅衰減。此外，如本實施形態般具備將Lc並聯共振電路i 串聯於訊號線之構成，不使線電容即訊號線與接地之間之 電谷變化即可形成衰減極。藉此，可抑制在該T型E S D保 護電路1 0T傳輸之訊號失真之產生。 另一方面’若靜電從輸入埠Pi或輸出埠Po重疊於訊號 線’則ESD元件ESD遷移成ON狀態，電流從訊號線流至 接地’藉此靜電放電至接地。藉此，該T型ESD保護電路 10T作用為ESD保護電路。 13 201138052 、匕外圓3所示之2個電阻器R與ESD元件ESD與 :聯、振電路1之連接關係為—例，作為基本之構成， 只要為具備2個電阻器R串聯於訊號線上 '在該訊號線上 進-步串聯IX並聯共振電路！之構成，2個電阻器R在訊 號線間之既定位置經由ESD元件ESD連接至接地之構成即 "5J" 〇 如上述，藉由使用將LC並聯共振電路插入至esd保 護電路之訊號線之電路構成，可確實具有㈣保護之功能 且亦可作用為在所欲頻率具有衰減極之低通濾波器。亦 即，可實現以低損耗使欲通過之頻率之訊號通過、確實除 去所欲高頻雜訊且進行ESD保護之ESD保護元件。 接著’參照圖式說明此種ESD保護元件之構造。 圖4係用以說明本實施形態之ESD保護元件之概略構 造的側視剖面圖。此外，圖4中，顯示上述π型ESD保護 電路10P之ESD元件ESDI、電阻器R、及LC並聯共振電 路之電感器Lr之電路部分。 又，以下以使用卩型Si基板20A之情形為例說明，但 即使為η型Si基板亦可適用以下構造。 本實施形態之ESD保護元件1 〇係由所謂csp(晶片尺 寸封裝體：Chip Size Package)構成，具備在p型添加雜質 之Si基板20A。該p型Si基板20A之一面（圖4夕τ '叫〈卜面)之 既定位置’從該一面以既定深度在既定面積範圍進行η | 摻雜。又’以圍繞ρ型Si基板20Α中特定對之^型推雜層 η+(圖4左端附近之2個η型摻雜層η+)之方式形成ρ曰 14 201138052 層。P井層係p型之雜質濃度相對Si基板20A變高 藉由此構造，能使刑卩^ 玲。 為二極體或電容ir 型區域之邊界作用 勹夺骽飞電Win型區域作用為電阻器 未必要形成P井層，但形成較佳。 雖 在此種局部n型摻雜之？型Si基板2〇a之表面 表面側依序形成接觸層·及導電性圖案。導電性」 201係藉由例如紹⑷）等金屬材料之蒸鑛而實現。 -
該等接觸層200及導電性圖案2〇1係進行圖案 實現所欲電路構成。 < M 例如，形成ESD元件ESD1之區域之接觸層2〇〇及 電性圖案201，在以既定間隔形成之2個n型摻雜層斜 各表面形成圖案。藉此，在此區域，可實現將2個曰二極： 在順向不-致之狀態下串聯之電路構成’實現咖 ESDI 。 千 更具體而言’以—方之η型摻雜層n+與P井實現丨個 pii接合，以另一方之η型摻雜層11+與該ρ井實現另【個 Ρη接合。此時，由於成為ρ井介於2個η型摻雜層时之 間之構造，因此成為與以順向彼此相反之方式連接2個二 極體之電路等效之構成。是以，可實現在正與負具有既定 閾值電壓之二極體，能作用為ESD保護電路。亦即，若將 閾值電壓Vt設定成高於通常動作時之電壓，則通常時二極 體成為OFF狀態（不成芩〇N狀態），若超過閾值電壓％之 靜電重疊，則二極體成為〇N狀態，作用為向接地釋出能量 之ESD保護電路。 15 201138052 又’形成電阻器R之區域之接觸層2〇〇及導電性圖案 Ο Λ 1 ’在η型摻雜層η +之離開兩端之2個既定面積範圍形 成圖案。藉此，可實現利用η型摻雜層n+之電阻成分之電 阻器R。此外’本實施形態之說明中，雖使用η型摻雜層” +實現電阻器R，但對Si基板2〇Α形成Ν井所圍繞之ρ型 推雜層Ρ+ ’以該ρ型摻雜層ρ+形成電阻器r亦可。 又’再者’形成電感器Lr之區域之接觸層200及導電 性圖案20卜形成圖案為由以既定匝數且既定電極寬度構成 之螺旋形狀。藉此，可實現形成於Si基板20A上之第i螺 旋電極2 1A。 以此方式以既定圖案形成之接觸層200、導電性圖案 2〇1及未形成该圖案之Si基板2〇 a之表面，除了 UBM(凸 塊下金屬材）40之形成區域外係被絕緣性之鈍化層2〇Bp覆 蓋。此外’在此鈍化層2〇Bp開口之位置形成UBM40。
再者’形成由既定圖案之導電性圖案2〇2構成之再配 線層以連接該UBM40。藉此，UBM40作用為將Si基板2〇A 表面之導電性圖案201與構成再配線層之導電性圖案2〇2 加以電氣連接之導通孔。 再配線層之導電性圖案202具有橫越UBM4〇與作為 CSP之外部連接凸塊即焊料凸塊5〇之電極圖案與形成第2 螺方疋電極21B之電極圖案。此處，橫越UBM4〇與焊料凸塊 50之電極圖案，如目4左端附近所示，係形成為以既定圖 案從UBM40之形成位置延伸至焊料凸塊5〇之形成位置。 另一方面，形成帛2螺旋電極21B之電極圖案，在俯視該 16 201138052 ESD保讀-& ’、。更疋件1〇亦即Si基板2〇A時，係由與形成Si基板 表面之第1螺旋電極21A之電極圖案相同捲繞方向且 大致相同形狀構成，形成在重疊區域。此外，第1螺旋電 極21A盘笛，丄田 一、乐2螺鉍電極21B係藉由UBM40所構成之導通孔 、接藉此，可實現由第1螺旋電極21A與第2螺旋電極 21B構成之電感器。 此種再配線層之導電性圖案2〇2係藉由較Si基板2〇a 上之導電性圖案2〇1厚之Cu電極等之金屬電極形成。藉 此此降低第2螺旋電極2 1 B之電阻成分。 ^再者，除了焊料凸塊形成位置之外，形成絕緣性之保 蔓層2〇Bl以覆蓋再配線層之導電性圖案202及鈍化層 20BP。此保護層20Bi係藉由例如聚醯亞胺形成。 以上述方式，形成ESD元件ESDI、電阻器R、LC並 聯八振電路1之電感器Lr，接著，以與ESD元件ESDI同 樣之構造形成ESD元件ESD2與LC並聯共振電路i之電容 器Cr，以適當圖案形成Sl基板2〇A表面之導電性圖案2〇卜 再配線層之導電性圖案202或UBM40、焊料凸塊5〇，可藉 由csp實現本實施形態之ESD保護元件1〇。 接著，參照圖式進一步詳細說明並聯共振電路丨之 電感器U之構造。圖5(A)係以示意方式顯示電感器^之 構造的外觀立體圖，圖5(B)係其分解立體圖。又，圖6(A) 係再配線層之第2螺旋電極21B的俯視圖，圖6(b)係其側 視剖面圖。又，圖6(C)谗形成於Si基板2〇A表面之第i螺 旋電極21A的俯視圖，圖6(D)係其側視剖面圖。此外，圖 17 201138052 5、圖6中絕緣性材料層20B係相當於上述圖4所示之鈍化 層20Bp或保護層20Βι，為了使構造說明更明確係表記為基 板狀。 如圖5所示，LC並聯共振電路丄之電感器^具備由以 捲繞形狀形成在Si基板20A上之導電性圖案2〇丨構成之第 1螺旋電極21A、及同樣地由以捲繞形狀形成在與該第1螺 旋電極21A離開之位置之導電性圖案2〇2構成之第2螺旋 電極21B。 此時，第1螺旋電極21A與第2螺旋電極21B係形成 於在俯視狀態下大致相同區域。又，第！螺旋電極2ia與 第2螺旋電極21B分別之中央開口區域亦形成為大致一致。 第1螺旋電極21A之外周端係連接於同樣地由形成在 Si基板20A上之導電性圖案2〇1構成之繞設電極31。第i 螺旋電極21A係形成為從外周端遍布至 短、且如圖_、⑼所示在俯視狀態下為反時針㈣1 1螺旋電極21八之内周端，如圖6(B)所示，係藉由uBM4〇 所構成之導通孔41連接於第2螺旋電極21B之内周端。 第2螺旋電極21B係由具有與第1螺旋電極大鼓 相同電極寬度之形狀構成，形成為從内周端遍布至外周端 直徑逐漸變大、且Μ 6(A)、⑻心在俯視㈣下電極為 反時針捲繞。第2螺旋電極21B之外周端，如圖5、圖6(B、 所不’係藉由導電性之導通孔42連接於由si基板2〇A上 之導電性圖案2 0 1構成之繞設電極3 2。 藉由作成上述構造 第1螺旋電極21A與第2螺旋電 18 201138052 極21B ’作為該等連接而成之雙層構造之螺旋電極，係形成 為捲繞方向—致。藉此，在第1螺旋電極21A與第2、螺旋 電極21B產生之磁場之方向-致。此外，第1螺旋電極21 A 與第2螺旋電極21B之電極面彼此接近，該等之磁場耦合， 可獲付較強磁氣耦合’ I生較大之交互電感。其 較大地，得由第1螺旋電極Μ與第2螺旋電極加構成 之電感器Lr之電感。是以，能提高使用該電感器^之a 並聯共振電路i之共振之9值，冑保護元件作用為低 通;慮波II時之衰減極成為快速特性之極。因此，能有效除 去所欲高頻雜訊。 再者，第2螺旋電極2丨B使用再配線層之導電性圖案 202。此處，再配線層之導電性圖案2〇2，如上述係由a 等形成。由於Cu較在Si基板20A上蒸鍍形成之Ai導電率 更南，因此能降低第2螺旋電極21B之電阻值，相較於以 第1螺旋電極21A形成電感器Lr•整體之情形，可提升電感 器Lr之電感且抑制電阻成分上昇。又，再配線層之導電性 圖案202,相較於由在&基板2〇八上蒸鏟形成之μ等構成 之導電性圖案2(M ’電極能形成較厚。藉此，能進一步降低 第2螺旋電極21B之電阻值，相較於以第"累旋電極2以 形成電感器Lr整體之情形，可提升電感器Lr之電感且抑制 電阻成分上昇。藉此’可提升具備電感器Lr之LC並聯共 振電路1之Q值，形成更快速之衰減極。 圖7係顯示對與螺旋電極之個數對應之通過特性之影 響的通過特性圖。目7中’粗實線係顯示以Si基板2〇a上 19 201138052 之第1螺旋電極21A構成電感器Lr之情形之冗型ESD保護 電路10P的通過特性’細實線係顯示以si基板2〇A上之第 1螺旋電極2 1 A構成電感器Lr之情形之τ型ESd保護電路 1 0T的通過特性。粗虛線係顯示以Si基板2〇A上之第1螺 旋電極21A與再配線層之第2螺旋電極21B構成電感器^ 之情形之7Γ型ESD保護電路1〇p的通過特性，細虛線係顯 不以Si基板20A上之第1螺旋電極21 a與再配線層之第2 螺旋電極21B構成電感器^之情形之τ型ESD保護電路 10T的通過特性。 如圖7所示，僅在Si基板2〇A上形成第i螺旋電極21八 亦可獲得衰減極》此外，進一步藉由使用上述第丨螺旋電 極21A與第2螺旋電極21B之雙層構造，可進一步增加衰 減極之衰減量，成為快速之特性。 此外，圖5、圖6中，雖顯示設置1個再配線層之第2 螺旋電極21B之例，但如圖8所示，進一步增加再配線層， 相對第2螺旋電極21B在與Si基板2〇A相反側進一步形成 第3螺旋電極21C亦可。圖8係以示意方式顯示電感器Lr 之另一構造的分解立體圖β 第1螺旋電極21Α與第2螺旋電極21Β與上述圖5、 圖6所示之構成相同，因此省略說明。 第3螺旋電極21C係以與第1螺旋電極21Α或第2螺 旋電極21Β大致相同電極寬度、在大致一致之區域以大致 相同面積形成。第3螺旋電# 21C之外周端係藉由導通孔 41’與第2螺旋電極21B之外周端連接.第3螺旋電極Η。 20 201138052 係形成為從該外周端遍布 # πτβ 円周％直徑逐漸變短、且在俯 下為反時針楼繞。亦即，第3㈣電極2 第1螺旋電極2 1 Α ；3笸〇讲# - M 累釭電極21B相同捲繞方向形成。 極長户，处掸士 此進—步延伸作為電感器Lr之電 我復此增加電感且藉由笛 由第螺奴電極21A、第2螺旋電 桎21B及第3螺旋電極21(：門 作為電感num藉此^ €感，能進—步增加 雷踗1 ^ 藉此，此進一步提昇IX並聯共振 配 冑化成更快速之衰減極。此外’欲形成之再 连線層之螺旋電極之數量並不限於上述i個或2個，依據 產品規格為3個以上亦可。此時 之1+二 此時，如上述，使各螺旋電極 強=:、亦即分別產生之磁場方向相同，使各磁 :互㈣強’藉此可增A電感，提高LCji聯共振電路之q —如上述’藉由使用本實施形態之電路構成及構造，可 =現作用為在ESD保護功能未作動之狀態下在所欲頻率具 之低通據波器之ESD保護元件。亦即，可實現以 =傳送欲通過頻帶之訊號(通訊訊號)並使所欲高頻雜 哀咸、且靜電重叠於訊號線之情形使該靜電往接地放電 之咖保護元件。此時，藉由CSP實㈣咖 能將此種多功能且高性能之細保護元件小型形成。 此外’上述說明中，以作用為c—r_lc—尺型之低通 慮波益之π型ESD保護電路1〇p為例進行說明。然而，如 成，ESD保護電路up亦可。圖9㈧係本發明構 保4電路11P的電路圖，圖9(B)係咖保護電路 21 201138052 1 IP之ESD元件ESDI，ESD2，ESD3在0卩？狀態下的等效 電路圖。 圖9所示之ESD保護電路1 ip具有對圖1(A)所示之 ESD保護電路10P進一步藉由ESD元件ESD3將電阻器r 與LC並聯共振電路1之連接點連接至接地之構成。藉由作 成上述構成’可在ESD保護電路1 ip構成三個低通濾波器。 具體而言，構成由ESD元件ESDI，ESD3及電阻器R構成 之第1濾波器1A、由ESD元件ESD2，ESD3及LC並聯共 振電路1之電感器Lr及電容器Cr構成之第2濾波器1B、 及由ESD元件ESDI，ESD2、電阻器R及LC並聯共振電路 1之電感器Lr及電容器Cr構成之第3濾波器1C。 第1渡波器1A係以E S D元件E S D1，E S D 3將電阻器R 之兩端分別連接至接地之構成。此電路在ESD元件ESD 1， ESD3為OFF狀態下成為C - R - C之7Γ型濾波器。 第2濾波器1B係以ESD元件ESD2，ESD3將電感器 Lr與電容器Cr之並聯電路之兩端分別連接至接地之構成。 此電路在ESD元件ESD2, ESD3為OFF狀態下成為c-LC —C之π型濾波器。 第3濾波器1C係以ESD元件ESDI，ESD2將串聯電阻 器尺與電感器Lr及電容器Cr之並聯電路之電路兩端分別 連接至接地之構成。此電路在ESD元件ESDI, ESD2為OFF 狀態下成為C — R — L C 一 C之π型爐、波器。 如上述作成包含複數個低通濾波器之構造，適當設定 各元件之元件值，如圖10所示，可進一步在低通之高頻側 22 201138052 开’成快速之农減極。圖1 〇係顯示由 之伴H I貝7"由圖卜圖9之電路構成 之腳㈣疋件之通過特性的圖。如上述，若使用圖9之 構成’則可形成具有更優異之高頻衰減特性之勘保護元 件0 使串聯於輸入 。圖11係本發 又，對上述圖9之構成，如圖11所示 埠Pi與輸出埠Po間之電阻之構成變化亦可 明之再一構成之ESD保護元件的電路圖。 圖η⑷所示之ESD保護電路12p巾電阻器补係連 接於細①件ESD3之—端與LC並聯共振電路1之間。圖 11(B)所示之ESD保護電路13P中，電阻器以係連接於⑽ 兀件ESD3之_端與腦元件咖2之―端之間。此等情 形藉由將電阻器Rb插入以適當調整連接於ESD元件esd ! 與ESD元件ESD3之間之電阻器Ra之電阻值。例如，若圖 1之電阻器R為電阻值100Ω，則將電阻器Ra設定成则、 將電阻器Rb設定成丨〇 Q即可。 如上述，藉由分別將電阻器Ra，Rb插入至相對ESD元 件ESD3之—端（訊號線側）輸入埠Pi側、輸出埠Po側，即 使從輸人埠Pl、輸出埠p。之任—埠輸人刪，在到達動 元件ESD3之前即以電阻器Ra，Rb衰減某個程度。是以， 即使作為衰減極之調整用而連接之ESD元件esd3之電容 較小之情形，亦可防止該ESD元件ESD3之破壞。相反而 °即使不以與其他ESD元件ESD1，ESD2不同之構成形 成衰減極之調整用電容器、而以與esd元件ESD1, ESD2 相同之構成开》成ESD元件ESD3，亦可防止該ESD元件ESD3 23 201138052 之破壞藉此，可實現優異衰減特性且高可靠 護元件。 ％ 然而’如上述’僅以電容器構成ESD元件ESD3亦可。 此情形，該電容士 。糸藉由Si基板表面之電極圖案與再配線 層之電極圖案形成即可。藉此，能以簡單構成形成衰減極 調整用之電合器。再者，不需要在此種電容器一方之對向 電極形成連接電極（導電性導通孔等），該連接電極係藉由 利用形成於Si基板上之電感 , Lr之電極圖案且在再配線層 形成另一方之對向電極，蔣 將七成於Sl基板上之電感器Lr 連接於再配線層β藉, u 月色乂更簡早構成實現E s D保護元 件。 此外，上述說明中，雖例示使用螺旋電極之例，但作 為IX並聯共振電路之電感器Lr，亦可使用规挺電極。 路之明中，雖使用再配線層形成Lc並聯共振電 籍由&基板上之導電性圖案形成電感 态Lr亦可。 又，即使為使用再配線層形Me並聯共振電路之電感 器U之情形’2個螺旋電極不一定要形成為相同形狀、在 相同區域捲繞於相同方向。 又上述說明中，雖例示以二極體之串聯電 元件之例，但若為使用sm之情形使用曾 FET(場效電晶體）亦可，使用變阻器亦可。又，、—本_體或 用Si基板之CSP實現ESD伴護 例不以使 U 1矛…隻兀件之例，但由 基板與形成於該積層基板之圖案電極與構裝零件構成上： 24 201138052 E S D保護電路亦可。 【圖式簡單說明】 圖1(A)、（B)係本實施形態之ESD保護元件之π型ESD 保護電路的電路圖及ESD元件在OFF狀態下的等效電路 圖。 圖2係本實施形態之ESD保護元件及習知ESD保護元 件的通過特性圖。 圖3(A)、（B)係本實施形態之ESD保護元件之T型ESD 保護電路的電路圖及ESD元件在OFF狀態下的等效電路 圖。 圖4係用以說明本實施形態之ESd保護元件之構造的 側視剖面圖。 圖5(A)、（B)係以示意方式顯示電感器Lr之構造的外 觀立體圖及其分解立體圖。 圖6(A)〜（D)係構成電感器Lr之再配線層之第2螺旋 電極21B的俯視圖及其側視剖面圖、與形成於Si基板2〇八 表面之第1螺旋電極2 1 A的俯視圖及其側視剖面圖。 圖7係顯示對與螺旋電極之個數對應之通過特性之影 響的通過特性圖。 圖8係以示意方式顯示電感器Lr之另一構造的分解立 體圖。 圖9(A)、（B)係本發明之另一構成之ESd保護元件的電 路圖及ESD元件在〇FF狀態下的等效電路圖。 25 201138052 圖10係顯示由圖9之電路構成之ESD保護元件之通過 特性的圖》 圖11(A)、（B)係本發明之再一構成之ESD保護元件的 電路圖。 圖12(A)〜（D)係習知ESD保護電路的電路圖及ESD元 件在OFF狀態下的等效電路圖。 【主要元件符號說明】 1 LC並聯共振電路 10 ESD保護元件 10P，10P’，IIP, 12P，13P 7Γ型ESD保護電路 10T, 10T5 T型ESD保護電路 20A Si基板 20B 絕緣性材料層 20Bp 鈍化層 20Bi 保護層 21A 第1螺旋電極 21B 第2螺旋電極 21C 第3螺旋電極 31,32 繞設電極 40 UBM 41，41，，42 導通孔 50 焊料凸塊 200 接觸層 26 201138052 201 導電性圖案 202 導電性圖案 27

Claims (1)

  1. 201138052 七、申請專利範圍： 1. 一種ESD保護元件，具備： 電阻器’係插入至訊號線； 2個ESD元件，分別連接該電阻器之兩端與接地；以 LL亚聯共振器，在該 、叫甩Γ且窃。 2.如申請專利範圍第！項之ESD保護元件，其中， LC並聯共振器係連接於該電阻器在該訊號線之一端與連: 於該一端之該ESD元件之間。 、 3·—種ESD保護元件，具備： 2個電阻器，係插入至訊號線且彼此串聯； ESD π件，連接該串聯之2個電阻器之連接點與接地； LC並聯共振器 間之訊號線。 串聯於該電阻器之任一方與該連接點 4. 如申請專㈣圍第項中任__項之咖保護元 件’其中’構成該LC並聯共振器之電感器係由形成於矽基 板上之導電性圖案構成，該矽基板上形成有該訊號線。 5. 如申睛專利範圍第4項之esd保護元件，其中，該 電感器進一步具備： 、 ^ 再配線層之導電性圖案，與形成於該石夕基板上之導電 性圖案離開；以及 導通孔，導通該再配線層之導電性圖案與該矽基板上 之導電性圖案。 28 201138052 6. 如申請專利範圍第5項之咖保護元 電感器進一步具備： β 再至少1個該再配線層之導電性圖案·以及 導通孔，將各再配線層之導電性圖案彼此連接。 7. 如申請專利範圍第5項之咖保護元件，其中， 再配線層之導電性圖案’電極厚度較該石夕基板 ： 圖案厚。 ·^电a 申請專利範圍第5項之ESD保護元件，A中， 再配線層之導電性圖案，係以導電率較該石夕基板上之導 性圖案咼之材料形成 9·如申請專利範圍第4項之咖保護元件，其中，該 矽基板上之導電性圖案係由螺旋電極構成。 人 10·如申請專利範圍第5項之ESD保護元件，其中，該 矽基板上之導電性圖案與該再配線層之導電性圖案係由螺 旋電極構成，該蟫旌雷炼氐 ’、 系杈電極為大致相同形狀且在相同區域， 在俯視該Θ基板之狀態下捲繞於相同方向。 11.如申請專利範圍 具備一端連接於該電阻 線、另一端連接至接地 第2項之ESD保護元件，其進一步 器與該LC並聯共振器之間之訊號 之電容器。 12·如申請專利範圍帛11項之ESD保護元件，其中， 該電容器係、由與該2個咖元件不同之第3_以牛構成。 ^ 13_如申請專利範圍第12項之ESD保護元件，其中， 係由2個部分電阻器構成，該2個部分電阻器係 連接於從5亥第3ESD元件之一端朝向該2個ESD元件 29 201138052 之各訊號線上。 14. 如申請專利範圍第11項之ESD保護元件，其中， 該電容器係由形成於矽基板上之導電性圖案及與形成於該 矽基板上之導電性圖案離開之再配線層之導電性圖案構 成’該矽基板上形成有該訊號線》 15. 如申請專利範圍第μ項之ESD保護元件，其中， 形成於該石夕基板上之導電性圖案兼作為構成該LC並聯共振 器之電感器之導電性圖案，該矽基板上形成該電容器。 八、圖式： (如次頁） 30
TW099127412A 2009-08-21 2010-08-17 ESD protection device TW201138052A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009192394 2009-08-21
PCT/JP2010/057859 WO2011021411A1 (ja) 2009-08-21 2010-05-10 Ｅｓｄ保護デバイス

Publications (1)

Publication Number Publication Date
TW201138052A true TW201138052A (en) 2011-11-01

Family

ID=43606869

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099127412A TW201138052A (en) 2009-08-21 2010-08-17 ESD protection device

Country Status (2)

Country Link
TW (1) TW201138052A (zh)
WO (1) WO2011021411A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727518B (zh) * 2019-11-27 2021-05-11 香港商創發科技通訊股份有限公司 晶片上突波保護電路
TWI780668B (zh) * 2020-05-28 2022-10-11 日商村田製作所股份有限公司 用於半導體複合裝置之模組

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6211772B2 (ja) * 2013-02-14 2017-10-11 ローム株式会社 Ｌｓｉのｅｓｄ保護回路および半導体装置
EP3128544B1 (en) 2014-04-03 2021-01-20 Murata Manufacturing Co., Ltd. Variable capacitance device and production method therefor
US9281285B1 (en) * 2014-09-30 2016-03-08 Analog Devices Global Input/output termination for ripple prevention
CN106601733B (zh) * 2016-12-30 2018-10-09 杭州迦美信芯通讯技术有限公司 射频地和模拟地之间具有静电释放防护功能的电路及封装结构
JPWO2022220130A1 (zh) * 2021-04-13 2022-10-20
CN117713024A (zh) * 2024-02-06 2024-03-15 深圳飞骧科技股份有限公司 防护电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5549453B2 (zh) * 1974-02-25 1980-12-12
JP2860211B2 (ja) * 1992-06-29 1999-02-24 毅 池田 ノイズ・フィルタ
FR2769142B1 (fr) * 1997-09-29 1999-12-17 Sgs Thomson Microelectronics Circuit de protection associable a un filtre
JP3983199B2 (ja) * 2003-05-26 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
JP4867206B2 (ja) * 2005-06-14 2012-02-01 セイコーエプソン株式会社 半導体装置
JP2007103724A (ja) * 2005-10-05 2007-04-19 Toshiba Corp Ｅｍｉフィルタ
JP2008271187A (ja) * 2007-04-20 2008-11-06 Kyocera Corp 分波回路
JP2009105555A (ja) * 2007-10-22 2009-05-14 Toshiba Corp Ｅｍｉフィルタおよび電子機器
JP2009124410A (ja) * 2007-11-14 2009-06-04 Toshiba Corp Ｅｍｉフィルタおよび電子機器
JP2009266908A (ja) * 2008-04-23 2009-11-12 Sony Corp 半導体装置の製造方法、及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727518B (zh) * 2019-11-27 2021-05-11 香港商創發科技通訊股份有限公司 晶片上突波保護電路
TWI780668B (zh) * 2020-05-28 2022-10-11 日商村田製作所股份有限公司 用於半導體複合裝置之模組

Also Published As

Publication number Publication date
WO2011021411A1 (ja) 2011-02-24

Similar Documents

Publication Publication Date Title
TW201138052A (en) ESD protection device
CN103367336B (zh) 多维集成电路的电源线滤波器
TWI281781B (en) Noise filter and noise filter array
TWI395240B (zh) 積體半導體電感器及其形成方法與積體半導體濾波器
TWI499027B (zh) 用於ｅｓｄ保護之濾波器以及製造該濾波器之方法
WO2015151786A1 (ja) 可変容量デバイスおよびその製造方法
JP5796692B2 (ja) Ｅｓｄ保護デバイス
TW200945773A (en) Applying trenched transient voltage suppressor (TVS) technology for distributed low pass filters
JP5843045B2 (ja) 半導体装置
US8049300B2 (en) Inductor energy loss reduction techniques
KR20060120683A (ko) 내부적으로 차폐된 에너지 컨디셔너
JP2004079579A (ja) 半導体装置
US10770451B2 (en) Thin-film ESD protection device
US8003529B2 (en) Method of fabrication an integrated circuit
JP2021193799A (ja) チップフィルタ
US9000561B2 (en) Patterned ground shield structures and semiconductor devices
TWI338448B (en) Lc resonant circuit
JP4519418B2 (ja) 半導体装置
JP6424994B1 (ja) 薄膜ｅｓｄ保護デバイス
JP6191804B2 (ja) 薄膜デバイス
WO2017086283A1 (ja) Ｌｃ複合デバイス
CN208143194U (zh) 带有esd保护功能的电感器
JP2004031922A (ja) 半導体装置
KR20100078877A (ko) 반도체 소자 및 그 형성 방법
WO2011037101A1 (ja) 電子回路デバイス