TW201123345A - Semiconductor device manufacturing method and semiconductor device - Google Patents
Semiconductor device manufacturing method and semiconductor device Download PDFInfo
- Publication number
- TW201123345A TW201123345A TW099122869A TW99122869A TW201123345A TW 201123345 A TW201123345 A TW 201123345A TW 099122869 A TW099122869 A TW 099122869A TW 99122869 A TW99122869 A TW 99122869A TW 201123345 A TW201123345 A TW 201123345A
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- oxide film
- trench
- region
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 239000011800 void material Substances 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 333
- 238000000926 separation method Methods 0.000 claims description 22
- 238000007254 oxidation reaction Methods 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 11
- 239000013078 crystal Substances 0.000 description 27
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 14
- 239000012535 impurity Substances 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- WJMXTYZCTXTFJM-UHFFFAOYSA-N 1,1,1,2-tetraethoxydecane Chemical compound C(C)OC(C(OCC)(OCC)OCC)CCCCCCCC WJMXTYZCTXTFJM-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
201123345 六、發明說明： 【發明所屬之技術領域】 本發明係關於半導體裝置之製造方法及半導體裝置，尤 其是關於用於電性分離形成於半導體基板上之半導體元件 彼此之元件分離區域之形成方法。 【先前技術】 作為電性分離半導體元件彼此之方法，通常使用有於基 板上之形成半導體元件之活性區域之間設置溝槽，以絕緣 材料填充該溝槽内，藉此形成STI(ShaU〇w Trench Isolation 淺溝槽隔離）之方法。圖13〜圖16係顯示先前技術之STI之 形成步驟之圖。 首先，於半導體基板1〇〇上，依序全面形成成為襯墊層 之絕緣膜 101(熱氧化膜）、與 CMP(ChemicaI Mechanical Polishing化學機械研磨）擋止膜i〇4(SiN膜）。其次，於CMp 擋止膜104上，形成於元件分離區域具有開口部之圖案之 k蝕膜207。其次，如圖丨3所示，將該抗蝕膜作為掩膜， 將絕緣膜與CMP擋止膜進行蝕刻。 其次，除去抗蝕膜207後，將CMP檔止膜1〇4作為掩膜， 蝕刻半導體基板100，形成溝槽1〇8 .其後，如圖14所示， 將溝槽内之基板之露出面進行熱氧化，藉此形成溝槽熱氧 化膜110。其次，全面堆積場絕緣膜丨14，以場絕緣膜填充 溝槽内。 然後，如圖15所示，將場絕緣膜平坦化直至露出CMp擋 止膜104。藉此，於溝槽内形成元件分離膜丨丨6。其次，使 149370.doc 201123345 用，鱗酸⑽】除去CMP擋止膜1G4d χ，場絕緣膜ιΐ4之突 出部以含有氫氟酸之蝕刻劑進行等向性蝕刻，如圖“所 形成元件分離區域117。再者’於形成有元件分離區 域之基板上，藉由熱氧化法形成閘極氧化膜ι〇2。 在液晶顯示器、或液晶電視等之液晶顯示裝置中，於驅 動液晶面板之顯示之液晶驅動器中，搭載有高耐壓之電晶 體。藉由上述先前技術形成STI，並於元件被分離之活性 區域上形成高耐慶之電晶體之情況，必須加厚間極絕緣膜 之膜厚，以使在高财壓下進行動作。然而，如上述先前技 術般，若於形成STI後，藉由熱氧化法於半導體基板上形 成厚膜之閘極絕緣膜，則在活性區域之周緣部、§τι角落 部分之閘極絕緣膜尤其薄膜化，形成於活性區域上之電晶 體之傳達特性會產生扭結。 分別於圖1、圖2顯示使用先前技術形成之sti之剖面 SEM圖、及電晶體之閘極電avg與沒極電流id之關係。如 圖I所示，可知在STI角落部（圖k圓框内），間極氧化膜 (G〇x)之膜厚變薄。該結果，形成於活性區域上之電晶體 之特性成為重合2種閘極氧化膜厚不同之電晶體之特性 者，如圖2所示，可知基板電位m25〜·75⑺的情況、 沒極電流Id在1〇·8〜1〇-7[Α]之區域内，閘極電壓％與汲極電 流Id之關係（傳達特性）扭結。 在液晶驅動器中，若上述電晶體之傳達特性產生扭結， 則成為顯示影像之灰階不良之原因，作為結果，導致液晶 顯示器或液晶電視之顯示影像之影像不良。再者，扭結嚴 149370.doc 201123345 重之情況時，電晶體關閉時之茂漏電流增大，從而產生消 耗電力之增加或發熱等之問題。 作為解决上述STI角落部之閘極氧化膜之薄膜化之問題 的1個方法’如日本特 一 寻4 2004-247328號公報（以下，稱為文
獻1)所示，考慮如下方沐.I ^ L 卜万法.首先預先於半導體基板上形成 閘極、、s緣冑且於其上形成CMp播止膜，冑閘極氧化膜與 擋f膜進行蝕刻，並蝕刻半導體基板形成溝槽，形成 溝L .、’、氧化膜以H緣膜填充溝槽内，將場絕緣膜平坦 化直至露出CMP措止膜，但其必須解決以下所示之問題 ⑴〜(3)。 呀 ⑴若、閘極氧化膜之膜厚增厚，則在㈣上述半導體基 板、形成溝槽之步驟中，如 側面露出之閘極氧化膜亦與半導 體基板同時進行钱刻，如圖3之剖面圖所示，CMP擔止膜 崎之問極氧化膜1〇2之凹陷部分增大。在該狀態下，若 以場絕緣膜114埴充湩播,Λ -兄溝t 108内，則該凹陷無法遮蓋，或 使能夠遮蓋’如圖4所示’亦有於開極氧化膜之側方之元 件分離膜形成空隙(空洞)之虞。形成空隙之結果，形成於 活性區域上之電晶體之絕緣耐壓降低。 、
(2)在文獻I中，藉士紅士卜人L 错由蝕刻除去CMP擋止膜之際，為減 1門ΓΓ止膜之下層之閉極氧化膜造成之損傷，雖藉由 =止:膜之選擇比較小(例如，3左右)之乾㈣除去 -起、二不僅止於钱刻⑽擔止膜，問極氧化膜亦 」有活性區域之間極氧化膜之膜厚產生不均勻 之、·、。果’形成於活性區域上之電晶體之傳達特性會產 149370.doc 201123345 生杻、结 (3)二’在文獻1令’為避免因井形成時之高溫而對ST1 =止Γ:導體基板上形成井後，形成閘極氧化膜 擋止臈，將閘極氧化膜與CMP擋止膜進行姓刻，並 银刻半導體基板形成溝槽，而於溝槽内形成STI， 況下’若於井上形成STI，則由於STI形成時之熱處理步驟 導致井上之添加雜質(尤其是删)擴散至STI側，導致STI角 落部之活性區域之雜質濃度降低，結果造成電晶體之臨限 值電壓降低、傳達特性產生扭結等，對電晶體之特性產生 不良影響。 ^而，文獻1之目的在於降低STI所承受之應力，抑制 STI應力所導致之結晶缺陷，並未揭示任何關於對形成於 活性區域上之電晶體之特性造成之影響。 【發明内容】 本發明係鑑於上述先前技術之問題而完成者，提供一種 可形成特性良好之高耐壓電晶體之元件分離膜之形成方 法。 用於解決上述問題之本發明之半導體裝置之製造方法之 第1特徵包含以下步驟：於基板上全面依序成膜第丨閘極氧 化膜與CMP擋止膜；使用於元件分離區域具有開口部之抗 I虫圖案，將上述第1閘極氧化膜與上述CMp擋止膜進行蝕 刻；於上述基板上之上述元件分離區域形成溝槽；將上述 溝槽内之上述基板之露出面熱氧化，形成溝槽熱氧化膜； 於上述溝槽之内壁形成襯墊絕緣膜；於上述基板之全面堆 H9370.doc 201123345 積場絕緣膜後，將μ .+· π a
^ l杨料龄㈣直至^上述CMP 二之二 絕緣臈填充上述溝槽内；藉由利用含有献 ^上]劑之濕式_除去上述CMP擋止膜，於上述基 上述^件分離區域形成包含上述溝槽熱氧化膜、上 “ 謂膜及上料料膜之元件分㈣，·在上述基板 上之以上述7C件分離膜區劃之複數個區域中至少八 第1活性區域’形成第！或第2導電型之第！井；及於;^述第 1井上形成第1電晶體。 ㈣'^第1特徵之半導體裝置之製造方法，首先於基 板上預先形成第!閘極氧化膜，於其上形成CMP擋止膜， 將第1間極氧化膜與CMp擔止膜進行㈣，並㈣半導體 基板形成溝槽，藉此可在活性區域全域上形成上面平坦且 均質之膜厚之第1閘極氧化膜。 再者，溝槽形成後，形成溝槽熱氧化膜，藉此使溝槽之 周緣部呈稍圓之形狀，藉此可緩和對STI角落部施加之電 場集中。 再者，在形成溝槽熱氧化膜後，以場絕緣膜填充溝槽内 刖’預先於溝槽内形成襯塾絕緣膜，藉此可防止於第i閘 極氧化膜之側方之元件分離膜形成空隙。作為襯墊絕緣膜 之材料’較佳為HTO(High Temperature Oxide高溫氧化） 膜、PTEOS(Plasma TEOS(Tetraethoxysilane)電漿四乙氧基 矽烷）膜、LTO(Low Temperature Oxide低溫氧化）膜等之以 CVD(Chemical Vapor Deposition化學氣相沉積）法形成之氧 化膜。其中，最佳為膜之緻密度與階梯覆蓋率優良之HT〇 149370.doc 201123345 膜。 再者’將場絕緣膜堆積於基板之全面，平坦化直至露 CMP擋止膜後，藉由利用與第丨閘極氧化膜之選擇比較2 之蝕刻劑（例如，選擇比為10〜5〇左右）之濕式蝕刻（例^， 利用熱磷酸之濕式蝕刻）除去CMP擋止膜，藉此可抑止 CMP擋止膜之下層之第1閘極氧化膜之蝕刻，且可抑制第1 閘極氧化膜之膜厚之不均勻。藉此，可於第丨活性區域上 形成傳達特性不會產生扭結、特性良好之第1電晶體。 再者，Λ時’藉由濕式蝕刻會產生之^閘極氧化膜之 損傷由於在後步驟中，藉由形成第晶體之源極區域與 沒極區域之步驟、或閘極電極之多晶石夕之熱氧化步驟中^ 退火處理被修復，故未產生問題。 再者，第W之形成步驟由於較元件分離膜之形成步驟 後面，故可抑㈣㈣成時之熱處理造成^井上之添加 雜質擴散至元件分離膜，使STI角落之活性區域之雜質濃 度降低，從而使第1電晶體之特性惡化之情事。 ，再者，本發明之半導體裝置之製造方法，除上述第丨特 徵以外，其第2特徵進而包含以下步驟：上述第丨井形成 後，除去上述第！活性區域以外之料區域之上述第旧極 氧化膜，形成膜厚較上述第丨閘極氧化膜薄之第2閘極氧化 膜，在上述基板上之以上述元件分離膜區劃之複數個區域 中、上述第1活性區域以外之特定區域之至少一部分之第二 活性區域，形成第！或第2導電型之第2井；及於上述第2井 上形成較上述第丨電晶體低耐壓之第2電晶體。 149370.doc 201123345 w根據上述第2特徵之半導體裝置之製造方法，於第1活性 區域形成冋耐壓電晶體用之第i閘極氧化膜後，於第2活 性區域形成低耐壓電晶體用之第2閘極氧化膜，藉此可 面心揮上述第1特徵之半導體裝置之製造方法之作用效 果 ®於相同之基板上搭載高耐壓t晶體與低耐壓電晶 體。
再者，本發明之半導體裝置之製造方法，除上述第U 第特徵之任|以外，其第3特徵在於在形成上述溝槽熱 氧化膜之步驟刖，包含將上述溝槽内之上述基板之露出面 進灯熱氧化㈣成預備熱氧化膜’並除去上述預備熱氧化 膜之預備溝槽熱氧化步驟，且在形成上述溝槽熱氧化膜之 步驟中，將上述溝槽内之上述基板之露出面再度熱氧化， 形成上述溝槽熱氧化膜。 根據上述第3特徵之半導體裝置之製造方法，在形成溝 槽熱氧化膜前’形成預備熱氧化膜，並除去預備熱氧化 膜其後藉由再度熱氧化形成溝槽熱氧化膜，藉此可修 復溝槽形成時之姓刻造成之損傷。 再者’本發明之半導體裝置之製造方法，較佳為在膜厚 為⑽5 nm之範圍内、在·。c~1〇〇(rc之範圍之溫度下， 形成上述預備熱氧化膜。 再者’本發明之半導體裝置之製造方法較佳為在膜厚為 20 nm〜50加之_内形成上述溝槽熱氧化膜。 溝槽熱氧化膜之膜厚越厚，溝槽之周緣部越呈稱圓之炉 狀’從而增強可緩和對STI^部施力口之電場#中之： 149370.doc 201123345 果’另一方面’容易於閘極氧化膜之側方之元件分離膜形 成空隙。因此’最佳之溝槽熱氧化膜之膜厚雖仍依存於第 1間極氧化膜之勝厚，但在例如第1閘極氧化膜之膜厚為3〇 nm左右之情況，可在2〇 nm〜5〇 nm之範圍内進行調整。 再者’本發明之半導體裝置之製造方法較佳為在 950 C〜1250°C之範圍之溫度下形成上述溝槽熱氧化膜。 在95〇 C〜125〇 C之高溫下進行熱氧化’藉此可提高氧化 石夕膜之黏彈性’且易於進行熱導致之變形，形成猶圓形狀 之溝槽熱氧化膜。 再者’本發明之半導體裝置之製造方法，較佳為在膜厚 為40 nm〜60 nm之範圍内形成上述襯墊絕緣膜。 最佳之概塾絕緣膜之膜厚仍依存於第^閘極氧化膜之膜 厚、及溝槽熱氧化膜之膜#，但在例如第】問極氧化膜之 膜厚為30 nm左右之情況’可在4Q nm〜6()⑽之範圍内進行 者’本發明之半導體裝置之製造方法較佳為藉由; 熱磷酸之濕式蝕刻除去上述（：1^1)擋止膜。 再者，本發明之半導體裝置之製造方法較佳為以膜7 50nnm下形成上述第1閘極氧化膜。 、 將閘極氧化膜之膜厚設為5〇 nm以下，藉此可於由^ 件分離之活性區域上，形成耐壓 v · 傳達特性優良之電晶體。 之^緣耐， 再者’本發明之半導體裝置之製造方法較 化形成上述第1閘極氧化膜。 a由‘· 149370.doc 201123345 作為閘極氧化膜，使用膜質（缺陷少）或膜厚不均勻上優 良之熱氧化膜，藉此由於在STI角落部薄膜化之熱氧化膜 之缺點以本發明遮蓋，故可於由STI元件分離之活性區域 上形成傳達特性不會產生扭結、特性良好之電晶體。 本發明之半導體裝置之特徵在於包含：溝槽，其形成於 基板上之特定之元件㈣區$，且其内部被填充以包含絕 緣膜之元件分離膜；問極氧化膜，其形成於由上述元件分 離膜區劃之活性區域上；及電晶體，其在上述各活性區域 中’具備形成於上述基板表面之一部分之區域之源極區域 與汲極區域、上述源極區域與上述汲極區域間之通道區 域、及介隔上述間極氧化膜而形成於上述通道區域之上方 之閑極電極；且上述閉極氧化膜之上面係位於上述絕緣膜 之上面之較下方，且在上述活性區域全域上為平坦，上述 活性區域之周緣部之上述間極氧化膜之下面，其深度方向 之位置越靠近上述活性區域之交界越向下方向傾斜；上述 活)生區域之周緣部之上述間極絕緣膜、及與其鄰接之上述 元件分離膜中不含空隙。 根據上述特徵之半導體裝置，可於基板上搭载絕緣耐麗 優良、傳達特性不會產生扭結、特性良好之電晶體。 因此’根據本發明’可完全解決上述之⑴〜(3)所示之先 則技術之問題，可於由STI元件分離之活性區域上 絕緣_優良、傳達特性不會產生扭結、特性良好之電晶 體。藉此，製造搭載有該電 电日曰體之基板，作為驅動液晶面 液晶驅動器進行利用，藉此可提供-種顯示影 149370.doc • 11 · 201123345 像不會灰階不良、顯示影像之影像良好之液晶顯示裝置。 再者，抑制扭結之產生，藉此可提供一種低消耗電力且發 熱少之液晶顯示裝置。 【實施方式】 <第1實施形態> 以下，詳細地說明本發明之一實施形態之半導體裝置之 製造方法（以下，適宜稱為r本發明方法」）。圖5〜圖9係 模式性顯示本發明之半導體裝置之製造步驟之步驟剖面 圖。再者，在本實施形態中，雖以本發明用於液晶顯示 器、或液晶電視等之顯示控制所使用之液晶驅動器IC之製 造的情況為例進行說明，但本發明並非限定於此。在圖5〜 圖9中，NchTr是指形成N通道電晶體之部分，及pchTr是指 形成p通道電晶體之部分。又，LVTr是指形成低耐壓邏輯 電晶體之活性區域；DACTrM形成用於接收來自該邏輯 電曰B體之冗度控制k號（數位信號），且轉換成類比電壓設 定信號之高耐壓DAC電晶體之活性區域；&HvTr是指形 成用於基於該電壓設定信號’對源極匯流排線供給電壓之 高耐壓源極驅動器電晶體之活性區域。又，在以下所示之 步驟剖面圖中’適宜強調顯示要部，纟圖式上之各構成部 分之尺寸比與實際尺寸比未必一致。 首先’於半導體基板1〇〇上，全面形成第】閘極氧化膜 102 °作為第】閘極氧化膜之材料，較佳為氧切。再者， ^述閘極氧化膜宜藉由熱氧化形成，因膜質（缺陷少）或膜 厚不均勻上優良。該第㈣極氧化膜1G2之膜厚根據在後步 149370.doc •12· 201123345 驟形成之電晶體所需之耐壓而設定，在本實施形態中為3〇 nm(耐壓 16.5 V)。 其次，於第1閘極氧化膜上，全面形成SiN作為CMp擋止 膜104。作為該CMP擋止膜104之材料，除氮化矽（siN)以 外’可舉例有氮氧化矽（si0N)、多晶矽、非晶矽、或包含 從氮化矽、多晶矽及非晶矽選擇之至少2種之多層構造。 CMP擋止膜104之形成方法可藉由眾所周知之成膜方法， 例如CVD法形成。CMP擋止膜1〇4之膜厚只要係足以作為 其後之CMP步驟中之擋止而發揮功能之膜厚即可，此處為 160nm。此時之剖面構造顯示於圖5(a)。 其次，於CMP擋止膜104上，以在元件分離區域具有開 口部之抗蝕圖案形成抗蝕膜2〇丨，將該抗蝕膜作為掩膜， 將CMP擋止膜104與第丨閘極氧化膜1〇2進行蝕刻。此時之 剖面構造顯示於圖5(b)。 其次，除去抗蝕膜201，將CMP擋止膜1〇4作為掩膜，蝕 刻半導體基板100,形成溝槽1()8。溝槽1Q8之深度為例如 25〇 nm〜Ιμιη，此處為5〇〇 nm。上述半導體基板1〇〇之蝕刻 可藉由乾式触刻進行。 其後’將溝槽108内之半導體基板100之露出面熱氧化， 形成預備熱氧化膜後’除去已形成之預備熱氧化膜。預備 熱氧化膜之膜厚為例如10nm〜15nm即可，此處“lnme 又熱氧化時之基板溫度為70(TC〜looot：即可，此處為 1 〇〇〇 C藉此，可修復溝槽形成時之姓刻造成之損傷。上 述預備熱氧化膜可藉由利用氫氟酸（HF)、或氟化敍⑽4F) 149370.doc 201123345 之濕式蝕刻而除去。 其次，再度熱氧化溝槽108内之半導體基板1〇〇之露出 面’形成溝槽熱氧化膜110〇溝槽熱氧化膜11〇之膜厚為 ηΠ1〜5〇 nm即可，此處為35 nm。又，熱氧化時之基板溫度 為950°C〜125(TC即可，此處為1100〇c。為提高氧化矽膜之 黏彈性，且易於進行熱導致之變形，在高溫下進行熱氧 化。藉此，使溝槽之周緣部呈稍圓之形狀，從而可緩和對 STI角落部施加之電場集中。 其次，於溝槽1〇8之内壁、溝槽熱氧化膜11〇上，藉由 CVD法進一步形成HT〇膜，作為襯墊絕緣膜112。作為該 襯塾絕緣膜112之材料’除HTO膜以外，舉例有以 PTEOS、LTO等之CVD法形成之氧化膜’但最佳為膜之緻 雄度與階梯覆蓋性優良之HTO膜。藉此可以襯墊絕緣膜 112填充第1閘極氧化膜ι〇2之側面露出面之凹陷部分，防 止於第1閘極氧化膜102之側方形成空隙。 再者’越加厚溝槽熱氧化膜11 〇之膜厚，越增強可緩和 對溝槽10 8之周緣部施加之電場集中之效果，但另一方 面’於第1閘極氧化膜102之側方則容易形成空隙，從而必 須採用更厚之概塾絕緣膜112。因此，概塾絕緣膜112之膜 厚依存於第1閘極氧化膜102之膜厚’且亦依存於溝槽熱氧 化膜110之膜厚。一般而言，襯墊絕緣膜112之膜厚較佳為 40 nm〜60 nm ’在本實施形態中為4〇 nm。此時之剖面構造 顯示於圖5(c)。 其次’於半導體基板100之全面堆積場絕緣膜114，並以 I49370.doc -14· 201123345 場絕緣膜1 14填充溝槽108内。場絕緣膜114為例如以高密 度電漿CVD法形成之矽氧化膜（HDP膜）。該場絕緣膜1 14之 膜厚為可填充溝槽108内且至少覆蓋CMP擋止膜104之上面 之膜厚即可’此處為800 nm。此時之剖面構造顯示於圖 6(a)。 其次’將場絕緣膜114平坦化直至露出CMP擋止膜104。 此時之剖面構造顯示於圖6(b)。其次，除去形成於溝槽之 上部（CMP擋止膜1〇4之側方部）之場絕緣膜114。上述場絕 緣膜114之除去可藉由例如利用氫氟酸之濕式蝕刻進行。 此時，形成於CMP擋止膜之上面之自然氧化膜亦同時被除 去，從而可良好地進行在其後之步驟中所進行之cMp擋止 膜之除去。 其次’除去CMP擋止膜1〇4。該CMP擋止膜104之除去係 藉由利用與第1閘極氧化膜1〇2之選擇比較大之蝕刻劑的濕 式蝕刻（例如，利用熱磷酸之濕式蝕刻）進行。該選擇比為 1〇 5〇左右即可，較佳為30以上。藉此可抑止CMP擋止膜 之下層之第1閘極氧化膜之蝕刻，且抑制第1閘極氧化膜之 膜厚之不均勻。再者，此時於第丨閘極氧化膜會產生蝕 ^造成之損傷，但該第1閉極氧化膜之損傷在後步驟中可 措由形成第1電晶體之源極.没極區域之步驟，或將間極電 極=多晶⑦it行熱氧化之步驟之退火處理進行修復。 藉此如圖6(c)所示，於溝槽0，形成包含溝槽熱氧化 n襯塾絕緣膜112、場絕緣膜114之元件分離膜ιΐ6。 其-人，在形成高耐壓電晶體之活性區域中，形成㈣第工 149370.doc 15 201123345 井。即，以在形成N通道電晶體之NchTr部中活性區域 DACTr及HVTr具有開口部之抗蝕圖案，形成抗蝕膜2〇2 , 將§亥抗钱膜作為掩膜，離子佈植删等之P型雜質，藉此於 半導體基板100内形成P型深井（HVPW)1 i 8。此時之剖面構 造顯示於圖7(a)。 同樣地，在形成高耐壓電晶體之活性區域中，形成η型 第1井。即，以在形成Ρ通道電晶體之PchTr部中活性區域 DACTr及HVTr具有開口部之抗姓圖案，形成抗钮膜2〇3, 將該抗蝕膜作為掩膜，離子佈植磷等之n型雜質，藉此於 半導體基板100内形成n型深井（HVNW)12〇。此時之剖面構 造顯示於圖7(b)。 其次，在形成高耐壓電晶體之活性區域中，形成ρ型源 極區域與㈣區域。即，以在形成P通道電晶體之PchTr部 中活性區域DACTr及HVTr之源極區域與沒極區域具有開 口部之抗蝕圖案’形成抗蝕膜2〇4，將該抗蝕膜作為掩 膜，離子佈植硼等之ρ型雜質，藉此於n型井12〇内形成ρ型 源極區域與没極區域。此時之剖面構造顯示於圖8(小 同樣地，在形成高耐壓電晶體之活性區域令，形成η型 源極區域與沒極區域1，以在形成Ν通道電晶體之 齡Tr部中活性區域DACTa HVTr之源極區域與沒極區域 具有開口部之抗蝕圖案’形成抗蝕膜205,將該抗蝕膜作 為掩膜，離子佈植填等之n型雜f，藉此於？型井US内形 成η型源極區域與汲極區域。此時之剖面構造顯示於圖 149370.doc 16 201123345 其-人’以在形成高对壓電晶體之活性區域中形成閑極電 極之區域以外之區域具有開口部之抗钮圖案，形成抗姓膜 6將第1閘極氧化膜進行蝕刻，除去高耐壓電晶體之閘 極電極之形成區域以外之第i閘極氧化膜。此時之剖面構 造顯示於圖9(a)。 其次，除去抗蝕膜206,於形成低耐壓電晶體之活性區 域上及南耐壓電晶體之源極區域及;:及極區域上之活性區 域上，藉由熱氧化形成膜厚較第丨閘極氧化膜薄之第2閘極 氧化膜122。第2閘極氧化膜之膜厚為例如6 nm左右。此時 之剖面構造顯示於圖9(b)。 其後，（a)在形成低耐壓電晶體之活性區域LVTr中，藉 由各雜質之離子佈植KNchTr部形成p型第2井，於卜卜心部 形成n3L第2井’（b)全面堆積成為閘極電極材料之多晶石夕， ⑷於高耐壓電晶體之”閘極氧化膜1〇2上、及低耐麼電晶 體之第2閘極氧化膜122上，形成閘極124，⑷於形成低耐 壓電晶體之第2井上’形成源極區域與汲極區域，⑷進而 全面堆積SiN(例如95 mn)作為側壁形成用之絕緣膜126， 藉此如圖9(C)所示，於NchTr部之活性區域LVTre成低耐 壓之N通道·邏輯電晶體；sNchTr部之活性區域 HVTr，刀別形成尚耐壓之N通道電晶體；於部之活 性區域LVTr，形成低耐壓之p通道.邏輯電晶體；KpchTr 部之活性區域DACTr與HVTr，分別形成高耐壓之p通道電 晶體。再者，由於為眾所周知之製造製程技術，且與本發 明之主旨脫離’古支省略說明上述高耐愿電晶體及低耐麼電 149370.doc -17- 201123345 晶體之製造步驟（a)〜(e)。再者’圖9(c)之低耐壓電晶體為 所s胃之LDD(Lightly Doped Drain輕摻雜汲極）構造，且在 源極區域與汲極區域之交界，藉由環形佈植，於NchTj^p 與PchTr部之活性區域LVTr上，形成有與該源極區域及汲 極區域為逆導電型、即與第2井同導電型之高濃度之雜質 區域。 <第2實施形態> 以利用上述之本發明方法形成之STI之剖面SEM圖為例 顯示於圖1(^如圖10所示，可知適用本發明方法，藉此可 抑止STI角落部之閘極氧化膜之薄膜化，且獲得上面在活 性區域上平坦之閘極氧化膜（G〇x)。又，閘極氧化膜之上 面由於先於sti形成閘極氧化膜，故位於STI之元件分離膜 之上面之下方》另一方面，閘極氧化膜之下面，在活性區 域之周緣部，呈越靠近與STI之交界，其深度方向之位置 越向下方傾斜之稍圓形狀。 將藉由本發明方法形成溝槽、堆積場絕緣膜丨14後之半 導體基板之剖面SEM圖顯示於圖〗丨。此時之第i閘極氧化 膜102之膜厚係3〇nm、溝槽熱氧化膜11〇之膜厚係， 於开y成溝槽熱氧化膜丨丨〇之前、形成丨丨nm預備熱氧化膜之 後，藉由氫氟酸處理除去預備熱氧化膜。又，作為襯墊絕 緣膜，堆積4〇nm之HTO膜。於圖1丨中，以一點鏈線表示溝 槽熱氧化膜與襯墊絕緣膜之交界。如圖丨丨所示，可知於活 性區域之周緣部之閘極絕緣膜、及與閘極絕緣膜鄰接之側 方之7L件分離膜中，在圖4所存在之空隙藉由形成襯墊絕 149370.doc 201123345 緣膜而消失，形成均質的元件分離膜。 其結果，形成於活性區域上之電晶體之傳達特性如圖12 所示，與圖2相比較，可知形成閘極電壓Vg與汲極電流 之關係（傳達特性）不存在扭結部分' 特性良好之電晶體。 以上，上述實施形態係本發明之較佳實施形態之一例。 本發明之實施形態不限定於此，在不脫離本發明之主旨之 範圍内可實施各種變形。 本發明可利用作為半導體製造裝置之製造方法，特別是 可利用於用以於活性區域上形成良好特性之高耐壓電晶體 之元件分離膜之形成上。 【圖式簡單說明】 圖1係顯示先前技術之STI角落部之形狀之随剖面圖。 圖2係顯示制先前技術形成於活性區域之電晶體之傳 達特性之圖。 广係顯示適用$載於文獻1之發明之情況之STI角落· 的剖面構造之SEM剖面圖(場絕緣膜填充前卜 的刊面:盖1 丁適用°己載於文獻1之發明之情況之奵1角落· 的。面構造之随剖面圖（場絕緣膜填充後）。 圖5(a)〜（C)係模式性顯 法之步驟剖面圖。 本發明之半導體裝置之製造: 法：步(J/C)係模式性顯示本發明之半導體裝置之製造. 忐之步驟剖面圖。 a i 衣以， 圖7(a)、（b)係模式性 法之步驟剖面圖。顯不本發明之半導體裝置之製造: l49370.d〇c -19· 201123345 圖8(a)、〇>)係模式性 飞14顯不本發明之半導體裝置之製造方 法之步驟剖面圖。 圖9(a)〜(c)#才宣 '、、式性顯示本發明之半導體裝置之製造方 法之步驟剖面圖。 久’員不本發明適用後之STI角落部之形狀之SEM剖 面圖。 圖11係顯示本發明適用後之STI角落部之剖面構造之 SEM剖面圖（場絕緣膜填充後 圖12係顯示適用本發明、並形成於基板上之活性區域之 電晶體之傳達特性的圖。 圖1 3係顯示先前技術之s T j元件分離膜之形成方法之步 驟剖面圖。 圖14係顯示先前技術之STI元件分離膜之形成方法之步 驟剖面圖。 圖15係顯示先前技術之STI元件分離膜之形成方法之步 驟剖面圖。 圖16係顯示先前技術之STI元件分離膜之形成方法之+ 驟剖面圖。 【主要元件符號說明】 100 半導體基板 101 絕緣膜 102 第1閘極氧化 104 CMP擋止膜 108 溝槽 149370.doc -20- 201123345 110 溝槽熱氧化膜 112 襯墊絕緣膜 114 場絕緣膜 116 元件分離膜 117 元件分離區域 118 P型深井（第1井） 120 η型深井（第2井） 122 第2閘極氧化膜 124 閘極電極 126 絕緣膜 201〜207 DACTr、HVTr、LVTr Id NchTr PchTr Vb Vg 抗蝕膜 形成電晶體之活性區域 於源極-汲極間流動之電流 N通道電晶體之形成部 P通道電晶體之形成部 基板電位 閘極電壓 149370.doc -21 -
Claims (1)
- 201123345 七、申請專利範圍： 一種半導體裝置之製造方法，其包含以下步驟： 於基板上全面依序成膜第1開極氧化膜與⑽擋止 膜； 使用在元件分離區域具有.開口部之抗餘圖案，將上述 第1閘極氧化膜與上述CMP擋止膜進行姓刻； 於上述基板上之上述元件分離區域形成溝槽； 將上述溝槽内之上述基板之露出面熱氧化，形成溝槽 熱氧化膜； 於上述溝槽之内壁形成襯墊絕緣膜； 於上述基板之全面堆積場絕緣膜後，將上述場絕緣膜 平坦化直至露出上述CMP擋止膜，並以場絕緣膜填充上 述溝槽内； 藉由濕式蝕刻除去上述CMP擋止膜，於上述基板上之 上述元件分離區域形成包含上述溝槽熱氧化膜、上述概 墊絕緣膜 '及上述場絕緣膜之元件分離膜； 在上述基板上之以上述元件分離膜區劃之複數個區域 中至少一部分之第1活性區域’形成第1或第2導電型之 第1井，·及 於上述第1井上形成第1電晶體。 2.如請求項!之半導體裝置之製造方法，其進而包 步驟： 上述第1井形成後，除去上述第丨活性區域以外之特定 區域之上述第…極氧化膜，形成膜厚較上述第i問極氧 149370.doc 201123345 化膜薄之第2閘極氧化膜； 在上述基板上之以上述元件分離膜區劃之複數個區域 中、上述第1活性區域以外之特定區域中至少一部分之 第2活性區域，形成第1或第2導電型之第2井，·及 於上述第2井上形成較上述第1電晶體低耐壓之第2電 晶體。 3. 如請求項1之半導體裝置之製造方法，其在形成上述溝 槽熱氧化膜之步驟前，包含將上述溝槽内之上述基板之 露出面進行熱氧化而形成預備熱氧化膜，並除去上述預 備熱氧化膜之預備溝槽熱氧化步驟，且 在形成上述溝槽熱氧化膜之步驟令，將上述溝槽内之 上述基板之露出面再度熱氧化，形成上述溝槽熱氧化 膜。 4. 如請求項3之半導體裝置之製造方法，其中上述預備熱 氧化膜係在膜厚為10〜1 5 nm之範圍且在700°C ~100(TC之 範圍之溫度下形成。 5_如請求項1至3中任一項之半導體裝置之製造方法，其中 上述溝槽熱氧化膜係在膜厚為2〇 nm〜50 nm之範圍内形 成。 6. 如請求項1至3中任一項之半導體裝置之製造方法，.其中 上述溝槽熱氧化膜係在9501〜1250。(：之範圍之溫度下形 成。 7. 如請求項1至3中任一項之半導體裝置之製造方法，其中 上述襯墊絕緣膜係在膜厚為40 nm〜60 nm之範圍内形 149370.doc 201123345 成。 8. 如請求項1至3中任一項之半導體裝置之製造方法，其中 上述CMP擋止膜係藉由利用熱磷酸之濕式蝕刻除去。 9. 如請求項1至3中任一項之半導體裝置之製造方法，其中 上述第1閘極氧化膜係以膜厚為5 〇 nm以下形成。 10. 如請求項1至3中任一項之半導體裝置之製造方法，其中 上述第1閘極氧化膜係藉由熱氧化形成。 11. 一種半導體裝置，其包含： 溝槽’其形成於基板上之特定之元件分離區域，且其 内部被填充以包含絕緣膜之元件分離膜； 閘極氧化膜，其形成於由上述元件分離膜區劃之活性 區域上；及 電晶體，其在上述各活性區域中，具備形成於上述基 板表面之一部分之區域之源極區域與汲極區域、上述源 極區域與上述汲極區域間之通道區域、及介隔上述閘極 氧化膜而形成於上述通道區域之上方之閘極電極；且 上述閛極氧化膜之上面係位於上述絕緣膜之上面之較 下方，且在上述活性區域全域上為平坦； 上述活性區域之周緣部之上述閘極氧化膜之下面，其 深度方向之位置越靠近上述活性區域之交界越向下方向 傾斜； 上述活性區肖之周緣部之上述間極絕緣冑、及與其鄰 接之上述元件分離膜_不含空隙。 149370.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009190456A JP2011044503A (ja) | 2009-08-19 | 2009-08-19 | 半導体装置の製造方法、及び、半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201123345A true TW201123345A (en) | 2011-07-01 |
| TWI423386B TWI423386B (zh) | 2014-01-11 |
Family
ID=43604622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099122869A TWI423386B (zh) | 2009-08-19 | 2010-07-12 | Semiconductor device manufacturing method and semiconductor device |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8105894B2 (zh) |
| JP (1) | JP2011044503A (zh) |
| KR (1) | KR20110019331A (zh) |
| CN (1) | CN101996920A (zh) |
| TW (1) | TWI423386B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8698247B2 (en) * | 2011-06-09 | 2014-04-15 | United Microelectronics Corp. | Semiconductor device |
| TWI505467B (zh) * | 2011-06-10 | 2015-10-21 | United Microelectronics Corp | 半導體元件 |
| JP6003363B2 (ja) | 2012-08-03 | 2016-10-05 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| KR101942504B1 (ko) * | 2012-08-31 | 2019-01-28 | 에스케이하이닉스 주식회사 | 매립 게이트형 반도체 소자, 그 반도체 소자를 갖는 모듈 및 시스템 그리고 그 반도체 소자 제조 방법 |
| US9620418B2 (en) * | 2014-11-12 | 2017-04-11 | Globalfoundries Singapore Pte. Ltd. | Methods for fabricating integrated circuits with improved active regions |
| US9330956B1 (en) * | 2015-01-26 | 2016-05-03 | United Microelectronics Corporation | Method for manufacturing semiconductor device |
| US10224407B2 (en) | 2017-02-28 | 2019-03-05 | Sandisk Technologies Llc | High voltage field effect transistor with laterally extended gate dielectric and method of making thereof |
| CN110473799B (zh) * | 2019-09-09 | 2021-04-30 | 上海华力微电子有限公司 | 浅沟道隔离结构中的孔洞缺陷的检测方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1139419A1 (en) * | 2000-03-29 | 2001-10-04 | STMicroelectronics S.r.l. | Method of manufacturing an electrically programmable, non-volatile memory with logic circuitry |
| JP2002170877A (ja) | 2000-12-01 | 2002-06-14 | Sharp Corp | 半導体装置の製造方法 |
| US6911694B2 (en) * | 2001-06-27 | 2005-06-28 | Ricoh Company, Ltd. | Semiconductor device and method for fabricating such device |
| JP5121102B2 (ja) * | 2001-07-11 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2004095886A (ja) | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004247328A (ja) * | 2003-02-10 | 2004-09-02 | Seiko Epson Corp | 半導体装置の製造方法 |
| US6818514B2 (en) * | 2003-02-26 | 2004-11-16 | Silterra Malaysia Sdn. Bhd. | Semiconductor device with dual gate oxides |
| JP2004311487A (ja) * | 2003-04-02 | 2004-11-04 | Hitachi Ltd | 半導体装置の製造方法 |
| JP4276510B2 (ja) * | 2003-10-02 | 2009-06-10 | 株式会社東芝 | 半導体記憶装置とその製造方法 |
| KR100520684B1 (ko) * | 2003-11-19 | 2005-10-11 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| JP4825402B2 (ja) * | 2004-01-14 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4947931B2 (ja) * | 2004-08-12 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100683401B1 (ko) * | 2005-08-11 | 2007-02-15 | 동부일렉트로닉스 주식회사 | 에피층을 이용한 반도체 장치 및 그 제조방법 |
| US7172940B1 (en) * | 2005-09-15 | 2007-02-06 | Ememory Technology Inc. | Method of fabricating an embedded non-volatile memory device |
| JP2007081301A (ja) * | 2005-09-16 | 2007-03-29 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| US7372104B2 (en) * | 2005-12-12 | 2008-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage CMOS devices |
| JP4928825B2 (ja) * | 2006-05-10 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2008277510A (ja) * | 2007-04-27 | 2008-11-13 | Sharp Corp | 半導体装置およびその製造方法 |
| KR100899393B1 (ko) * | 2007-09-07 | 2009-05-27 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR101435588B1 (ko) * | 2008-06-23 | 2014-09-25 | 삼성전자주식회사 | 불휘발성 메모리 소자 및 그 제조방법 |
| JP5367390B2 (ja) * | 2009-01-28 | 2013-12-11 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
-
2009
- 2009-08-19 JP JP2009190456A patent/JP2011044503A/ja active Pending
-
2010
- 2010-07-12 TW TW099122869A patent/TWI423386B/zh not_active IP Right Cessation
- 2010-08-11 KR KR1020100077316A patent/KR20110019331A/ko active Search and Examination
- 2010-08-12 US US12/805,675 patent/US8105894B2/en active Active
- 2010-08-19 CN CN2010102607839A patent/CN101996920A/zh active Pending
-
2011
- 2011-08-29 US US13/137,599 patent/US8482074B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011044503A (ja) | 2011-03-03 |
| US20110042730A1 (en) | 2011-02-24 |
| US8482074B2 (en) | 2013-07-09 |
| KR20110019331A (ko) | 2011-02-25 |
| US20120139052A1 (en) | 2012-06-07 |
| US8105894B2 (en) | 2012-01-31 |
| CN101996920A (zh) | 2011-03-30 |
| TWI423386B (zh) | 2014-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201123345A (en) | Semiconductor device manufacturing method and semiconductor device | |
| US6630389B2 (en) | Method for manufacturing semiconductor device | |
| JP4027447B2 (ja) | 半導体装置の製造方法 | |
| TW200428638A (en) | A CMOS device on ultrathin SOI with a deposited raised source/drain, and a method of manufacture | |
| TW200404371A (en) | Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control | |
| TWI270110B (en) | Method for fabricating semiconductor device and semiconductor device | |
| KR20120127009A (ko) | 반도체장치 제조 방법 | |
| US6143624A (en) | Shallow trench isolation formation with spacer-assisted ion implantation | |
| TW200937621A (en) | Semiconductor device with deep trench structure | |
| TW201030848A (en) | Manufacturing method of semiconductor device and semiconductor device | |
| KR20040059957A (ko) | Ｍｏｓ트랜지스터 제조방법 | |
| US7271048B2 (en) | Method for manufacturing trench MOSFET | |
| JP3877672B2 (ja) | 半導体装置の製造方法 | |
| JP2009088186A (ja) | トレンチゲート型トランジスタ及びその製造方法 | |
| JP4288925B2 (ja) | 半導体装置およびその製造方法 | |
| JP4374866B2 (ja) | 半導体装置の製造方法 | |
| TW201250924A (en) | Methods for fabricating trench metal oxide semiconductor field effect transistors | |
| JP4461676B2 (ja) | 半導体装置の製造方法 | |
| JP2009224495A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| KR20100074503A (ko) | 트렌치 게이트형 모스트랜지스터의 제조방법 | |
| KR101044385B1 (ko) | 반도체 소자의 제조방법 | |
| JP2005311390A (ja) | 半導体装置 | |
| JP2000223708A (ja) | 半導体装置 | |
| JP2006294703A (ja) | 半導体装置の製造方法及び半導体装置並びに液晶表示装置 | |
| KR100605908B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |