TW201115709A - Fuse structure - Google Patents
Fuse structure Download PDFInfo
- Publication number
- TW201115709A TW201115709A TW099130824A TW99130824A TW201115709A TW 201115709 A TW201115709 A TW 201115709A TW 099130824 A TW099130824 A TW 099130824A TW 99130824 A TW99130824 A TW 99130824A TW 201115709 A TW201115709 A TW 201115709A
- Authority
- TW
- Taiwan
- Prior art keywords
- cathode
- fuse
- contact window
- anode
- fuse structure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
201115709 六、發明說明: 【發明所屬之技術領域】 本發明係有關於熔絲結構及其形成方法,特別有關 於在半導體元件中的電性熔絲及其形成方法。 【先前技術】 在半導體工業上,熔絲元件因為各種目的而被廣泛 地使用在積體電路中,例如作為記憶體修復、類比電阻 φ 器調整以及晶片識別。舉例來說,在相同的晶片上以多 餘的§己憶胞取代有缺陷的記憶胞,可以使得記憶體的製 造產率顯著地增加。使用雷射束切斷的熔絲稱為雷射熔 絲(laser fuse),藉由通過電流而切斷或燒斷的熔絲則稱為 電性熔絲(electrical fuse)或電子熔絲(e_fuse)。經由在具有 多重可能用途的積體電路内選擇性地燒斷熔絲,可以更 經濟地製造出一般的積體電路設計,並且適合於各種客 製用途。 Φ 電子熔絲可以併入積體電路的設計中,其中溶絲被 選擇性地燒斷,例如藉由通過足夠量的電流,使得熔斷 體(fuse link)產生電子遷移或熔融,因而形成更具有阻抗 的路徑或開路(open circuit)。然而,當大的電流穿過溶絲 時,在傳統的熔絲之陰極接觸窗會產生問題,傳統的陰 極接觸窗通常會對齊熔斷體的轴並靠近熔斷體,並且具 有非常小的接觸面積,因為傳統的陰極接觸窗靠近且對 背炫斷體,溶斷體與陰極接觸窗之間的電阻遠低於熔斷 體與陰極内的其他任何接觸窗之間的任何電阻,因此, 〇503-A34944TWF/kelly 3 201115709 此低電阻會使得大部分的電流流過陰極接觸窗。 大的電流流過陰極接觸窗會造成接觸窗内的金屬之 電子遷移至熔斷體,然後當大的電流要產生更具阻抗的 路徑或開路時,金屬的電子遷移會使得熔斷體再次讓電 路短路。此問題在晶片的高溫儲存(high temperature storage ; HTS)或烘烤製程之後會增加,因此,業界亟需 更堅固耐用的熔絲結構,以克服習知技術的缺陷。 【發明内容】 依據一實施例,熔絲結構包括··陽極、陰極、熔斷 體介於陰極與陽極之間,以及陰極連接器耗接至陰極, 母個陰極連接器等於或大於耗接至主動元件之接觸窗的 最小特徵尺寸的約兩倍。 依據另一實施例,熔絲結構包括:陽極及陰極,陰 極具有連接H祕至陰極,以及㈣㈣接在陰極與陽 極之間’每個連接器的剖面面積等於或大於㈣ 件之連接器的剖面面積。 θ依據另一實施例,熔絲結構包括:陰極、熔斷體、 陽極’在陰極之上的介電f,在陰極之上的介電質内的 開口’以及設置在開口内的金屬連接器,熔斷體耦接在 陰極與陽極之間,開口暴露出陰極的一部份,並且平行 於陰極之上表面的每個開σ之剖面面積大於最小特徵尺 寸。 為了讓本發明之上述目的、特徵、及優點能更明顯 易懂,以下配合所附圖式,作詳細說明如下: , 〇503-A34944TWF/kelly 201115709 【實施方式】 在此所描述的實施例係有關於半導體晶片中的電性 熔絲結構,也可在其他實施例中使用電性溶絲結構。 第1圖顯示熔絲結構10,包括陰極12、溶斷體(fuse link)14以及陽極16。熔絲結構10可由金屬製成,例如 銅或類似的金屬材料,或是由多晶矽的矽化物(silieided polysilicon)製成’例如鎳化矽(NiSi)、鈦化矽(TiSi2)、姑 Φ 化石夕(C〇Six)、鉑化石夕(PtSL)或類似的材料。陰極12具有 矩形的上表面,以及兩個接觸窗(contact)18耦接至其上 表面。陽極16具有漏斗形的上表面,以及接觸窗2〇輕 接至其上表面。接觸窗18與20可包括銅、鶴或類似的 金屬,並且也可包括擴散阻障層襯塾在接觸窗與 内’擴散阻障層包括例如TiN、TaN或類似的材料。熔斷 體14的寬度(垂直於箭頭22)遠小於陰極π與]陽極16的 寬度。雖然在此描述中稱為接觸窗18與2〇,這些接觸窗 # 也可以是導孔(via)以及/或接觸孔。 相較於搞接至晶片内其他部分之主動元件,例如電 晶體閘極的接觸窗’在陰極12中,搞接陰極12的接觸 窗18之上表面面積較大,並且接觸窗18不會與由箭頭 22表示之穿過熔斷體14的長轴對齊或相交。例如,虛線 26標示出沿著熔斷體14的邊緣之長轴,其定義出在陰極 12内的一區域’此區域内無接觸窗耦接陰極I]。 在第1圖的示範性實施例中進一步說明本實施例, 其尺寸以32nm的技術世代描述,但並不限定於在此所描 0503-A34944TWF/kelly 5 201115709 述的貫施例之尺寸,在此技術領域中具有通常知識者當 可瞭解,其尺寸可依據不同的技術世代而改變。在32nm 技術世代的元件之一實施例中,陽極16中的接觸窗2〇 可以疋接觸孔或導孔,且其表面區域的寬度可約為 40mn,長度約為40nm,因此,接觸窗2〇的面積可以是 其平方。接觸窗20可作為最小特徵尺寸(minimum feature size) ’最小特徵尺寸對應至實施例的技術世代,例如為 閘極電極、接觸窗或金屬線。舉例來說,對於32nm的技 術世代而言’接觸窗的尺寸可具有介於約]5nm至約 之間的臨界尺寸(critical dimensi〇n),導孔的尺寸可具有 介於約20nm至約5〇11111之間的臨界尺寸。因此,接觸窗 20可約等於或大於—接觸窗的最小特徵尺寸,此接觸窗 搞接至在此晶片的另—部份中的主動元件,例如電晶體 閑極’或者更進-步地,接觸窗2〇可介於一接觸窗的最 小特徵尺寸的約-倍至約兩倍之間,此接職減至在 此晶片的另-部份巾的絲元件。對於不同技術世代而 言,最小特徵尺寸具有不同的臨界尺寸。 溶斷體14的長度可約為24〇nm,且其寬度介於約 4〇nm至約60nm之間。因此,熔斷體^的寬度可約等於 或大於閘極電極的最小特徵尺寸,或者更進—步地,炼 斷體14的寬度可介於閘極電極的最小特徵尺寸的約一倍 至約兩倍之間。另外,熔斷體Η的寬度可約等於或大於 金屬線寬度的最小特徵尺寸,或者更進一步地,熔斷體 14的寬度可介於金屬線寬度的最小特徵尺寸的約-倍至 約兩倍之間。在陰極12中的接觸窗18之表面區域寬度 0503-A34944TWF/kelly 201115709 了、乃為120nm,且其長度可約為12〇nm, 18的面積可以用平方叶算, 接觸固 异’ a可料於或大於-接觸窗 的最小特徵尺寸的兩倍,此接觸窗_至在此晶片 一=份中的主動元件,或者更進—步地,接觸窗18的面 積辄圍可在耦接主動元件之接觸窗的最小特徵尺寸的約 兩倍至約四倍之間。這些尺寸可依據不同的技術世代而 改變三或者依據不同的需要以及設計需求而改變。
箭頭22也可以表示電流施加在熔絲結構1〇時電 子流動的方向。因此,在此技術領域中具有通常知識者 I以很容易理解’這些接觸窗18與熔斷體14為等距離 設置,使得熔斷體14與每個接觸窗18之間的電阻也相 等,相同的電阻可使得流過熔斷體14的電流大抵上均等 地分攤在每個接觸窗18之間,這可以降低在習知的單一 接觸窗中被隔絕的大電流。進一步地,接觸窗18的接觸 面積大抵上很大,當電流施加至熔絲結構時,可以降低 單一接觸窗18的電流密度,流過任何單一接觸窗18的 電流與電流密度的降低量,可使得熔絲結構具有更強健 的電子遷移能力,使得接觸窗18内或上方的金屬較不可 能遷移至熔斷體14 ’並使得熔絲結構1〇短路。 第2至4圖說明其他實施例,當需要更多的接觸窗 作為多餘物時,需要第2至4圖中的實施例。第2圖顯 示的熔絲結構30包括陰極32,陰極32包括由内部與外 部接觸窗34a與34b所組成的1乘4之陣列,内部與外 部的接觸窗34a與34b都稱為接觸窗34,其也可以是導 孔。接觸窗34不會與熔斷體14對齊,而是從熔斷體的 〇503-A34944TWF/kell 7 201115709 長轴偏移内部的接觸窗34a從熔斷體Μ的長軸以等距 離°又置或者從虛線26所定義的區域以等距離設置,並 且外4的接觸窗34b也從此長轴以等距㈣置。接觸窗 34具有大的接觸表面面積,每個接觸窗的長度約為 120nm’且寬度約為6Qnm,雖然其他的尺寸也可以使用。 第3圖顯示的熔絲結構40包括陰極42,陰極42包 括由,觸窗44所組成的2乘2之陣列,其也可以是導孔。 接觸窗44不會與熔斷體14對齊,並且具有相對較大的 接觸表面面積,比較靠近熔斷體14的兩個接觸窗44從 熔斷體14的長細等距離設置,並且比較遠轉斷體μ 的兩個接觸窗44也從此長軸以等距離設置。每個接觸窗 的長度約為60mn,且寬度約為12〇nm,但是豆 也可以在此實_的財慮❹。 〃的尺寸 第4圖顯示的熔絲結構5〇包括陰極52,陰極u包 括由接觸窗54所組成的2乘4之陣列,其也可以是導孔。 接觸窗54不會與溶斷體14對齊,並且具有相對較大的 接觸表面面積。多對互相對應的接觸窗54從炼斷體Μ 的長軸以等距離設置,接觸f 54_地排列在_體Μ 長軸的相反侧。每個接觸窗的長度約為6〇nm,且寬度約 為60nm,但是其尺寸可以改變。 又、 f 5A-5F圖顯示依據實施例,形絲絲結構的示範 性方法,這些圖式顯示熔絲結構的陰極之剖面如 沿著第1圖中的線A_A之陰極12。在第5a圖中,提供 半導體基底1G2,例如々、補或類㈣材料。 ⑲ 基底102中似W —凹處’並且在凹處内形成介電質, 〇503-A34944TWF/keIIy 8 201115709 產生淺溝槽隔絕區(shallow trench isolation ; STI) 104。介 電質可藉由將半導體基底102氧化而形成,或藉由在半 導體基底102之上沈積介電質而形成,或者可使用相似 的技術形成。 在第5B圖中’於半導體基底ι〇2之上形成金屬或多 晶矽層106,例如藉由全面性的沈積(blanket dep〇siti〇n) 形成。如果使用金屬,金屬層106可包括銅或類似的材 料。然後,在金屬或多晶矽層106上方形成光阻1〇8,光 阻108位於淺溝槽隔絕區104上方。將光阻1〇8的上表 面圖案化,其與第1至4圖所示之上表面的圖案相似, 在光阻108内的虛線表示在後續的熔絲結構中之熔斷體 的寬度。 在第5C圖中,進行蝕刻製程使得光阻1〇8的圖案加 在金屬或多晶矽層106上,在金屬或多晶矽層1〇6中的 虛線表示耦接至陰極的熔斷體之寬度。如果在金屬或多 晶石夕層106中使用多晶石夕,則多晶石夕可以藉由沈積金屬 並且將此結構退火而金屬矽化,此金屬例如為鈦、鈷、 鎳、鉑或類似的材料,退火後產生鈦化矽、鈷化矽、鎳 化矽、鉑化矽或其他類似的矽化物。接著,在半導體基 底102之上沈積介電層110,例如為層間介電層 dielectric ; ILD)。在介電層11〇之上沈積光阻ιΐ2,並且 將光阻112圖案化,經由開口 114暴露出在殘餘的金屬 或多晶矽層106之上的介電層11〇的一部份。 在第5D圖中,進行蝕刻製程將開口 114的圖案加到 介電層no内,形成開口 116。然後,在介電層11〇之上 〇503-A34944TWF/kelly 〇 201115709 形成另一光阻118,其具有開口 12〇圖案在其中。然後進 行等向性蝕刻,在介電層110内形成開口,使得後續形 成在開π 116内的接觸窗祕在一起,因此,此製程係 描述雙鎮嵌(dual damaseene)製程。然而,此實施例並不 限定於雙鑲嵌製程’在此技術領域中具有通常知識者當 可瞭解,單鑲嵌製程或其他類似製程的功效。 在第5E圖中,於結構上沈積順應性的擴散阻障層 122並且在擴散阻障層122上沈積金屬⑶。擴散阻障 可以是任何f知的阻障層’例如氮化鈦、氮化組 或類似的材料。金屬124可以是銅、鶴或類似的材料。 f5F圖中’多餘的金屬124被移除,並且在介電 二 之上’且不在任何開口内之擴散阻障層1.22也被 :于、例如可藉由化學機械研磨(心職 =s屬二P曰)移除’藉此形成接觸窗126耦接作為陰極 接在屬^㈣層1G6,以及形成線128將接觸窗⑶輕 間介電形成―區域’其可祕在後續的金屬層 = = mmetal _喻k ;綱中的導孔。因此, ' 南126具有較大的接觸面積,並且不會斜 :何::體,炼斷體由虛線標示。此製 ’ 圖所不之熔絲結構1〇 土斯罘i 通常知識者當可瞭解,7么疋在此技術領域中具有 ^ ^ '、 可對製程進行任何所需的修改, 以= 他實施例’例如第2至4圖所示之結構。 示範實施例,形絲絲結構的另一 例如沿著第二結構的陰極之剖面圖, 的線Α·Α之陰極12。在第6Α圖中, 0503-A34944TWF/kelly 201115709 2第—介電層2G2 ’例如二氧切、氮切、氮氧 或類似的材料。第一介電層搬可形成在半導體基底之 上’例如為半導體晶片巾的層間介電層(ild)或金屬 介電層(IMD)的一部份。在第一介電層2〇2之上的= 2〇4被圖案化’具有開σ 2%在其中。光阻綱的圖案與 第至4圖所示之上表面的圖案相似,在光阻2〇4内的 垂直虛線表示在後續的熔絲結構中的熔斷體之寬度,並 且水平的虛線表示圍繞開口遍的光阻綱之其ς區域 攀 的上表面。
在f 6Β圖中’第一介電層202被钱刻,使得開C 6加在介電層2〇2中。接著’在第一介電層202之上开 成金屬或多晶硬層2〇8,例如藉由全面性的沈積⑽也 eposnum)形成。如果使用金屬,金屬層寫可包括銅或 f似的材料。然後移除任何多餘的金屬或多晶矽,例如 2曰由化學機械研磨製程。如果使用多晶矽作為多晶矽層 ’則可以在多晶♦之上沈積金屬,例如鈦、銘、錄、 始或類似的材料’並將此結構退火形成⑦化物,例如敍 夕鈷化石夕、銻化石夕、鈾化石夕或其他類似的石夕化物。 在第6C圖中,沈積第二介電層21()在第 2〇2與金屬或多晶石夕層之上,第二介電層训可以是 後續的層間介電層或金屬層間介電層。在第二介電層21C 光阻212,並且將光阻212圖案化,經由開口 ,路出在殘餘的金屬或多晶梦層施之上 層 210的一部份。 在第6D圖中,進行儀刻製程將開口 214的圖案加到 〇503-A34944TWF/kelly 201115709 第二介電層210内,形成開口 218。然後,在第二介電層 210之上形成另一光阻216,具有開口 22〇圖案在其中。 接著進行等向性蝕刻,在第二介電層21〇内形成開口, 使得後續形成在開口 218内的接觸窗耦接在一起,因此, 此製程係描述雙鑲嵌(dual damascene)製程的使用。然 而,此實施例並不限定於雙鑲嵌製程,在此技術領域中' 具有通常知識者當可瞭解,單鑲嵌製程或其他類似製程 的功效。 在第6E圖中,於結構上沈積順應性的擴散阻障層 222,並且在擴散阻障層222上沈積金屬以。擴散阻^ 層222可以是任何習知的阻障層,例如氮化欽、氣化纽 或類似的材料。金屬224可以是銅、鶴或類似的材料。 在第6F圖中,多餘的金屬224被移除,並且二 ’丨電層210之上’且不在任何開口内的擴散阻障層如 ===由化學機械研磨(CMP)製程移除,藉此 I成導孔226搞接至作為陰極的金屬或多晶㈣206,以 :=、:12叫孔226 _在一起,並且形成一區域, 八可耦接在後續的金屬層間介電層(IMd)中 此’所形成的導孔226具有較大的接觸面積,並 與任何熔斷體對齊,炫斷體由虛線表示。此 如第1圖所示之熔絲結構1〇的佈 生 =常知識者當可瞭解,可在此製 結構以形成其他實施例,例如第2至4圖所示之 然其並非用以 雖然本發明已揭露較佳實施例如上 0503-A34944TWF/kelly 201115709 限定本發明,在此技術領域中具有通常知識者當可瞭 解,在不脫離本發明之精神和範圍内,當可做些許更動 與潤飾。例如上述各種阻擋結構以及偽多晶矽結構可在 不同的實施例中實施,並且也可以互相結合使用。因此, 本發明之保護範圍當視後附之申請專利範圍所界定為 準。
0503-A34944TWF/kelly 13 201115709 【圖式簡單說明】 第1圖係顯示依據一實施例之電性熔絲結構。 第2圖係顯示依據另一實施例之電性熔絲結構。 第3圖係顯示依據又另一實施例之電性熔絲結構。 第4圖係顯示依據再另一實施例之電性熔絲結構。 第5A-5F圖係顯示依據一實施例,形成電性熔絲蚌 構的示範性製程。 u 第6A 6F圖係顯示依據另一實施例,形成電性溶絲 結構的示範性製程。 【主要元件符號說明】 10、30、40、50〜溶絲結構; 12、32、42、52〜陰極; 14〜熔斷輯; 16〜陽極;* 18、34a、34b、44、54、20、126、226〜接觸窗; 22〜穿過熔斷體的長輛; 26〜沿著熔斷體邊緣的長轴; 102〜半導體基底; 104〜淺溝槽隔絕區構; 106、208〜金屬或多晶石夕層; 108、112、118、204、212、216〜光阻; 110〜介電層; 114、116、120、206、214、218、220〜開口; 122、222〜擴散阻障層; 0503-A34944TWF/kelly 14 201115709
124、224〜金屬; 128、228〜線; 202〜第一介電層; 210〜第二介電層。 0503-A34944TWF/kelly 15
Claims (1)
- 201115709 七、申請專利範圍: L一種溶絲結構,包括: 一陽極; 一陰極; 、熔斷體’介於該陽極與該陰極之間;以及 。^數個陰極連接II輕接至該陰極,其中每個陰極連 接器等於或大於-接觸窗的—最小特徵尺寸的兩倍 接觸窗耦接至一主動元件。 2. 如申請專利範圍第1項所述之熔絲結構,其中每個 陰極連接器介於該接觸窗的該最小特徵尺寸的兩倍至四 倍之間,該接觸窗耦接至該主動元件。 3. 如申請專利範圍第1項所述之熔絲結構,更包括複 數個陽極連接器純至該陽極,其中每個陽極極連接器 等於或大於該接觸窗的該最小特徵尺寸的一倍,該接觸 窗耦接至該主動元件。 4. 如申請專利範圍第3項所述之熔絲結構,其中每個 陽極連接器介於該接觸窗的該最小特徵尺寸的一倍至兩 倍之間’該接觸窗耦接至該主動元件。 5. 如申請專利範圍第1項所述之熔絲結構,其中該熔 斷體的寬度等於或大於一閘極電極或一金屬線寬度的一 最小特徵尺寸的一倍。 6·如申請專利範圍第5項所述之熔絲結構,其中該熔 斷體的該寬度介於該閘極電極或該金屬線寬度的該最小 特徵尺寸的一倍至兩倍之間。 7·如申請專利範圍第1項所述之熔絲結構,其中該熔 0503-A34944TWF/kelly ]6 201115709 斷體包括一第一長軸 -邊緣,以及一笛g 斷的—上表面之-第 -第二邊绫::,沿著該熔斷體的該上表面之 極的的:Γ 一長轴與該第二長軸定義出該陰 _的-區域,且其中在該;; 該陰極。 Λ門热逋接器耦接 陰極=申器:1利範圍第7項所述之炫絲結構,其中該些 -連接Μ括-對互相對應的連接器, 該貫穿區域平分為-,佶尸兮料卞運接盗被 盘马使侍該對連接器中的每個連接器 /、該貝穿區域之間的距離相等。 9·如U利範jg第丨項所述之熔絲結構,並中 =陰極的該些陰極連接器包括一連接器陣_接至該 10.—種熔絲結構,包括: 一陰極; · 一熔斷體; ’ 一陽極,其中該熔斷體耦接在該陰極與該陽極之間; 一介電質,設置在該陰極之上; 複數個開口,設置在該陰極之上的該介電質内,該 些開口暴露出該陰極的一部f分’且平行於該陰極的一上 表面的每個開口的一剖面面積大於一最小特徵尺寸的兩 倍; 複數個金屬連接器,設置在該些開口内;以及 擴散阻障物設置在該些開口内,介於該介電質與 該些金屬連接器之間。 0503-A34944TWF/kelly 17
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25679209P | 2009-10-30 | 2009-10-30 | |
US30858810P | 2010-02-26 | 2010-02-26 | |
US12/771,768 US8686536B2 (en) | 2009-10-30 | 2010-04-30 | Electrical fuse structure and method of formation |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201115709A true TW201115709A (en) | 2011-05-01 |
TWI449146B TWI449146B (zh) | 2014-08-11 |
Family
ID=43924484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099130824A TWI449146B (zh) | 2009-10-30 | 2010-09-13 | 熔絲結構 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8686536B2 (zh) |
JP (1) | JP5442580B2 (zh) |
CN (2) | CN102074547A (zh) |
TW (1) | TWI449146B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI503959B (zh) * | 2011-09-29 | 2015-10-11 | Broadcom Corp | 用於一次性可編程記憶體的具有電熔絲結構的半導體裝置及製造電熔絲結構的方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010045073B4 (de) | 2009-10-30 | 2021-04-22 | Taiwan Semiconductor Mfg. Co., Ltd. | Elektrische Sicherungsstruktur |
US8686536B2 (en) * | 2009-10-30 | 2014-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
US10249379B2 (en) * | 2010-08-20 | 2019-04-02 | Attopsemi Technology Co., Ltd | One-time programmable devices having program selector for electrical fuses with extended area |
US8896088B2 (en) * | 2011-04-27 | 2014-11-25 | International Business Machines Corporation | Reliable electrical fuse with localized programming |
US10134631B2 (en) | 2011-08-17 | 2018-11-20 | International Business Machines Corporation | Size-filtered multimetal structures |
US20130043556A1 (en) * | 2011-08-17 | 2013-02-21 | International Business Machines Corporation | Size-filtered multimetal structures |
KR101386703B1 (ko) * | 2012-09-28 | 2014-05-07 | 매그나칩 반도체 유한회사 | 반도체 소자의 전기 퓨즈 및 그 제조방법 |
CN103794549B (zh) * | 2012-10-31 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
US9773632B2 (en) * | 2015-09-08 | 2017-09-26 | Micron Technology, Inc. | Fuse element assemblies |
US10935590B2 (en) * | 2017-10-17 | 2021-03-02 | Infineon Technologies Ag | Electrically-verifiable fuses and method of fuse verification |
CN108493182B (zh) * | 2018-03-08 | 2019-05-07 | 长鑫存储技术有限公司 | 电可编程熔丝结构以及半导体器件 |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5212102A (en) | 1990-08-22 | 1993-05-18 | National Semiconductor Corporation | Method of making polysilicon Schottky clamped transistor and vertical fuse devices |
US5244836A (en) | 1991-12-30 | 1993-09-14 | North American Philips Corporation | Method of manufacturing fusible links in semiconductor devices |
US5427979A (en) | 1993-10-18 | 1995-06-27 | Vlsi Technology, Inc. | Method for making multi-level antifuse structure |
US5493146A (en) | 1994-07-14 | 1996-02-20 | Vlsi Technology, Inc. | Anti-fuse structure for reducing contamination of the anti-fuse material |
KR960006068A (ko) | 1994-07-29 | 1996-02-23 | 가네꼬 히사시 | 반도체 장치 및 이의 제조 방법 |
US5472901A (en) | 1994-12-02 | 1995-12-05 | Lsi Logic Corporation | Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps |
US5618750A (en) | 1995-04-13 | 1997-04-08 | Texas Instruments Incorporated | Method of making fuse with non-corrosive termination of corrosive fuse material |
US5538924A (en) | 1995-09-05 | 1996-07-23 | Vanguard International Semiconductor Co. | Method of forming a moisture guard ring for integrated circuit applications |
US5702982A (en) | 1996-03-28 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits |
KR100219507B1 (ko) | 1996-12-17 | 1999-09-01 | 윤종용 | 강유전체 커패시터의 하부전극용 물질층으로 된로컬 인터커넥션을 구비한 반도체장치의 금속배선구조체 및 그 제조방법 |
US5953635A (en) | 1996-12-19 | 1999-09-14 | Intel Corporation | Interlayer dielectric with a composite dielectric stack |
US5976943A (en) | 1996-12-27 | 1999-11-02 | Vlsi Technology, Inc. | Method for bi-layer programmable resistor |
US5970346A (en) | 1997-09-19 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fuse window guard ring structure for nitride capped self aligned contact processes |
US5989784A (en) | 1998-04-06 | 1999-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etch recipe for embedded DRAM passivation with etch stopping layer scheme |
US6027999A (en) | 1998-09-10 | 2000-02-22 | Chartered Semiconductor Manufacturing, Ltd. | Pad definition to achieve highly reflective plate without affecting bondability |
US6162686A (en) | 1998-09-18 | 2000-12-19 | Taiwan Semiconductor Manufacturing Company | Method for forming a fuse in integrated circuit application |
US6277674B1 (en) | 1998-10-02 | 2001-08-21 | Micron Technology, Inc. | Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same |
US6078088A (en) | 1999-01-05 | 2000-06-20 | Advanced Micro Devices, Inc. | Low dielectric semiconductor device with rigid lined interconnection system |
CN1167128C (zh) * | 1999-04-14 | 2004-09-15 | 国际商业机器公司 | 电熔化熔断器及其阵列和排列 |
US6242790B1 (en) | 1999-08-30 | 2001-06-05 | Advanced Micro Devices, Inc. | Using polysilicon fuse for IC programming |
US6497631B1 (en) * | 1999-09-15 | 2002-12-24 | Wilson Sporting Goods Co. | Ball bat |
US6433404B1 (en) | 2000-02-07 | 2002-08-13 | Infineon Technologies Ag | Electrical fuses for semiconductor devices |
US6642601B2 (en) | 2000-12-18 | 2003-11-04 | Texas Instruments Incorporated | Low current substantially silicide fuse for integrated circuits |
US6436738B1 (en) | 2001-08-22 | 2002-08-20 | Taiwan Semiconductor Manufacturing Company | Silicide agglomeration poly fuse device |
US6670824B2 (en) | 2002-03-20 | 2003-12-30 | Agilent Technologies, Inc. | Integrated polysilicon fuse and diode |
US6661330B1 (en) | 2002-07-23 | 2003-12-09 | Texas Instruments Incorporated | Electrical fuse for semiconductor integrated circuits |
CN1720621A (zh) * | 2003-04-11 | 2006-01-11 | 国际商业机器公司 | 可编程半导体器件 |
JP4127678B2 (ja) | 2004-02-27 | 2008-07-30 | 株式会社東芝 | 半導体装置及びそのプログラミング方法 |
US7109564B2 (en) | 2004-03-22 | 2006-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low power fuse structure and method of making the same |
JP4284242B2 (ja) * | 2004-06-29 | 2009-06-24 | パナソニック株式会社 | 半導体装置およびその製造方法 |
US20050285222A1 (en) * | 2004-06-29 | 2005-12-29 | Kong-Beng Thei | New fuse structure |
US7417300B2 (en) * | 2006-03-09 | 2008-08-26 | International Business Machines Corporation | Electrically programmable fuse structures with narrowed width regions configured to enhance current crowding and methods of fabrication thereof |
JP4825559B2 (ja) * | 2006-03-27 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体装置 |
US20070262413A1 (en) | 2006-05-11 | 2007-11-15 | Booth Roger A Jr | E-fuse and method for fabricating e-fuses integrating polysilicon resistor masks |
KR100871697B1 (ko) * | 2007-01-17 | 2008-12-08 | 삼성전자주식회사 | 열발산 구조를 포함하는 전기 퓨즈 |
US7732898B2 (en) | 2007-02-02 | 2010-06-08 | Infineon Technologies Ag | Electrical fuse and associated methods |
US7825490B2 (en) | 2007-07-18 | 2010-11-02 | International Business Machines Corporation | Electrical fuse having a cavity thereupon |
US20090243032A1 (en) | 2008-03-27 | 2009-10-01 | Shi-Bai Chen | Electrical fuse structure |
US7642176B2 (en) | 2008-04-21 | 2010-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method |
US9263384B2 (en) * | 2008-05-13 | 2016-02-16 | Infineon Technologies Ag | Programmable devices and methods of manufacture thereof |
JP5430879B2 (ja) | 2008-06-03 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 |
US9741658B2 (en) | 2009-10-30 | 2017-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
US8686536B2 (en) * | 2009-10-30 | 2014-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
-
2010
- 2010-04-30 US US12/771,768 patent/US8686536B2/en active Active
- 2010-09-13 TW TW099130824A patent/TWI449146B/zh active
- 2010-10-18 CN CN2010105147536A patent/CN102074547A/zh active Pending
- 2010-10-18 CN CN201610395613.9A patent/CN105957857A/zh active Pending
- 2010-10-29 JP JP2010243373A patent/JP5442580B2/ja active Active
-
2014
- 2014-03-31 US US14/231,231 patent/US9865536B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI503959B (zh) * | 2011-09-29 | 2015-10-11 | Broadcom Corp | 用於一次性可編程記憶體的具有電熔絲結構的半導體裝置及製造電熔絲結構的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5442580B2 (ja) | 2014-03-12 |
CN105957857A (zh) | 2016-09-21 |
US20110101493A1 (en) | 2011-05-05 |
US9865536B2 (en) | 2018-01-09 |
US8686536B2 (en) | 2014-04-01 |
TWI449146B (zh) | 2014-08-11 |
US20140203396A1 (en) | 2014-07-24 |
JP2011097061A (ja) | 2011-05-12 |
CN102074547A (zh) | 2011-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201115709A (en) | Fuse structure | |
US7378718B2 (en) | Fuse element with adjustable resistance | |
US6028359A (en) | Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture therefor | |
TWI639218B (zh) | 半導體元件與其製造方法 | |
US20070262413A1 (en) | E-fuse and method for fabricating e-fuses integrating polysilicon resistor masks | |
US11410925B2 (en) | Electrical fuse structure and method of formation | |
US10515894B2 (en) | Enhanced self-alignment of vias for a semiconductor device | |
US20220352012A1 (en) | Via structure and methods for forming the same | |
CN101101890A (zh) | 制造半导体器件的方法及由此制造的半导体器件 | |
US20220069126A1 (en) | Method for fabricating semiconductor device with programmable element | |
TWI528497B (zh) | 製造具有低電阻裝置接觸之積體電路的方法 | |
US20140246666A1 (en) | Semiconductor device and method for manufacturing the same | |
US11309244B2 (en) | Electrical fuse structure and method of formation | |
US10923575B2 (en) | Low resistance contact for transistors | |
US9111756B2 (en) | Integrated circuits with protected resistors and methods for fabricating the same | |
US20220375859A1 (en) | E-Fuse Enhancement By Underlayer Layout Design | |
TW200828453A (en) | Method of manufacturing a semiconductor device | |
CN102856206B (zh) | 一种半导体结构及其制造方法 | |
KR100414229B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
TWI225686B (en) | Method of forming bit line contact | |
TW202405900A (zh) | 半導體製造方法及形成接觸的方法 | |
TW201112382A (en) | Electrical fuse structure and method for fabricating the same | |
TW201025401A (en) | Electrical fuse structure and method for fabricating the same | |
JPH02208930A (ja) | 半導体装置及びその製造方法 |