TW201108245A - Shift register - Google Patents

Description

201108245 六、發明說明： 【發明所屬之技術領域】 本發明係_於-讎辦存器，尤指―種可改善輸出節點之 下拉電壓之移位暫存器。 【先前技術】 液晶顯不器之閘極驅動器利用移位暫存器來產生循序之掃描 訊號。目前移位暫存器可透過非晶石夕(am〇rph〇us silic〇n，a_si)薄膜 電晶體(thin film transistors，TFTs)以及低溫多晶矽(i〇w temperature polycrystallme silicon，LTPS)薄膜電晶體製造於液晶顯示器之玻璃 基板上。移位暫存器通常具有多級的電路，所以某些薄膜電晶體會 導通一段很長的時間。然而，當電壓持續或頻繁的施加至薄膜電晶 體以及低溫多晶矽薄膜電晶體一段很長的時間時，將使得薄膜電晶 體退化而無法適當的運作，降低了移位暫存器的可靠度。 請參考第1圖’第i圖為先前技術之移位暫存器之示意圖。在 第N個移位暫存器應中，第一電晶體Q1用來驅動第二電晶體q2。 第一電晶體Q1之控制端與第一端電性連接於移位暫存器的輸入 端，用以接收來自上一級SR(N—丨)之輸出訊號。第一電晶體之 第二端電性連接於第二電晶體q2之控制端。第二電晶體之第一 201108245 峨 GK1，^㈣ Q2 =子:的輸出端0UT，以根據驅動節點G之電壓將第一訊號㈤ 傳，至輸_町。移位暫存_包含—第—下拉模組ιι〇以及 第-下拉模組丨20 1三電晶體Q3以及第九電晶體Q9電性連接 = :UT ’用來在輸出伽輸出高準位電壓後將輸出端 UT之電餘至鮮位電壓卿。第六電晶體⑼以及第十電晶體 10電，連接於驅動節點G，用來在輸出端〇υτ輸出高準位電壓後 將驅動節點G之縣拉至鮮位賴vss則_第二電晶 第一下拉模組ucm及第二下拉触12_據第—職㈤以及第 -訊號CK2分職行下拉任務約·的咖。在第—下拉模組⑽ 中’第九電晶體Q9與第十電晶體Q1〇之控制端電性連接於節·， 節點K之電壓由第十二電晶體⑽與第十三電晶體叫所決定。 在第二下拉模財’第三電晶體Q3與第六電晶體Q6之控制端電性 連，於郎點P’節點P之電壓由第四電晶體Q4與第五電晶體以所 決定。第十-電晶體QU用來將節點〖之電壓拉至低準位電壓 VSS。第七電晶體Q7用來在輸出端〇υτ輸出高準位電壓時，將節 點Ρ之電齡至鮮位賴vss。另外，第八電晶體Q8電性連接 於節點P，用來在輸出端OUT輸出高準位電屋時，將節點p之電壓 拉至低準位電壓VSS。 0第二訊號㈤與第一訊號㈤為互補訊號。因此，當第一訊 號CK1為冋準位電壓，第二訊號(：幻為之低準位電壓V%時，節 點P之電㈣低準位電壓vss，節點κ之電壓為高準位賴，除了 201108245 在輸出端OUT為高準位電壓時，節點電壓將被第十—電晶體 QU拉至低準位電壓vss。同樣地，當第_訊號㈤為低準位電壓 vss，第二訊號CK2為之高準位電壓時，節點κ之電壓為低準位電 昼VSS ’節點p之電壓為高準位電壓，除了在輸出端〇υτ為高準 位電壓時，節點Ρ之電壓將被第七電晶體Q7以及第八電晶體⑶ 拉至低準位電壓VSS。 節點Κ及節點Ρ之電壓分別約5〇%的時間在高準位電壓以及 約50%的_在鮮位頓vss。在辭位電鱗，電·導通， 此時電晶體之臨界值漂移增加，而在低準位電壓時，電晶體之臨界 值，移減少。當高準位電壓與低準位電壓為反相時，臨界值漂移增 加量等於臨界值漂移減少f，臨界值漂移之淨值大體上為零移^ 暫存器之運作便視為穩定的。然而，目前的高準位電壓約等於 着，而低準位電壓VSS約等於_6V。因此，由節點κ以及節點p 所控制之第二電晶體Q3、第六電晶體Q6、第九電晶體⑼以及第 代晶體Φ0之臨界值漂細而增加，使得移位暫存器 定0 【發明内容】 因此本發明之一目的在於提供一種移位暫存器。 本發明係提供-種移位暫存^，包含減個電性連接之移位單 201108245 元，其中每一個移位單元包含一 拉驅動電路以及m 提升驅動電路、一下 -魏— 拉電路。該提升電路用來根據-第-信號以及 點之賴輸出該第—信號至—輪出節點。該提升驅動電路 今㈣.㈣料電路，用來根據上—個移位單元之輸ώ電壓驅動 ^哲電路。該Τ拉驅動電路電性連接_提升驅動電路，用來根 信號似—第二信錄出—低準位賴至娜動節點以及 δ玄輸出節點。釘拉魏電性連接_提升電軌及該提升驅動電 路:用來根據簡㈣點之賴重置該提升驅動電路，並根據一第 L號以及帛四仏號輸出該低準位電壓至該驅動節點以及該輸出 節點。 【實施方式】 %參考第2圖’第2圖為本發明之移位暫存II之第—實施例之 示意圖。移位暫存器包含複數個電性連接之移位單元2〇〇，每一個 移位單元200包含一提升電路21〇、一提升驅動電路22〇、一下拉驅 動電路230以及一下拉電路240。提升電路21〇包含一第一電晶體 Ml以及一第十三電晶體Μ13。提升驅動電路22〇包含一第二電晶 體M2。下拉驅動電路230包含一第三電晶體m3、一第四電晶體 Μ4、一第五電晶體Μ5、一第六電晶體Μό以及一第七電晶體Μ7。 下拉電路240包含一第八電晶體Μ8、一第9電晶體Μ9、一第十電 晶體Μ10、一第十一電晶體Mil以及一第十四電晶體Μ14。提升 電路210來根據第一信號CK1以及驅動節點Q之電壓輸出第一信 201108245 號ck至輸出節點ουτ(η)。提升驅動電路22〇根據上一個移位單元 之輸出電壓驅動S升電路210。下拉驅動電路24〇根據第一信號CK1 以及第二信號CK2輸出低準位電壓vss至驅動節點q以及輸出節 點OUT。下拉電路230根據輸出節點Q之電壓重置提升驅動電路 220，並根據第三信號㈤以及第四信號c〖4輸出低準位電壓vSS 至驅動節點Q以及輸出節點OUT(n)。 第一電晶體]VII之第一端用來接收第一訊號cK1，第一電晶體 Ml之第一端電性連接於輸出節點〇υτ⑻。第二電晶體M2之第一 端電性連接於上一個移位單元之輸出節點〇υτ(叫，第二電晶體 M2之控制端電性連接於其第一端，第二電晶體之第二端電性連 接於驅動$點(^。第二電晶體⑽之第—端絲接收第—訊號⑶， 第三電晶HM3之控制端電性連接於其第一端，第三電晶體⑽之 第二端電性連接於節點Ρ。第四電晶體Μ4之第一端電性連接於節 』ρ第四電曰曰體Μ4之控制端電性連接於輸出節，點〇υτ(η)，第四 電晶體Μ4之第二端用來接收低準位電壓vss。第五電晶體奶之 第一端電性連接於輸出節點〇υτ⑹，第五電晶體M5之控制端電性 連接於節點P，第五電晶體M5之第二端用來接收低準位電壓vss。 第六電晶體M6之第-端電性連接於驅動節點Q，第六電晶體⑽ 之控制端用來接收第—訊號㈤，第六電晶體⑽之第二端電性連 接於輸出節點OUT⑻。第七電晶體M7之第一端電性連接於輸出節 、' T⑻帛七電晶體M7之控制端用來接收第二訊號CK2，第七 電晶體M7之第二端用來接收低準位電壓vss。第八電晶體_之 201108245 第-端電性連接於輸出節點〇υτ⑻’ L日體m8之控制端用來 接收第三訊號CK3 H晶體M8之第二端用來接收低準位電壓 vss。第九電晶體M9之第一端電性連接驅動節點q，第九電晶體 M9之控制端用來接收第王訊號㈤，第九電晶體Mg之第二端用 來，收低準位電壓Vss。第十電晶體Miq之第—端電性連接於第一 電曰曰體Ml之第-端，第十電晶體刪之控制端電性連接於輸出節 UT(n)帛十電晶體職之第二端用來接收低準位電壓卿。 第十一電晶體Mil之第一端電性連接於輸出節點⑻第十一 電晶體則之控制端用來接收第四訊號CK4,第十-電晶體M11 之第二端用來接收低準位電壓娜。第十三電晶體M13之第一端用 來接收第成號CK1’第十三電晶體M13之控制端電性連接於驅動 節點Q，第十三電晶體M13之第二端電性連接於傳輸節點ST⑻。 第十四電晶體M14之第-端電性連接於傳輸節點訂⑻，第十四電 晶體Ml4之控制端用來接收第四訊號CK4 ’第十四電晶體M14之 第二端用來接收低準位賴VSS。在本發明實施财，傳輸節點 st⑻之電壓與輸出節點ουτ⑻相同，但利用傳輸節點灯⑻可增加 對下一級的驅動能力。 請參考第3目，第3圖為第2圖之移位暫存器之訊號之波形圖。 第-信號CK1至第四信號CK4為循序之脈衝信號。在時序t〇時， 第(η-l)個移位單元之傳輸節點ST(lM)為高準位電壓，所以第 -電晶體M2導通將高準位電麗vdd冑送至驅動節點Q。驅動節點 Q之高準位電壓VDD將第一電晶體M1導通，在時序u時，第一 201108245 訊號CK1為高準位電壓VDD，因為第一電晶體M1之第一端以及 控制端之間的電容耦合，所以驅動節點Q之電壓會被提升至第二高 準位電壓VD2，使得第一電晶體Ml之導通電阻更低，可以更快地 將高準位電壓VDD傳送至輸出節點〇υτ(η)。在本發明中，利用輸 出節點out⑻之電壓自我重置’當輸出節點ουτ⑻為高準位電壓 VDD時，第十電晶體Μ10導通，所以第二電晶體Μ2之控制端接

收低準位電壓vss而關閉。當第一訊號CK1為高準位電壓VDD 寺第一電曰曰體M3以及第六電晶體M6導通，所以第一訊號CK1 之高準位電壓VDD將透過第三電晶體M3傳送至節點p。另一方 面’驅動節點Q之第二高準位電壓VD2將透過第六電晶體M6傳送 至第四電阳體M4之控制端，使得第四電晶體導通，所以低電 壓準位vss將透過第四電晶體M4傳送至節點p。在時序t2時，第 二訊號CK2為高準位電壓VDD，第七電晶體M7導通將低準位電 壓VSS傳送至第四電晶體M4之控制端以及輸出節點〇UT(n)，此 時第-訊號cki為低準位電壓vss，但驅動節點Q為高準位電壓 VDD使得第-電晶體⑷導通，所以低準位輕卿也透過第一 電f體M1傳送至輸出節點OUT⑻。在時序t3時，第三訊號CK3 為兩準位電M VDD，第八電晶體M8以及第九電晶體奶導通，將 低準位電齡職送玲㈣點〇υτ⑻以及购祕卩。在時序料 夺第號CfC4為向準位電塵VDD，第十一電晶體則以及第 十電b曰體MU導通，將低準位電磨分別傳送至輸出節點⑽ 以及傳輸節點ST〇i)。 201108245 請參考第4圖以及第5圖，第4圖為本發明之移位暫存器之第 ’二實施例之示意圖’第5圖為第4圖之移位暫存器之訊號之波形圖。 如第4圖所示’在本發明第二實施例中，位暫存器之移位單元通 另包含-第十二電晶體M12，第十二電日日日體Ml2之第—端電性連接 於輸出節點OUT⑻，第十二電晶體M12之控制端用來接收第五訊 號CK5 ’第十二電晶體M12之第二端用來接收低準位電壓娜。° 第十二電晶體M12由第第五訊號CK5所控制，可加強將輸出節點 籲〇υτ(η)拉至低準位電壓vss之能力。如第5圖所示，第一信號㈤ 至第五信號CK5為循序之脈衝信號。在第二實施例中，移位暫存器 在時序ω〜t4與第一實施例相同。在時序t5時，第五訊號CK4為高 準位電壓VDD，第十二電晶體M12導通，將低準位賴v : 至輸出節點OUT⑻。 、 綜上所述，本發明之移位暫存器利用四組以上之訊號 CK1〜CK4來魅制’可加強將輸出節點〇υτ⑻減低準位電壓 VSS之能力。移位暫存器之電晶體由訊號CK1〜⑽所控制， 少訊號料正麵電_合而影響電路操作。由於訊號CK1〜⑽ =操作頻率較低’可以降低移位暫存器之消耗功率。另外，移

存器之移位單元_輸„點ουτ⑻之賴自赫置，因此在不I 要額外的罐祕紐連接上-級之移位單元，可降低電路的^ 面積。 ^ 圍 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 201108245 所做之均等變化與修飾 皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為先前技術之移位暫存器之示意圖。 第2圖為本㈣之移鱗钟之第-實施狀示意圖。 第3圖為第2圖之移位暫存器之訊號之波形圖。 第4圖為本發明之移位暫存器之第二實施例之示意圖。 第5圖為第4圖之移位暫存器之訊號之波形圖。 【主要元件符號說明】 100、200、300 移位單元 110 120 第二下拉模址 200 210 提升電路 220 230 下拉驅動電路 240 Q1 〜Q13 電晶體 Ml 〜M14 G、Q 驅動節點 OUT ST 傳輸節點 P CK1 第一訊號 CK2 CK3 第三訊號 CK4 VDD 高準位電壓 VSS VD2 第二高準位電歷 第一下拉模組 移位單元

k升驅動電路 下袓電路 電晶體 輪出節點 節點 第二訊號 第四訊號 低準位電麗 12

Claims (1)

1. 201108245 七、申請專利範圍： 種移位暫存器，包含複數個電性連接之移位單元，其中每一個 移位單元包含： 日升電路’用來根據—第―信號以及-驅動節點之電壓輸出該 第一信號至一輸出節點； '。驅動電路’電性連接於該提升電路’用來根據上一個移位 • 單71：之輪出電壓驅動該提升電路； 下^驅動電路，電性連接於該提升驅動電路，用來根據該第一 ，遗以及-第二信號輸出一低準位電壓至該驅動節點以及 έ亥輸出節點；以及 下拉電路，電性連接於該提升電路以及該提升驅動電路，用來 根據該輸出節點之電壓重置該提升驅動電路，並根據一第三 仏遗以及-第四信號輸出該低準位電壓至該驅動節點以及 _ 該輸出節點。 2·如請求们所述之移位暫存器，其中該提升電路包含： 一2晶體，具有-第—端用來接收該第—信號，—控制端電 ^連接於該驅動節點，以及一第二端電性連接於該輸出節 3·如請求項2所述之移位暫存器，其中該提升驅動 一第二電晶體，具有一第 電路包含： •端電性連接於上一個移位單 元之輸出 13 201108245 、端電性連 節點’-控制端電性連接於該第—端，以及一第 接於該驅動節點。 4.如料項3所述之移㈣存ϋ，其愤τ拉㈣電路包含： -第二電晶體’具有一第一端用來接收該第一 性連接於該第-端，以及一第二端電性連接於電 —第四電晶體，具有一第一端電性連接於該第-節點，-;^端 =性連接於該輸峠點來接收該低準位電 —第=:;=:τ輸咖，，端電 壓； 即點以-苐二端用來接收該低準位電 以及 第—㈣性連接於該輪出節點； —第=::=:=_輸_，-_ 壓。 〜 第一端用來接收該低準位電 如請求項4所述之移位暫存器 -第八電晶體，具有—第—端電性拉電路包含： 故該低準位電 用來接收該第三信號，以及節點’一控制端 厭. 罘一鳊用來接啪 5. 201108245 一第九電晶體，具有一第 山、 用來接收該第三錢，連接於該驅動節點，—控制端 壓； '及第一端用來接收該低準位電 -第十電晶體，具有—第— 端，-控制端連接於娜^接於該第二=體之第-收該低準位電壓；以及 _即點’以及一第二端用來接 一第十一電晶體，具有一第—山 端用來接收該第四信號，^電性連接於該輸出節點，一控制 壓。 一第二端用來接收該低準位電 6.如明求項5輯之移位暫翻， 該第三信號《及該第四信號為德序^；:該第二信號、 端用來接啦：笛 端電錢接於雜綠點，-控制 =來歧—細m㈣_低準位= 8.如睛求項7所述之移位暫存器，其中該第— 該第三信號、該第 。〜δ亥第二信號、 第吼如及該第五錢⑽序之脈衝信號。 A 之雜输，㈣提她 日日―’具有一第-端用來接收該第一信號，一控制端電 15 201108245 性連接於該驅動節點， 以及 以及一第二端電性連接於該輸出節 10‘ ^膏求 =所述之移位暫存器，其中該提升驅動電路包含： ;晶體，具有一第一端電性連接於上一個 ::該：：電性連接於該第-端，以及-第二端電性連 一第二:所::移位暫存器，其中該下拉驅動電路包含: 第:Γ來接收該第一信號，一控制端1 一第四電晶體，具有一笛一…連接於第—節點 電‘_於該輪㈣點，：一連第接：來：：她 壓； 第一知用來接收該低準位I 一第五電晶體，具有一 性連接於該第一〜、’：連接該輸出節點’-控制判 壓； p‘” ’以及一第二端用來接收該低準位電 一第六電晶體’財端電 來接收該第H、 ㈣轉即點，-控制端用 以及 〜以及一第二端電性連接於該輸出節點； 201108245 第七電晶體，具有—第—端電性連接於該輪出節點，一 :來接收該第二信號’錢—第二_來接㈣低準位 控制端 電 12.如請求項η所述之移位暫存器，其中該下拉電路包含： 一第八電晶體，具有-第—端電性連接於該輸出節點，一控制端 用來接收該第三信號，以及_第_ 弟一知用來接收該低準位電

   一第九電晶體，具有一第一 用來接收該第三信號， 壓； 端電性連接於該驅動節點，—控制端 以及第二端用來接收該低準位電 端：具有一第—端電性連接於該第二電晶體之第- 接於該輸出節點，以及-第—

   端用該第性:接於該輸_，-控制 壓；以及 死从—第二端用來接收該低準位電 ‘第十四電晶體，具有—筮 端用來接蝴接r該觸點，一控制 壓。 第一知用來接收該低準位電 13·如請求項12所述之移位 該第三信號，四信物二::號、該第二信號 17 201108245 14.赠求項12所述之移位伽，其中該下拉電路另包含: 壓 15.如请求項丨4所述之移位暫存g，其巾該第-信 該第三信號、該第四信號以及該第五信號為循序之。脈翁ΐ Μ·-:所= 暫存器'其中該下_電路包含： 來接二：/_端電性連_動節點，-控制端用 2 及-第二端電性連接於該輸出節點； -第:電:體，具有-第一端電性連接於該輸出節點 :來接收該第二信號’以及-第二端用來接收該低： Π.如請求項1所述之移轉存器，射該下拉電路包含. -第九電晶體，具有-第—端電性連接於該驅動節點， 該第三信號，以及一第二端用來接收該低準:： -第十電晶體，具有-第—端電性連接於該第 端，一控制娜偷⑽m第：端用第來一接 201108245 收該低準位電壓。 八、圖式：