TW201101396A - Thin film transistor and manufacturing method thereof - Google Patents

Thin film transistor and manufacturing method thereof Download PDF

Info

Publication number
TW201101396A
TW201101396A TW99106353A TW99106353A TW201101396A TW 201101396 A TW201101396 A TW 201101396A TW 99106353 A TW99106353 A TW 99106353A TW 99106353 A TW99106353 A TW 99106353A TW 201101396 A TW201101396 A TW 201101396A
Authority
TW
Taiwan
Prior art keywords
layer
thin film
film transistor
semiconductor layer
gate insulating
Prior art date
Application number
TW99106353A
Other languages
English (en)
Other versions
TWI525706B (zh
Inventor
Hidekazu Miyairi
Erika Kato
Kunihiko Suzuki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201101396A publication Critical patent/TW201101396A/zh
Application granted granted Critical
Publication of TWI525706B publication Critical patent/TWI525706B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Description

201101396 六、發明說明： * 【發明所屬之技術領域】 •本發明的實施例係關於薄膜電晶體及薄膜電晶體的製 造方法。進一步關於顯示裝置及電子設備。 【先前技術】 近年來，由具有絕緣表面的基板（例如，玻璃基板） 〇 上的半導體薄膜（厚度是幾nm至幾百nm左右）構成的薄 膜電晶體（TFT ; Thin Film Transistor。下面稱爲 TFT ) 受到注目。TFT已被廣泛地應用於如1C (積體電路； Integrated Circuit)及電光裝置那樣的電子設備。尤其， - 目前正在加快開發作爲以液晶顯示裝置等爲代表的影像顯 . 示裝置的切換元件的TFT。在液晶顯示裝置等影像顯示裝 置中，作爲切換元件，主要使用利用非晶半導體膜或多晶 半導體膜的TFT。 Ο 使用非晶半導體膜的TFT的遷移率低。即，其電流驅 動能力低。因此，當以使用非晶半導體膜的TFT設置保護 電路時，爲了充分防止靜電破壞，需要設置尺寸大的TFT ，存在阻礙窄邊框化的問題。此外，還有如下問題：由於 . 設置尺寸大的TFT，電連接到閘極電極的掃描線和電連接 到源極電極或汲極電極的信號線之間的寄生電容增大，而 導致耗電量的增大。 另一方面，與使用非晶半導體膜的TFT相比，使用多 晶半導體膜的TFT的遷移率高兩位數以上，可以在同一基 201101396 板上設置液晶顯示裝置的像素部和其周邊的驅動電路。然 而，與使用非晶半導體膜的T F T相比，使用多晶半導體膜 的TFT由於半導體膜的晶化及雜質元素的引入（摻雜）等 而製造處理變得複雜。因此，存在良率低且成本高的問題 。作爲多晶半導體膜的形成方法，例如已知藉由使用光學 系統將脈衝振盪受激準分子雷射光束加工爲線形並藉由使 用線形雷射光束對非晶半導體膜進行掃描及照射以實現晶 化的技術。 另外，作爲影像顯示裝置的切換元件，除了使用非晶 半導體膜的TFT或使用多晶半導體膜的TFT之外，還已知 使用微晶半導體膜的TFT (參照專利文獻1 )。 專利文獻1 :日本專利申請特開第2009-044 1 34號公報 【發明內容】 本發明的一個方式的目的在於提供抑制在工作初期發 生的退化的TFT。 本發明的一個方式的目的在於提供藉由簡單的處理製 造抑制在工作初期發生的退化的TFT的方法。 本發明的一個方式是一種在氮化矽層上形成半導體層 的T F T的製造方法，包括如下步驟：形成氮化砂層；在氮 化矽層上形成半導體層之前’將氮化砂層暴露於大氣氣圍 :最好在氮化矽層上形成半導體層之前’將氮化砂層暴露 於h2氣體電獎或Ar氣體電漿；在該氮化形7層上使用結晶半 導體形成半導體層。注意’在此^表示氣’在下面的本說 -6- 201101396 明書中也同樣。 本發明的一個方式是—種TFT，包括：至少最外表面 •爲氮化砍層的閘極絕緣層；設置在該閘極絕緣層上的半導 體層；以及在該半導體層上的緩衝層，其中該半導體層中 的半導體層與閘極絕緣層介面附近的氮濃度低於緩衝層及 半導體層的其他部分的氮濃度。注意，在此作爲濃度採用 藉由二次離子質譜分析法（下面稱爲SIMS法）決定的値 〇 ’在下面的本說明書中也同樣。 注意’在本說明書中’膜是指形成在被形成面的整個 面上的。層是指藉由構圖（patterning)等將膜加工爲所 希望的形狀的。但是’層和膜並不需要嚴格的區別，尤其 - 有時在層疊有多個膜的層疊膜中不區別層和膜。 可以獲得抑制在工作初期發生的退化的TFT。 【實施方式】 〇 以下’參照附圖對本發明的實施例進行詳細說明。但 是’本發明不侷限於以下的說明，本技術領域的普通技術 人員很容易理解：本發明的方式和細節可以在不脫離本發 明的宗旨及其範圍的條件下作各種各樣的變換。因此，本 發明不應該被解釋爲僅限於以下所示的實施例的記載內容 。此外，當藉助附圖說明本發明的結構時，在不同附圖之 間共同使用相同的附圖標記來表示相同的部分。另外，也 有如下情況：當表示相同的部分時使用相同的陰影線，而 不特別附加附圖標記。另外，爲了方便起見，有時將絕緣 201101396 層不表示在俯視圖中。 實施例1 在本實施例中說明本發明的一個方式的TFT及該TFT 的製造方法。 注意，本發明的一個方式的TFT具有結晶半導體。具 有結晶半導體的η型TFT的載子遷移率高於具有結晶半導 體的p型TFT的載子遷移率。再者，在將形成在同一基板 上的T F T都統一爲相同極性的情況下，可以抑制製造處理 數目。因此’在此說明η型TFT的製造方法。但是不侷限 於此。 首先，在基板1〇〇上形成閘極電極層102 (參照圖1A )。基板100可以使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃 或鋁矽酸鹽玻璃等藉由熔化法或浮法製造的無鹼玻璃基板 、陶瓷基板’還可以使用具有本製造處理的處理溫度以上 的耐熱性的塑膠基板等。或者，也可以使用在不鏽鋼合金 等金屬基板表面上設置絕緣層的基板。換言之，作爲基板 100’使用具有絕緣表面的基板。在基板100是玻璃母板的 情況下，採用第一代（例如，32〇mmx40〇mm )至第十代 (例如，2 9 5 0 m m X 3 4 0 0 m m )等的基板即可。 閘極電極層1 0 2使用導電材料形成即可。作爲導電材 料’可以使用如 Mo、Ti、Cr、Ta、W、Al、Cu、Nd 或 Sc 等金屬材料或以這些爲主要成分的合金材料形成。或者， 也可以使用添加有賦予一種導電型的雜質元素的結晶矽。 -8- 201101396 注意，閘極電極層102可以由單層形成或者層疊多個層來 _ 形成。例如最好採用在A1層或Cu層上層疊有Ti層或Mo層 •的兩層層疊結構，或者由Ti層或Mo層夾有A1層或Cu層的 三層層疊結構。或者，可以使用氮化Ti層而代替Ti層。 注意，在此Mo表示鉬，Ti表示鈦，Cr表示鉻，Ta表 示鉬，W表示鶴，A1表示銘，Cu表示銅，Nd表示銳，Sc表 示銃，下面在本說明書中也同樣。 0 閘極電極層102可以藉由濺射法或真空蒸鍍法在基板 1〇〇上使用導電材料形成導電層，藉由光刻法或噴墨法等 形成抗蝕劑掩模，並使用該抗蝕劑掩模蝕刻導電層來形成 。或者，也可以藉由噴墨法將Ag、Au或Cu等的導電性奈 - 米膏吐出在基板100上，進行焙燒來形成。另外，作爲提 < 高閘極電極層1 〇2和基板1 00的密接性並防止構成閘極電極 層1〇2的材料擴散到基底的阻擋金屬，可以將上述金屬材 料的氮化物層設置在基板1 00和閘極電極層1 02之間。 〇 注意，閘極電極層1 02最好採用錐形狀。這是爲了便 於在後面的處理中，在閘極電極層102上形成半導體層及 源極電極佈線（信號線）。注意，在該處理中，可以同時 形成閘極佈線（掃描線）。注意，掃描線是指選擇像素的 . 佈線。 接著，覆蓋閘極電極層1 0 2地形成閘極絕緣層1 0 4 (參 照圖1B )。閘極絕緣層1〇4可以藉由利用CVD法或濺射法 等由氮化矽形成。或者，可以由氮氧化矽、氧氮化矽或氧 化矽形成閛極絕緣層1 04，但至少閘極絕緣層1 04的表面由 201101396 氮化矽形成。將閘極絕緣層ι〇4形成爲其厚度50nm以上’ 最好爲50nm或以上且400nm或以下’更最好爲150nm或以 上且300nm或以下。但是，不侷限於此。注意，在使用頻 率高（例如1 G Η z以上）的電漿C V D設備形成閘極絕緣層 1 04的情況下，作爲閘極絕緣層1 〇4可以形成緻密的氮化矽 層，這是最好的。 注意，”氮氧化矽"是指在其組成中氮含量多於氧含量 的，最好當使用盧瑟福背散射光譜學法（RBS :
Rutherford Backscattering Spectrometry)以及氫前方散射 法（HFS: Hydrogen Forward Scattering)測量時，作爲 組成範圍包含：5原子％至30原子％的氧；20原子％至55原 子％的氮；2 5原子％至3 5原子％的矽；以及1 0原子％至3 0原 子％的氫。 另一方面，"氧氮化矽"是指在其組成中氧含量多於氮 含量的，最好當使用RBS及HFS測量時，作爲組成範圍包 含：5 0原子％至7 0原子％的氧；〇 · 5原子％至1 5原子％的氮 ;2 5原子％至3 5原子％的矽；以及〇 . 1原子％至1 0原子％的 氫。 注意，在將構成氧氮化矽或氮氧化矽的原子的總計設 定爲100原子％時，氮、氧、矽及氫的含量比率包括在上 述範圍內。 接著，在閘極絕緣層1〇4上形成第一半導體膜106A。 注意，將閘極絕緣層104和第一半導體膜106 A暴露於大氣 氣圍，最好對它們進行電漿處理，而不在同一處理室內連 -10 - 201101396 續形成。藉由將閘極絕緣層104的表面暴露於大氣氣圍並 ' 進行電漿處理，可以高效地減少閘極絕緣層104的表面的 * 氮濃度。在此，將閘極絕緣層1 0 4暴露於大氣氣圍的時間 大約爲2秒或以上且10分鐘或以下，最好爲1分鐘或以上且 5分鐘或以下，並且電漿處理可以使用Ar氣體或H2氣體。 注意，最好在同一處理室內連續形成第一半導體膜106A 、第二半導體膜10 SA及雜質半導體膜11 〇A。這是因爲如 〇 下緣故：在形成第一半導體膜106A之後且形成雜質半導 體膜11 0A之前，將第一半導體膜1〇6 A或第二半導體膜 108A的表面暴露於大氣氣圍，而第一半導體膜10 6A或第 二半導體膜108A被氧化或氮化，在第一半導體膜106 A和 - 第二半導體膜108A之間的介面，或在第二半導體膜108A _ 和雜質半導體膜110A之間的介面形成氧化矽層或氮化矽 層，這成爲導致導通電流下降的一個原因。 使用多室方式的電漿CVD設備，即可如上所述地將閘 〇 極絕緣層104暴露於大氣氣圍，之後進行電漿處理。圖18 示出多室方式的電漿CVD設備的結構的示意圖的一例。在 圖18的多室方式的電漿CVD設備中，公共室190聯結有裝 載/卸載室191、第一處理室192、第二處理室193及第三處 . 理室194。注意，公共室190、裝載/卸載室191、第一處理 室192、第二處理室193及第三處理室194被排氣，保持爲 真空狀態（最好爲高真空）。 首先，將基板搬入裝載/卸載室191，對裝載/卸載室 191進行排氣。然後，將基板搬入公共室190，然後從公共 -11 - 201101396 室190搬入第一處理室192。 在第一處理室192中形成閘極絕緣層1〇4。 將形成有閘極絕緣層1 0 4的基板搬入公共室1 9 0，然後 搬入第二處理室193。第二處理室193是用來將閘極絕緣層 104暴露於大氣氣圍的處理室。搬入了基板的第二處理室 193暴露於大氣中。在第二處理室193中將閘極絕緣層1〇4 暴露於大氣中之後，第二處理室193再被排氣。 將閘極絕緣層1〇4暴露於大氣氣圍的基板搬入公共室 190，然後搬入第三處理室194。第三處理室194是用來對 閘極絕緣層104進行電漿處理的處理室。在第三處理室中 閘極絕緣層104進行了電漿處理的基板被搬出到公共室190
D 注意，多室方式的電漿CVD設備不偈限於上述結構。 例如，也可以裝載/卸載室1 9 1兼作第二處理室1 9 3。或者 ，也可以第一處理室192兼作第三處理室194。就是說，對 閘極絕緣層104進行的電漿處理也可以藉由電漿CVD設備 進行。 在本實施例中，半導體層具有在第一半導體膜106 A 上設置有第二半導體膜108A的層疊結構，與第二半導體 膜108 A相比，第一半導體膜106A最好由遷移率更高的半 導體層設置。注意，由第一半導體膜106A形成的第一半 導體層106用作通道形成區，由第二半導體膜108A形成的 第二半導體層108B用作緩衝層。在第一半導體膜106 A中 ，由結晶半導體構成的晶粒分散地存在於包含非晶結構的 -12- 201101396 半導體層中（參照圖4)。 * 第一半導體膜106 A具有第一區域131和第二區域132 ·(參照圖4 )。第一區域1 3 1包含非晶結構，並且具有微小 晶粒134。第二區域132具有分散地存在的多個晶粒133、 微小晶粒1 3 4 '塡充多個晶粒1 3 3和微小晶粒1 3 4之間的非 晶結構。第一區域1 3 1接觸於閘極絕緣層1 04上，其是距與 閘極絕緣層104的介面厚度爲tl的區域。第二區域132接觸 0 於第一區域131上，其是距與第一區域131的介面厚度爲t2 的區域。就是說，晶粒133的核生成位置（起點）被調整 爲在第一半導體膜106 A的厚度方向上距與閛極絕緣層104 的介面tl的位置。晶粒1 33的核生成位置根據抑制第一半 - 導體膜A所包含的晶核的生成的雜質元素的濃度來決 , 定。作爲抑制晶核生成的雜質元素，可以舉出如氮。在此 ，閘極絕緣層1 04供給該氮。 晶粒1 3 3的形狀是倒錐形。在此，倒錐形是由（i )由 Ο 多個平面構成的面（ii)連接所述面的外周和存在於所述 面外部的頂點而成的線的集合構成的立體形狀，並且該頂 點位於基板100—側。換言之，"倒錐形"是晶粒133從離閘 極絕緣層1〇4和第一半導體膜106 A的介面有距離的位置向 - 第一半導體膜1〇6A沉積的方向（最好在不到達源極區及 汲極區的區域中）以大致放射狀生長的形狀。分散形成的 各晶核隨著第一半導體膜106 A的形成沿晶體方位生長， 而晶粒1 3 3以晶核爲起點在與晶體的生長方向垂直的面的 面內方向上擴展並生長。若具有這樣的晶粒，則可以比非 -13- 201101396 晶半導體進一步提高導通電流。注意，晶粒1 3 3中包含單 晶或雙晶。 如上所說明，晶粒是分散而存在的。爲了使晶粒分散 而存在，調整晶體的核生成密度即可。 注意，如上那樣，若抑制晶核生成的雜質元素以高濃 度（藉由SIMS法測得的濃度大致爲lxl02(Vcm3 )存在，則 晶體生長也被抑制。 注意，在此說明的第一半導體膜1 06 A的方式是一例 ，不侷限於此。 第一半導體膜106A的第一區域131包含非晶結構及微 小晶粒1 3 4。另外，與現有的非晶半導體相比，第一區域 1 3 1 以 CPM ( Cοnstant Photocurrent Method。下面稱爲 CPM )或光致發光譜測量測量得到的Urbach端的能級小， 並且缺陷吸收光譜少。由此，與現有的非晶半導體相比， 第一半導體膜1 06A是缺陷少且在價帶端中的能級的尾（ tail )的傾斜率陡峭的秩序性高的半導體膜。注意，藉由 低溫光致發光譜的第一半導體膜1〇6A的第一區域131的光 譜的峰値區域爲1.3 lev或以上且1.39eV或以下。注意，藉 ή低溫光致發光譜的微晶半導體（如微晶矽）的光譜的峰 値區域爲0.98 eV或以上且1.02 eV或以下。 在此’第二半導體膜1〇8Α用作高電阻區域，因此減 少TFT的截止電流而提高開關特性。當將開關特性高的 TFT用於例如液晶顯示裝置的切換元件時，可以提高液晶 顯示裝置的對比度。注意，第二半導體膜108A最好包含 -14- 201101396 NH基或NH2基。藉由使第二半導體膜108A包含NH基，可 ' 以交聯懸空鍵，或者藉由使第二半導體膜108A包含NH2基 ’，可以飽和懸空鍵，因此可以抑制截止電流且提高導通電 流。注意，爲了使第二半導體膜108A包含NH基或NH2基 ，在用於形成的氣體中包含NH3 (氨）氣體即可。 第二半導體膜1 08 A最好包含非晶結構及微小晶粒。 就是說，可以說是與第一半導體膜106 A具有的第一區域 〇 131同質。與現有的非晶半導體相比，第二半導體膜ι〇8Α 以CPM或光致發光譜測量測量得到的Urbach端的能級小， 並且缺陷吸收光譜少。就是說，與現有的非晶半導體相比 ’第二半導體膜108 A是缺陷少且在價帶端（遷移率端） - 中的能級的尾（tail )的傾斜率陡峭的秩序性高的半導體 、 膜。這種半導體膜可以藉由採用與結晶半導體膜的形成同 樣的條件，並且使原料氣體包含氮來形成。 但是，第二半導體膜1〇8八不侷限於上述說明，也可 〇 以由非晶半導體形成。就是說，第二半導體膜108A由其 載子遷移率低於第一半導體膜106A的半導體材料設置即 可。或者，在由非晶半導體形成第二半導體膜1〇8Α的情 況下’也可以使第二半導體膜108A包含NH基或NH2基。 - 也可以對用作TFT的通道形成區的第一半導體膜106八 、在其形成的同時或形成之後添加賦予p型的雜質元素而調 整臨界値電壓Vth。作爲賦予p型的雜質元素，可以舉出如 硼’並且可以藉由以lppm至lOOOppm、最好爲lppm至 lOOppm的比例將包含B2h6、BF3等雜質元素的氣體含於氫 -15- 201101396 化矽來形成。再者，將第一半導體膜106A中的硼的濃度 設定爲如 1 xl 014/cm3 至 6x1 〇16/cm3，即可。 注意，第一半導體膜106A以2nm或以上且60nm或以下 ，最好的是以1 Onm或以上且3 Onm或以下的厚度形成。藉 由將第一半導體膜106A的厚度設定爲2nm至6 0nm的範圍內 ，可以使TFT作爲完全耗盡型進行工作。注意，第二半導 體膜108A最好以l〇nm或以上且500nm或以下的厚度形成。 這些厚度可以根據SiH4 (矽烷）的流量和形成時間進行調 整。 注意，第二半導體膜108 A最好不包含賦予一種導電 型的雜質元素如磷、硼等。或者，在第二半導體膜108 A 中包含磷、硼等的情況下，最好進行調整以使磷、硼等的 濃度爲SIMS法中的檢測下限以下。例如，在第一半導體 膜106A包含硼且第二半導體膜108A包含磷的情況下，在 第一半導體膜106A和第二半導體膜108A之間形成PN結。 或者，在第二半導體膜108A包含硼且雜質半導體膜11 OA 包含磷的情況下，在第二半導體膜108A和雜質半導體膜 1 10A之間形成PN結。或者，在硼和磷都含於第二半導體 膜108A中時，發生複合中心，而成爲發生漏電流的原因 。因此，藉由在雜質半導體膜11 0A和第一半導體膜l〇6A 之間具有不包含硼或磷等雜質元素的第二半導體膜1〇8Α ，可以防止雜質元素侵入到成爲通道形成區的第一半導體 膜106A ° 由雜質半導體膜110A形成的源極區及汲極區110用來 -16- 201101396 使第二半導體層108和源極電極層及汲極電極層11 2實現歐 姆接觸而設置。這種雜質半導體膜U0A可以藉由使原料 •氣體包含賦予一種導電型的雜質元素來形成。在形成導電 型爲η型的TFT的情況下，例如作爲雜質元素添加磷即可 ’並且對氫化矽添加PH3等包含賦予n型導電型的雜質元素 的氣體來形成。在形成導電型爲ρ型的TFT的情況下，例 如作爲雜質元素添加硼即可，並且對氫化矽添加B2H6等包 Ο 含賦予ρ型導電型的雜質元素的氣體來形成。注意，成爲 源極區及汲極區1 1 0的雜質半導體膜1 1 〇 A的晶性沒有特別 的限定’既可以爲結晶半導體，又可以爲非晶半導體，但 最好由結晶半導體形成。這是因爲藉由由結晶半導體形成 • 源極區及汲極區110可使導通電流增高的緣故。因此，在 . 與第一半導體膜106 A相同的條件下形成雜質半導體膜 110A。注意，雜質半導體膜110A最好以2nm或以上且 60nm或以下的厚度形成。 ❹ 在此，參照用於形成的電漿CVD設備的槪略圖（參照 圖5 )和時序圖說明從第一半導體膜1 〇6A到成爲源極區及 汲極區110的雜質半導體膜11 0A的形成。 圖5所示的電漿CVD設備161連接於氣體供應單元150 . 及排氣單元151，並且具備處理室141、載物台142、氣體 供應部143、簇射極板（shower plate) 144、排氣口 145、 上部電極146、下部電極147、交流電源148、以及溫度控 制部149。 處理室1 4 1由具有剛性的原材料形成，並以可以對其 -17- 201101396 內部進行真空排氣的方式構成。在處理室141中具備有上 部電極146和下部電極147。另外，雖然在圖5示出電容耦 合型（平行平板型）的結構，但是只要是藉由施加兩種以 上的不同的高頻功率可以在處理室141內部產生電漿的結 構，就可以應用電感耦合型等的其他結構。 在使用圖5所示的電漿CVD設備進行處理時，從氣體 供應部1 43將預定的氣體引入。引入的氣體經過簇射極板 144引入到處理室141中。藉由連接到上部電極146和下部 電極147的交流電源14 8供給高頻電力，處理室141內的氣 體被激發，而產生電漿。注意，利用連接到真空泵的排氣 口 1 45對處理室1 4 1內的氣體進行排氣，並且利用溫度控制 部149，可以加熱被處理物並進行電漿處理。 氣體供應單元150由塡充反應氣體的汽缸152、壓力調 節閥153、停止閥154、以及質量流量控制器155等構成。 在處理室141內，在上部電極146和基板100之間具有簇射 極板。該簇射極板加工成板狀並設置有多個細孔。從氣體 供應部143引入的反應氣體經過上部電極146內部的中空結 構，從簇射極板的細孔引入到處理室1 4 1內。 連接到處理室141的排氣單元151具有進行真空排氣的 功能和在引入反應氣體時控制處理室141內保持預定壓力 的功能。排氣單元151包括蝶閥156、導氣閥（ conductance valve) 157、渦輪分子栗 158、乾燥泵 159 等 。在並聯配置蝶閥1 56和導氣閥1 57的情況下，藉由關閉蝶 閥1 5 6並使導氣閥1 5 7工作，可以控制反應氣體的排氣速度 -18- 201101396 而將處理室1 4 1的壓力保持在預定範圍內。此外，藉由打 ’ 開傳導性高的蝶閥156，可以提高處理室141內的排氣速度 • 〇 另外，在對處理室141進行超高真空排氣直到其壓力 成爲低於10_5Pa的壓力的情況下，最好一起使用低溫泵 1 60。此外，在進行排氣到超高真空的程度的情況下，也 可以對處理室141的內壁進行鏡面加工，並且設置焙燒用 〇 加熱器以減少源於內壁的氣體釋放。 另外，藉由如圖5所示那樣以覆蓋處理室141的內壁整 體地形成（沉積）膜的方式進行預塗處理，可以防止附著 在處理室141內壁的雜質元素或構成處理室141內壁的雜質 - 元素侵入到元件中。 注意，在此產生的電漿可以使用如RF( 13.56MHz、 27MHz )電漿、VHF 電漿（3 0MHz 至 3 00MHz )、微波（ 2.45 GHz )電漿。另外，當生成電漿時最好將放電設定爲 〇 脈衝放電。 此外，電漿CVD設備也可以連接有準備室。藉由在形 成膜之前在準備室中加熱基板，可以縮短在各處理室中的 直到形成膜的加熱時間，而可以提高處理量。 - 注意，作爲電漿CVD設備使用多室電漿CVD設備的情 況下，可以在各處理室中形成一種膜或其組成類似的多種 膜。因此，可以在介面不被已形成的膜的殘留物及漂浮在 大氣中的雜質元素污染的狀態下形成層疊膜。 注意，利用氟基對電漿CVD設備的處理室141內部進 •19- 201101396 行清洗。注意，在形成膜之前在處理室1 4 1內最好形成保 護膜。在上述說明的處理中藉由形成成爲閘極絕緣層1 04 的膜，可以在處理室內壁形成保護膜（氮化矽膜）。 接著，參照圖6所示的時序圖對從形成閘極絕緣層1 04 的膜到雜質半導體膜的處理進行說明。 首先，將設置有閘極電極層102的基板100在電漿CVD 設備的處理室141內加熱，並且將用來形成氮化矽膜的材 料氣體引入處理室141內（圖6的預處理170 )。在此，作 爲一例，引入將SiH4氣體的流量設定爲4〇SCcm、H2氣體的 流量設定爲50〇SCcm、N2氣體的流量設定爲55〇SCCm、NH3 氣體的流量設定爲14〇SCCm的材料氣體並使它穩定，並且 在處理室141內的壓力爲lOOPa、基板溫度爲280°C的條件 下，以RF電源頻率爲13·56ΜΗζ、功率爲370W進行電漿放 電，來形成大約3〇〇nm的氮化矽膜。然後，只停止SiH4氣 體的引入，並且在幾秒後（在此5秒後）停止電漿放電（ 圖ό的氮化矽膜的形成1Ή)。注意，使用n2氣體及NH3氣 體中的任一方即可，在混合它們使用時適當地調整流量即 可。另外，在不需要時未必引入H2氣體。然後，將基板從 處理室141搬出’並且將氮化矽膜的表面暴露於大氣氣圍 (圖6的大氣暴露172)。在暴露於大氣氣圍之後，將基板 再搬入處理室141內。 接著’將用來形成氮化矽膜的材料氣體從處理室141 排氣’並且將用於電漿處理的材料氣體引入處理室1 4 1內 (圖6的氣體置換173)。然後’對氮化矽膜的表面進行電 -20- 201101396 漿處理（圖6的電漿處理174)。在此，作爲電漿處理的— ' 例，引入將Ar氣體的流量設定爲150〇SCcm、H2氣體的流量 •設定爲1 500sccm的氣體並使它穩定，並且在處理室141內 的壓力爲280Pa、基板溫度爲280 °C的條件下’以RF電源 頻率爲13.56MHz、功率爲3 70W進行電漿放電。 在此，雖然在將氮化矽膜的表面暴露於大氣氣圍之後 進行處理室1 4 1的氣體置換，但是不侷限於此。在將氮化 〇 矽膜的表面暴露於大氣氣圍之後進行電漿處理時，可以如 在進行處理室141內的氣體置換之後從處理室141搬出基板 〇 接著’對用於電漿處理的氣體進行排氣，將用來形成 - 半導體膜的材料氣體引入處理室141內（圖6的氣體置換 175)。 接著’在本實施例中，在氮化矽膜的整個面上形成矽 膜。首先’將用來形成矽膜的材料氣體引入處理室141內 Ο 。在此’作爲一例，引入將SiH4氣體的流量設定爲10sccm 、Hz氣體的流量設定爲i5〇〇sccni、Ar氣體的流量設定爲 150〇SCCm的材料氣體並使它穩定，並且在處理室ι41內的 壓力爲280Pa、基板溫度爲280。(：的條件下，以rf電源頻 - 率爲13·56ΜΗΖ、功率爲50W進行電漿放電，來形成矽膜作 爲第一半導體膜106Α。然後，與上述氮化矽膜等的形成 同樣’只停止S i Η 4氣體的引入’並且在幾秒後（在此5秒 後）停止電漿放電（圖6的矽膜的形成〗76 )。然後，排氣 追些氣體’引入用來形成第二半導體膜1〇8八的氣體（圖6 -21 - 201101396 的氣體置換1 7 7 )。注意’不侷限於此’在不需要時不必 進行氣體置換。 在上述例子中’在用來形成矽膜的材料氣體中，將對 於SiH4氣體的流量的I氣體的流量設定爲15〇倍，因此逐 漸地沉積矽。在本實施例的閘極絕緣層1 〇 4中，至少接觸 於半導體層的最上層具有氮化矽，因此在閘極絕緣層104 的表面存在有大量氮。如上所述’氮抑制矽的晶核生成。 因此，在形成膜的初期步驟不容易生成矽的晶核。在形成 矽膜的初期步驟所形成的該層成爲圖4所示的第一區域1 3 1 。由於成爲第一半導體膜106 A的半導體膜是在一定條件 下形成的，因此在相同成膜條件下形成第一區域1 3 1和第 二區域132。在形成第一半導體膜106A的同時減少氮濃度 ’並且在氮濃度成爲一定値以下時生成晶核。然後，該晶 核生長’而形成晶粒1 3 3。 接著’在第一半導體膜106 A的整個面上形成第二半 導體膜108A。第二半導體膜l〇8A是在後面的處理中加工 成第二半導體層1〇8的。首先，將用來形成第二半導體膜 108A的材料氣體引入處理室141內。在此，作爲—例，引 入將Sil氣體的流量設定爲2〇sccm、h2氣體的流量設定爲 1 475sccm、使用H2氣體稀釋到l〇〇〇ppm的NH3氣體的流量 設定爲25Sccm的材料氣體並使它穩定，並且在處理室ι41 內的壓力爲280Pa '基板溫度爲2 8 0 °C的條件下，以RF電 源頻率爲13·56ΜΗΖ、功率爲50w進行電漿放電，來由矽形 成第二半導體膜108A。然後，與上述氮化矽膜等的形成 -22- 201101396 同樣，只停止SiH4氣體的引入，並且在幾秒後（在此5秒 後）停止電漿放電（圖6的緩衝膜的形成178)。藉由將 • NH3氣體引入處理室141內，可以抑制晶核的生成，並且 可以形成包含結晶的比率小的緩衝膜，因此可以減少截止 電流。然後，排氣這些氣體，引入用來形成包含成爲施體 的雜質元素的雜質半導體膜11 OA的氣體（圖6的氣體置換 179)。 〇 接著，在第二半導體膜10SA的整個面上形成包含成 爲施體的雜質元素的雜質半導體膜11 0A。包含成爲施體 的雜質元素的雜質半導體膜110A是在後面的處理中加工 成源極區及汲極區110的。首先，將用來形成包含成爲施 - 體的雜質元素的雜質半導體膜11 0A的材料氣體引入處理 室Ml內。在此，作爲一例，引入將SiH4氣體的流量設定 爲lOOsccm、使用H2氣體將其流量稀釋到0.5vol%的PH3 ( 磷化氫）氣體的混合氣體流量設定爲l7〇sccm的材料氣體 〇 並使它穩定，並且在處理室141內的壓力爲170Pa、基板溫 度爲280 °C的條件下，以RF電源頻率爲13·56ΜΗζ、功率爲 60W進行電漿放電，來形成包含成爲施體的雜質元素的雜 質半導體膜11 〇A。然後，與上述氮化矽膜等的形成同樣 • ，只停止Sih氣體的引入，並且在幾秒後（在此5秒後） 停止電漿放電（圖6的雜質半導體膜的形成180)。然後排 氣這些氣體（圖6的排氣181)。注意在此，在將用來形成 包含成爲施體的雜質元素的雜質半導體膜的SiH4氣體和! h2 氣體的流量比設定爲與第一半導體膜106A相同程度的情 -23- 201101396 況下，可以形成包含成爲施體的雜質元素的結晶半導體膜 ，這是最好的。 如此，可以形成從閘極絕緣層1 04直到雜質半導體膜 1 10A (參照圖1C )。 在此，說明對以上述條件形成的第一半導體膜1 06A 使用SIMS法進行測量的結果。 圖7中的實線表示對一種樣品藉由SIMS法進行分析而 求得的氮濃度，在該樣品中在如上所述那樣（即，進行大 氣暴露及電漿處理兩者）形成的氮化矽膜上形成第一半導 體膜106A。 圖7中的虛線表示使用一種樣品藉由S IM S法進行分析 而求得的氮濃度，該樣品是藉由不進行氮化矽膜的"大氣 氣圍中的暴露’’及"電漿處理"的任一方或雙方的處理來製 造的。 根據圖7可知如下：藉由如上所述那樣形成從氮化矽 膜直到第一半導體膜106A (即，對氮化矽膜進行大氣暴 露及（最好爲）電漿處理兩者），可以將在氮化矽膜和第 一半導體膜106 A的介面附近的第一半導體膜106A中的氮 濃度抑制得低。該介面附近的區域存在於離介面3nm或以 上且100nm或以下的區域即可，最好存在於5nm或以上且 50nm或以下的區域，更最好存在於5nm或以上且30nm或以 下的區域。注意，在該區域中的氮濃度越低越好，最好低 於 lxl019/cm3，更最好低於 lxl018/cm3。 接著，在雜質半導體膜1 10A上形成抗蝕劑掩模120 ( -24- 201101396 參照圖2A )。抗蝕劑掩模1 20可以藉由光刻法形成。另外 ' ，也可以藉由噴墨法等來形成。
-接著，使用抗蝕劑掩模12〇藉由蝕刻加工第一半導體 膜106A、第二半導體膜108A及雜質半導體膜110A。藉由 該處理，對第一半導體膜106A、第二半導體膜ι〇8Α及雜 質半導體膜110A的每個元件進行分離，來形成具有第— 半導體層106、第二半導體層108B及的雜質半導體層η 〇B 〇 的層疊體122 (參照圖2B )。然後，去除抗蝕劑掩模120。 注意，在該蝕刻處理中最好以具有第一半導體層1 06 、第二半導體層108B及雜質半導體層110B的層疊體122成 爲錐形狀的方式進行蝕刻。將錐形角設定爲30°或以上且 - 90或°以下、最好爲40°或以上且80°或以下。藉由使側面具 . 有錐形狀，還可以提高在後面的處理中形成在這些上的層 (例如，佈線層）的覆蓋率。從而，可以防止在具有水準 差的部分發生的佈線斷開等。 Ο 接著，在雜質半導體層1 10B及閘極絕緣層104上形成 導電膜1 12A (參照圖2C )。導電膜1 12A是在後面加工成 源極電極層及汲極電極層112的，並且它只要是導電材料 ’就沒有特別的限定。作爲導電材料，可以使用如Mo、 - Ti、Cr、Ta、W、Al、Cu、Nd或Sc等金屬材料或以這些爲 主要成分的合金材料。或者，也可以使用添加有賦予一種 導電型的雜質元素的結晶矽。另外可以由單層或層疊形成 。例如最好採用在A1層或Cu層上層疊有Ti層或Mo層的兩 層層疊結構，或者由Ti層或Mo層夾有A1層或Cu層的三層 -25- 201101396 層疊結構。或者，可以使用氮化Ti層而代替Ti層。 導電膜112A藉由濺射法或真空蒸鍍法等形成。或者 ，導電膜1 1 2 A也可以藉由利用絲網印刷法或噴墨法等吐 出Ag、Au或Cu等的導電性奈米膏，進行焙燒來形成。 接著，在導電膜1 1 2A上形成抗蝕劑掩模1 24 (參照圖 2C)。抗蝕劑掩模124與抗蝕劑掩模120同樣地藉由光刻法 或噴墨法形成。 接著，藉由使用抗蝕劑掩模124對導電膜1 12A進行蝕 刻而加工，來形成源極電極層及汲極電極層1 1 2 (參照圖 3 A )。當進行蝕刻時，最好利用濕蝕刻。藉由濕蝕刻， 從抗蝕劑掩模1 24露出的部分的導電膜1 1 2A (即，不重疊 於抗蝕劑掩模1 24的導電膜1 1 2A )被各向同性地蝕刻。除 了 TFT的源極電極及汲極電極之外，該源極電極層及汲極 電極層1 1 2還構成信號線。 接著，在具有抗蝕劑掩模1 24的狀態下，對雜質半導 體層1 10 B及第二半導體層108 B進行蝕刻來形成源極區及 汲極區1 1 0和背通道部（參照圖3 A )。以殘留其一部分的 方式蝕刻第二半導體層108 B，並且形成具有背通道部的第 二半導體層108。 在此，最好蝕刻採用使用包含氧的氣體的乾蝕刻。藉 由使用包含氧的氣體，可以一邊使抗蝕劑掩模縮小一邊蝕 刻雜質半導體層1 1 0 B和第二半導體層1 〇 8 B，而可以將源 極區及汲極區1 1 〇的側面和第二半導體層1 0 8的側面形成爲 具有錐形的形狀。作爲蝕刻氣體’最好使用例如〇？4氣體 -26- 201101396 中包含〇2氣體的蝕刻氣體或氯氣體中包含〇2氣體的蝕刻氣 '體。將源極區及汲極區1 10的側面和第二半導體層108的側 •面形成爲錐形形狀來防止電場集中，而可以減少截止電流 。作爲一例，在將C F4氣體和02氣體的流量比設定爲4 5 = 55 ( seem )、處理室內的壓力設定爲2.5Pa、處理室側壁 的溫度設定爲70 °C、使用線圈型電極且RF電源頻率爲 13.56MHz、功率爲500W的條件下進行電漿放電。此時， 〇 可以對基板一側施加RF電源頻率爲13.56MHz、200W的功 率，實際上施加負偏壓，產生自偏壓，來進行蝕刻。 第二半導體層1 08藉由蝕刻設有凹部（背通道部）， 但是最好具有重疊於凹部的第二半導體層108的至少一部 分殘留的厚度。即，在背通道部中，最好第一半導體層 _ 106不被露出。重疊於源極區及汲極區110的部分的第二半 導體層108的厚度大約爲80nm或以上且500nm或以下，最 好爲150nm或以上且400nm或以下，更最好爲200nm或以上 〇 且300nm或以下。如上所述，藉由使第二半導體層108充 分厚，可以防止雜質元素混入第一半導體層106等。如此 ，第二半導體層108也用作第一半導體層106的保護層。 接著，去除抗蝕劑掩模124 (參照圖3A)。 . 注意，如下成爲截止電流增高的一個原因，即：在源 極區和汲極區之間的第二半導體層108上（即，背通道部 )附著或者沉積在蝕刻處理中產生的副生成物、抗蝕劑掩 模的渣滓及會成爲用於去除抗蝕劑掩模的裝置內的污染源 的物質、剝離液的成分物質等。因此，以去除這些爲目的 -27- 201101396 ，可以進行低損傷條件，最好爲無偏壓的乾触刻。或者， 也可以對背通道部進行電漿處理，也可以進行清洗。另外 ，也可以組合這些處理。 藉由上述處理可以製造TFT。 在將如上所述那樣製造的TFT的汲電壓設定爲一定的 情況下，使閘電壓變爲-20V至+20V並測量汲電流的變化 10次。圖8A和8 B示出該結果。 注意，在此汲電壓是指以源極電極的電位爲基準時的 汲電位和源電位之間的電位差。 圖8 A示出一種TFT的對於閘電壓的汲電流的測量結果 ，該TFT是藉由如下步驟製造的：將閘極絕緣層104的表 面不暴露於大氣氣圍且不對閘極絕緣層104的表面進行電 漿處理，並且將第一半導體膜106A形成爲20nm，重疊於 第二半導體膜108A的源極區及汲極區110的部分形成爲 80ηπι，雜質半導體膜110A形成爲50nrn的厚度，然後進行 加工。 圖8B示出一種TFT的對於閘電壓的汲電流的測量結果 ，該TFT是藉由如下步驟製造的：將閘極絕緣層104的表 面暴露於大氣氣圍且對閘極絕緣層104的表面進行電漿處 理，然後將第一半導體膜1 06A (微晶半導體膜）形成爲 5nm，第二半導體膜1〇8Α形成爲155nm ’雜質半導體膜 110A形成爲50nm的厚度，然後進行加工。 當對圖8 A和圖8 B進行比較時，在圖8 A中從第一次測 量到第十次測量電壓向正極一側偏移1 ·4 1 V ’與此相對， -28- 201101396 在圖8B中電壓偏移0.40V。因此，在圖8B中，可知電壓偏 . 移小，並且抑制TFT的工作初期的退化（當施加負極的閘 •電壓時發生Vth的向正極一側偏移）。 在此，對獲得了圖8A的結果的TFT中的工作初期發生 退化的原因進行考察。在此，將獲得了圖8A的結果的TFT 設定爲電晶體A，將獲得了圖8B的結果的TFT設定爲電晶 體B。 〇 電晶體A和電晶體B的主要區別在於：在形成閘極絕 緣層1〇4之後且在形成成爲第一半導體層106的第一半導體 膜106A之前，將閘極絕緣層104暴露於大氣氣圍，並且進 行電漿處理。這可以認爲因爲如下緣故，即：藉由暴露於 大氣氣圍且進行電漿處理，存在於閘極絕緣層104的表面 . 的氮減少，並且含於第一半導體層106中的氮濃度減少。 注意，在此最好進行電漿處理，但是未必進行電漿處理。 電晶體A有當施加負極的閘電壓時，臨界値電壓偏移 〇得特別大的趨勢。當施加負極的閘電壓時，在閘極絕緣層 附近的第一半導體層中感應電洞。 在此，針對在閘極絕緣層104和第一半導體層106的介 面附近存在有NH基的情況下Η原子怎樣遷移反應，以圖9 - 所示的下面四個反應的模型進行計算。圖9Α示出從Si原子 ， 脫離的Η原子離開得無限遠的反應模型，圖9B示出脫離的 Η原子和別的Η原子接合倂成爲氫分子（Η2 )脫離的反應 模型，圖9C示出脫離的Η原子和Si原子接合倂插入在Si之 間的接合的反應模型，圖9D示出脫離的Η原子和N原子接 29 201101396 合倂形成Ν Η2基的反應模型。下面表〗表示計算結果。 表1
(Α) (B ) (c ) (〇 ) 沒有載子 3.7 1 eV 3.50eV 2.44eV 1 ,88eV 有電洞 3 .1 OeV 2 . 1OeV 0.65eV -0.09eV 有電子 1 .66eV 0.67eV 0.61eV 0.5 1 eV 在圖9Α至9C中示出模型的反應是ν原子不關於Η原子 的脫離的反應（能夠不考慮Ν原子），並且在圖9D中示出 模型的反應是Ν原子關於Η原子的脫離的反應。因此，在 矽層中不存在ΝΗ基時，會起圖9Α至9C中的任一種反應。 在矽層中存在ΝΗ基時，會起圖9D的反應。 根據圖9D，當存在電洞時，圖9D所示的反應是發熱 反應，可以說容易起反應。因此，存在Ν原子時更容易引 起Η原子的脫離，所以容易產生懸空鍵，藉由施加負極的 閘電壓來感應電洞，產生電子的陷阱，因該陷阱而使臨界 値電壓偏移到正極一側。因此，存在Ν原子時臨界値電壓 容易偏移到正極一側，在工作初期發生的退化認爲起因於 Ν原子的存在。 注意，在此閘電壓是指以源極電極的電位爲基準的與 閘極電極的電位的電位差。 如上所述，藉由將氮化矽膜暴露於大氣氣圍且對該氮 化矽膜進行電漿處理，可以減少與閘極絕緣層的介面附近 的半導體層中的氮濃度，並且減少臨界値電壓的偏移，而 -30 - 201101396 可以防止工作初期發生的退化。 '注意，可以將上述說明的TFT應用於顯示裝置的像素 • TFT (像素電晶體）。下面說明後面的處理。 首先，覆蓋如上述所製造的TFT地形成絕緣層114 ( 參照圖3B )。絕緣層1 14可以與閘極絕緣層104同樣地形成 ，但是特別最好使用氮化矽形成。特別地，爲了防止懸浮 在大氣中的有機物、金屬、水蒸汽等有可能成爲污染源的 〇 雜質侵入到TFT中，最好採用緻密的氮化矽層。藉由以高 頻率（具體的是13.56MHz或以上）的電漿CVD法形成氮化 矽膜，並且形成開口部1 1 6，可以形成緻密的氮化矽層。 注意，絕緣層1 1 4具有到達源極電極層及汲極電極層 • 112的開口部116，源極電極層及汲極電極層112的一方藉 由設置在絕緣層114中的開口部116連接到像素電極層118 (參照圖3 C )。 像素電極層118可以使用包含具有透光性的導電高分 〇 子（也稱爲導電聚合物）的導電組成物形成。使用導電組 成物而形成的像素電極層118最好薄層電阻爲10000 Ω/□或 以下，且波長爲5 5 0nm時的透射率爲70%或以上。注意， 包含在導電組成物中的導電高分子的電阻率最好爲0.1Ω. - cm或以下。 _ 注意，作爲導電高分子，可以使用所謂的7Γ電子共軛 導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯 或其衍生物、聚噻吩或其衍生物或者上述兩種以上的共聚 物等。 -31 - 201101396 可以例如使用如下材料形成像素電極層1 1 8 :包含氧 化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦 · 的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物（以 下記載爲ITO )、銦鋅氧化物或添加有氧化矽的銦錫氧化 物等。 像素電極層118與源極電極層及汲極電極層112等同樣 ，在整個表面上形成膜之後，使用抗蝕掩模等進行蝕刻來 進行加工即可。 I" | 注意，雖然未圖示，但是也可以在絕緣層1 1 4和像素 電極層118之間具有藉由旋塗法等由有機樹脂形成的絕緣 層。 注意，雖然在上述說明中，表示了以同一處理形成閘 _ 極電極和掃描線，並且以同一處理形成源極電極及汲極電 極和信號線的情況，但是本發明不侷限於此。也可以以不 同處理分別形成電極、連接到該電極的佈線。 如上所述，可以製造本發明的一個方式的顯示裝置的 〇 陣列基板。 注意，在本實施例中，說明底閘型TFT，但是不侷限 於此。在藉由將成爲閘極絕緣層和半導體層的介面的部分 暴露於大氣氣圍來製造TFT的情況下，TFT的形態不侷限 . 於此，例如可以是隔著絕緣層將半導體層以閘極電極夾住 的雙閘型TFT，也可以爲頂閘型TFT。 實施例2 -32- 201101396 在本實施例中，說明本發明的一個方式的TFT的製造 方法且與實施例1不同的方法。明確而言，藉由使用具有 •厚度不同的區域的抗蝕劑掩模，使用更少數目的光掩模來 製造TFT。 首先，與實施例1同樣，藉由覆蓋設置在基板200上的 閘極電極層202形成閘極絕緣層204，在閘極絕緣層204上 形成第一半導體膜206A、第二半導體膜208A及雜質半導 0 體膜210A。 再者，在雜質半導體膜210A上形成導電膜212A。 接著，在導電膜212A上形成抗蝕劑掩模（參照圖10A )。本實施例中的抗蝕劑掩模220可以說是由厚度不同的 . 多個區域（在此爲兩個區域）構成的抗蝕劑掩模。在抗蝕 劑掩模220中，將厚的區域稱爲抗蝕劑掩模220的凸部，而 將薄的區域稱爲抗蝕劑掩模220的凹部。 在抗蝕劑掩模220中，在形成源極電極層及汲極電極 〇 層212的區域中形成凸部，並且在第二半導體層208露出的 區域中形成凹部。 可以使用多色調掩模形成抗鈾劑掩模220。以下，參 照圖1 2，就多色調掩模進行說明。 - 多色調掩模是指能夠以多步驟的光量進行曝光的掩模 ，例如有以曝光區域、半曝光區域及未曝光區域的三個步 驟的光量進行曝光的掩模。藉由使用多色調掩模，可以以 一次曝光及顯影步驟形成具有多種（例如兩種）厚度的抗 蝕劑掩模。因此，藉由使用多色調掩模，可以縮減所使用 -33- 201101396 的光掩模的數目。 圖12A-1及圖12B-1是典型多色調掩模的截面圖。圖 12A-1示出灰色調掩模240，並且圖12B-1示出半色調掩模 245 ° 圖12A-1所示的灰色調掩模240由在具有透光性的基板 241上使用遮光材料設置的遮光部242及繞射光柵部243構 成。 繞射光柵部243藉由以用於曝光的光的解析度極限以 下的間隔設置的狹縫、點或網眼等來調整光透過量。注意 ，設置在繞射光柵部243的狹縫、點或網眼可以是週期性 的或非週期性的。 作爲具有透光性的基板24 1，可以使用石英等。作爲 構成遮光部242及繞射光柵部243的遮光材料可以舉出金屬 材料，最好使用Cr或氧化Cr等。 在對灰色調掩模240照射用於曝光的光的情況下，如 圖12A-1及12A-2所示，重疊於遮光部242的區域中的透射 率爲0%，而不設置有遮光部242及繞射光柵部243的區域 中的透射率爲1 00%。此外，繞射光柵部243中的透射率大 致爲10 %至70 %的範圍，並且根據繞射光柵的狹縫、點或 網眼的間隔等可以調整該透射率。 圖12B-1所示的半色調掩模245由使用半透光材料形成 在具有透光性的基板246上的半透光部247以及使用遮光材 料形成的遮光部248構成。 半透光部247可以使用MoSiN、MoSi、MoSiO、 -34- 201101396
MoSiON、CrSi等形成。遮光部248使用與灰色調掩模的遮 光部242同樣的金屬材料形成即可，最好使用Cr或氧化Cr .等。 在對半色調掩模245照射用於曝光的光的情況下，如 圖12B-1及12B-2所示’重疊於遮光部248的區域中的透射 率爲0%，而不設置有遮光部248及半透光部2U的區域中 的透射率爲1〇〇%。此外，半透光部247中的透射率大致爲 〇 10 %至7〇 %的範圍，並且根據所使用的材料種類或膜厚度 等可以調整該透射率。 藉由使用多色調掩模進行曝光和顯影，可以形成具有 厚度不同的區域的抗蝕劑掩模2 2 0。但是，不侷限於此， • 還可以不使用多色調掩模地形成抗蝕劑掩模220。作爲不 . 使用多色調掩模地形成抗蝕劑掩模2 2 0的方法，可以舉出 如對凹部照射雷射光束的方法。 接著，藉由使用抗蝕劑掩模220進行構圖，形成第一 〇 半導體層2 06、第二半導體層208、雜質半導體層210B及導 電層212B (參照圖10B )。 接著，使抗蝕劑掩模220縮小，形成抗鈾劑掩模224。 然後，使用抗蝕劑掩模224進行蝕刻（參照圖1 0B )。爲了 ' 使抗蝕劑掩模220縮小，進行利用02電漿的灰化等即可。 - 蝕刻條件等與實施例1相同。 接著，藉由使用抗蝕劑掩模224對導電層2HB進行飩 刻’來形成源極電極層及汲極電極層212(參照圖10C)。 然後，藉由對雜質半導體層210B及第二半導體層208B的 -35- 201101396 一部分進行蝕刻’形成源極區及汲極區210及具有背通道 部的第二半導體層208 (參照圖U A )。然後去除抗蝕劑 掩模2 2 4 (參照圖1 1 B )。 如本實施例所說明，藉由利用多色調掩模’可以製造 T F T。藉由利用多色調掩模，可以進一步減少所利用的光 掩模數目。 注意，也可以與實施例1同樣覆蓋如上述所製造的 TFT地形成絕緣層，並且形成連接到源極電極層及汲極電 極層212的像素電極層。 注意，雖然在本實施例中說明底閘型TFT，但是不侷 限於此，例如也可以是隔著絕緣層將半導體層以閘極電極 夾住的雙閘型TFT，也可以爲頂閘型TFT。 實施例3 在本實施例中，參照附圖對顯示面板或發光面板的一 個方式進行說明。 在本實施例的顯示裝置或發光裝置中，連接到像素部 的信號線驅動電路及掃描線驅動電路既可以設置在不同的 基板（例如，半導體基板或者SOI基板等）上且連接，又 可以在與像素電路同一基板上形成。 另外，對於另行形成的情況下的連接方法沒有特別的 限制’可以使用已知的COG法、引線接合法或TAB法等。 此外’只要可以實現電連接，就對於連接位置沒有特別的 限制。另外，也可以另行形成控制器' CPU及記憶體等並 -36- 201101396 將其連接到像素電路。 圖13示出顯示裝置的方塊圖。圖13所示的顯示裝置包 ’括：具有多個具備顯示元件的像素的像素部300、選擇各 像素的掃描線驅動電路3 02、控制對被選擇的像素的視頻 信號的輸入的信號線驅動電路3 0 3。 注意’顯示裝置不侷限於圖1 3所示的方式。換言之， 信號線驅動電路不侷限於只具有移位暫存器和模擬開關的 〇 方式。除了移位暫存器和模擬開關以外，還可以具有緩衝 器、位準轉移器、源極電極跟隨器等其他電路。注意，不 需要必須設置移位暫存器及模擬開關，例如既可以具有如 解碼電路那樣的能夠選擇信號線的其他電路而代替移位暫 • 存器’又可以具有鎖存器等而代替模擬開關。 圖1 3所示的信號線驅動電路3 0 3包括移位暫存器3 04和 模擬開關3 05。對移位暫存器3〇4輸入時鐘信號（CLK)和 起始脈衝信號（SP)。當輸入時鐘信號（CLK)和起始脈 〇 衝信號（SP )時，在移位暫存器3 04中產生時序信號，而 其輸入到模擬開關3 05。 Ιέΐί旲擬開關305提供視頻信號（video signal)。模擬 開關3 05根據被輸入的時序信號對視頻信號進行取樣，然 - 後提供給後級的信號線。 圖1 3所示的掃描線驅動電路3 0 2包括移位暫存器3 0 6以 及緩衝器307。此外，也可以包括位準轉移器。在掃描線 驅動電路3 02中，在對移位暫存器306輸入時鐘信號（CLK )及起始脈衝信號（SP)時，產生選擇信號。產生了的選 -37- 201101396 擇信號在緩衝器3 07中被緩衝放大，並被提供給對應的掃 描線。在一線中的所有像素TFT的閘極均連接到一個掃描 線。並且，由於當工作時需要使一線的像素TFT同時導通 ，因此緩衝器3 0 7採用能夠使大電流流過的結構。 當在全彩色的顯示裝置中，對對應於R (紅）、G( 綠）、B (藍）的視頻信號按順序進行取樣而提供給對應 的信號線時，用來連接移位暫存器304和模擬開關305的端 子數相當於用來連接模擬開關3 05和像素部300的信號線的 端子數的1/3左右。因此，藉由將模擬開關305設置在與像 素部300同一基板上，與將模擬開關3 05設置在與像素部 3 00不同的基板上的情況相比，可以抑制用來連接另行形 成的基板的端子數，從而可以抑制連接缺陷的產生幾率， 以提筒良率。 此外，雖然圖1 3的掃描線驅動電路3 0 2包括移位暫存 器3 06和緩衝器307，但是不侷限於此。也可以只利用移位 暫存器306構成掃描線驅動電路3 02，而不設置緩衝器307 〇 另外，圖1 3所示的結構只表示顯示裝置的一個方式， 而信號線驅動電路和掃描線驅動電路的結構不侷限於此。 接著，參照圖14和圖15說明相當於顯示裝置的一個方 式的液晶顯示面板及發光面板的俯視圖和截面圖。圖1 4示 出如下面板的俯視圖：利用密封材料315將設置在第一基 板3 1 1上的具有結晶半導體層的TFT320及液晶元件323密 封在第一基板3 1 1和第二基板3 1 6之間。圖1 4B相當於沿著 -38 - 201101396 圖14A的線Κ-L的截面圖。圖15示出發光裝置的情況。注 意’在圖15中，只對與圖14不同的部分附上附圖標記。 _ 圍繞設置在第一基板311上的像素部312和掃描線驅動 電路314地設置有密封材料315。在像素部312及掃描線驅 動電路314上設置有第二基板316。使用第一基板311、密 封材料3 1 5以及第二基板3 1 6與液晶層3 1 8或塡充材料3 3 1 — 起密封像素部3 1 2及掃描線驅動電路3 1 4。在第一基板3 1 1 Ο 上的由密封材料315圍繞的區域的外側區域中安裝有信號 線驅動電路3 1 3。此外，利用具有結晶半導體的TFT在另 行準備的基板上設置信號線驅動電路313。另外，雖然在 本實施例中說明將使用具有結晶半導體的TFT而形成的信 • 號線驅動電路3 1 3貼合到第一基板3 1 1的情況，但是最好採 . 用使用單晶半導體構成的TFT形成信號線驅動電路，並且 將其貼合。圖I4例示包括在信號線驅動電路313中的由結 晶半導體形成的TFT3 1 9。 〇 設置在第一基板31 1上的像素部312包括多個TFT，並 且圖14B例示包括在像素部3 1 2中的TFT320。此外，掃描 線驅動電路313也包括多個TFT，並且圖14B例示包括在掃 描線驅動電路314中的TFT3 19。在本實施例的發光裝置中 • ，TFT320既可以是驅動用TFT或是電流控制用TFT，又可 以是擦除用TFT。TFT3 20相當於實施例1所說明的TFT。 此外，液晶元件323所具有的像素電極322藉由佈線 3 28電連接到TFT320。而且，液晶元件323的對置電極327 設置在第二基板316上。像素電極322、對置電極327以及 -39- 201101396 液晶層318重疊的部分相當於液晶元件3 2 3。 此外，發光元件3 3 0所具有的像素電極藉由佈線電連 接到TFT320的源極電極或汲極電極。而且，在本實施例 中，發光元件330的共同電極和具有透光性的像素電極電 連接。另外，發光元件3 3 0的結構不偈限於本實施例所示 的結構。可以根據從發光元件330取出的光的方向、 TFT32〇的極性等，適當地決定發光元件3 3 0的結構。 另外，作爲第一基板31 1以及第二基板3 16的材料，可 以使用玻璃、金屬（例如是不鏽鋼）、陶瓷或者塑膠等。 作爲塑膠，可以使用FRP (纖維增強塑膠）板、pVF (聚 氟乙烯）薄膜、聚酯薄膜或丙烯酸樹脂薄膜等。此外，也 可以採用具有使用PVF薄膜、聚酯薄膜夾住鋁箔的結構的 薄片。 隔離物321是珠狀隔離物，並且隔離物321是爲了保持 像素電極322和對置電極3 27之間的距離（單元間隙）而設 置的。注意，也可以使用藉由選擇性地對絕緣層進行蝕刻 而得到的隔離物（支柱間隔物）。 注意，提供到另行形成的信號線驅動電路3 1 3、掃描 線驅動電路3 1 4以及像素部3 1 2的各種信號（電位）從 FPC3 17 (撓性印刷電路）藉由迂回佈線324以及迂回佈線 3 25供給。 在本實施例中，連接端子326由與液晶元件3 23所具有 的像素電極322相同的導電層形成。迂回佈線3 24以及迂回 佈線325由與佈線328相同的導電層形成。 -40 201101396 連接端子326藉由各向異性導電層329電連接到 ’ F P C 3 1 7所具有的端子。 •注意，雖然未圖示’但是本實施例所示的液晶顯示裝 置具有取向膜以及偏光板，還可以具有濾色片、遮光層等 〇 在本實施例中，連接端子326由與發光元件3 3 0所具有 的像素電極相同的導電層設置。另外，迂回佈線3 25由與 0 佈線328相同的導電層設置。但是，不侷限於此。 另外，作爲在從發光元件330的光的取出方向上的基 板的第二基板，使用透光基板。在此情況下，利用由玻璃 板、塑膠板、聚酯薄膜或丙烯酸樹脂薄膜等具有透光性的 • 材料形成的基板。在從發光元件330的光的取出方向是第 . 一基板的方向的情況下，作爲第一基板使用透光基板。 注意，作爲塡充材料331，可以使用N2氣體、Ar氣體 等惰性氣體、紫外線固化樹脂或熱固化樹脂等，可以使用 〇 pvc (聚氯乙烯）、丙烯酸樹脂、聚醯亞胺、環氧樹脂、 矽酮樹脂、PVB (聚乙烯醇縮丁醛）或者EVA (乙烯-醋酸 乙烯酯）等。在此，例如使用N2氣體，即可。 注意，也可以在發光元件的發射面上適當地設置偏光 - 板、圓偏光板（包括橢圓偏光板）、相位差板（λ /4板、 λ/2板）或者濾色片等的光學薄膜。或者，也可以在偏光 板或圓偏光板上設置防反射層。 實施例4 -41 - 201101396 可以將實施例1至實施例3所示的發明應用於各種電子 設備（包括遊戲機）。作爲電子設備，例如可以舉出電視 裝置（也稱爲電視或電視接收機）；用於電腦等的監視器 :電子紙；數位相機、數位攝像機；數位相框；行動電話 機（也稱爲行動電話、行動電話裝置）：可攜式遊戲機； 可攜式資訊終端；聲音再現裝置；彈珠機等的大型遊戲機 等。 可以將在實施例1至實施例3所示的發明應用於例如電 子紙。電子紙可以用於顯示資訊的所有領域的電子設備。 例如，能夠將電子紙應用於電子書籍（電子書）、海報、 電車等交通工具的車廂廣告、信用卡等各種卡片中的顯示 等。圖16A示出電子設備的一例。 圖1 6 A示出電子書籍的一例。例如，圖1 6 A所示的電 子書籍由框體400及框體401構成。框體400及框體401由鉸 鏈4 04形成爲一體，而可以進行開閉工作。藉由採用這種 結構，可以如紙的書籍那樣使用。 框體400組裝有顯示部402，而框體401組裝有顯示部 403。顯示部4〇2及顯示部403的結構既可以是顯示連續的 畫面的結構，又可以是顯示不同的畫面的結構。藉由採用 顯示不同的畫面的結構，例如在右邊的顯示部（圖16A中 的顯示部402)能夠顯示文章，而在左邊的顯示部（圖 1 6 A中的顯示部403 )能夠顯示圖像。可以將實施例3所示 的顯示裝置應用於顯示部402及顯示部403。 此外，在圖1 6 A中示出框體400具備操作部等的例子 -42- 201101396 。例如，在框體400中，具備電源輸入端子405、操作鍵 406、揚聲器4〇7等。操作鍵406例如可以具備翻頁的功能 •。此外，也可以採用在與框體的顯示部相同的面上具備鍵 盤及定位裝置等的結構。另外，也可以採用在框體的背面 或側面具備外部連接用端子（耳機端子、USB端子及可以 與USB電纜等各種電纜連接的端子等）、記錄媒體插入部 等的結構。再者，圖16A所示的電子書籍也可以具有電子 〇 詞典的功能。 此外，圖1 6A所示的電子書籍也能夠具備以無線方式 收發資訊的結構。還可以採用如下結構：以無線的方式從 電子書籍伺服器購買所希望的書籍資料等，然後下載。 • 圖1 6B示出數位相框的一例。例如，在圖1 6B所示的 數位相框中，框體411組裝有顯示部412。顯示部412可以 顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像 資料，能夠發揮與一般的相框同樣的功能。作爲顯示部 Ο 412 ，可以使用實施例3所說明的顯示裝置。 此外，圖1 6B所示的數位相框最好採用具備操作部、 外部連接用端子（USB端子、可以連接到諸如USB電纜等 電纜的端子等）、記錄媒體插入部等的結構。這些結構也 - 可以組裝到與顯示部相同的面上，但是當將它們設置在側 面或背面上時，設計性提高，所以是最好的。例如，能夠 對數位相框的記錄媒體插入部插入儲存有由數位相機拍攝 的圖像資料的記憶體並提取圖像資料，然後將所提取的圖 像資料顯示於顯示部4 1 2。 -43- 201101396 注意’圖1 6 B所示的數位相框也可以採用能夠以無線 方式收發資訊的結構。還能採用以無線方式提取所希望的 圖像資料並進行顯示的結構。 圖1 6 C示出電視裝置的一例。在圖】6 C所示的電視裝 置中，框體421組裝有顯示部422。藉由利用顯示部422， 可以顯示影像。此外，在此示出利用支架423支撐框體421 的結構。作爲顯示部422，能夠應用實施例3所說明的顯示 裝置。 能夠藉由利用框體42 1所具備的操作開關或分體形成 的遙控操作機進行圖1 6C所示的電視裝置的操作。藉由利 用遙控操作機所具備的操作鍵，能夠進行對頻道及音量的 操作，並能夠對在顯示部422上顯示的影像進行操作。注 意，也可以採用在遙控操作機中設置顯示從該遙控操作機 輸出的資訊的顯示部的結構。 此外，圖1 6C所示的電視裝置採用具備接收機及數據 機等的結構。能夠藉由利用接收機接收一般的電視廣播， 再者，藉由數據機連接到有線或無線方式的通信網路，也 可以進行單向（從發送者到接收者）或雙向（發送者和接 收者之間或接收者彼此之間等）的資訊通信。 圖1 6D示出行動電話機的一例。圖〗6D所示的行動電 話機除了安裝在框體431中的顯示部432之外還具備操作按 鈕433、操作按鈕437、外部連接埠434、揚聲器435及麥克 風43 6等。作爲顯示部432，能夠應用實施例3所說明的顯 示裝置。 -44 - 201101396 圖16D所示的行動電話機的顯示部432既可以是觸摸 面板（touch panel )，也可以是能夠用手指等觸摸顯示部 • 43 2來操作顯示部43 2的顯示內容的結構。在此情況下，能 夠用手指等觸摸顯示部43 2來打電話或製作電子郵件等。 顯示部432的畫面主要有三種模式。第一模式是以圖 像的顯示爲主的顯示模式，第二模式是以文字等資訊的輸 入爲主的輸入模式。第三模式是混合有顯示模式和輸入模 0 式這兩種模式的顯示與輸入模式。 例如，在打電話或製作電子郵件的情況下，將顯示部 43 2設定爲以文字輸入爲主的文字輸入模式，並進行在畫 面上顯示的文字的輸入操作，即可。在此情況下，最好的 ^ 是，在顯示部432的畫面的大多部分中顯示鍵盤或號碼按 • 鈕。 注意，藉由在圖1 6D所示的行動電話機的內部設置具 有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝 G 置，判斷行動電話機的方向（縱向或橫向），能夠對顯示 部43 2的顯示資訊進行自動切換。 藉由觸摸顯示部432或利用框體43 1的操作按鈕437進 行的操作，切換畫面模式，即可。此外，還能根據顯示在 . 顯示部432上的圖像種類切換畫面模式。例如，當顯示在 顯示部上的視頻信號爲動態圖像的資料時，將畫面模式切 換成顯示模式，而當顯示在顯示部上的視頻信號爲文本資 料時，將畫面模式切換成輸入模式’即可。 注意，當在輸入模式中藉由檢測出顯示部43 2的光感 -45- 201101396 測器所檢測的信號得知在一定期間沒有顯示部432的觸摸 操作輸入時，也可以以將畫面模式從輸入模式切換成顯示 模式的方式進行控制。 還能夠將顯示部43 2用作圖像感測器。例如’藉由用 手掌或手指觸摸顯示部43 2，並利用圖像感測器拍攝掌紋 、指紋等，能夠進行個人識別。注意，藉由在顯示部中使 用發射近紅外光的背光燈或發射近紅外光的感測光源，還 能拍攝手指靜脈、手掌靜脈等。 圖17是行動電話機的一例，圖17A是前視圖，圖17B 是後視圖，圖1 7C是滑動兩個框體時的前視圖。行動電話 機由兩個框體，即框體451以及框體452構成。行動電話機 具有行動電話機和可攜式資訊終端兩者的功能，內置有電 腦，並且除了進行聲音通話之外還可以處理各種各樣的資 料，即是所謂的智慧型電話（Smart phone )。 框體451具備顯示部453、揚聲器454、麥克風455、操 作鍵456、定位裝置C7、表面相機用透鏡458、外部連接 端子插口 459、以及耳機端子460等，並且框體452由鍵盤 461、外部記憶體插槽462、背面相機463、燈464等構成。 注意，天線被內置在框體451中。 此外，行動電話機還可以在上述結構的基礎上內置非 接觸型1C晶片、小型記錄裝置等。 相重合的框體451和框體C2 (示出於圖17A )可以滑 動’若滑動則如圖1 7 C那樣展開。可以將應用實施例1及實 施例3所說明的顯示裝置的製造方法的顯示面板或顯示裝 -46- 201101396 置安裝到顯示部453中。由於在與顯示部453相同的面上具 '備表面相機用透鏡4 5 8 ’因此可以進行視頻通話。此外’ •藉由將顯示部453用作取景器’可以使用背面相機463以及 燈464進行靜態圖像以及動態圖像的拍攝。 藉由利用揚聲器454和麥克風455，可以將行動電話機 用作聲音記錄裝置（錄音裝置）或聲音再現裝置。此外， 可以利用操作鍵45 6進行電話的撥打和接收、電子郵件等 〇 的簡單的資訊輸入操作、顯示於顯示部的畫面的滾動操作 、選擇顯示於顯示部的資訊等的指標移動操作等。 此外，當處理的資訊較多時如製作檔、用作可攜式資 訊終端等，使用鍵盤461是較方便的。再者，藉由使相重 疊的框體451和框體452 (圖17A )滑動，可以如圖17C那 , 樣展開。當用作可攜式資訊終端時，使用鍵盤46 1及定位 裝置4 5 7可以順利進行游標操作。外部連接端子插口 4 5 9可 以與AC適配器以及USB電纜等各種電纜連接，並可以進行 Ο 充電以及與個人電腦等的資料通信。此外，藉由對外部記 憶體插槽4 6 2插入記錄媒體，可以進行更大量的資料存儲 以及轉移。 框體452的背面（圖17B)具備背面相機463及燈464, - 並且可以將顯示部453用作取景器而進行靜態圖像以及動 _ 態圖像的拍攝。 注意，除了上述功能結構之外，還可以具備紅外線通 信功能、U S B掉、數位電視（〇 n e _ s e g )接收功能、非接觸 1C晶片或耳機插口等。 -47- 201101396 如上所說明，可以將實施例1至實施例3所示的發明應 用於各種電子設備。 本申請基於2〇〇9年3月10日在日本專利局提交的日本 專利申請序列號2009-05 5 8 7 8，在此引用其全部內容作爲 參考。 【圖式簡單說明】 在附圖中： 圖1是說明TFT的製造方法的一例的圖； 圖2是說明TFT的製造方法的一例的圖； 圖3是說明TFT的製造方法的一例的圖； 圖4是說明半導體層的一例的圖； 圖5是說明電漿CVD設備的一例的圖； 圖6是說明TFT的製造方法的一例的時序圖； 圖7是說明閘極絕緣層和半導體層的S IM S測量結果的 圖； 圖8是說明TFT的電特性的圖； 圖9是說明氫的遷移反應的圖； 圖10是說明TFT的製造方法的一例的圖； 圖11是說明TFT的製造方法的一例的圖； 圖1 2是說明多色調掩模的一例的圖； 圖1 3是說明顯示裝置的一例的圖； 圖1 4是說明液晶顯示裝置的一例的圖； 圖15是說明發光裝置的一例的圖； -48- 201101396 圖1 6是說明電子設備的一例的圖； '圖17是說明電子設備的一例的圖； •圖18是用來說明TFT的製造方法的一例的圖。 【主要元件符號說明】 100 :基板 1 0 2 :閘極電極層 0 104 :閘極絕緣層 106 :第一半導體層 106A :第一半導體膜 108 :第二半導體層 • ι〇8Α :第二半導體膜 . ι〇8Β :第二半導體層 1 1 0 :源極區及汲極區 1 10A ：雜質半導體層 Ο 110B:雜質半導體層 112:源極電極層及汲極電極層 1 12A :導電膜 1 1 4 :絕緣層 - 1 1 6 :開口部 1 1 8 :像素電極層 1 2 0 :抗蝕劑掩模 122 :疊層體 124 :抗蝕劑掩模 49 - 201101396 1 3 1 :第一區域 1 3 2 :第二區域 — 1 3 3 :晶粒 - 1 3 4 :微小晶粒 1 4 1 :處理室 1 4 2 :載物台 143 :氣體供應部 144 :簇射極板 f| 1 4 5 :排氣口 146 :上部電極 147 :下部電極 1 4 8 :交流電源 - 1 4 9 :溫度控制部 . 1 5 0 :氣體供應單元 1 5 1 :排氣單元
152：汽缸 II 1 5 3 :壓力調節閥 1 5 4 :停止閥 155 :質量流量控制器 1 5 6 :蝶閥 1 5 7 :導氣閥 1 5 8 :渦輪分子泵 1 5 9 :乾燥泵 1 6 0 :低溫泵 -50- 201101396 161 :電漿CVD設備 1 7 0 :預處理 _ 1 7 1 :氮化矽膜的形成 172 :大氣暴露 173 :氣體置換 1 74 :電漿處理 175 :氣體置換 〇 176 :矽膜的形成 177 :氣體置換 178 :緩衝膜的形成 179 :氣體置換 • 180 :雜質半導體膜的形成 . 1 8 1 :排氣 190 :公共室 191 :裝載/卸載室 Ο 1 9 2 :處理室 1 9 3 :處理室 1 9 4 :處理室 200 :基板 - 2 02 :閘極電極層 204 :閘極絕緣層 206 :第一半導體層 206A :第一半導體膜 206B :第一半導體層 -51 201101396 208 :第二半導體層 208A:第二半導體膜 208B:第二半導體層 210:源極區及汲極區 2 10A :雜質半導體膜 210B:雜質半導體層 212:源極電極層及汲極電極層 2 1 2 A :導電膜 2 1 2B :導電層 2 2 0 :抗蝕劑掩模 2 2 4 :抗蝕劑掩模 2 4 0 :灰色調掩模 2 4 1 :基板 2 4 2 :遮光部 243 :繞射光柵部 245 :半色調掩模 246 :基板 2 4 7 :半透光部 2 4 8 :遮光部 3 0 0 :像素部 3 02 :掃描線驅動電路 3 0 3 :信號線驅動電路 3 04 :移位暫存器 3 05 :模擬開關 -52- 201101396 3 06 ： 3 07 ： 3 11： 3 12： 3 13： 3 14： 3 15： Ο 316 : 3 17： 3 18： 3 19： - 3 20 ： 32 1： 322 ： 3 23 ：
325 ： 3 26 ： 3 26 ： 3 27 ： 328 ： 329 ： 3 3 0 ： 移位暫存器 緩衝器 基板 像素部
掃描線驅動電路 掃描線驅動電路 密封材料 基板 FPC 液晶層
TFT
TFT 隔離物 像素電極 液晶元件 佈線 佈線 連接端子 連接端子 對置電極 佈線 各向異性導電層 發光元件 3 3 1 :塡充材料 201101396 4 0 0 :框體 4 0 1 :框體 4 0 2 :顯示部 4 0 3 :顯示部 404 :鉸鏈 405 :電源輸入端子 4 0 6 :操作鍵 407 :揚聲器 411 :框體 4 1 2 :顯不部 421 :框體 4 2 2 :顯7K部 42 3 :支架 43 1 :框體 4 3 2 ·顯不部 4 3 3 :操作按鈕 4 3 4 :外部連接埠 43 5 :揚聲器 43 6 :麥克風 4 3 7 :操作按鈕 4 5 1 :框體 4 5 2 :框體 4 5 3 .顯不部 454 :揚聲器 201101396 455 :麥克風 _ 456 :操作鍵 • 457 :定位裝置 45 8 :表面相機用透鏡 459 :外部連接端子插口 460 :耳機端子 461 :鍵盤 0 462 :外部記憶體插槽 463 :背面相機 464 ：燈

Claims (1)

  1. 201101396 七、申請專利範圍： 1 . 一種薄膜電晶體的製造方法，包括如下步驟： 形成氮化矽層； 將該氮化砂層暴露於大氣氣圍； 對該氮化矽層進行電漿處理；以及 在該氮化矽層上形成包含晶粒的半導體層。 2.如申請專利範圍第1項的薄膜電晶體的製造方法， 其中，該電漿處理利用氬氣體電漿或氫氣體電漿進行。 3 .如申請專利範圍第1項的薄膜電晶體的製造方法， 其中，該氮化矽層是閘極絕緣層。 4·如申請專利範圍第2項的薄膜電晶體的製造方法， 其中，該氮化矽層是閘極絕緣層。 5 .如申請專利範圍第1項的薄膜電晶體的製造方法， 其中，該薄膜電晶體組裝到選自電子書籍、數位相框、電 視裝置及行動電話機的其中之一。 6 .如申請專利範圍第1項的薄膜電晶體的製造方法， 其中，將該氮化矽層暴露於大氣氣圍2秒或以上且10分鐘 或以下。 7. 如申請專利範圍第1項的薄膜電晶體的製造方法， 其中，該氮化矽層藉由CVD法形成。 8. 如申請專利範圔第1項的薄膜電晶體的製造方法， 其中，該氮化矽層藉由濺射法形成。 9 .如申請專利範圍第1項的薄膜電晶體的製造方法， 其中，該氮化矽層藉由電漿C VD法形成。 -56- 201101396 10. 如申請專利範圍第1項的薄膜電晶體的製造方法， 其中，該氮化矽層藉由利用1GHz或以上的頻率的電漿 CVD法形成。 11. 一種薄膜電晶體，包括： 至少最外表面爲氮化矽層的閘極絕緣層； 設置在該閘極絕緣層上的半導體層；以及 該半導體層上的緩衝層， 〇 其中該半導體層中的該半導體層與該閘極絕緣層的介 面附近的氮濃度低於該緩衝層及該半導體層的其他部分的 氮濃度。 1 2 .如申請專利範圍第1 1項的薄膜電晶體，其中，該 ' 半導體層中的該半導體層與該閘極絕緣層的介面附近存在 • 於距介面5nm或以上且50nm或以下的區域中。 1 3 ·如申請專利範圍第1 1項的薄膜電晶體，其中，該 半導體層中的該半導體層與該閘極絕緣層的介面附近的氮 〇 濃度低於1 X 1 0 19 / c m3。 1 4 ·如申請專利範圍第1 1項的薄膜電晶體，其中，該 薄膜電晶體組裝到選自電子書籍、數位相框、電視裝置及 行動電話機的其中之一。 • 15.如申請專利範圍第11項的薄膜電晶體，其中，該 - 緩衝層包括其他半導體層。 1 6 .如申請專利範圍第1 5項的薄膜電晶體，其中，該 其他半導體層包括NH基。 17.如申請專利範圍第16項的薄膜電晶體，其中，該 -57- 201101396 其他半導體層包括NH2基。 1 8 .如申請專利範圍第1 6項的薄膜電晶體，其中，還 包括設置在該其他半導體層上的源極區。 1 9 .如申請專利範圍第1 6項的薄膜電晶體，其中，還 包括設置在該其他半導體層上的汲極區。
    -58 -
TW099106353A 2009-03-10 2010-03-04 薄膜電晶體及薄膜電晶體的製造方法 TWI525706B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009055878 2009-03-10

Publications (2)

Publication Number Publication Date
TW201101396A true TW201101396A (en) 2011-01-01
TWI525706B TWI525706B (zh) 2016-03-11

Family

ID=42718169

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099106353A TWI525706B (zh) 2009-03-10 2010-03-04 薄膜電晶體及薄膜電晶體的製造方法

Country Status (4)

Country Link
US (1) US9018109B2 (zh)
JP (2) JP2010239128A (zh)
CN (1) CN101834140B (zh)
TW (1) TWI525706B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104007586A (zh) * 2014-04-30 2014-08-27 深圳市亿思达显示科技有限公司 液晶透镜电子光栅和裸眼立体显示设备
US9893202B2 (en) 2015-08-19 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN113434351B (zh) * 2021-07-02 2022-07-12 义乌清越光电科技有限公司 电子纸的自动检测系统

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS62221163A (ja) * 1986-03-24 1987-09-29 Toppan Printing Co Ltd 薄膜トランジスタの作成方法
JPH0253941A (ja) 1988-08-17 1990-02-22 Tsudakoma Corp 織機の運転装置
US5221631A (en) * 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
JP2839529B2 (ja) * 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
US5272361A (en) * 1989-06-30 1993-12-21 Semiconductor Energy Laboratory Co., Ltd. Field effect semiconductor device with immunity to hot carrier effects
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
DE69120574T2 (de) 1990-03-27 1996-11-28 Toshiba Kawasaki Kk Ohmscher Kontakt-Dünnschichttransistor
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH06326312A (ja) 1993-05-14 1994-11-25 Toshiba Corp アクティブマトリクス型表示装置
JP3157985B2 (ja) * 1993-06-10 2001-04-23 三菱電機株式会社 薄膜トランジスタおよびその製造方法
US5932302A (en) * 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JP2661594B2 (ja) * 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JPH1020298A (ja) * 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
US5920772A (en) * 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
JPH11111991A (ja) 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP2002151693A (ja) * 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置
US7452257B2 (en) 2002-12-27 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device
EP1445802A1 (en) 2003-02-06 2004-08-11 Centre National De La Recherche Scientifique (Cnrs) Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
US7273773B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
JP4232675B2 (ja) * 2004-04-01 2009-03-04 セイコーエプソン株式会社 半導体装置の製造方法
JP4470023B2 (ja) * 2004-08-20 2010-06-02 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード シリコン窒化物膜の製造方法
US7375039B2 (en) * 2005-05-24 2008-05-20 International Business Machines Corporation Local plasma processing
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
US7867915B2 (en) * 2005-06-16 2011-01-11 The United States Of America As Represented By The Secretary Of The Navy Method for activating nitride surfaces for amine-reactive chemistry
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
KR100877100B1 (ko) * 2007-04-16 2009-01-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조 방법
JP5324837B2 (ja) * 2007-06-22 2013-10-23 株式会社半導体エネルギー研究所 表示装置の作製方法
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7998800B2 (en) * 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
CN101834140A (zh) 2010-09-15
JP5878603B2 (ja) 2016-03-08
JP2010239128A (ja) 2010-10-21
US9018109B2 (en) 2015-04-28
TWI525706B (zh) 2016-03-11
JP2015043456A (ja) 2015-03-05
US20100230677A1 (en) 2010-09-16
CN101834140B (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
JP5436200B2 (ja) 微結晶シリコン膜の作製方法
TWI489525B (zh) 結晶半導體膜的形成方法，薄膜電晶體及顯示裝置的製造方法
JP5525215B2 (ja) 半導体装置の作製方法
TWI525831B (zh) 薄膜電晶體和其製造方法
TWI506796B (zh) 薄膜電晶體和顯示裝置
JP5498689B2 (ja) 薄膜トランジスタ、及び表示装置
JP5527966B2 (ja) 薄膜トランジスタ
TWI450322B (zh) 電漿處理設備及製造半導體裝置之方法
TWI521712B (zh) 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
KR101667622B1 (ko) 박막 트랜지스터 및 표시 장치
JP5878603B2 (ja) 半導体装置の作製方法
TWI512981B (zh) 微晶半導體膜的製造方法及半導體裝置的製造方法
JP5711463B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees