TW201034081A - Method for fabricating semiconductor substrate semiconductor substrate, method for fabricating electronic device, and reaction apparatus - Google Patents

Method for fabricating semiconductor substrate semiconductor substrate, method for fabricating electronic device, and reaction apparatus Download PDF

Info

Publication number
TW201034081A
TW201034081A TW098140495A TW98140495A TW201034081A TW 201034081 A TW201034081 A TW 201034081A TW 098140495 A TW098140495 A TW 098140495A TW 98140495 A TW98140495 A TW 98140495A TW 201034081 A TW201034081 A TW 201034081A
Authority
TW
Taiwan
Prior art keywords
base substrate
layer
crystal
heat
semiconductor substrate
Prior art date
Application number
TW098140495A
Other languages
English (en)
Inventor
Masahiko Hata
Tomoyuki Takada
Hisashi Yamada
Original Assignee
Sumitomo Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co filed Critical Sumitomo Chemical Co
Publication of TW201034081A publication Critical patent/TW201034081A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

201034081 .六、發明說明： 【發明所屬之技術領域】 本發明係關於半導體基板之製造方法、半導髏基板、 電子裝置之製造方法、以及反應裝置。 【先前技術】 • 近年來，已開發出將GaAs等的化合物半導體用在活 性區域之各種高機能電子裝置。由於上述化合物半導體的 結晶性對電子裝置的性能產生大幅影響，因此，乃要求能 ❹夠形成結晶性優良之化合物半導體。例如，當製造GaAs 系的化合物半導體使用在活性區域之電子裝置時，藉由使 結晶薄膜蠢晶成長（epitaxial growth)於能夠與上述化合 物半導體形成晶格匹配之GaAs基板上或Ge基板上等，而 製得良質的結晶薄膜。 例如，專利文獻1係揭示一種依序配置有GaAs基板、
AlGaAs的緩衝層、GaAs的通道層及GaAs的接觸層之化合 ❿物半導體磊晶晶圓及化合物半導體裝置。化合物半導體的 結晶薄膜’係藉由氣相蠢晶成長法所形成。 另一方面，非專利文獻1係揭示一種藉由對磊晶成長 於Si基板（基底基板）之Ge的結晶薄膜施以循環熱退火 (anneal )，來提升結晶薄膜的結晶性者。例如，藉由在8〇〇 至刪t：施以熱退火，來製得平均差排密度為2.3xi〇6cm2 的Ge結晶薄膜。在此，平均差排密度為晶格缺陷密度的一 例。 [先前技術文獻] 321628 3 201034081 [專利文獻] [專利文獻1]曰本特開平11-345812號公報 [非專利文獻] [非專利文獻 1] Hsin-Chiao Luan et. al·， 「High-quality Ge epi layers on Si with low threading-dislocation densities」，APPLIED PHYSICS . LETTERS, VOLUME 75, NUMBER 19, 8 NOVEMBER 1999. 【發明内容】 (發明欲解決之課題） © 藉由使GaAs系的化合物半導體結晶成長於GaAs基板 上或Ge基板上，即可提升通道層的結晶性，但GaAs基板 及Ge基板等較Si基板昂貴，而使電子裝置的製造成本增 加。此外，此等基板的散熱特性不足，因此使裝置的形成 密度受限或是使裝置的使用溫度受限。因此，乃要求一種 使用如Si基板那種便宜且散熱特性優良的基板且具備良 質之化合物半導體的結晶薄膜之半導體基板及電子裝置。 Ο 藉由對形成於Si基板之Ge薄膜施以800至900°c的 退火，即可提升Ge薄膜的結晶性。然而，當基板具有耐熱 性較低的部分時，無法在800至900°C實施退火。亦即， 當將該方法使用於電子裝置的製造時，電子裝置的製造工 序大幅受限。此外，電子裝置的熱設計變得極為複雜。 (解決課題之手段） 為了解決上述課題，本發明之第1型態提供一種半導 體基板之製造方法，其係對基底基板進行熱處理而製得半 4 321628 201034081 ，導體基板之方法，該基底基板係設置有：具有單結晶層且 施以熱處理之被熱處理部、以及加以保護使其免受熱處理 所施加的熱之被保護部，該製造方法係具備：將保護被保 護部免受照射在基底基板之電磁波的保護層設置於被保護 .部的上方之步驟；以及藉由將電磁波照射在基底基板的被 .熱處理部及被保護部，而對被熱處理部進行退火之步驟。 該製造方法復具備例如將電子元件作為被保護部形成於基 底基板之步驟。在此，電子元件含有矽裝置。可復具備將 ©電子元件妁活性區域作為被保護部而形成於基底基板之步 驟。基底基板例如為Si基板、SOI基板、Ge基板、G0I基 板、及GaAs基板之任一種。 在設置保護層之步驟前，可復具備形成金屬配線作為 被保護部之步驟；在設置保護層之步驟中，可將保護層設 置在金屬配線的上方。在形成金屬配線之步驟中係形成 複數條金屬配線、以及將複數條金屬配線的各條配線之間 ❾予以絕緣之絕緣膜。金屬配線例如為M。在退火之步驟 中，較佳是將金屬配線的溫度維持在65(TC以下。 一可復具備將含有SixGeix結晶㈤χ〈〇之被熱處理 部設置在基底基板之步驟。此時，例如在退火之步驟後， 可復具備：使與SiH曰曰（βχ<1)形成晶格匹配或 近似晶格匹配之3一5族化合物半導體結晶成長之步驟。在 退火之步驟中，在设置被熱處理部之步驟後，可在不使基 底基板暴露於大氣下對被熱處理部進行退火。再者，設置 被熱處理部之步驟與退火之步驟係可在同一反應容器内執 321628 5 201034081 · 行。在使3-5族化合物半導體結晶成長之步驟中，亦可使 用退火之步驟中照射電磁波的光源，再次將電磁波照射在 基底基板。 在退火之步驟中，亦可均勻地將電磁波照射在基底基 板全體。在退火之步驟中，例如將電磁波脈衝狀地照射在 基底基板複數次。在退火之步驟中，係將SixGei χ結晶（〇 Sx<l)的晶格缺陷密度降低至例如1〇5cm-2以下。亦可一 邊從設置有被熱處理部之基底基板的主面的背面側加熱， 一邊從基底基板的上方侧照射電磁波。 g 在設置保護層之步驟中’將阻礙被熱處理部之前驅物 的成長為結晶並保護被保護部使其免受照射在基底基板之 電磁波的阻礙層形成於基底基板上；且復具備：將貫通至 基底基板之開口形成於阻礙層之步驟；以及將作為被熱處 理部的種晶設置在開口内之步驟；在退火之步驟中，亦可 藉由照射電磁波來對種晶進行退火。在設置保護層之步驟 中，在阻礙層上可再形成遮蔽電磁波的至少一部分之遮蔽 在一例子中，在退火之步驟後，復具備：使與種晶形 成晶格匹配或近似晶格匹配之化合物半導體結晶成長之步 驟。例如，種晶為SixGei x結晶（〇gx<1)，化合物半導 體為3-5族化合物半導體。 保護層係，例如電磁波的反射率較被保護部還大。保 護層可具有·抑制熱傳導之熱傳導抑制層；以及設置在熱 傳導抑制層上且電磁波的反射率較熱傳導抑制層還大之遮 321628 6 201034081 為比遮蔽層的熱傳 專交佳為較被保護部 蔽層；而熱傳導抑制層的熱傳導率較佳 導率還小。熱傳導抑制層的熱傳導率， 的熱傳導率還小。 熱傳導抑制層係含有氧化石夕、氣^ ^ w 軋化矽、氮氧化矽、氧 化铭、或聚醯亞胺的任一種。遮蔽屑 眠增具有例如使電磁波的 ❹ 至少-部分反射之反射層。遮蔽層亦可具有使電磁波的至 少-部分散射之散射層。遮蔽層亦可具有吸收電磁波的至 少-部分之吸收層。吸收層對於電錢的吸收係數，係較 被熱處理部對於電磁波的吸收係數還大。 本發明之第2樣態中提供一種半導體基板，其具備： 基底基板；形成於基底基板上並具有活性區域之電子元 件；設置在基底基板上之SixGei-x結晶（0$χ<1);以及 覆蓋活性區域並保護活性區域免受照射在基底基板之電磁 波的保護層。半導體基板亦可復具偉：形成於電子元件上， 以阻礙SixGew結晶之前驅物成長為結晶並具有作為保護 ❹層的功能之阻礙層；SixGei-x結晶（1 )亦設置在貫 通阻礙層至基底基板之開口内。在阻礙層上’亦可復具備 遮蔽電磁波的至少一部分之遮蔽層。 本發明之第3樣態中提供一種電子裝置之製造方法， 該電子裝置係具備第1電子元件及第2電子元件，其特徵 為該製造方法具備下述步驟：將第丨電子元件形成於基底 基板上之步驟；設置用以保護第1電子元件使其免受照“ 在基底基板之電磁波的保護層之步驟；將SixGei x結晶（〇 客X<1)設置在基底基板上之步驟；藉由將電磁波照射在 321628 7 201034081 基底基板而對SixGei-x結晶進行退火之步驟；使與SixGei-x 結晶形成晶格匹配或近似晶格匹配之3-5族化合物半導體 結晶成長之步驟；以及將電性結合於第1電子元件之第2 電子元件形成於3-5族化合物半導體上之步驟。 電子裝置之製造方法，亦可復具備：以至少覆蓋第1 電子元件之方式來形成用以阻礙SixGe^結晶之前驅物成 長為結晶並保護第1電子元件使其免受電磁波之阻礙層之 步驟；在覆蓋第1電子元件之區域以外之阻礙層的區域， 形成貫通至基底基板之開口之步驟；以及在開口内使 S i xGei-x結晶的前驅物成長為結晶，以设置S i xGei-X結晶之 步驟。亦可復具備：在覆蓋第1電子元件之阻礙層的區域 上，設置用以遮蔽電磁波之遮蔽層之步驟。 例如，第1電子元件係為包含於第2電子元件的驅動 電路、改善第2電子元件之輸出入特性的線形性之校正電 路、以及第2電子元件之輸入段的保護電路中之至少一種 電路的電子元件；第2電子元件係為包含於類比電子裝 置、發光裝置、以及感光裝置中之至少一種裝置之電子元 件。 本發明之第4樣態中提供一種反應裝置，其具備：保 持基底基板之反應容器，該基底基板係具備，具有單結晶 層且施以熱處理之被熱處理部、以及加以保護使其免受熱 處理所施加的熱之被保護部；從基底基板之形成有被保護 部及被熱處理部的主面侧照射電磁波之照射部；從主面的 背面側加熱基底基板全體之加熱部；測定基底基板的溫度 8 321628 201034081 . 之加熱溫度測定部；測定被保護部的溫度及被熱處理部的 溫度之溫度測定部；以及根據加熱溫度測定部及溫度測定 部的測定結果來控制照射部及加熱部之控制部。 在一例子中，溫度測定部係根據來自被保護部的輻射 - 熱及被熱處理部的輻射熱來測定被保護部的溫度及被熱處 v 理部的溫度。溫度測定部亦可依序測定被保護部的溫度及 被熱處理部的溫度。 控制部例如係根據加熱溫度測定部的測定結果來決 ®定照射部照射電磁波之照射期間與照射部不照射電磁波之 非照射期間。在基底基板與照射部之間亦可復具備：將被 保護部的吸收係數較被熱處理部的吸收係數還大之電磁波 的波長成分予以阻隔之濾片。 反應裝置係具備例如將原料氣體供應至反應容器的 内部之氣體供應部，並在反應容器的内部使原料氣體進行 反應，以使化合物半導體結晶成長於被熱處理部上。反應 ❿裝置中，原料氣體的溫度及與原料氣體一起供應之載體氣 體的溫度可較基底基板的溫度還低；原料氣體亦可在使化 合物半導體結晶成長之間冷卻基底基板。 【實施方式】 以下係透過發明的實施形態來說明本發明，但以下的 實施形態並非限定申請專利範圍之發明。此外，實施形態 中所說明之特徵之全部組合，並不一定為發明之解決手段 所必需。以下係參照圖式來說明實施形態，圖式的記載中， 對於同一或類似的部分，有標示同一參照編號並省略重複 9 321628 201034081 說明之情況。此外，囷式為示意性者，厚度與平面尺寸之 關係、比例等，有可能與實際上不同。此外，為了說明的 簡便，在圖式相互之間，亦有包含尺寸之關係或比例互為 不同之情況。 第1圖係概略地顯示半導體基板110之剖面的一例。 半導體基板110係藉由對基底基板120進行熱處理而製造 、 出。基底基板120係具有第1主面122及第2主面124。 於基底基板120，設置有：具有單結晶層且施以熱處理之 被熱處理部130 ’以及加以保護使其免受熱處理所施加的 ❹ 熱之被保護部140。被熱處理部130設置在第1主面上。 被保護部140的例子之一，為設置在第1主面122上之設 置有被熱處理部130的區域以外之區域。 半導體基板110的製造中，在將保護層15〇設置在被 保護部140的上方後，係將電磁波照射在包含被熱處理部 13 0及被保§蔓部14 0之基底基板12 0的區域。例如將電磁 波照射在基底基板120的表面全體。保護層150係保護被 _ ❹ 保護部140免受照射在基底基板120之電磁波1〇。藉此， 係選擇性地加熱被熱處理部130。亦即，藉由選擇性地加 熱被熱處理部130，可製造出被熱處理部130及被保護部 140當中僅有被熱處理部130經選擇性地進行退火之半導 體基板110。 在此’所謂選擇性地加熱，是指對基底基板120上的 特定區域供應較其他區域還多的熱之意。此外，本說明書 中’所謂「A的上方」，是指以「A」為起點，往朝向照射 10 321628 201034081 •在被熱處理部130之電磁波i〇的照射源之方向上所延伸的 線上之包含「A」的面上之任意位置。「A」例如為基底基板 120、被熱處理部130、及被保護部140等。 亦即，所謂「A的上方」，可為rA」及照射電磁波1〇 -之照射源之間的任思位置。更具體而言，係以於保護層15 0 與基底基板12 0之間夹持被保護部14 〇之方式來設置保護 層150。例如，所謂「被保護部14〇的上方」，相當於以被 保5蒦部140的表面為起點’往從基底基板12〇的第2主面 ❹124朝向第1主面122之方向上所延伸的線上之位置。 同樣的，所謂「Α的下方」，是指以「Α」為起點，往 與朝向照射在被熱處理部130之電磁波的照射源之方向為 相反方向上所延伸的線上之任意位置。亦即，所謂「Α的 下方」，是指以「A」為起點，與「A的上方」為相反侧之 任意位置。 基底基板120 ，例如為Si基板、SOI ❹ （Silicon-On-Insulator:絕緣層上覆矽）基板、Ge基板、 GOI (Germanium-On-Insulator :絕緣層上覆錯）基板、及 GaAs基板中之任一種基板。Si基板可為單結晶^基板。 此外’基底基板120可為藍寶石基板、玻璃基板、pet薄 .膜等樹鹿基板。 當對基底基板120進行退火時，將被熱處理部13〇選 擇性地加熱。被熱處理部130為半導體的單結晶。被熱處 理部130可藉由例如化學氣相沉積法（有稱為CVI)法時）、 有機金屬化學氣相沉積法（有稱為M0CVD法時）、分子束磊 11 321628 • 1 201034081 晶法（有稱為MBE法時）、 法時）來形成。被哉片 層沉積法（有稱為則 體或是SLGei-x結晶。 為3~5族化合物半導 L火時之氣體環境，較佳為氫氣與 體環境。當在大氣中或‘_氣财進彳1 ^體的混合痛 姓曰的矣而> ▲ 體中進仃退火時，於SixGei- == 成凹坑(孔)。當退火時之氣體環境為
〜、隋! 生軋體的混合氣體環境時 氣體環境的90%以上，更佳為95%以μ又較佺為犯口 例如約為施Pa以下的壓Γ 退火時之壓力， ❹ 被熱處理部⑽，例如含有接觸於基底基板⑽的第 1主面⑵卿成之Slm在此，χ表示滿足仏X <1之貫數。於基底基板與上述SixGeix#晶之間，可設置 例如Si結晶等之層。於上述仏^結晶的内部，由於基 ，基板120與上述SixGei_x結晶之晶格常數的不同等，可 能有產生晶格缺陷等缺陷之情況。藉甴加熱上述 結晶來施以退火，可使上述缺陷於上述SixGei x結晶的内 部移動，而被上述SixGei-x結晶的界面或表面、或是上述 SixGei-x結晶的内部吸除處等所捕捉。結果可製得具有以到 達至上述SixGei-x結晶的表面之貫通差排為代表之缺陷的 密度降低之區域之良質的SixGe,-x結晶。 例如，S i X G e, - x結晶具有可捕捉在結晶内部移動之缺陷 之缺陷捕捉部。例子之一，缺陷捕捉部，係以從SixGei_x 結晶中所含之任意點的最大距離成為在上述退火的溫度及 時間下缺陷所能夠移動的距離以下之方式來配置。在此， 12 321628 201034081 ^ SiGei.x^a^ 除處，1為Γ結晶之界面、或是上述結晶的内部吸 形成為二捕捉部的一例。SixGei_X結晶的最大寬度，可 •距離的的溫度及時間下不超越上迷缺陷之移動 ο
用1熱處理部130可為基底基板的一部分。例如，當使 基板中 1 板或G〇1基板作為基底基板120時，Ge基板或G〇I 被執^含之·1-Χ結晶（(^X<1)的至少一部分成為 反熟處理部130。此時，基底基板12〇 理部1qn 丹有包圍被熱處 熱值道的至少一部分之保温部。保溫部的材料，較佳為 處理A率較小的材料。藉此，可有效率地運用照射在被熱 °卩13〇之電磁波1〇的能量。 域。被熱處理部130可為成為半導體裝置的雜質區域之區 。例如，被熱處理部130為經藉由離子植入等來導入雜 質之雜質植入區域。此時，例如在成為雜質植入區域之區 域的至少—部分’藉由離子植入等來導入雜質。然後，藉 由加熱上述區域來施以退火，可使該區域的結晶性回復， 而形成雜質經活化後的雜質植入區域。 此外，被熱處理部130，可為藉由熱處理使雜質擴散 之雜質擴散區域。此時’例如在成為雜質擴散區域之區域 的至少一部分’藉由塗佈法或CVD法等來形成雜質擴散 源。然後，藉由加熱上述區域來施以退火，而形成雜質擴
散區域D 雜質區域，例如為 MISFET( Metal-Insulator-Semiconductor 13 321628 201034081
Field-Effect-Transistor :金屬絕緣體半導體場效電晶 體）的解、源極區域或没極區域。MISFET亦可為M0SFET (Metal-Oxide-Semiconductor Field-Effect-Transistor ： 金屬氧化物半導體場效電晶體）。 被保護部140 ’係藉由保護層150所保護以免受照射 在基底基板120之電磁波10。具體而言，當電磁波1〇照 射在基底基板120的表面全體時，被保護部14〇係維持在 較被熱處理部130的最高到達溫度還低之溫度。被保護部 140配置在基底基板120之被熱處理部130以外的部分。 例子之一為被保護部140形成於基底基板120的第1主面 122。 被保護部140可含有耐熱性較被熱處理部130還低之 區域。例如’被保護部140可含有在較被熱處理部130還 低的溫度下特性變化至容許範圍以外之區域。於被保護部 140，形成有例如Si半導體元件或3-5族化合物半導體等 電子元件、或是此等電子元件的一部分。 被保護部140，例如含有形成於半導體基板110之電 子元件的活性區域。電子元件，例如為含有於如M0SFET、 MISFET 、 HBT (Heterojunction Bipolar Transistor :異 質接面雙極電晶體）、HEMT ( High Electron Mobility Transistor :高電子移動率電晶體）等半導體裝置；半導 體雷射、發光二極體、發光閘流體等發光裝置；光感測器、 感光二極體等感光裝置；太陽能電池之裝置中的主動元 件。電子元件的活性區域，例如為場效電晶體的通道區域、 14 321628 201034081 ，雙極電晶體的基極·射極接合區域、或是二極體的陽極. 陰極接合區域。電子元件可為電阻、電容器、電感器等被 動元件。 被保護部140可含有接觸設置之半導體及電介質。半 、導體及電介質的界面，用作為例如形成於M0SFET的活性區 域之MOS閘極界面i〇s閘極界面的耐熱性較低。因此， 當該界面長時間暴露於高溫條件時，上述M〇SFET的特性可 能會惡化，所以較佳為保護免受電磁波1〇。 〇 被保護部140可含有半導體裝置的雜質區域、或是摻 雜高濃度雜質之蟲晶成長層。雜質區域例如為上述雜質植 入區域或雜質擴散區域。雜質區域或磊晶成長層，例如為 M0SFET等之MISFET的阱、源極區域或汲極區域。 雜質區域及蠢晶成長層之特性係因加熱而變化。例 如，雜質擴散區域中所含之雜質，係因加熱而擴散。當在 形成雜質區域及蠢晶成長層後使該雜質區域等暴露於高溫 ❿下時’由於半導體裝置的熱設計變得複雜，所以雜質區域 等，較佳為保護免受電磁波10。 被保護部140可含有金屬配線。在形成金屬配線作為 被保護部140的至少一部分後，可將保護層15〇設置在金 屬配線的上方。保護層150係將金屬配綠的溫度，維持在 較該金屬配線的熔點還低。例如’當金屬配線含有A1時， 由於A1的熔點為66〇。〇 ’所以，保護層15〇較佳係將金屬 配線的溫度維持在例如650°C以下。金屬配線可與形成於 基底基板120之電子元件連接。 321628 15 201034081 « * 14〇 卩14G可形成複數條金屬配線。被保護部 之絕=絕2該複數條金屬配線的各條之間予以絕緣 之絕緣膜。絕緣膜例如由聚酿亞胺所形成。 醯亞胺所形成時，較佳是蔣 田、’ ’’ ' ^ m 則土疋將絕緣膜的溫度維持在例如500 L以下。 保護層150係保護被保護部14〇免受電磁波^ 層150例如藉由減弱到達至被保護部UG之電磁波1〇的強 度，來保護被保護部140。此外，保護層15〇，例如藉= 制因吸收電磁波1〇而在保護層15〇所產 護部140,來保護被保護部14〇。 …'專導至被保 保護層150 ’相對於電磁波1〇的透射方向z， 置保護層150、被保護部ί4〇。所謂透射方向z，是美 底基板12〇的第i主面122朝向第2主面124且大 於第1主面122之方向。電磁波10亦可照射在透射方向z 以外的方向。 θ在此，本說明書中，所謂「大致垂直之方向」，不僅 是包括精確的垂直方向，亦考量到基材及各構件的製造誤 差，而包含從垂直產生些微傾斜之方向。此外，所謂「透 =方向Ζ」’是以表現方向為目的而使用「透射」之用語， 實際上並非以使電磁波10透射者為要件。例如，亦包含電 磁波10經保護層150所遮蔽之情況。 3 保護層150例如遮蔽電磁波1〇的至少一部分，以減 弱到達至被保護部140之電磁波1〇的強度。彳呆°護層’丨別， 可藉由使電磁波10的至少一部分反射、散射或予以s吸收， 321628 16 201034081 .來減弱到達至被保護部140之電磁波10的強度。如此，保 護層150係保護被保護部140免受電磁波10。因此，即使 將電磁波10照射在被熱處理部130及被保護部140，被保 護部140的最高到達溫度亦可維持在較被熱處理部130的 . 最高到達溫度還低之溫度。亦即，如對基底基板120施以 ， 閃光退火時，即使藉由電磁波10 —次對基底基板120的寬 廣面積進行加熱，亦可選擇性地加熱被熱處理部130。 保護層150 ’具有例如Ag、Au、A1等的金屬薄膜。藉 ©此，保護層150可使電磁波10的至少一部分反射。保護層 150亦可具有含微粒子之樹脂層、或是使微粒子分散於折 射率不同的電介質而成之層。藉此，保護層150可使電磁 波10的至少一部分散射。保護層150亦可具有非晶矽。藉 此，保護層150可吸收電磁波10的至少一部分。保護層 150可具有材質分別不同之複數的層。 以降低被熱處理部130的平均差排密度為目的，將電 ❹磁波10照射在基底基板12 0。電磁波1 〇的波長，可為被 熱處理部130之電磁波10的吸收係數顯示出峰值之波長。 此外，電磁波10的波長，可為電磁波1 〇的一部分不會被 被保護部140吸收而能夠透射之波長。藉由如上述方式選 擇電磁波10的波長，即使直接將電磁波10照射在被熱處 理部130及被保護部H0，亦可選擇性地加熱被熱處理部 130。 例如，在所照射之電磁波1 0的波長中，被熱5處理部 130之電磁波10的吸收係數較被保護部140之電磁波10 17 321628 201034081 … 的吸收係數還大。具體而言，電磁波10為波長1200nm以 上1800nm以下之光。上述光會被SixGei-x結晶（OSx< 1 ) 吸收，但不會被Si結晶吸收而能夠透射。藉此，可抑制 Si裝置的熱損傷，並選擇性地加熱SixGe^結晶（OSx< 1) ° 第2圖係概略地顯示半導體基板210之剖面的一例。 半導體基板210，係設置具有遮蔽層252及熱傳導抑制層 254之保護層250來取代第1圖所示之半導體基板110的 保護層150而製造出。相對於電磁波10的透射方向Z，依 序配置遮蔽層252、熱傳導抑制層254、及被保護部140。 除了半導體基板210具備保護層250來取代保護層150之 外，半導體基板210與半導體基板110具有相同構成，此 外，係以同樣工序來製得。因此對於保護層250以外的構 成’省略該說明。 遮蔽層252係遮蔽電磁波10的至少一部分。遮蔽層 2 5 2，具有例如使電磁波10的至少一部分反射之反射層。 遮蔽層252之電磁波10的反射率，較佳為較被保護部140 之電磁波10的反射率還大。 反射層可包含金屬薄膜。金屬薄膜例如為含有Ag、 Au、A1等金屬之薄膜。反射層可藉由例如真空蒸鐘法來形 成。遮蔽層252可由複數種材料所構成。遮蔽層252包含 例如氧化矽層、氮化矽層、氮氧化矽層或氧化鋁層、或是 積層此等而成之層。金屬薄膜可埋入於此等層的内部來配 置。 18 321628 201034081 遮蔽層ι 散射層。散射屬6具有使電磁波】0的至少一部分散射之 子分々於Γ包含例如含微粒子之樹靜 子刀散於钎射率不同的電 曰層‘使微粒 如塗佈法來形成。 成層。散射層可藉由例 ‘子。録相以透明微粒 或氧化紹層、或是積声=、氮㈣層、氮氧切層 散射層係使八射;遮蔽層二= ❹ 少一部分散射而改變雷磁^/52_内社電磁波10的至 層252内部之電磁，的仃進方向。藉此，使遮蔽 252之電磁波ίο的吸收量的移動距離增長，以提升遮蔽層 ❹ 如_來形成有等吸收f。吸收層可藉由例 氬氧化秒層或氧化^ 人於氧切層、氮化梦層、 配置。— 層、或是積層此等而成之層的内部來 遮蔽層252，較佳日—丄七 的熱輻射、以m疋糟由來自遮蔽層252表面及側面 楂 4接觸於遮蔽層252表面之空間中的氣产 散射層及吸收層中吸收電磁波1〇所產生的- 小一:，用上述構成，遮蔽層252可遮蔽電磁波1〇的至 夕、邛刀。藉此，保護層250可保護被保護部140免受電 磁波1〇。遮蔽層252可具有反射層、散射層、及吸收層中 的複數層。 19 321628 201034081 熱傳導抑制層254係配置在遮蔽層252與被保護部 140之間。熱傳導抑制層254係抑制因電磁㈣的照射而 在遮蔽層况所產生的熱到達至被保護部— 在it蔽層252 ~產生之熱能的一部分之熱傳導，係受 遮蔽層252與熱傳導抑制層254之間的接觸熱阻（⑽心 thermal resistance)所抑制。此外，在遮蔽層252所產生
的熱於熱傳導抑制層254的内部進行傳熱之間，於熱傳導 抑制層254的内部產生溫度分布。結果會依序使遮蔽層252 的表面257、熱傳導抑制層254的表面258及背面259之 最高到達溫度降低。熱傳導抑制層254的熱傳導率，較佳 為較遮蔽層252的熱傳導率還小。此外，熱傳導抑制層⑸ 的的熱傳導率，較佳為較被熱處理部13()的熱 基底基板120的第2主面124，蚨a w ，較佳是維持在M遮蔽 層252的表面257還低之溫度。薪此 ’抒在較巡献 精此’可於埶傳導物制層 254的内部產生溫度分布，而降低熱；傳導抑制層 抑制層254的背 面259之最高到達溫度。 曰&4的月
熱傳導抑制層254 ’可含有氧化 ’ 虱化矽、氮氣化 石夕、氧德、或是聚醯亞胺等耐熱㈣旨。熱 可由複數層所形成。具體而言，埶值 ，、、、得導抑制層254可且有 接觸於被保護部140之隔熱層。再者， ^ $ ’熱傳導抑制厝254 可藉由以熱傳導率大的材料所形成之傳磁 ==產生的熱引導至接觸於被保護_丄 外的面而散熱。
圖係顯示熱傳導抑制層254的表面⑽ 的溫度及 321628 20 201034081 背面259的溫度之變化的一例。同圖中，橫軸及縱轴分別 表示時間及溫度。第3圖的例子中，係使用吸收電磁波10 之吸收層作為遮蔽層252。此外，第3圖係顯示在基底基 板120經預備加熱且第2主面124維持在較表面258還低 . 之溫度時之溫度變化。 ， 時間t。中，虛線32所示之脈衝狀電磁波10係照射在 基底基板120。結果使熱傳導抑制層254的表面258之溫 度急遽上升。然後熱往Z方向傳遞，從表面258朝向背面 ❹259產生一定的熱流。實線34表示熱傳導抑制層254的表 面258之溫度隨時間變化的一例。實線36表示熱傳導抑制 層254的背面259之溫度隨時間變化的一例。 如實線34及實線36所示，時間t。之表面258及背面 259的溫度幾乎均等於T。。隨著電磁波10的照射，遮蔽層 252的表面257之溫度瞬間上升。在遮蔽層252所產生的 熱到達至熱傳導抑制層254的表面258。 _ 如實線34所示，熱傳導抑制層254的表面258之溫 度，在時間t。後的不久開始上升。然後在時間t4到達最高 到達溫度T4後，缓缓降低。到達至熱傳導抑制層254的表 面258之熱，於熱傳導抑制層254的内部傳遞，並到達至 熱傳導抑制層254的背面259。如實線36所示，熱傳導抑 制層254的背面259之溫度，係較表面258更遲才開始上 升，在時間t6到達最高到達溫度T6後，緩緩降低。 熱傳導抑制層254的背面259之最高到達溫度Τ。，因 應熱傳導抑制層254的厚度及熱傳導率等，係較表面258 21 321628 201034081 的最门到達飢度τ4還低。藉此，藉由將熱傳導抑制層脱 配置在遮蔽層252與被保護部刚之間，可保護被保護部 14 0免受電磁波1 〇。 最高到達溫度Τ6可藉由式⑴所求取。式⑴為一 次的熱擴散方程式’如式⑴所示，熱傳導抑制層254 之Ζ方向的厚度愈大，最高到達溫度Te愈低。式⑴中， t表示時間[S]。ζ表示ζ方向的位置[m]。τ表示位置ζ的 溫度[κ]。α表示熱傳導抑制層254的熱擴散率[mVs]。 熱擴散率α如式（2)所示。式⑴中，入為熱傳導 抑制層254的熱傳導率[J/S · m · κ]。Cp表示熱傳導抑制 層254的疋壓比熱[j/kg.K]。p表示熱傳導抑制層254 的密度[kg/m3]。從式（2)中可得知，則熱傳導抑制層254 的熱傳導率愈小，此外，熱傳導抑制層254的定壓比熱及 途度愈大，則熱傳導抑制層254的背面259到達最高到達 溫度Te之時間愈慢，此外，最高到達溫度Te愈低。 α = λ/ (CpXp) ... (2) 從上述得知，熱傳導抑制層254的熱擴散率，較佳為 較被熱處理部130的熱擴散率還小。即使當熱傳導抑制層 254的熱擴散率較被熱處理部丨3〇的熱擴散率還大時，只 要適當地設定熱傳導抑制層254的厚度，則可降低接觸於 被保護部140之熱傳導抑制層254的背面259之最高到達 321628 22 201034081 - 溫度Τ6 ’因此能夠保護被保護部mo。 第4圖係概略地顯示半導體基板41〇之剖面的其他例 子。本例之半導體基板410，係具備基底基板42〇、阻礙層 426、種晶462、化合物半導體466、及半導體裝置48〇。 - 基底基板420，例如為Si基板、SOI基板、Ge基板、 ，G0I基板、及GaAs基板中之任一種基板。基底基板42〇具 有第1主面422及第2主面424。 半導體基板410可藉由下列順序來製造出。首先，在 ❹基底基板420的第1主面422形成阻礙層426。接著形成 貫通阻礙層426至基底基板420之開口 428。然後於開口 428的内部設置種晶462。 接著使化合物半導體466結晶成長於種晶462上。然 後將半導體裝置480形成於化合物半導體466上。半導體 裝置480，例如包含導入雜質之區域432及區域434、活性 區域440、及保護層450。保護層450包含閘極452及閘極 ❹絕緣膜454 〇 活性區域440，在化合物半導體466中係夾持於導入 雜質之區域432及區域434之間所設置。活性區域440， 係對應於與第1圖至第3圖相關連所說明之被保護部 140。此外’區域432及區域434 ’係對應於與第1圖至第 3圖相關連所說明之被熱處理部130。 閘極絕緣膜454形成於活性區域440上。此外，閘極 4 5 2形成於閘極絕緣膜45m極絕^緣、膜4 5 4 係保護活性區域440免受電磁波10。藉由從基底基板420 321628 23 201034081 的上方照射電磁波10，可選擇性地加熱區域432及區域 434。閘極452係具有與第2圖相關連所說明之遮蔽層252 之一之反射層的功能。此外，閘極絕緣膜454具有與第2 圖相關連所說明之熱傳導抑制層254的功能。 阻礙層426 ’係阻礙種晶462及化合物半導體466的 前驅物結晶成長。此外，當使用M0CVD法使化合物半導體 466的結晶蠢晶成長時’阻礙層426係阻礙上述化合物半 導體466的結晶在阻礙層426的表面上磊晶成長。 阻礙層426，例如為氧化矽層、氧化鋁層、氮化矽層、 氮氧化矽層、氮化鈕層或氮化鈦層、或是積層此等中的複 數層而成之層。阻礙層426的厚度例如為0. 05至5/zm。 阻礙層426接觸於基底基板420的第1主面422所形成。 阻礙層426可藉由例如CVD法來形成。 開口 428，係在大致垂直於第1主面422之方向上貫 通阻礙層426。開口 428使第1主面422暴露出。藉此， 可使結晶選擇性地成長於開口 428的内部。開口 428，可 藉由例如蝕刻等的光微影法來形成。 開口 428 ’具有例如（，3) /3以上的寬高比（aspect ratio)。當在寬高比為（，3) /3以上之開口 428的内部 形成具有某種程度的厚度之結晶時，該結晶中所含之晶格 缺陷等缺陷，可在開口 428的壁面被終結。結果使暴露於 開口 428之上述結晶的表面，在形成該結晶之時點中具備 優良的結晶性。開口 428的面積可為lmm2以下，較佳為未 滿 〇. 25 mm2。 321628 24 201034081 -在此’本申請書中，所謂「開口的寬高比」，是指「開 口的深度」除以「開口的寬度」所得之值。例如，根據電 子資訊通訊學會（日本）編、「電子資訊通訊手冊第丨分冊」 751頁、1988年、Ohm公司發行，係記載（蝕刻深度/圖型 寬度）作為寬南比。本申請書中，亦使用相同意義之寬高 , 比的用詞。 所謂「開口的深度」，是指將薄膜積層於基板上時之 積層方向的深度’「開口的寬度」是指垂直於積層方向之方 ❹向的寬度。當開口的寬度為複數個時，在算出開口的寬高 比時，係使用最小寬度。例如，當從開口的積層方向所觀 看之形狀為長方形時，係將長方形的短邊長度用於寬高比 的算出。 種晶462係提供可使化合物半導體466成長之良好的 種晶面。種晶462，係抑制存在於基底基板42〇或第1主 面422之雜質對化合物半導體466的結晶性產生不良影響 ❾者。種晶462例如接觸於第i主面422而形成。種晶462 可含有半導體的結晶。種晶462含有例如SixGei-x結晶（〇 Sx< 1) 〇 種晶4 6 2可藉由例如C VD法等磊晶成長法來形成。此 時’在阻礙層426的表面上結晶成長被阻礙，所以種晶462 於開口 428的内部選擇性地成長。種晶4犯較佳為進行退 火。藉此可降低種晶462内部的缺陷密度，對化合物半導 體棚提供良好的種晶面。上述退火能夠以與被熱處理部 130的退火相同之條件來實施。 … 321628 25 201034081 化合物半導體466，μ a 4R9 例如在對種晶462進行退火後， 接觸於種晶462而形成。各 丧#曰搖pc阶化5物半導體466為與種晶462 匹配之化合物半導體。化合物半 導體466例如為GaAs箄q ς从 , 寻3~5族化合物半導體。種晶462 與化合物半導體466之7 厶物半導體_，n 於開口 428的内部。化 :U 例如M〇CVD法等磊晶成長法來形 成。基板420為如Ge基板或基板在第i主面 422 具有 SixGei-x 結晶（〇 < / 】、 ^υ==χ<1)之基板時，化合物半導 體466可以該SixGe^x处曰r η 、 、，、口日日（〇Sx<l)為種晶，接觸於第 1主面422來形成。 田化口物半導體466為GaAs或與GaAs形成晶格匹配 或近似晶格匹配之半導體時’ χ結晶的χ，較佳為〇 sg0· 1 ’更佳為Χ=0。當X為〇. 1以下時，SlxGei-x結晶 與3-5族化合物半導體之晶格常數的差更小，戶斤以不易產 生缺陷。 、在此本說明書中，所謂「近似晶格匹配」，是指雖 然非為完全的晶格匹配，但兩半導體之晶格常數的差較 小，而可在因晶格不匹配所產生的缺陷為不顯著之範圍内 積層兩半導體之狀態。此時，各半導體的晶格常數，係藉 由在可進行彈性變形的範圍内變形，來吸收上述晶格常數 的差。例如，Ge與GaAs的積層狀態，可稱為近似晶格匹 配。 半導體裝置480，例如是將化合物半導體466的一部 分用作為活性區域440之M〇SFET。區域432及區域434， 321628 26 201034081 是分別成為半導體裝置480的源極區域及汲極區域之區 域。 當藉由M0CVD法使化合物半導體466成長時，成長壓 力可使用0. lkPa以上l〇〇kPa以下的條件。當成長壓力高 . 時，結晶亦容易附著於阻礙層上，所以較不佳。較佳的成 ， 長壓力為50kPa以下。化合物半導體466的成長速度，係 與設置在阻礙層426之開口 428的面積比（（開口的底面積） /(阻礙層與基板所接觸之面的面積））相關。當開口 428 ®的面積比較小時，大量的原料集中於開口，使成長速度增 快。 區域432及區域434 ’例如以下列順序來形成。首先， 形成接觸於化合物半導體466之閘極絕緣膜454。閘極絕 緣膜454，例如為AlGaAs膜、AlInGaP膜、氧化矽膜、氮 化矽膜、氧化鋁膜、氧化鎵膜、氧化釓膜、氧化銓膜、氧 化錯膜、氧化鑭膜、以及此等的混合物或積層膜。閘極絕 ©緣膜454，在藉由例如M0CVD法、職法、⑽法形成薄膜 後，使該薄膜圖型化來形成。 。接者形成接觸於閘極絕緣膜454之閘極452。閘極4 可為人^八…“吖卜吋等金屬…亦可為在傳導性的丁“ 細、則上積層Ag、Au、M、Pt、pd等金屬之構造物 閘極452，例如在藉由濺鍍法或真空蒸鍍法形成薄膜後 藉由餘刻等使該薄膜圖型化來形成。 、 然後配合區域432赢區巍祕勝風牛未顯 之阻劑形成於化合物半導體權上。之後，例如以_4 321628 27 201034081 及閘極絕緣膜454作為遮罩進行離子植入，藉此將雜質導 入於化合物半導體466。去除上述阻劑而製得區域432及 區域434。 然後從基底基板420的上方照射電磁波10。電磁波 10例如為閃光燈的閃光。電磁波10具有容易被區域432 及區域434吸收且容易被閘極452反射之波長。 藉此，閘極452使電磁波10的至少一部分反射。此 外，閘極絕緣膜454係抑制因電磁波10的照射而在閘極 452所產生的熱到達至活性區域440。藉此，可保護财熱性 較小的活性區域440與閘極絕緣膜454之界面免受因電磁 波10的照射所產生的熱。 另一方面，區域432及區域434吸收電磁波10使溫 度上升。藉此，使區域432及區域434的結晶性回復，使 離子植入後的雜質活化。藉此，可一邊抑制活性區域440 或活性區域440與閘極絕緣膜454之界面的溫度上升，一 邊選擇性地加熱區域432及區域434，而形成半導體裝置 480的源極區域及汲極區域。源極區域及汲極區域等之雜 質區域的形成方法並不限定於上述方法。雜質區域可藉由 使雜質擴散來形成。 半導體裝置480能夠以化合物半導體466為核心，形 成於沿著開口 428所成長之化合物半導體上。此外，保護 層450並不限於半導體裝置480的閘極452及閘極絕緣膜 454。保護層450亦可形成於閘極452的閘極側壁。藉此， 可抑制因熱擴散及雜質擴散對閘極部所造成之不良影響。 28 321628 201034081 • 第5圖係概略地顯示電子裝置500之剖面的其他一 例。電子裝置500，係具備形成於半導體基板51〇上之第2 電子元件580、配線592、配線594、及配線596。 半導體基板510係具有基底基板52〇、第1電子元件 -570、阻礙層554、結晶562、及3-5族化合物半導 •體566。基底基板520具有第1主面522及第2主面524。 基底基板420，例如為Si基板、SOI基板、Ge基板、GOI 基板、及GaAs基板中之任一種基板。 ® 於基底基板520形成有第1電子元件570。第1電子 元件570含有阱57卜源極區域572、汲極區域574、閘極 576、及閘極絕緣膜578。第1電子元件570可具有與第4 圖相關連所說明之半導體裝置48〇相同的構成。第丨電子 元件570係對應於與第1圖至第3圖相關連所說明之被保 護部140 〇 阻礙層554 ’係藉由與第4圖相關連所說明之阻礙層 φ 426相同的枋料及方法，形成於基底基板52〇及第1電子 元件570上。此外’於阻礙層554形成有開口 556、開口 593、及開口 595。第2電子元件580具有輸出入電極587、 輸出入電極588、及閘極589。第2電子元件580形成於 3-5族化合物半導體566。 阻礙層554及開口 556，與阻礙層426及開口 428為 同等。因此’對於與阻礙層426及開口 428之不同點以外 者’係省略阻礙層554及開口 556的說明。阻礙層554， 與阻礙層426相比’就具有開口 593及開口 595之點有所 29 321628 201034081 不同。此外’阻礙層554係具有保護作為被保護部的一例 之第1電子元件570免受電磁波的功能。阻礙層554亦可 具有上述熱傳導抑制層的功能。 開口 593及開口 595 ’係在大致垂直於第1主面522 之方向上貫通阻礙層554。開口 593及開口 595分別使源 極區域572及汲極區域574暴露出。於開口 593及開口 595 ♦ 的内部’分別形成有配線592及配線594的一部分。藉此， 第1電子元件570可與第2電子元件580等其他電子元件 電性結合。開口 593及開口 595 ’可藉由例如反應性離子 ❹ 蝕刻來形成。
SixGei-x結晶562’為提供可使3-5族化合物半導體566 成長之良好的種晶面之種晶的一例。在此，χ表示滿足〇 Sx<l之實數。SixGei—x結晶562，係抑制存在於基底基板 520或第1主面522之雜質對3-5族化合物半導體566的 釔曰a性產生不良影響者。SixGei x結晶562設置在開— ❹ 的内部。SiUl曰曰562可接觸於第i主面522而形成 SHX結晶562,可藉由與第4圖相關連所說明之種晶4 相同的方法及條件來形成。 554後，第丄曰電子兀件570免受電磁波之阻礙， 在半導I*其Χ 結晶562所能夠吸收之電磁波1〇照: 作為被熱#此來選擇性地加熱SixG〜x結晶5( 554，可為。。保護層’在半導體基板51〇的阻礙> 少—部分區域。
、化曰物半導體566係與SlxGe]x結晶562形成E 321628 30 201034081 格匹配或近似晶格匹配。3-5族化合物半導體566例如為 GaAs。3-5族化合物半導體566例如接觸於SixGeh結晶 562而結晶成長_。 當使3-5族化合物半導體566結晶成長時，係將電磁 . 波照射在基底基板520，使3-5族化合物半導體566的溫 ， 度上升至結晶成長所需之溫度。當使3-5族化合物半導體 566結晶成長時，可使用對sixGeh結晶562進行退火時之 光源，再次照射同一電磁波。 ❿ SixGei-x結晶562與3-5族化合物半導體566之界面， 可位於開口 556的内部。3-5族化合物半導體566，可藉由 例如M0CVD法等蠢晶成長法來形成。當基底基板520為如 Ge基板或G0I基板在第1主面522具有SixGeh結晶（〇 Sx<l)之基板時’ 3-5族化合物半導體566可接觸於第1 主面522來形成。 當藉由M0CVD法使3-5族化合物半導體566磊晶成長 φ 時，可在保護第1電子元件570免受電磁波之阻礙層554 形成於基底基板520之狀態下，一邊將SixGeh結晶562 所能夠吸收之電磁波照射在基底基板520上，一邊將原料 氣體供應至反應容器。藉此，可在經退火後之SixGei-x結 晶562上使形成晶格匹配或近似晶格匹配之3-5族化合物 半導體選擇性地成長。 此時，將基底基板520的溫度，尤其是形成有第1電 子元件570之區域的溫度，維持在例如650°C以下，較佳 為450°C以下。藉此，可抑制因熱而導致第1電子元件570 31 321628 201034081 的劣化。基底基板520的溫度，當將SixGe]_x結晶562形 成於基底基板520時、以及對SixGei_x結晶562進行退火 時’均維持在650°C以下，較佳為45(rc以下。 之輪入 第1電子元件570可形成於基底基板52〇之暴露於開 口 556之區域以外的區域。第丨電子元件57〇，可為含有 於MISFET、HBT、HEMT等半導體裝置、LED等發光裝置、 光感測器等感光裝置的主動元件、或是含有於電容器等 被動元件。此外，第1電子元件57〇，可為含有於第2、 子元件580的驅動電路、改善第2電子元件58〇之電 特性的線形性之校正電路、以及第2電子元件58〇 w入 段的保護電路中之任一種電路之電子元件。 第2電子元件580,可為含有於類比電子 等發光裝置、以及錢測器等感中之任_ '咖 電子元件。此外，第2電子元件58q，可為含有 ' 之 MISm、HBT、HEMT等半導體裝置、或是電容 =Τ、 元件。 ^又破動 輸出入電極587、輸出入電極588、及開極 料，為導電性材料。例如可運用Al、w、Ti等金 的材 掺雜高漢度的雜質之半導體。輸出入電極聊、二屮或是 極588、及閘極589,可藉由例如真法或錢電 形成。 ’來 配線592、配線594、及配線596，係將第 570或第2電子元件580與其他電子元件等：件 合。配線592、配線594、及配線596的材料，為 321628 201034081 料。可運用例如A1、Cu、Au、W、Ti等金屬、或是摻雜雜 質之半導體。配線592、配線594、及配線596，可藉由例 如真空蒸鍍法或鍍覆法等來形成。 半導體基板510可具有複數個第1電子元件570。1 . 個第1電子元件570可與複數個第2電子元件580電性結 ’ 合。此外，半導體基板510可具有複數個第2.電子元件 580。1個第2電子元件580可與複數個第1電子元件570 電性結合。 〇 第6圖係顯示電子裝置500之製造方法的一例之流程 圖。在S602的工序中，將第1電子元件570形成於基底基 板520。接著在S604的工序中，係以至少覆蓋第1電子元 件570之方式，來形成阻礙SixGei-x結晶562的結晶成長 且保護第1電子元件570免受電磁波10之阻礙層554。接 著在S606的工序中，將貫通至基底基板520之開口 556， 形成於覆蓋第1電子元件570之區域以外之阻礙層554的 0 區域。 然後在S608的工序中，將作為被熱處理部的SixGe!-x 結晶562形成於開口 556内。亦即，在開口 556内使SixGei-x 結晶562的前驅物結晶成長。之後在S610的工序中，一邊 加熱基底基板52 0全體一邊照射電磁波10，藉此對SixGei-X 結晶562進行退火。 接著在S612的工序中，使3-5族化合物半導體566 結晶成長於SixGei-x結晶56.2..，.上。在SGkH的^廉v..中::._ν將弟 2電子元件580形成於3-5族化合物半導體566。最後在 33 321628 201034081 S616的工序中’將開口 593及開口 595形成於阻礙層554。 然後再形成配線5 9 2、配線5 9 4、及配線5 9 6，而製得電子 裝置500。 以下使用第7圖至第11圖’說明製造半導體基板510 之方法的一例。第7圖係概略地顯示半導體基板51〇的製 程之剖面的一例。本實施形態中，首先將第i電子元件57〇 形成於基底基板520。基底基板520例如為Si基板或SOI 基板。 第8圖係概略地顯示半導體基板51()的製程之剖面的 一例。如第8圖所示，接觸於基底基板52〇的第i主面522 形成阻礙層554。阻礙層554例如為Si〇2。阻礙層554的 厚度例如為0· 05至5/im。阻礙層554可藉由CVD法來形 成。於阻礙層554，藉由姓刻等的光微影法形成有開口 556。開口 556可具有（/3) /3以上的寬高比。 第9圖係概略地顯示半導體基板51〇的製程之半導體 基板910的一例。如第9圖所示，藉由磊晶成長法，將
SixGe^結晶962形成於開口 556。SixGe!-x結晶962係對應 於與第1圖至第3圖相關連所說明之被熱處理部13〇。
SixGei-x結晶962，可藉由例如在原料氣體的一部分含 有齒素之CVD法來形成。在阻礙層554的表面上χ 結晶962之前驅物的、结晶成長被阻礙，所卩hi結晶 962於開口 556的内部選擇性地成長。此時，於sixG〜 結晶962的内部，可能會產生晶格缺陷等缺陷。 II由對SixGei—x結晶962騎退火，可降低sixGei_j 321628 34 201034081 晶562内部的缺陷密廑。扯、 然而，由於在基底基板520上已 形成第1電子元件570沾 * 的一部分，若將電磁波照射在基底 基板520來實施800至Qnn。 主9〇〇C下的高溫退火，則第1電子 元件570可能會產生損僖 谓傷。此外，阱57卜源極區域572、 及汲極區域574中所含之衅陆^ , 〈雜質會更進一步地擴散。因此， ，係藉由保護層950來保護第！電子元件570免受電磁波。 結果可選擇性地加熱SixG〜結晶脱。 ❹ 如第9圖所示，在霜装 復蓋第1電子元件570之區域的阻 礙層554表面上，可开彡士 Λ „ ΠΓη 成遮蔽層952。阻礙層554及遮蔽 層952具有保護層95〇的 ± 的功能。遮蔽層952,可具有與第2 圖相關連所說明之遮蔽層 0,〇 /( 252相同之功能及構造。遮蔽層 952例如為使電磁波的 主乂 一部分反射之金屬薄膜。金屬 薄膜可藉由例如真空蒗鲈 p t …戮法來形成。遮蔽層952係形成為 足以保護第1電子元件^7η * / nco T b70免受電磁波的大小。遮蔽層 952、阻礙層554、及第1 〇 1電子元件570，相對於電磁波的 透射方向，可依此順序來配置。 第10圖係概略地县畐；Α 4 脚甘Α 4不+導體基板510的製程之半導 體基板91〇的一例。如第ιη阳 .Π73 Α 弟10圖所示’從基底基板520的上 方照射電磁波10。電磁螗1Λ , ^ 电磁夜10例如為閃光燈的閃光。 電磁波10的波長，較佳為選擇容易被SixGei χ結晶962 及收且各易被遮蔽層952遮蔽之波長。例如，當遮蔽層952 為金屬薄膜時’係選擇容易被遮蔽層952反射之波長。此 外’電磁波10的波長，亦可選擇難以被阻礙層554吸收之 波長。糟此’可選擇性地加熱Six(；ei_x結晶962來對sixGei-x 321628 35 201034081 結晶962進行退火。上述退火能夠以與被熱處理部130的 退火相同之條件來實施。此時，由於第1電子元件570被 保護免受電磁波10，所以可抑制第1電子元件570的溫度 上升。 在選擇性地加熱SixGe!-x結晶962之步驟前，可將半 導體基板910預備加熱。預備加熱，可藉由例如使加熱至 -一定溫度之支撐體接觸於基底基板520的第2主面524， 使熱從上述支撐體往半導體基板910傳導，來加熱半導體 基板910全體而實施。藉此，至少加熱SixGei-x結晶962 〇 及第1電子元件570。 此外，預備加熱，亦可從基底基板520的第2主面524 側照射被基底基板520所能夠吸收之電磁波，來加熱半導 體基板910全體而實施。預備加熱，係以使第1電子元件 570的溫度不超過第1電子元件570產生熱劣化之溫度之 方式來實施。 藉由上述退火’可降低ShGei-x結晶962的缺陷密度， 〇 而製得結晶性優良之SixGeh結晶562。例如，貫通至
SixGei-x結晶562的表面之貫通差排的平均差排密度可降低 至105cm2以下。平均差排密度，可藉由蝕刻坑（etch pit) 法、或藉由透射型電子顯微鏡所進行之平面剖面觀察來測 定。 與第9圖相關連所說明之使SixGei_x結晶962的前驅 物結晶成長之步驟，和與第1〇圖相關連所說明之選擇性地 加熱SixGe!-x結晶962之步驟，例子之—係在同一反應容 321628 36 201034081 器的内部實施。此外，在使SixGei-x結晶962的前驅物結 晶成長之步驟後，可在不使SixGei-x結晶962暴露於大氣 下，連續地實施選擇性地加熱SixGei-x結晶962之步驟。 第11圖係概略地顯示半導體基板510之剖面的一 例。於Si結晶962上形成有3-5族化合物半導體566。 3-5族化合物半導體566 ’係與SixGei-x結晶962形成晶格 匹配成近似晶格匹配。例如’ 3-5族化合物半導體566，係 以具有#良的結晶性之SixGei-x結晶962(圖式中亦一併統 © —為962 )的表面為種晶面進行蠢晶成長。3-5族化合物半 導體566玎藉由例如M0CVD法來形成。 3一5族化合物半導體566 ’較佳是在保護層950形成 於半導禮基板之狀恕下結晶成長。藉此，可一邊抑制 第1電孑元件570的溫度上升，一邊製得與SixGei-x結晶 562形成晶格匹配或近似晶格匹.配之族化合物半導體 566。例如’在形成有覆蓋第1電子元件570之阻礙層554 ❹與保護第1電子元件57〇免受電磁波之遮蔽層952之狀蘇 下，/邊將SixGei-x結晶962所能夠吸收之電礤波照射在 基板，，邊將原料氣體供應至反應容器。藉此，可在、經、R 火後之SixGei-x結晶962的表面上’使與SixGei、x結曰％ 形成晶格匹配或近似晶格匹配之3-5族化合物半導發 選擇性地成長。 此時’將基底基板520的溫度，尤其是形成有第 子元件570之區域的溫度，維持在例如65(TC以下，電 較隹 化。 為45〇。匚以下。藉此’可更抑制第1電子元件57〇的劣 37 321628 201034081 在將SixGei-x結晶962形成於基底基板520之間、將半導 體基板910預備加熱之間、以及將SixGei-x結晶962施以 退火之間，基底基板520的溫度均維持在650°C以下，較 佳為450°C以下。 在形成3-5族化合物半導體566後，藉由蝕刻法等來 去除遮蔽層952而製得半導體基板510。然後形成第2電 子元件580、配線592、配線594、及配線596等，將第1 電子元件570與第2電子元件580電性結合而製得電子裝 置 500。 本實施形態中’係說明將遮蔽層952去除之情況，但 亦可殘留遮蔽層952的一部分來運用作為配線592或配線 594的一部分。此外，本實施形態中，係說明在形成遮蔽 層952之狀態下使3-5族化合物半導體566結晶成長之情 況，但亦可在去除遮蔽層952後，使3_5族化合物半導體 566結晶成長。 此外，本實施形態中，係說明相對於電磁波的透射方 向依序配置遮蔽層952、阻礙層554、及第1電子元件570 之情況，但亦可相對於電磁波的透射方向依序配置阻礙層 554、遮蔽層952、及第1電子元件57〇。亦即，可相對於 電磁波的透射方向依序配置阻礙層、保護層、及被保護部。 藉由該配置，亦可在形成保護層後，選擇性地加熱ShGei x 結晶962。 本實施形態中，係說明將保護層95〇配置在半導體基 板910，一邊保護第丨電子元件57〇免受電磁波，一邊選 321628 201034081 • 擇性地加熱SixGe!-x結晶962之情況。然而，亦可藉由其 他方法來選擇性地加熱SixGei-x結晶962。 具體而言，半導體基板910可在SixGeh結晶962的 附近，具備吸收電磁波而產生熱之發熱層。藉此，藉由將 電磁波照射在半導體基板910來選擇性地加熱發熱層，可 ’使半導體基板91〇全體的溫度上升。藉由發熱層所產生的 熱’來選擇性地加熱SixGei-x結晶962。發熱層，含有例如 非晶矽。亦可將上述加熱方法，應用於在SixGe^結晶962 ❹的表面上使3-5族化合物半導體566磊晶成長之情況。 此外，選擇性地加熱SixGei-x結晶962之其他例子， 有將容易被SixGei-x結晶962吸收且不易被基底基板520 及第1電子元件570吸收之電磁波照射在基底基板520之 方法。藉此，可選擇性地加熱SixGeh結晶962。亦可將上 述方法，適用於在SixGei-x結晶962的表面上使3-5族化 合物半導體566磊晶成長之情況。 U 第12圖係概略地顯示熱處理裝置1200之剖面的一 例。熱處理裝置1200係收納基底基板1280。基底基板 1280，具有與例如基底基板120、基底基板420、及基底基 板520的任一種相同之構成。於基底基板1280的第1主面 1282，例子之一為設置有：具有單結晶層且施以熱處理之 被熱處理部130、及免受熱處理所施加的熱而加以保護之 被保護部140、以及保護被保護部免受電磁波之保護層 150 ° 熱處理裝置1200為反應裝置的一例。例如，熱處理 39 321628 201034081 裝置1200係對基底基板1280施以閃光退火等熱處理。此 外，熱處理裝置1200亦可兼用作為將Si結晶、SixGei_x 結晶（0$χ<1)、及化合物半導體結晶等形成於基底基板 1280之CVD裝置。 熱處理裝置1200係具備：熱處理爐121〇、燈單元 1230、燈單元1240、輻射溫度計1252、及控制部1260。 . 熱處理爐1210具有：晶圓送入口 ι212、氣體流入部1214、 氣體排出部1216、及蓋部1222。燈單元1230具有··燈 1232、反射構件1234、濾片1236、及電源部1238。燈單 ❹ 元1240具有：燈1242、反射構件1244、及電源部1248。 熱處理爐1210係於内部收納基底基板128〇。熱處理 爐1210為反應容器的一例。熱處理爐例如具有中空 的圓筒形狀。晶圓送入口 1212係使用於基底基板1280的 送入或取出。蓋部12 2 2將晶圓送入口 1212予以密閉。此 外，蓋部1222亦可含有在熱處理裝置12〇()的内部支撐基 底基板1280之支撐體1224。藉此，熱處理爐121〇可於内 部保持基底基板1280。 ® 支樓體1224例如為石墨製的承受器（suscept〇r)。於 支#體1224，可配置有作為測量支撐體1224的溫度之加 熱溫度測定部之溫度感測器。基底基板1280可接觸於支撐 體1224來載置。此時，支撐體1224與基底基板1280的下 部溫度大致相同。因此，上述溫度感測器可測定基底基板 1280背面的溫度。例如，上述溫度感測器可測定形成於基 底基板1280之耐熱性較小的部分之溫度。上述溫度感測器 321628 40 201034081 ，亦可測量形成於基底基板1280之Si裝置或3_5族化合物 半導體裝置附近的溫度。 熱處理爐1210中，將惰性氣體等從氣體流入部丨214 供應至熱處理爐1210的内部。此外，熱處理爐内部 .的氣體可從氣體排出部1216排出。此外，氣體流入部1214 將CVD、M0CVD等之原料氣體供應至熱處理爐12ι〇的内部。 例如，氣體流入部1214將原料氣體12 9 〇及載體氣體等供 應至熱處理爐1210的内部。載體氣體例如為氫氣。 ❹ 熱處理爐1210的内部中，由於原料氣體1290進行反 應’使半導體的結晶蠢晶成長於保持在熱處理爐121 〇的内 部之基底基板1280。反應容器的殘存氣體等，係從氣體排 出部1216排出。雖然圖中未顯示，但氣體排出部1216可 連接於真空系統。 原料氣體1290的溫度較基底基板1280的温度還低。 在將電磁波照射在基底基板1280使半導體的結晶磊晶成 ❹長之間，較佳是藉由原料氣體1290來冷卻基底基板1280。 藉由一邊冷卻基底基板1280 —邊照射電磁波，可一邊維持 基底基板1280之被熱處理部130以外的區域之溫度差，一 邊選擇性地加熱被熱處理部130。 燈單元1230為照射部的一例。燈單元1230配置在基 底基板1280之第1主面1282侧。燈單元1230係從基底基 板1280之第1主面1282側，將電磁波照射在基底基板 1280。藉此，燈單元1230加熱基底基板1280。 各個燈1232係產生電磁波。燈1232產生例如含有紅 41 321628 201034081 外線之光。各個燈1232亦可產生均勻地將電磁波照射在基 底基板1280全體之彝同調光。熱處理裝置1200，可藉由 例如並排配置多數個便宜的光源來均勻地將電磁波照射在 基底基板120全體’而一次對大面積的基底基板120進行 熱處理。燈1232例如為高亮度放電燈、鹵素燈、氙氣燈、 或LED燈。高亮度放電燈例如有高壓水銀燈、金屬鹵素燈、 或納燈。 燈單元1230玎連續地照射電磁波，或是脈衝狀地照 射複數次電磁波。玎因應照射電磁波之用途，來決定脈衝 ❹ 狀地照射電磁波之時間及次數。 例如’燈單元1230 ’可藉由脈衝狀地將電磁波照射在 基底基板1280複數次’來施以閃光退火。閃光退火中，燈 單元1230係使用氙氣燈等閃光燈’將閃光照射在基底基板 1280。基底基板1280的表層部分’係在短時間内加熱至例 如為lOOOt：以上的高溫。此外，藉由一邊掃描基底基板 1280 —邊將來自閃光燈的閃光照射在基底基板ι28〇，可全 面地加熱基底基板1280。 ❹ 閃光燈所照射之電磁波的脈衝寬度，例如為1 至 100ms。當以較高溫度對基底基板128〇進行熱處理時，電 磁波的脈衝寬度愈短愈佳。然而，當上述脈衝寬度較〇. ims 還小時、，光脈衝的控制變得較難。因此，電磁波的脈衝寬 度較，為0.1ms至l〇ms。在此，本說明書中，所謂脈衝寬 度，是指脈衝波形的位準維持峰值1/2以上的大小之 寬度。 321628 42 201034081 閃光的光照射量，可依熱處理對象及可運用的燈而任 意地選擇。光照射量例如為2至50J/cm2。本說明書中， 所謂閃光的光照射量，是指閃光燈所輸出之電磁波的能量 (單位：J)除以基底基板1280中閃光燈照射之區域的面 . 積（單位：cm2)所得之值。 當照射複數次閃光時，閃光的脈衝間隔，可考量閃光 光源的輸出性能及重複充放電性能、以及被熱處理部130 的散熱性來設定。例如，可設定為被熱處理部130的溫度 ❿到達必要的退火溫度，且被保護部140的溫度不會成為預 定溫度以上。上述脈衝間隔，例如為1 s以上。 當脈衝間隔過短時，充放電所需之設備負擔變得過 大。此外，由於基底基板1280的熱能來不及發散，可能導 致被保護部140之不必要的溫度上升。另一方面，當上述 脈衝間隔過長時，處理時間增長，且熱處理所需能量亦會 增加。 @ 閃光燈的脈衝點燈次數及各脈衝的脈衝寬度，可以使 被熱處理部130充分受到追火效果之方式自由地設定。藉 由調整閃光燈的脈衝次數或各脈衝的脈衝寬度，即可調整 熱處理的溫度及時間。 例如，當被熱處理部130含有SixGeh結晶（0Sx< 1)，並藉由使用連續光之連續退火對被熱處理部130進行 退火時，上述熱處理的溫度及時間在850至900°C下進行2 至10分鐘。退火溫度例如為較被熱處理部130的痕點還低 之溫度。 43 321628 201034081 閃光退火中’例子之一為使用光照射量5J/cm2的燈， 在脈衝寬度1 ms、脈衝間隔30s的條件下，將〇. 2 // m至1. 5 //m的波長範圍下具有寬廣發光光譜成分之閃光照射約5 次。藉此，藉由累計約5ms的照射，可使被熱處理部13〇 的最高到達溫度到達750至800。(：。 將基底基板1280預備加熱至4〇〇至60(TC，並同樣使 用光照射量5J/Cm2的燈，在脈衝寬度5ms、脈衝間隔3〇s 的條件下，將具有同樣的波長帶之閃光照射約5次。藉此， 可使被熱處理部130的最高到達溫度到達至9〇〇ι。 亦可對基底基板1280施以複數階段的退火。例如， 在未達到被熱處理部130的熔點之溫度下實施高溫退火 後’在較高溫退火還低之溫度下實施低溫退火。此外，亦 可重複實施複數次此2階段的退火。高溫退火的溫度及時 間，當被熱處理部13〇含有SixGei_x結晶（〇$χ<1)時， 例如在850至9〇(TC下進行2至1G分鐘。低溫退火的溫度 及時間，例如在6〇0至78(rc下進行2至1〇分鐘。此2階 段的退火，例如可重複實施1〇次。 當藉由閃光退火對被熱處理部130進行退火時，藉由 調整脈衝覓度及脈衝間隔等條件，即可實施上述複數階段 的退火。例如，當藉由閃光退火來實施2階段的退火時， ，以使藉由1次的閃光照射所達到之被熱處理部130的最 问到達溫度包含於高溫退火的溫度範圍内之方式，來調整 脈衝寬度等條件。此外，至下—次照射閃光為止之間，被 ’’’、處理。ρ 13〇的溫度降低。因此，係以使藉由下一次的閃 321628 201034081 - 光照射所達到之被熱處理部130的溫度包含於低溫退火的 溫度範圍内之方式，來調整脈衝間隔。 反射構件1234，係將從燈1232所照射之電磁波中之 未朝向基底基板1280之電磁波反射為朝向基底基板 1280。電源部1238 ’例如根據從控制部1260所輸入之訊 號，調整供應至燈1232之電流。 濾片1236係配置在基底基板1280與燈1232之間。 濾片1236可將基底基板1280所能夠吸收之電磁波的至少 ® —部分予以阻隔。濾片1236可吸收燈1232所產生之電磁 波中的特定波長成分。例如，濾片1236係將在燈1232所 照射之電磁波的波長成分中之基底基板1280之被保護部 140的吸收係數較基底基板1280之被熱處理部130的吸收 係數還大之波長成分予以阻隔。 濾片1236 ’當基底基板1280具有被保護部140時， 可含有與被保護部140相同之材料。例如，當被保護部140 ©為形成於Si基板、SOI基板等的Si結晶之MOSFET時，藉 由使用如Si結晶基板含有Si結晶之濾片，可獲得不會被 Si結晶吸收而能夠選擇性地加熱sixGeh結晶（〇$χ<1) 之電磁波。此外，藉由使用例如形成有Si〇2層之Si結晶 基板作為濾片，可獲得不會被Si結晶及Si〇2吸收而能夠 選擇性地加熱SixGei-x結晶（〇$χ< 1)之電磁波。 熱處理裝置1200,當藉由閃光退火對含有sixGeh結 晶（0Sx< 1)之被熱處理部130進行退火時，可使用加熱 部預先將基底基板1280的全體預備加熱至約400至600 45 321628 201034081 °c。此外’熱處理裝置1200，可在從第2主面1284侧將 基底基板1280預備加熱後，一邊將基底基板128〇全體的 溫度維持在預定溫度，一邊從第1主面1282侧將電磁波照 射在基底基板1280。 熱處理裝置1200，可以使藉由設置在基底基板1280 的下方之熱源施加於基底基板1280全體的熱量大致與從 基底基板1280所輻射出之熱量相等之方式來加熱基底基 板1280。熱處理裝置12〇〇，藉由將基底基板丨280預備加 熱’可縮小電磁波的脈衝振幅。 預備加熱’係以使被保護部14〇的溫度不會超過被保 護部140產生熱劣化之溫度的方式來實施。在此，所謂被 保護部140產生熱劣化之溫度，係意味著被保護部14〇的 特性超過設計所決定之容許範圍之溫度。 預備加熱’可藉由例如在反應容器中將支撐基底基板 1280之支撐體加熱至一定溫度來實施。例如，使加熱至一 定溫度之支樓體接觸於基底基板1280的第2主面1284， 並藉由使熱從該支撐體往基底基板1280傳導，可將被熱處 理部130與被保護部14〇預備加熱。支撐體，可藉由例如 將支樓體所能夠吸收之電磁波照射在第1主面1282而加 熱。此外’支撐體亦可藉由加熱器等進行電熱加熱。預備 加熱中’亦可藉由從第2主面1284側照射基底基板1280 所能夠吸收之電磁波，來加熱基底基板128〇。 燈早元1240為加熱部的一例。燈單元1240配置在基 底基板1280之第2主面1284侧。燈單元1240係從基底基 46 321628 201034081 .板1280之第2主面聰侧，將電磁波照射在基底基板 1280。藉此，燈單元124〇可加熱支擇體1224。此外，燈 單元1240可經由支撐體1224來加熱基底基板128〇全體。 基底基板測可藉由例如來自支撐體體之傳熱而加熱。 • 各個燈1242係產生電磁波。燈1242例如產生含有紅 外線之光。燈1242亦可產生非同調光。藉此，可藉由例如 並排配置多數個便宜的燈1242,而—次對大面積的基底基 板1280進行熱處理。燈1242例如為高亮度放電燈、幽素 燈、氙氣燈、或LED燈。高亮度放電燈例如有高壓水銀燈、 金屬幽素燈、或鈉燈。加熱部並不限定於燈單元124〇。加 熱部亦可藉由電阻加熱來加熱支撐體1224或基底基板 1280全體。 熱處理裝置1200，可一邊使用燈單元124〇照射電磁 波’ 一邊藉由燈1232從基底基板1280的上方照射電磁波。 熱處理裝置1200,藉由使用燈單元1240持續照射電磁波， ❹即可在將基底基板1280背面的溫度保持在一定溫度範圍 内之狀態下加熱被熱處理部130。結果可容易地進行被熱 處理部130的溫度控制。 反射構件1244，係將從燈1242所照射之電磁波中之 未朝向基底基板1280之電磁波，反射為朝向基底基板 1280。電源部1248，例如根據從控制部1260所輸入之訊 號，調整供應至燈1242之電流。 輻射溫度計1252係測量基底基板1280的溫度。輻射 溫度計1252為溫度測定部的一例。當藉由燈單元1230照 321628 47 201034081 射的電磁波所加熱之被熱處理部130形成於基底基板1280 的表面附近時，輻射溫度計1252係測量被熱處理部130 的輻射熱。藉此，能夠以非接觸方式來測定被熱處理部13〇 的溫度。此外，輻射溫度計1252，藉由測量被保護部14〇 的輻射熱，能夠以非接觸方式來測定被保護部14〇的溫度。 輻射溫度計1252，可在燈單元1230未照射電磁波之 · 期間’測定基底基板1280等的溫度。藉此可更正確地測定 基底基板1280等的溫度。輻射溫度計1252，可在燈1232 的關燈不久後，測定基底基板1280等的溫度。此外，輕射 溫度計1252可依序測定被保護部14〇的溫度及被熱處理部 130的溫度。例如，輻射溫度計1252可交互測定被保護部 140的溫度及被熱處理部130的溫度。輕射溫度計1252亦 可在測定被保護部140的溫度複數次後，再測定被熱處理 部130的溫度複數次。 控制部1260,係控制燈單元1230及燈單元1240來調 節基底基板1280的溫度。控制部1260，例如控制從電源 部1238及電源部1248供應至燈1232及燈1242之電流咬 Q 電壓。控制部1260 ’可在燈單元1240連續地將電磁波照 射在支稽體1224來將基底基板1280預備加熱後，使燈單 元1230脈衝狀地將電磁波照射在基底基板1280。 控制部1260亦可分別獨立地控制燈單元1230及燈單 元1240。亦可控制燈單元1230及燈單元1240的電磁波輪 出。控制部1260控制例如，燈單元1230及燈單元ι24〇 之點燈憶滅狀態、點燈媳滅間隔、所產生的電磁波強度、 321628 48 201034081 .平均輸出、及一定時間的總照射量等。 ㈣彳部126G ’亦可以設置有照射電磁波之照射期間、 與不照射電磁波之非照射期間之方式來控制燈單元 1230，脈衝狀地照射電磁波。控制部126〇，亦可以設置有 .照射輸出較大的電磁波之期間、與照射輸出較上述電磁波 還小的電磁波之期間之方式來控制燈單元123〇,脈衝狀地 照射電磁波。 ㈣部1260，可根據配置在支樓體1224之溫度感測 益所測量之支撐體1224的温度，來控制燈單元124〇的輸 出。控制部1260’可根據輻射溫度計1252所測量的溫度， 來控制燈單兀1230的輪出。例如，控制部1260根據輻射 溫度計1252所測量之被熱處理部13〇的溫度，調整燈單元 1230所,，、、射之電磁波的強度。例子之一為，控制部1260 在燈單元1230的非照射期間，藉由輻射溫度計1252來測 量基底基板1280、被熱處理部130、及被保護部14〇等的 ❹溫度。 控制部1260’當所測量之被熱處理部130的溫度未達 到退火所需的溫度時，可藉由增大燈單元123〇的脈衝寬 度，使被熱處理部13〇的溫度上升。控制部126〇亦可藉由 延長燈單元1230的照射期間，使被熱處理部13〇的溫度上 升。控制部1260，當被保護部14〇的溫度超過根據劣化温 度所決疋之被保護部14〇的最高容許溫度時，可藉由縮小 燈單元1230的脈衝寬度，使被保護部14〇的溫度降低。 控制部1260,可根據具有加熱溫度測定部的功能之溫 321628 49 201034081 度感測器所測得的測定結果，來決定具有照射部的功能之 燈年元12 3 0照射電磁波的照射期間、及燈單元12 3 0不照 射電磁波的非照射期間。具體而言，控制部1260係因應溫 度感測器所測定之基底基板1280背面的溫度，來控制燈單 元1230的加熱量。例如，當基底基板1280背面的溫度為 300°C時，藉由將燈單元1230的照射期間延長為較基底基 板1280背面的溫度為400°C時更長，可在短時間内將被熱 處理部130的溫度上升至退火所需溫度。 如上所述’熱處理裝置1200，藉由將電磁波照射在具 ❹ 有被熱處理部130、被保護部140、及保護層150之基底基 板1280來進行熱處理，可選擇性地加熱被熱處理部13〇。 藉此’可降低被熱處理部130之結晶内部的缺陷密度》 此外’熱處理裝置1200，由於具備從第1主面1282 侧加熱基底基板1280之燈單元1230以及從第2主面1284 侧加熱基底基板1280之燈單元1240，所以可從雙面來加 熱基底基板1280。此外，熱處理裝置1200，由於可分別獨 立地控制燈單元1230及燈單元1240，所以可從雙面分別 © 獨立地加熱基底基板1280。藉此，熱處理裝置1200能夠 以各種型態來控制基板的溫度。 第13圖係概略地顯示半導體基板no之剖面的一 例。使用第13圖，說明在與第1圖相關連所說明之半導體 基板110之被熱處理部130的表面上，使3_5族化合物半 導體1366磊晶成長之方法。3-5族化合物半導體1366為 3-5族化合物半導體的一例。 50 321628 201034081 3-5族化合物半導體1366例如可藉由下列順序來形 成。首先準備具有被熱處理部130、被保護部140、及保護 層150之半導體基板110，並例如將半導體基板110保持 在CVD裝置的反應容器。 接著，一邊將被熱處理部130所能夠吸收之電磁波1〇 照射在半導體基板110全體，一邊將原料氣體1390供應至 反應容器。當將電磁波10照射在半導體基板110時，被熱 處理部130被選擇性地加熱’在經加熱後之被熱處理部130 ❿的表面上，使3-5族化合物半導體1366選擇性地成長。此 時，可一邊從第2主面124側加熱半導體基板110全體， 一邊將電磁波10照射在半導體基板110。 被熱處理部130，可在使3-5族化合物半導體1366 蠢晶成長之步驟前’進行退火。上述退火，可使用例如與 第1圖至第11圖相關連所說明之被熱處理部130的選擇性 地加熱中所用之電磁波來進行。此時，對被熱處理部之加 ❹熱、以及上述3-5族化合物半導體1366之磊晶成長，可在 同一反應容器的内部實施。此外，在實施對被熱處理部之 加熱後，可在不使半導體基板110暴露於大氣下，連續地 使上述3-5族化合物半導體1366磊晶成長。此外，亦可使 用與第2圖相關連所說明之保護層250來取代保護層15〇。 在被熱處理部130的表面上選擇性地使3_5族化合物 半導體1366磊晶成長之方法，並不限定於上述方法。可在 具有被熱處理部、以及翁收乘磁波產_巍兩^壤採姓地加熱 被熱處理部之發熱部之基板上，將發熱部所能夠吸收之電 321628 51 201034081 磁波照射在基板。只需將原料氣體1390供應至反應容器， 即可在經加熱後之被熱處理部的表面上’使3-5族化合物 半導體磊晶成長。 此外，在被熱處理部130的表面上選擇性地使3-5族 化合物半導體1366磊晶成長之方法的其他例子，有將含有 SixGeH結晶（0$χ<1)之被熱處理部，設置在從SOI基 板及Si基板所選出且形成有半導體裝置的至少一部分之 基底基板上之方法。此時，係將對SLGei-χ結晶的吸收係 數較對基底基板中所含之Si的吸收係數還大之電磁波照 ❹ 射在基板，來加熱S ixGei-X結晶。亦可一邊進行該電磁波 的照射一邊將原料氣體1390供應至反應容器，而在經加熱 後之被熱處理部的表面上，使3-5族化合物半導體磊晶成 長。 第14圖係概略地顯示半導體基板510的製程之半導 體基板910的一例。使用第14圖，說明在以與第10圖相 關連所說明之方法製造出之半導體基板910上，使3-5族 ❹ 化合物半導體566蠢晶成長之方法的一例。如第14圖所 不，半導體基板910係具有加熱S i xGei_x結晶9 6 2所得之 SLGeH結晶562。此外，半導體基板910具有保護層950。 3_5族化合物半導體566例如可藉由下列順序來形 成。首先將形成有SixGeh結晶562之半導體基板910保 持在CVD裝置的反應容器。用於加熱SixGe^結晶962之 熱處理裝置，亦可兼用作為上述CVD裝置。 接著，一邊將SLGeh結晶562所能夠吸收之電磁波 52 321628 201034081 10照射在半導體基板910全體，一邊將原料氣體1490供 應至反應容器。然後，熱.處理裝置將電磁波10照射在半導 體基板910。藉由電磁波10使SLGeh結晶562選擇性地 加熱，在經加熱後之SixGei-x結晶562的表面上，使3-5 • 族化合物半導體566選擇性地成長。此時，熱處理裝置可 一邊從第2主面524側加熱半導體基板910全體，一邊將 電磁波10照射在半導體基板910。 選擇性地使3-5族化合物半導體566磊晶成長之方 ❹法，並不限定於上述方法。可將發熱層配置在SixGe!-x結 晶562附近之阻礙層554的内部，一邊選擇性地加熱 SixGei-x結晶562 —邊將原料氣體1490供應至反應容器、 半導體基板910可具有上述發熱層及保護層950。 [實施例] (實施例1) 依循第6圖所示之順序來製作電子裝置5〇〇。準備市 φ售的SOI基板作為基底基板52〇。將M〇SFET形成於基底基 板520的Si結晶層來作為被保護部的一例之第丨電子元件 570。並藉由CVD法形成接觸於基底基板52〇的第丨主面 522之Si〇2層來作為阻礙層554。Si〇2層之厚度的平均值 為lym。藉由光微影法，於阻礙層554的一部分形成開口 556。開口 556的大小為以mxl5/im。 將形成有阻礙層554及開口 556之基底基板52〇，.配 置在熱處理裝置1200的熱處理爐βίο的内部.，並形成作 為SixGei-x結晶962之Ge結晶層。上述基底基板52〇，係 53 321628 201034081 以使基底基板520的第2主面524接觸於支撐體1224之方 式載置於支撐體1224的上面。支撐體1224係使用石墨製 的承受器。Ge結晶層藉由CVD法選擇性地形成於開口 556 的内部。Ge結晶層’係使用GeH4作為原料氣體，並在熱處 理爐1210内的壓力為2. 6kPa、成長溫度為400°C的條件 下，暫時成膜至約20nm的厚度後，再升溫至6〇〇〇c，接著 成膜至約Ι/zm的厚度。 开> 成具有Ag薄膜與Si 〇2層之構造體作為遮蔽層 952。上述構造體的形成中，預先藉由真空蒸鍍法將Ag薄 膜形成於阻礙層554的表面。再藉由真空蒸鍍法，於Ag 薄膜的表面上形成l〇〇nm的Si〇2層作為Ag保護層後，藉 由光微影法，將上述Ag薄膜及作為Ag保護層的s i 〇2層圖 型化而製得上述構造體。Ag薄膜及作為Ag保護層的Si〇2 層，圖型化成從垂直於第1主面522之方向來看會遮蓋第 1電子元件570之大小。藉由上述工序，來製作半導體基 板 910。 接著，在熱處理爐1210中，從載置半導體基板91〇 之支撐體1224的背面，藉由燈單元124〇照射紅外線，藉 此來加熱支撐體1224。藉由使熱從支撐體1224往半導體 基板910的第2主面524傳導，來實施半導體基板91〇的 預備加熱。預備加熱係以使支撐體1224的溫度成為4〇〇亡 之方式來實施。此時，SixGe!-x結晶962附近及第i電子元 件570附近的溫度，皆約為40(rc。 上述溫度係藉由紅外線表面溫度計來測量。藉由預備 321628 54 201034081 • 加熱使半導體基板910的温度達到安定後，一邊藉由燈單 元1240加熱半導體基板910全體，一邊以阻礙層554及遮 蔽層952作為保護層，並藉由燈單元1230,從第1主面522 侧將含有紅外線之燈光朝向半導體基板91 〇照射。藉此， ，可選擇性地加熱SlxGei-x結晶962來對sixGei—χ結晶962進 行退火。 燈光的照射’在形成SixGei-x結晶962後，在不從熱 處理爐1210中取出半導體基板910下實施。亦即，本實施 ©例中，在使SixGei-x結晶962的前驅物結晶成長之步驟後， 在不使SixGei-x結晶962暴露於大氣下，連續地選擇性地 加熱SixGe!-x結晶962。此外，在同一反應容器的内部實施 SixGei-x結晶962的刚驅物結晶成長之步驟、與選擇性地加 熱SixGei-x結晶962之步驟。 上述含有紅外線之燈光的光源，係使用20支最大輸 出為1. 6kW的鹵素燈（Ushio電機股份有限公司製）。鹵素 ❹燈的輸出係以下列方式來調整。首先準備在Si基板的全面 上具有厚度約1 //m的Ge單結晶層之參考基板，並獲取鹵 素燈的輸出與上述參考基板的表面溫度之相關特性。接著 根據此相關特性，以使半導體基板91〇之第1主面522的 表面溫度成為85(TC之方式來設定鹵素燈的輸出，並將燈 光照射在半導體基板910 20分鐘。此外，於上述齒素燈 與半導體基板910之間，設置Si單結晶板作為濾片1236， 並將該透射光照射在半導藤基板9L0的篇。 ㈣ 上述鹵素燈的輸出與參考基板的表面溫度之相關特 55 321628 201034081 性，可藉由下列順序獲取。首先將上述參考基板載置於熱 處理爐1則中的支撲體lm上。上述參考基板，係以與 形成有Ge單結晶層之面（有稱為第！主面時 的 面（有稱為第2主面時）接觸於支撐體。“的^面之方式 來載置。 帛著將參考基板預備加熱。預備加熱，係在孰處理爐 mo中’從支撐體聰的下面側照射紅外線來純支樓 體1224而實施。藉此，藉由使熱從支撐體咖往上述參 ❹ 考基板傳導，加熱參考基板全體。預備加熱係以使支稽體 1224的溫度成為之方式來實施。此時，亦實施紅外 線表面溫度計的校正。上述校正，係藉由以使藉由上述紅 外線表面溫度計所測量之上述參考基板之第丨主面的表面 溫度成為約4〇rc之方式，來調整上述紅外線表面溫度計 的設定來實施。 ◎ 藉由預備加熱使上述參考基板的溫度達到安定後，從 上述參考基板的第1主面侧，以約10秒的間隔將上述含有 紅外線之燈光，間歇地朝向上述參考基板照射。在燈光關 閉不久後，藉由紅外線表面溫度計來測量上 主面的 表面溫度，藉此，可獲取從第i主面側所照射之㈣燈的 輸出，與上述參考基板之第i主面的表面、温度之相關特：。 在將燈光照射在半導體基板910及上述參 間，可藉由埋入於支撐體1224之熱電偶來檢蜊出严^， =照拉射在支撐體]224的下面之紅外線的能量二:回績 控制，藉此可調整支撐體1224的溫度。係以使支撐體 321628 56 201034081 的溫度成為4〇代之方式來調整上述紅外線的能量。 如亡所述，在對半導體基板91/的Siu晶962 =^後，不從熱處__中取出半導體基板91〇, 並藉由M0CVD法來形成Ga“ ^ A As層作為3-5族化合物半導體 • 566°GaAs層，係使用三甲基锆 ^ 1 暴嫁及二氳化砷作為原料氣體， 並且在成長溫度65CTC、埶沾 热處理爐1210内的壓力9.9kPa 之條件下成膜。GaAs層一邊牌、 %將進仃退火所得之SixGe^結
G 晶562所能夠吸收之電磁浊昭 夜照射在半導體基板910，一邊 將原料氣體供應至熱處理爐191 吸U10的内部而形成。GaAs層 一邊藉由燈單元1240加埶车道μ w 、、、牛V體基板910全體而形成。此 時，石墨製之支撐體1224的、'田痒〆 巧/皿度，係以成為40(TC之方式 來調整。然後藉由钱刻，將參主工 取表面之作為Ag保護層的Si〇2 層與Ag薄膜予以去除，而製作出半導體基板510。 形成將上述GaAs層用作氣 π作為活性層之HBT作為第2電 子元件580。然後形成配綠而制 %两製作出電子裝置500。對電子 ❹ 裝置500實施運作試驗之站| ; 9 〜果’電子裝置500之IkA/cm2 集極電流密度的電流增幅率龜 千顯不出181之值，可確認到能 夠作為電流增幅元件正常地運作。形成於基底基板52〇的 Si結晶層之作為第1電子元件570的M〇SFET，可確認到與 初期特性相同之臨很值及電流電壓特性。 此外，藉由SEM來觀察退火後的Ge結晶層之結果， 可得知Ge結晶層的厚度約1以m，GaAs層的厚度為2. 5# ’均與设s十相同。此外’藉由姓刻坑法來檢查GaAs層的 表面之結果，於GaAs層的表面未發現缺陷。藉由TEM對面 57 321628 201034081 内進行剖面觀察之結果，未發現到從Ge結晶層貫通至GaAs 層之差排。 (實施例2) 依循第6圖所示之順序來製作電子裝置500。與實施 例1相同，於基底基板520上形成阻礙層554及開口 556。 將上述基底基板520配置在熱處理爐1210的内部，並形成 作為SixGei-x結晶962之Ge結晶層。Ge結晶層猎由CVD法 選擇性地形成於開口 556的内部。Ge結晶層，係使用GeH4 作為原料氣體，並在熱處理爐1210内的壓力為2. 6kPa、 成長溫度為400°C的條件下，暫時成膜至約20nm的厚度 後，再升溫至600°C，接著成膜至約的厚度。 形成具有Ag薄膜與Si〇2層之構造體作為遮蔽層 952。上述構造體係預先藉由真空蒸鍍法將Ag薄膜形成於 阻礙層554的表面，再藉由真空蒸鑛法，於Ag薄膜的表面 上形成lOOnm的Si〇2層作為Ag保護層後，藉由光微影法， 將上述Ag薄膜及作為Ag保護層的S i 〇2層圖型化而製得。 Ag薄膜及作為Ag保護層的S i 〇2層，係圖型化成從垂直於 第1主面522之方向來看會遮蓋第1電子元件570之大小。 藉由上述工序，來製作半導體基板910。 然後從熱處理爐1210中暫時將半導體基板910取 出，並以使基底基板520的第2主面524接觸於石墨製支 撐體之方式，將半導體基板910載置於其他反應容器中的 石墨製支撐體。在上述其他反應容器中，藉由電熱加熱， 從載置半導體基板910之石墨製支撐體的背面來加熱上述 58 321628 201034081 . 石墨製支撐體，藉由使熱往接觸於石墨製支撐許也道麟 基板_第2主面524侧料，來實施半 的預備加熱。預備加熱係以使石墨製支撐體的溫度成為 200至600°C之方式來實施。 藉由預備加熱使半導體基板910的溫度達到安定後， 一邊藉由燈單元1240加熱半導體基板910全體，一邊以阻 礙層554及遮蔽層952作為保護層，在沁或Ar之惰性氣 體環境下，從第1主面522側將閃光朝向半導體基板91〇 ❹照射。藉此，可選擇性地加熱SixGeh結晶962來對SixGei_x 結晶962進行退火。 閃光燈，係使用半導體基板910之每單位面積的輸入 能量值約為15J/cm2之氙氣燈（Ushio電機股份有限公司 製）。將閃光的脈衝寬度設為1ms，將重複照射時之閃光的 脈衝間隔設為30s，並照射5次閃光。此時，石墨製支撐 體的溫度，係以成為400°C之方式來調整。此外，於上述 ❹閃光燈與半導體基板910之間，設置Si單結晶板作為濾片 1236,並將該透射光照射在半導體基板910的第1主面 522 〇 如上所述’在對半導體基板910的SixGew結晶962 進行退火後’從熱處理用的反應容器中取出半導體基板 910。然後使用其他反應裝置，藉由M0CVD法來形成GaAs 層作為3-5族化合物半導體566 ° GaAs層，係使用三甲基 鎵及三氫化砷作為原料氣體，並且在成長溫度650°C；、反 應容器内的魘力9. 9kPa之條件下成膜。 59 321628 201034081
GaAs層係一邊將進行退火所得之SixGeH結晶562所 能夠吸收之電磁波照射在半導體基板910，一邊將原料氣 體供應至熱處理爐1210的内部而形成。GaAs層係一邊藉 由燈單元1240加熱半導體基板910全體而形成。此時，石 墨製支撐體的溫度，係以成為400°C之方式來調整。然後 藉由蝕刻，將最表面之作為Ag保護層的Si〇2層與Ag薄膜 予以去除，而製作出半導體基板510。 形成將上述GaAs層用作為活性層之HBT作為第2電 子元件580。然後形成配線而製作出電子裝置500。對電子 裝置500實施運作試驗之結果，電子裝置500之lkA/cm2 集極電流密度的電流增幅率顯示出178之值，可確認到能 夠作為電流增幅元件正常地運作。形成於基底基板520的 Si結晶層之作為第1電子元件570的MOSFET，可確認到與 初期特性相同之臨限值及電流電壓特性。 此外，藉由SEM來觀察退火後的Ge結晶層之結果， 可得知Ge結晶層的厚度約1 // m，GaAs層的厚度約2. 5 # m，均與設計相同。此外，藉由餘刻坑法來檢查GaAs層的 表面之結果，於GaAs層的表面未發現缺陷。藉由TEM對面 内進行剖面觀察之結果，未發現到從Ge結晶層貫通至GaAs 層之差排。 (實施例3) 依循第6圖所示之順序來製作電子裝置500。準備市 售的Si基板作為基底基板520。將MOSFET形成於基底基 板520的Si結晶層來作為被保護部的一例之第1電子元件 60 321628 201034081 .570 °並藉由CVD法形成接觸於基底基板wo的第1主面 522之Si〇2層來作為阻礙層554。si〇2層之厚度的平均值 , 為1#〇1。藉由光微影法，於阻礙層554的一部分形成開口 556。開口 556 的大小為 15/zmxl5//m。 將形成有阻礙層554及開口 556之基底基板520，配 置在熱處理裝置1200的熱處理爐12ι〇的内部，並形成作 為SixGe!-x結晶962之Ge結晶層。上述基底基板52〇，係 以使基底基板520的第2主面524接觸於支撐體1224之方 ©式載置於支禮體1224的上面。支撐體1224係使用石墨製 的承受器。Ge結晶層藉由CVD法選擇性地形成於開口 5m 的内部。Ge結晶層，係使用GeH4作為原料氣體，並在 理爐1210内的壓力為2. 6kPa、成長溫度為4G(Tc的條件 下暫耠成膜至約2〇nm的厚度後，再升溫至，接 成膜至約1 的厚度。 罨 形成具有Ag薄膜與Si〇2層之構造體作為遮蔽 ❹952。上述構造體，係預先藉由真空蒸鍍法將缝薄膜形 於阻礙層554的表面，再藉由真空蒸鑛法，於Ag薄膜的 面上形成1〇_的Si〇2層作為Ag保護層後，藉由光微$ =將上迷Ag薄膜及作為Ag保護層的Si〇2層圖型化 得^薄膜及作為人忌保護層的以〇2層，係圖型化成從 直於第2主面522之方向來看會遮蓋第^電子元件57〇 大小。藉由上述工序，來製作半導體基板91〇。 接者，在熱處衡^雜導職基板⑽ 之支撐體1224的背面，藉由燈單元1240照射紅外線，轉 321628 61 201034081 此來加熱支撐體1224，並藉由使熱從支撐體1224往半I 體基板910的第2主面524側傳導，來實施半導體基板91〇 的預備加熱。預備加熱係以使支撐體1224的溫度成為4〇〇 °C之方式來實施。此時，SixGei-x結晶962附近及第1電子 元件570附近的溫度，皆約為400°C。上述溫度係藉由紅 外線表面溫度計來測量。 藉由預備加熱使半導體基板910的溫度達到安定4， 一邊藉由燈單元1240加熱半導體基板910全體，一邊以阻 礙層554及遮蔽層952作為保護層，並藉由燈單元123〇， Ο 從第1主面522側將含有紅外線之燈光朝向半導體基板 910照射。藉此，可選擇性地加熱ShGei-x結晶962來對 SixGei-x結晶962進行退火。 燈光的照射，係在形成SixGe^結晶962後，在不;^ 熱處理爐1210中取出半導體基板910下實施。亦即，本實 施例中，在使SixGei-χ結晶962的前驅物結晶成長之步驟 後’在不使SixGei-x結晶962暴露於大氣下，連續地且選 擇性地加熱SixGei-x結晶962。此外，在同一反應容器的内 〇 部實施SixGe^結晶962的前驅物結晶成長之步驟、與選 擇性地加熱SixGei-x結晶962之步驟。 上述含有紅外線之燈光的光源，係使用20支最大輪 出為1. 6kW的鹵素燈（Ushio電機股份有限公司製）。齒素 燈的輸出係以下列方式來調整。首先準備在Si基板的全面 上具有厚度约lem的Ge單結晶層之參考基板，並獲取_ 素燈的輸出與上述參考基板的表面溫度之相關特性。接著 321628 62 201034081 根據此相關特性，以使半導體基板91〇之第i主面522的 表面溫度成為之方絲設定㈣燈的輸出並使燈 光不通過滤片1236而直接照射在半導體基板91G的第i 主面522 20分鐘。 上述函素燈的輪出與參考基板的表面溫度之相關特 性，可藉由下列順序獲取。首先將上述參考基板載置於熱 處理爐1210中的支擇體腿上。上述參考基板，係以與 形成有Ge單結晶層之面（有稱為$ i主面時）為相反側的 面（有稱為帛2主面時）接觸於支择體1224的上面之方式 來載置。 接著將參考基板難加熱。預備加熱，係在熱處理塌 1210中，從支撐體1224的下面侧照射紅外線來加熱支拍 體1224而實施。藉此，藉由使熱從支撐體1224往上 考基板傳導，加熱參考基板全體。預備加熱係以使支糾 聰的溫度成為之方式來實施。此時，亦實施红夕| 線表面溫度計的校正。域校正，係藉由 外線表面溫度計所測量之上述參考基板之第丨主面 /皿度成為約4GG°C之方式’來調整上述紅外線表面丄 的設定來實施。 ’風又/ 藉由預備加熱使上述參考基板的溫度達到安定" 上述參考基板的第1主面侧，以約1Q秒的間 紅外線之燈光，地朝向上述參考基板照射。在 閉不久後，藉由紅外線表面溫度計來測量上: 表面溫度，藉此，可獲取從第i主面側所照射之鹵素= 321628 63 201034081 輸出，與上述參考基板之第1主面的表面溫度之相關特性。 在將燈光照射在半導體基板910及上述參考基板之 間，可藉由埋入於支撐體1224之熱電偶來檢測出溫度，並 且將照射在支撐體1224的下面之紅外線的能量予以回饋 控制，藉此可調整支撐體1224的溫度。係以使支撐體1224 的溫度成為400°C之方式來調整上述紅外線的能量。在對 半導體基板910的SixGew結晶962進行退火後，從熱處 理爐1210中取出半導體基板910。 第15圖為從熱處理爐1210所取出之半導體基板910 〇 的剖面TEM照片。觀察基底基板520與形成於其上方之 S i xGei -X結晶962之界面部分。第16圖為具有未經熱處理 的SixGeh結晶2000之半導體基板910的剖面TEM照片。 第16圖所示之SixGei-x結晶2000 ’與SixGei-x結晶962不 同’並未施以退火。在SixGei-χ結晶2000中，係觀察到大 量的差排。從比較第15圖及第16圖中可得知，在進行退 火後之SixGel x結晶962中，不存在差排。 (實施例4) ❹ 除了使用市售的Si基板作為基底基板520,且未形成 電子το件570之外，其他與實施例丨相同來製作出半導體 基板510。形成將上述GaAs層用作為活性層之冊了作為電 子凡件580。形成連接於腿的集極、基極及射極之各配 線’而構成電子裝置5〇〇。 第17圖係顯示上述方式所製作之ΗΒΤ之相對於集極 電壓的集極電流。同圖係顯示4個系列之改變基極電壓時 321628 64 201034081 的資料。同圖表示出在寬廣的集極電壓範圍内，集極電流 安定地流動者。第18圖係顯示用以獲得電流增幅率成為1 之最大振盪頻率的實驗資料。基極-射極間電壓為1.6V 時，可獲得最大振盪頻率9GHz之值。亦即，所製作之HBT， . 在電流電壓特性及高頻特性中顯示出良好的特性。 (實施例5) 除了使用市售的Si基板作為基底基板520,且未形成 第1電子元件570，並且將形成GaAs層作為3-5族化合物 ❿半導體566時之熱處理爐1210内的壓力設定為0.5kPa之 外，其他與實施例1相同來製作出半導體基板510。 第19圖係顯示3-5族化合物半導體566的成長速度， 與被覆區域的大小及開口 556的大小之關係。縱軸係顯示 相對於無被覆區域時之一定時間之間所成長之化合物半導 體466的膜厚，具有被覆區域時之膜厚比，橫軸係顯示被 覆區域（阻礙部）之一邊的長度[#m]。本實施例中，由於 _ 3-5族化合物半導體566的膜厚為一定時間之間所成長的 膜厚比，所以藉由該膜厚除以該時間，可獲得3-5族化合 物半導體566之成長速度比的近似值。 菱形繪點係顯示開口 556的底面形狀為一邊10/zm之 正方形時的實驗資料，四角形繪點係顯示開口 556的底面 形狀為一邊20 μ m之正方形時的實驗資料。三角形繪點係 顯示開口 556的底面形狀為長邊40/zm、短邊30 之長 方形時的實驗資料。為了比較，分別以塗黑的菱形、塗黑 的四角形、及塗黑的三角形來表示在8kPa下成長時之資 65 321628 201034081 料0 從第19圖中可得知，3_5族化合物半導體566的成長 速度，隨著被覆區域大小的增大呈單調增加，但該影響程 度會因成長壓力的降低而減小。從該結果中可得知在開口 及被覆區域的大小非為一定之基板上成長時，較低的壓力 較佳。較佳的成長壓力為lkPa以下，更佳為〇5kPa以下。 以上係使用實施形態來說明本發明，但本發明之技術 範圍並不限定於上述實施形態所記載之範圍。可對上述實 施形態施以多種的變更或改良，對所屬技術領域中具通常 知識者而言係顯而易知。並且施以如此的變更或改良之形 態亦包含於本發明之技術範圍，係從申請專利範圍的記載 中顯而易知。 應留意者為，申請專利範圍、說明書、以及圖式中所 顯不之裝置、系統、程式、以及方法中的運作、順序、步 驟、以及步驟等各處理的執行順序，只要未特別明指為 較之刖」在…之如」等，只要並非在之後處理中^ 用先前處理的輸出時，即能夠以任意順序來執行。關於申 請專利範圍、說明書、以及圖式中的運作流程，就算是為 了簡便而使用「首先」、「接著」等來進行說明，亦不意味 著必須以該順序來實施。 【圖式簡單說明】 第1圖係概略地顯示半導體基板11〇之剖面的一例。 第2圖係概略地顯示半導體基板21〇之剖面的一例。 第3圖係顯示熱傳導抑制層254的表面溫度及背面溫 321628 66 201034081 • 度之變化的一例。 第4圖係概略地顯示半導體基板410之剖面的一例。 第5圖係概略地顯示電子裝置500之剖面的一例。 第6圖係顯示電子裝置500之製造方法的一例之流程 圖。 第7圖係概略地顯示半導體基板510的製程之剖面的 一例。 第8圖係概略地顯示半導體基板510的製程之剖面的 ⑩一例。 第9圖係概略地顯示半導體基板510的製程之半導體 基板910的一例。 第10圖係概略地顯示半導體基板510的製程之半導 體基板910的一例。 第11圖係概略地顯示半導體基板510之剖面的一例。 第12圖係概略地顯示熱處理裝置1200之剖面的一 ❿例。 第13圖係概略地顯示半導體基板110之剖面的一例。 第14圖係概略地顯示半導體基板510的製程之半導 體基板910的一例。 第15圖為從熱處理爐1210所取出之半導體基板910 的剖面TEM照片。 第16圖為具有未經熱處理的SixGew結晶2000之半 導體基板910的剖面TEM照片。 ， 第17圖係顯示HBT之相對於集極電壓的集極電流。 67 321628 201034081 第18圖係顯示用以獲得電流增幅率成為1之最大振 盪頻率的實驗資料。 第19圖係顯示3-5族化合物半導體566的成長速度、 與被覆區域的大小及開口 556的大小之關係。 【主要元件符號說明】 10 電磁波 32 虛線 34 實線 36 實線 110 半導體基板 120 基底基板 122 第1主面 124 第2主面 130 被熱處理部 140 被保護部 150 保護層 210 半導體基板 250 保護層 252 遮蔽層 254 熱傳導抑制層 257 表面 258 表面 259 背面 410 半導體基板 420 基底基板 422 第1主面 424 第2主面 426 阻礙層 428 開口 432 區域 434 區域 440 活性區域 450 保護層 452 閘極 454 閘極絕緣膜 462 種晶 466 化合物半導體 480 半導體裝置 500 電子裝置 510 半導體基板 520 基底基板 522 第1主面 524 第2主面 68 321628 201034081 554 阻礙層 556 開口 562 S i xGei-x 結晶 566 3-5族化合物半導體 570 電子元件 571 阱 572 源極區域 574 没極區域 576 閘極 578 閘極絕緣膜 580 電子元件 587 輸出入電極 588 輸出入電極 589 閘極 592 配線 593 開口 • 594 配線 595 開口 596 配線 910 半導體基板 950 保護層 952 遮蔽層 962 S i xGei-x 結晶 1200 熱處理裝置 1210 熱處理爐 1212 晶圓送入口 1214 氣體流入部 1216 氣體排出部 1222 蓋部 1224 支撐體 1230 燈單元 1232 燈 ^ 1234 反射構件 1236 遽片 1238 電源部 1240 燈單元 1242 燈 1244 反射構件 1248 電源部 1252 輻射溫度計 1260 控制部 1280 基底基板 1282 第1主面 1284 第2主面 1290 原料氣體 1366 3-5族化合物半導體 1390 原料氣體 1490 原料氣體 2000 S i xGei-x 結晶 Z 透;射^向 69 321628

Claims (1)

  1. 201034081 七、申請專利範圍： 1. 一種半導體基板之製造方法，係對基底基板進行熱處 理而製造半導體基板之方法，該基底基板係設置有： 具有單結晶層且施以熱處理之被熱處理部、以及加以 保護使其免受前述熱處理所施加的熱之被保護部，該 製造方法之特徵為具備下述步驟： 將保護前述被保護部免受照射在前述基底基板之 電磁波的保護層設置於前述被保護部的上方之步驟； 以及 藉由將前述電磁波照射在前述基底基板的前述被 熱處理部及前述被保護部，而對前述被熱處理部進行 退火之步驟。 2. 如申請專利範圍第1項之半導體基板之製造方法，其 中，復具備：將電子元件作為前述被保護部而形成於 前述基底基板之步驟。 3. 如申請專利範圍第1項之半導體基板之製造方法，其 中，復具備：將電子元件的活性區域作為前述被保護 部而形成於前述基底基板之步驟。 4. 如申請專利範圍第2項之半導體基板之製造方法，其 中，前述電子元件含有矽裝置。 5. 如申請專利範圍第1項之半導體基板之製造方法，其 中，在前述設置保護層之步驟前，復具備形成金屬配 線作為前述被保護部之步驟； 在設置前述保護層之步驟中，將前述保護層設置 70 321628 201034081 在前述金屬配線的上方。 6. 如申請專利範圍第5項之半導體基板之製造方法，其 中，前述形成金屬配線之步驟，係形成複數條金屬配 線、以及將前述複數條金屬配線的各條配線之間予以 絕緣之絕緣膜。 7. 如申請專利範圍第5項之半導體基板之製造方法，其 中，前述金屬配線含有A1。 8. 如申請專利範圍第7項之半導體基板之製造方法，其 ❹ 中，係將前述退火之步驟中之前述金屬配線的溫度維 持在650°C以下。 9. 如申請專利範圍第1項之半導體基板之製造方法，其 中，復具備：將含有SixGeh結晶（0$χ<1)之前述 被熱處理部設置在前述基底基板之步驟。 10. 如申請專利範圍第9項之半導體基板之製造方法，其 中，在前述退火之步驟後，復具備：使與前述SixGeh @ 結晶（0$χ<1)形成晶格匹配或近似晶格匹配之3-5 族化合物半導體結晶成長之步驟。 11. 如申請專利範圍第10項之半導體基板之製造方法，其 中，在前述退火之步驟中，在設置前述被熱處理部之 步驟後，具備：在不使前述基底基板暴露於大氣下對 前述被熱處理部進行退火之步驟。 12. 如申請專利範圍第11項之半導體基板之製造方法，其 中，前述設置被熱處理部之步驟與前述退.火.之^歩:驟係 在同一反應容器内施行。 71 321628 201034081 13. 如申請專利範圍第ι〇項之半導體基板之製造方法’ ” 中，在前述使3-5族化合物半導體結晶成長之少雜中" 使用前述退火之步驟中照射前述電磁波的光源’ # 將前述電磁波照射在前述基底基板。 14. 如申請專利範圍第1項之半導體基板之製造方法’其 中，在前述退火之步驟中，均勻地將前述電雄波辨、身于 在前述基底基板全體。 15. 如申請專利範圍第μ項之半導體基板之製造方法’其 ❹ 中’在前述退火之步驟中，將前述電磁波脈衝狀&# 射在前述基底基板複數次。 16. 如申請專利範圍第1項之半導體基板之製造方法’其 係一邊從前述被熱處理部的下方加熱，一邊從前述基 底基板的上方照射前述電磁波。 17. 如申請專利範圍第9項之半導體基板之製造方法’其 中’在前述退火之步驟中，將前述SixGei-x結晶（〇$x <1)的晶格缺陷密度降低至105cnf2以下。 ❹ 18. 如申請專利範圍第1項之半導體基板之製造方法，其 中’在設置前述保護層之步驟中，將阻礙前述被熱處 理部之前驅物成長為結晶並保護前述被保護部免受照 射在前述基底基板之電磁波的阻礙層形成於前述基底 基板上； 且復具備： 將貫通至前述基底基板之開口形成於前述阻礙層 之步驟；以及 72 321628 201034081 將作為前述被熱處理部的種晶設置在前述開口内 之步驟； 在前述退火之步驟中，亦藉由照射前述電磁波來 對前述種晶進行退火。 19. 如申請專利範圍第18項之半導體基板之製造方法，其 中，在設置前述保護層之步驟中，在前述阻礙層上再 形成遮蔽前述電磁波的至少一部分之遮蔽層。 20. 如申請專利範圍第18項之半導體基板之製造方法，其 ❿ 中，在前述退火之步驟後，復具備：使與前述種晶形 成晶格匹配或近似晶格匹配之化合物半導體結晶成長 之步驟。 21. 如申請專利範圍第20項之半導體基板之製造方法，其 中，前述種晶為SixGeh結晶（0Sx<l)，前述化合物 半導體為3-5族化合物半導體。 22. 如申請專利範圍第1項之半導體基板之製造方法，其 p 中，前述保護層之前述電磁波的反射率係較前述被保 護部還大。 23. 如申請專利範圍第22項之半導體基板之製造方法，其 中，前述保護層係具有：抑制熱傳導之熱傳導抑制層； 以及設置在前述熱傳導抑制層上且前述電磁波的反射 率係較前述熱傳導抑制層還大之遮蔽層； 前述熱傳導抑制層的熱傳導率係較前述遮蔽層的 熱傳導率還小。 24. 如申請專利範圍第23項之半導體基板之製造方法，其 73 321628 201034081 中，前述熱傳導抑制層的熱傳導率係較前述被保護部 的熱傳導率還小。 25. 如申請專利範圍第23項之半導體基板之製造方法，其 中，前述熱傳導抑制層係含有氧化矽、氮化矽、氮氧 化碎、氧化銘、或聚醯亞胺的任一種。 26. 如申請專利範圍第23項之半導體基板之製造方法，其 中，前述遮蔽層係具有使前述電磁波的至少一部分反 射之反射層。 27. 如申請專利範圍第23項之半導體基板之製造方法，其 中，前述遮蔽層係具有使前述電磁波的至少一部分散 射之散射層。 28. 如申請專利範圍第23項之半導體基板之製造方法，其 中，前述遮蔽層具有吸收前述電磁波的至少一部分之 吸收層。 29. 如申請專利範圍第28項之半導體基板之製造方法，其 中，前述吸收層對於前述電磁波的吸收係數’係較前 述被熱處理部對於前述電磁波的吸收係數還大。 30. 如申請專利範圍第1項之半導體基板之製造方法，其 中’前述基底基板係為Si基板、SOI基板、Ge基板、 G0I基板、及GaAs基板之任一種。 31. —種半導體基板，係具備： 基底基板； 形成於前述基底基板上並具有活性區域之電子元 件； 74 321628 201034081 設置在前述基底基板上之SixGe!-x結晶（〇$x< 1 );以及 覆蓋前述活性區域，並保護前述活性區域免受照 射在前述基底基板之電磁波的保護層。 32.如申請專利範圍第31項之半導體基板，其中，復具備·· 形成於前述電子元件上，以阻礙前述SixGe^結晶之前 驅物成長為結晶’並具有作為前述保護層的功能之阻 礙層； © 前述SixGei-x結晶（0$χ<1)係設置在貫通前述 阻礙層至前述基底基板之開口内。 33·如申請專利範圍第32項之半導體基板，其中，在前述 阻礙層上，復具備遮蔽前述電磁波的至少一部分之遮 蔽層。 34. —種電子裝置之製造方法，該電子裝置係具備第1電 子元件及第2電子元件’其特徵為具備下述步驟： ^ 將前述第1電子元件形成於基底基板上之步驟； 設置用以保護前述第1電子元件使其免受照射在 前述基底基板之電磁波的保護層之步驟； 將SixGei-x結晶（〇Sx<l)設置在前述基底基板 上之步驟； 藉由將前述電磁波照射在前述基底基板而對前述 SixGei-x 結晶進行退火之步驟； 使與前述SixGei-*結晶形成晶格匹配或近似晶格 匹配之3-5族化合物半導體結晶成長之步驟；以及 321628 75 201034081 將電性結合於前述第1電子元件之前述第2電子 元件形成於前述3-5族化合物半導體上之步驟。 35.如申請專利範圍第34項之電子裝置之製造方法，其 中，復具備： ~ 以至少覆蓋前述第1電子元件之方式，形成用以 阻礙前述SixGei-x結晶之前驅物成長為結晶並保護前 述第1電子元件免受前述電磁波之阻礙層之步驟； 在覆蓋前述第1電子元件之區域以外之前述阻礙 層的區域，形成貫通至前述基底基板之開口之步驟，· 以及 在前述開口内使前述SixGei_x結晶的前驅物成長 為結晶’以設置前述SixGe】—X結晶之步驟。 36. 如申請專利範圍第35項之電子裝置之製造方法，其 中’復具備：在覆蓋前述第i電子元件之前述阻礙層 的區域上，設置用以遮蔽前述電磁波之遮蔽層之步驟^ 37. 如申請專利範圍第34項之電子裝置之製造方法，其 中，前述第1電子元件係為包含於前述第2電子元件 的驅動電路、改善前述第2電子元件之輸出入特性的 線形性之校正電路、以及前述第2電子元件之輪 的保護電路中之至少一種電路的電子元件； 又 則述第2電子元件係為包含於類比電子裝置、 光襞置、以及感光裝置中之至少一種裝置之電子元X 38.—種反應裝置，其特徵為具備： 。 保持基底基板之反應容器，該基底基板係具備： 321628 76 201034081 具有單結晶層且施以熱處理之被熱處理部、以及加以 保護使其免受前述熱處理所施加的熱之被保護部； 從前述基底基板之形成有前述被保護部及前述被 熱處理部的主面側照射電磁波之照射部； 從前述主面的背面側加熱前述基底基板全體之加 熱部； 測定前述基底基板的溫度之加熱溫度測定部； 測定前述被保護部的溫度及前述被熱處理部的溫 © 度之溫度測定部；以及 根據前述加熱溫度測定部及前述溫度測定部的測 定結果來控制前述照射部及前述加熱部之控制部。 39.如申請專利範圍第38項之反應裝置，其中，前述溫度 測定部係根據來自前述被保護部的輻射熱及前述被熱 處理部的輻射熱而測定前述被保護部的溫度及前述被 熱處理部的溫度。 ^ 40.如申請專利範圍第38項之反應裝置，其中，前述溫度 測定部係依序測定前述被保護部的溫度及前述被熱處 理部的溫度。 41. 如申請專利範圍第38項之反應裝置，其中，前述控制 部係根據前述加熱溫度測定部的測定結果，來決定前 述照射部照射前述電磁波之照射期間與前述照射部不 照射前述電磁波之非照射期間。 42. 如申請專利範圍第38項之反應裝置，其中，在前述基 底基板與前述照射部之間復具備：將前述被保護部的 77 321628 201034081 吸收係數較前述被熱處理部的吸收係數還大之前述電 磁波的波長成分予以阻隔之濾片。 43. 如申請專利範圍第38項之反應裝置，其中，復具備將 原料氣體供應至前述反應容器的内部之氣體供應部； 而在前述反應容器的内部，使前述原料氣體進行 反應，以使化合物半導體結晶成長於前述被熱處理部 上。 44. 如申請專利範圍第43項之反應裝置，其中，前述原料 氣體的溫度係較前述基底基板的温度還低； Θ 而前述原料氣體係在使前述化合物半導體結晶成 長之間冷卻前述基底基板。 78 321628
TW098140495A 2008-11-28 2009-11-27 Method for fabricating semiconductor substrate semiconductor substrate, method for fabricating electronic device, and reaction apparatus TW201034081A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008305612 2008-11-28

Publications (1)

Publication Number Publication Date
TW201034081A true TW201034081A (en) 2010-09-16

Family

ID=42225500

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098140495A TW201034081A (en) 2008-11-28 2009-11-27 Method for fabricating semiconductor substrate semiconductor substrate, method for fabricating electronic device, and reaction apparatus

Country Status (6)

Country Link
US (1) US20110227199A1 (zh)
JP (1) JP2010153845A (zh)
KR (1) KR20110102293A (zh)
CN (1) CN102210010A (zh)
TW (1) TW201034081A (zh)
WO (1) WO2010061615A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI462285B (zh) * 2010-12-30 2014-11-21 Lextar Electronics Corp 半導體結構及其製造方法
TWI463540B (zh) * 2011-12-27 2014-12-01 Epitron Technology Inc 製造異質接面雙極性電晶體晶圓之磊晶製程
TWI511315B (zh) * 2010-12-10 2015-12-01 Teijin Ltd Semiconductor laminates, semiconductor devices, and the like

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304660B2 (en) * 2008-02-07 2012-11-06 National Taiwan University Fully reflective and highly thermoconductive electronic module and method of manufacturing the same
CN102227802A (zh) * 2008-11-28 2011-10-26 住友化学株式会社 半导体基板的制造方法、半导体基板、电子器件的制造方法、和反应装置
JP5951241B2 (ja) * 2011-12-07 2016-07-13 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
KR101488659B1 (ko) * 2012-03-06 2015-02-02 코닝정밀소재 주식회사 고주파 가열 장치
JP2014093348A (ja) * 2012-11-01 2014-05-19 National Institute Of Advanced Industrial & Technology 電界効果型半導体装置及びその製造方法
US9658118B2 (en) 2012-11-16 2017-05-23 Linear Technology Corporation Precision temperature measurement devices, sensors, and methods
CN103169046B (zh) * 2013-03-27 2014-05-07 陈功 一种黑蒜发酵工艺
CN103169044B (zh) * 2013-03-27 2014-05-07 陈功 一种黑蒜和黑蒜溶液生产方法
JP2014194962A (ja) * 2013-03-28 2014-10-09 Tokyo Electron Ltd 照射制御方法及び照射制御装置
JP6237038B2 (ja) * 2013-09-20 2017-11-29 富士通株式会社 カスコードトランジスタ及びカスコードトランジスタの制御方法
JP6292104B2 (ja) * 2014-11-17 2018-03-14 三菱電機株式会社 窒化物半導体装置の製造方法
US9378950B1 (en) * 2015-05-22 2016-06-28 Stratio Methods for removing nuclei formed during epitaxial growth
US10153300B2 (en) * 2016-02-05 2018-12-11 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including a high-electron-mobility transistor (HEMT) and method for manufacturing the same
JP6624472B1 (ja) * 2018-12-26 2019-12-25 アサヒ・エンジニアリング株式会社 電子部品の実装装置
US20240014052A1 (en) * 2020-08-13 2024-01-11 Ci Systems (Israel) Ltd. Synchronization between temperature measurement device and radiation sources
CN112305020B (zh) * 2020-11-25 2021-10-01 西北工业大学 一种热扩散系数测量装置及方法
CN113543618B (zh) * 2021-09-13 2021-12-07 广东高鑫信息股份有限公司 汽车内空间电磁辐射防护方法、防护材料及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4614564A (en) * 1984-12-04 1986-09-30 The United States Of America As Represented By The United States Department Of Energy Process for selectively patterning epitaxial film growth on a semiconductor substrate
JPS63158832A (ja) * 1986-12-23 1988-07-01 Matsushita Electric Ind Co Ltd 半導体基体
JPS6439723A (en) * 1987-08-06 1989-02-10 Seiko Epson Corp Selectively heating method for substrate
JPH0817755A (ja) * 1994-06-24 1996-01-19 Sony Corp 半導体ウエハーの熱処理装置
JPH08222797A (ja) * 1995-01-17 1996-08-30 Hewlett Packard Co <Hp> 半導体装置およびその製造方法
JPH08203833A (ja) * 1995-01-20 1996-08-09 Hitachi Ltd 半導体装置の製造方法
JP2001053004A (ja) * 1999-08-06 2001-02-23 Sharp Corp 結晶シリコン膜の形成方法および太陽電池の製造方法
JP4320193B2 (ja) * 2003-03-18 2009-08-26 重弥 成塚 薄膜形成方法
US20050132952A1 (en) * 2003-12-17 2005-06-23 Michael Ward Semiconductor alloy with low surface roughness, and method of making the same
US7321140B2 (en) * 2005-03-11 2008-01-22 Applied Materials, Inc. Magnetron sputtered metallization of a nickel silicon alloy, especially useful as solder bump barrier
JP5063594B2 (ja) * 2005-05-17 2012-10-31 台湾積體電路製造股▲ふん▼有限公司 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
JP2008021827A (ja) * 2006-07-13 2008-01-31 Renesas Technology Corp 半導体装置の製造方法
TW200901323A (en) * 2007-02-26 2009-01-01 Ibm Structure and method for device-specific fill for improved anneal uniformity
US20110012175A1 (en) * 2007-12-28 2011-01-20 Sumitomo Chemical Company, Limited Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device
KR20100096084A (ko) * 2007-12-28 2010-09-01 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
CN101897004B (zh) * 2007-12-28 2012-02-15 住友化学株式会社 半导体基板以及半导体基板的制造方法
US8809908B2 (en) * 2007-12-28 2014-08-19 Sumitomo Chemical Company, Limited Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device
US8716836B2 (en) * 2007-12-28 2014-05-06 Sumitomo Chemical Company, Limited Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device
KR20100123680A (ko) * 2008-03-01 2010-11-24 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조방법 및 전자 디바이스
DE102008029306A1 (de) * 2008-06-20 2009-12-24 Bayer Technology Services Gmbh Schneckenelemente mit reduziertem Energieeintrag beim Druckaufbau
US20110180903A1 (en) * 2008-10-02 2011-07-28 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
WO2010038461A1 (ja) * 2008-10-02 2010-04-08 住友化学株式会社 半導体基板、電子デバイス、および半導体基板の製造方法
US20110186911A1 (en) * 2008-10-02 2011-08-04 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511315B (zh) * 2010-12-10 2015-12-01 Teijin Ltd Semiconductor laminates, semiconductor devices, and the like
TWI462285B (zh) * 2010-12-30 2014-11-21 Lextar Electronics Corp 半導體結構及其製造方法
TWI463540B (zh) * 2011-12-27 2014-12-01 Epitron Technology Inc 製造異質接面雙極性電晶體晶圓之磊晶製程

Also Published As

Publication number Publication date
CN102210010A (zh) 2011-10-05
KR20110102293A (ko) 2011-09-16
US20110227199A1 (en) 2011-09-22
JP2010153845A (ja) 2010-07-08
WO2010061615A1 (ja) 2010-06-03

Similar Documents

Publication Publication Date Title
TW201034081A (en) Method for fabricating semiconductor substrate semiconductor substrate, method for fabricating electronic device, and reaction apparatus
JP5669383B2 (ja) 半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置
TWI573178B (zh) 具有氮化鎵基元件與矽基元件於其上之矽基板以及於矽基板上形成氮化鎵基元件與矽基元件之方法
JP6419194B2 (ja) シリコン基板上にデバイス品質の窒化ガリウム層を形成する方法
TWI313059B (zh)
TWI449215B (zh) Epitaxial film forming method, vacuum processing apparatus, manufacturing method of semiconductor light emitting element, semiconductor light emitting element, lighting device
JP5129730B2 (ja) 薄膜トランジスタの製造方法
TWI505498B (zh) A film forming method, a vacuum processing apparatus, a manufacturing method of a semiconductor light emitting element, a semiconductor light emitting element, a lighting device
KR20120089677A (ko) 펄스열 어닐링 방법을 이용한 얇은 필름을 고체 상 재결정화시키는 방법
JP2012146716A (ja) 半導体装置の製造方法
US20090246924A1 (en) Method of producing field effect transistor
JP2010192872A (ja) 半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイス
US8609521B2 (en) Method of manufacturing semiconductor device
JPWO2015159437A1 (ja) 半導体装置の製造方法
JP2021177577A (ja) 半導体素子の製造方法及び半導体基板
TW200405482A (en) Method for fabricating semiconductor device
JPH1070313A (ja) 気相成長用基板及びその加熱方法
JP4563918B2 (ja) 単結晶ＳｉＣ基板の製造方法
TWI331772B (en) Wafer processing method, semiconductor device manufacturing method, and wafer processing apparatus
JP6728960B2 (ja) 処理装置および半導体装置の製造方法
KR100772064B1 (ko) 양성자빔 조사를 통한 이종박막 리프트 오프 장치 및 방법
JP2004099405A (ja) 窒化物半導体積層体及びその成長方法
JP7084573B2 (ja) 結晶積層体、半導体デバイスおよび半導体デバイスの製造方法
JP4802400B2 (ja) スイッチング素子の製造方法、半導体装置の製造方法および電気光学装置の製造方法
JPH02291123A (ja) 炭化珪素半導体装置