CN102210010A - 半导体基板的制造方法、半导体基板、电子器件的制造方法、及反应装置 - Google Patents

半导体基板的制造方法、半导体基板、电子器件的制造方法、及反应装置 Download PDF

Info

Publication number
CN102210010A
CN102210010A CN2009801446036A CN200980144603A CN102210010A CN 102210010 A CN102210010 A CN 102210010A CN 2009801446036 A CN2009801446036 A CN 2009801446036A CN 200980144603 A CN200980144603 A CN 200980144603A CN 102210010 A CN102210010 A CN 102210010A
Authority
CN
China
Prior art keywords
substrate
crystal
layer
semiconductor substrate
baseplate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801446036A
Other languages
English (en)
Inventor
秦雅彦
高田朋幸
山田永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN102210010A publication Critical patent/CN102210010A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体基板的制造方法，其是对包括具有单晶层且被热处理的被热处理部和应被保护不受因热处理而施加的热的影响的被保护部的底板基板进行热处理的制造半导体基板的方法，包括设置保护被保护部不受照射到底板基板的电磁波影响的保护层的步骤、和通过对底板基板整体照射电磁波而对被热处理部进行退火的步骤。

Description

半导体基板的制造方法、半导体基板、电子器件的制造方法、及反应装置
技术领域
本发明涉及半导体基板的制造方法、半导体基板、电子器件的制造方法、及反应装置。
背景技术
近年来，人们正在研发在活性区域中使用GaAs系等化合物半导体的各种高功能电子器件。因为上述化合物半导体的结晶性对电子器件的性能有很大影响，所以一直寻求形成结晶性优良的化合物半导体的方法。例如，在制造在活性区域采用GaAs系的化合物半导体的电子器件时，通过使晶体薄膜在能够与上述化合物半导体晶格匹配的GaAs基板上或者Ge基板等上外延生长，能够获得优质的晶体薄膜。
例如，专利文献1公开了依次配置有GaAs基板、AlGaAs的缓冲层、GaAs的沟道层以及GaAs的接触层的化合物半导体外延晶片及化合物半导体装置。化合物半导体的晶体薄膜通过气相外延生长法而形成。
另一方面，非专利文献1公开了通过对在Si基板(底板基板)上外延生长的Ge的晶体薄膜实施循环热退火，晶体薄膜的结晶性提高。例如，通过在800～900℃实施热退火，能够获得平均位错密度为2.3×106cm-2的Ge晶体薄膜。这里，平均位错密度是晶格缺陷密度的一个例子。
专利文献1：日本特开平11-345812号公报
非专利文献1：Hsin-Chiao Luan et.al.“High-quality Ge epilayers on Si with low threading-dislocation densities”、APPLIED PHYSICS LETTERS、VOLUME 75，NUMBER 19、8NOVEMBER 1999。
虽然通过使在GaAs系的化合物半导体在GaAs基板上或Ge基板上晶体生长，能够使沟道层的结晶性得到提高，但是，由于GaAs基板和Ge基板比Si基板价格昂贵，电子器件的制造成本增加。此外，这些基板的散热特性不充分，限制了器件的形成密度、或者限制了器件的使用温度。因此，寻求使用如Si基板那样廉价的、散热特性优良的基板、具备优质的化合物半导体的晶体薄膜的半导体基板和电子器件。
通过对在Si基板上形成的Ge薄膜实施800～900℃的退火，可以使Ge薄膜的结晶性提高。但是，在基板具有耐热性低的部分的情况下，不能在800～900℃下实施退火。即，在将所述方法用于制造电子器件的情况下，电子器件的制造工艺受到大的限制。另外，电子器件的热设计变得非常复杂。
发明内容
为了解决上述技术问题，在本发明的第1方式中，提供一种半导体基板的制造方法，其对底板基板进行热处理来制造半导体基板，该底板基板设置有：具有单晶层且将要被热处理的被热处理部、和应被保护而不受因热处理所施加的热的影响的被保护部。该半导体基板的制造方法包括：在被保护部的上方设置保护被保护部不受照射到底板基板的电磁波影响的保护层的步骤；和通过对底板基板的被热处理部和被保护部照射电磁波，对被热处理部进行退火的步骤。例如，该制造方法还包括在底板基板上形成电子元件作为被保护部的步骤。这里，电子元件包括硅器件。也可以包括在底板基板上形成电子元件的活性区域作为被保护部的步骤。所述底板基板例如是Si基板、SOI基板、Ge基板、GOI基板、和GaAs基板中的任何一种
在设置保护层的步骤之前，还包括形成金属配线作为被保护部的步骤，在设置保护层的步骤，可以将保护层设置在金属配线的上方。在形成金属配线的步骤，例如，形成多条金属配线和使多条金属配线彼此之间绝缘的绝缘膜。金属配线例如是Al。在进行退火的步骤，优选将金属配线的温度维持在650℃以下。
还可以包括将包含SixGe1-x晶体(0≤x＜1)的被热处理部设置于底板基板上的步骤。在这种情况下，例如，在进行退火的步骤之后，还包括使与SixGe1-x晶体(0≤x＜1)晶格匹配或者准晶格匹配的III-V族化合物半导体晶体生长的步骤。在进行退火的步骤，在设置被热处理部的步骤之后，可以不将底板基板暴露在大气中而对被热处理部进行退火。还有，设置被热处理部的步骤和进行退火的步骤可在同一反应容器内执行。在使所述III-V族化合物半导体晶体生长的步骤，可以使用在进行退火的步骤中照射电磁波的光源，对底板基板再次照射电磁波。
在进行退火的步骤，可以对底板基板整体均匀地照射电磁波。在进行退火的步骤，例如对底板基板脉冲状地多次照射电磁波。在进行退火的步骤，使所述SixGe1-x晶体(0≤x＜1)的晶格缺陷密度降低到例如105cm-2以下。可以一边从设置有被热处理部的底板基板的主面的背面侧进行加热，一边从底板基板的主面侧照射电磁波。
在设置保护层的步骤还包括：在底板基板上形成阻挡被热处理部的前体生长成为晶体且保护被保护部不受照射到底板基板上的电磁波影响的阻挡层，在阻挡层中形成贯通至底板基板的开口的步骤，和在开口内设置作为被热处理部的种晶的步骤，在进行退火的步骤，通过照射电磁波，也可以对种晶进行退火。在设置保护层的步骤，在阻挡层上还可以形成遮蔽电磁波的至少一部分的遮蔽层。
在进行退火的步骤之后，作为一个例子，还包括使与所述种晶晶格匹配或者准晶格匹配的化合物半导体晶体生长的步骤。例如，种晶是SixGe1-x晶体(0≤x＜1)，化合物半导体是III-V族化合物半导体。
保护层例如比所述被保护部对所述电磁波的反射率大。保护层包括：抑制热传导的热传导抑制层，和设置于热传导抑制层上、比热传导抑制层对电磁波的反射率大的遮蔽层。热传导抑制层的热传导率可以比遮蔽层的热传导率小。热传导抑制层的热传导率优选比被保护部的热传导率小。
热传导抑制层包含包含氧化硅、氮化硅、氮氧化硅、氧化铝、或聚酰亚胺中任何一种。遮蔽层例如包括反射电磁波的至少一部分的反射层。遮蔽层可以包括将电磁波的至少一部分散射的散射层。遮蔽层可以包括吸收电磁波的至少一部分的吸收层。吸收层对电磁波的吸收系数比被热处理部对电磁波的吸收系数大。
在本发明的第2方式中，提供一种半导体基板，其包括：底板基板；形成于所述底板基板上、包括活性区域的电子元件；设置于底板基板上的SixGe1-x晶体(0≤x＜1)，和覆盖活性区域且保护活性区域不受照射底板基板的电磁波影响的保护层。半导体基板还包括形成于电子元件上、阻挡SixGe1-x晶体的前体生长成为晶体、且具有作为保护层的功能的阻挡层。SixGe1-x晶体(0≤x＜1)可以设置于贯通阻挡层至底板基板的开口内。在阻挡层上还可以包括遮蔽电磁波的至少一部分的遮蔽层。
在本发明的第3方式中，提供一种电子器件的制造方法，其制造包括第1电子元件和第2电子元件的电子器件，该电子器件的制造方法包括：在底板基板上形成第1电子元件的步骤；设置保护第1电子元件不受照射底板基板的电磁波影响的保护层的步骤；在底板基板上设置SixGe1-x晶体(0≤x＜1)的步骤；通过对底板基板照射电磁波，对SixGe1-x晶体进行退火的步骤；使与SixGe1-x晶体晶格匹配或者准晶格匹配的III-V族化合物半导体进行晶体生长的步骤；和在III-V族化合物半导体上，形成与第1电子元件电结合的第2电子元件的步骤。
电子元件的制造方法还可以包括：形成阻挡SixGe1-x晶体的前体生长成为晶体且保护第1电子元件不受电磁波影响的阻挡层、以使其至少覆盖第1电子元件的步骤；在覆盖第1电子元件的区域以外的阻挡层的区域中形成贯通至底板基板的开口的步骤；和在开口内使SixGe1-x晶体的前体生长成为晶体、设置SixGe1-x晶体的步骤。还可以包括在覆盖第1电子元件的阻挡层的区域上设置遮蔽电磁波的遮蔽层的步骤。
例如，第1电子元件是在第2电子元件的驱动电路、改善第2电子元件的输入输出特性的线性的修正电路，和第2电子元件的输入段的保护电路中的至少一个电路中含有的电子元件。第2电子元件是在模拟电子器件、发光器件、和光接收器件中的至少一个器件中含有的电子元件。
在本发明的第4方式中，提供一种反应装置，其包括：反应容器，其保持底板基板，该底板基板包括：具有单晶且将要被热处理的被热处理部、和应被保护而不受因热处理所施加的热的影响的被保护部；从底板基板中的、形成有被保护部和被热处理部的主面侧照射电磁波的照射部；从主面的背面侧加热底板基板整体的加热部；测量底板基板的温度的加热温度测量部；测量被保护部的温度和被热处理部的温度的温度测量部；和基于加热温度测量部和温度测量部的测量结果，控制照射部和加热部的控制部。
温度测量部，作为一个例子，基于来自被保护部的辐射热和来自被热处理部的辐射热，测量被保护部的温度和被热处理部的温度。温度测量部可以依次测量被保护部的温度和被热处理部的温度。
控制部基于加热温度测量部的测量结果，确定照射部照射电磁波的照射期间以及照射部不照射电磁波的非照射期间。在底板基板与照射部之间，还可以包括遮断被保护部的吸收系数比被热处理部的吸收系数大的电磁波的波长成分的滤光器。
反应装置，例如，还包括向反应容器的内部提供原料气体的气体供给部，该反应装置使原料气体在反应容器内部发生反应、且在被热处理部上使化合物半导体晶体成长。在反应装置中，原料气体的温度和与原料气体一起被提供的载气的温度比底板基板的温度低，原料气体可以在使化合物半导体晶体生长期间对底板基板进行冷却。
附图说明
图1是示意性地示出半导体基板110的剖面的一个例子的图。
图2是示意性地示出半导体基板210的剖面的一个例子的图。
图3是示出热传导抑制层254的表面温度和内部温度的变化一个例子的图。
图4是示意性地示出半导体基板410的剖面的一个例子的图。
图5是示意性地示出电子器件500的剖面的一个例子的图。
图6是表示电子器件500的制造方法的一个例子的流程图。
图7是示意性地示出半导体基板510的制造过程中的剖面的一个例子的图。
图8是示意性地示出半导体基板510的制造过程中的剖面的一个例子的图。
图9是示意性地示出半导体基板510的制造过程中的半导体基板910的一个例子的图。
图10是示意性地示出半导体基板510的制造过程中的半导体基板910的一个例子的图。
图11是示意性地示出半导体基板510的剖面的一个例子的图。
图12是示意性地示出热处理装置1200的剖面的一个例子的图。
图13是示意性地示出半导体基板110的剖面的一个例子的图。
图14是示意性地示出半导体基板510的制造过程中的半导体基板910的一个例子的图。
图15是从热处理炉1210取出的半导体基板910的剖面TEM照片。
图16是具有没有被热处理的SixGe1-x晶体2000的半导体基板910的剖面TEM照片。
图17是示出了HBT的相对于集电极电压的集电极电流的图。
图18是示出了用于获得电流放大率为1的最大谐振频率的实验数据的图。
图19是示出了III-V族化合物半导体566的生长速度、被覆盖区域的大小以及开口556的大小的关系的图。
具体实施方式
以下，通过发明的实施方式对本发明进行说明，不过，以下的实施方式并不限定权利要求书所涉及的发明。另外，在实施方式中说明的特征组合并非全部都是发明的技术方案所必须的。下面，虽然参照附图，对实施方式进行说明，但是，在附图的记载中，对相同的或者类似的部分赋以相同的附图标记且有时省略重复的说明。另外，附图是示意性的，厚度与平面尺寸的关系、比率等有时与实际的情况不同。另外，为了说明上的便利，即使在附图相互之间，彼此的尺寸的关系或者比率也有可能包含不同的部分。
图1示意性地示出半导体基板110的剖面的一个例子。半导体基板110通过对底板基板120进行热处理而制造。底板基板120具有第1主面122和第2主面124。在底板基板120上设置有：具有单晶层、将要被热处理的被热处理部130，和应被保护而不受热处理中所施加的热的影响的被保护部140。被热处理部130设置于第1主面上。被保护部140作为一个例子设置于第1主面122上的被热处理部130所设置的区域之外的区域上。
在半导体基板110的制造中，将保护层150设置于被保护部140上方之后，对包含被热处理部130和被保护部140的底板基板120的区域照射电磁波。例如，对底板基板120的表面的全体照射电磁波。保护层150保护被保护部140不受被照射到底板基板120上的电磁波10的影响。由此，对被热处理部130选择性地加热。即，通过对被热处理部130选择性地加热，可以制造被热处理部130和被保护部140中仅仅被热处理部130被选择性地退火的半导体基板110。
这里，所谓选择性地加热，是指在底板基板120上的特定区域上，与其它区域相比，施加很多热。另外，在本说明书中，所谓“A的上方”，是指以“A”为起点，在面向被照射到被热处理部130上的电磁波10的照射源的方向上延伸的线上的包含“A”的面上的任意的位置。“A”例如是底板基板120、被热处理部130、和被保护部140。
即，所谓“A的上方”，可以指“A”和照射电磁波10的照射源之间的任意的位置。更具体地，保护层150被设置得使得被保护部140夹在保护层150和底板基板120之间。例如，所谓“被保护部140的上方”，与以被保护部140为起点，在从底板基板120的第2主面124向第1主面122的方向上延伸的线上的位置相当。
同样地，所谓“A的下方”，是指以“A”为起点，在与面向被照射到被热处理部130的电磁波的照射源的方向相反的方向上延伸的线上的任意位置。即，所谓“A的下方”，可以指以“A”为起点，与“A的上方”相反的一侧的任意位置。
底板基板120例如是Si基板、SOI(silicon-on-insulator绝缘体上硅)基板、Ge基板、GOI(germanium-on-insulator绝缘体上锗)基板、以及GaAs基板中的任何一种基板。Si基板也可以是单晶Si基板。另外，底板基板120可以是蓝宝石基板、玻璃基板、诸如PET薄膜之类的树脂基板。
在对底板基板120退火的情况下，被热处理部130被选择性地加热。被热处理部130是半导体的单晶。被热处理部130例如通过化学气相沉积法(可以称为CVD法)、有机金属气相生长法(可以称为MOCVD法)、分子线外延法(可以称为MEB法)、或者原子层生长法(可以称为ALD法)而形成。被热处理部130例如是III-V族化合物半导体或者SixGe1-x晶体。
退火时的气氛优选为氢与惰性气体的混合气氛。如果在大气中或惰性气体中进行退火，则有时在SixGe1-x晶体的表面上形成坑(孔)。进行退火时的气氛是氢与惰性气体的混合气氛的情况下，优选氢浓度是混合气氛的90％以上，更优选是95％以上。进行退火时的压力例如是大约20kPa以下的压力。
被热处理部130例如包含与底板基板120的第1主面122接触而形成的SixGe1-x晶体。这里，x表示满足0≤x＜1的实数。在底板基板与SixGe1-x晶体之间，例如，可以设置有Si晶体等的层。由于在上述SixGe1-x晶体内部，底板基板120与上述SixGe1-x晶体的晶格常数不同等，有可能产生诸如晶格缺陷之类的缺陷。通过加热上述SixGe1-x晶体、实施退火，上述缺陷移动到上述SixGe1-x晶体的内部，在SixGe1-x晶体的界面或者表面、或者SixGe1-x晶体的内部吸杂槽(gettering sink)等处被捕获。结果，能够获得优质的SixGe1-x晶体，该优质的SixGe1-x晶体具有由到达上述SixGe1-x晶体表面的贯通位错所代表的缺陷的密度得以降低的区域。
例如，SixGe1-x晶体具有捕捉在晶体内部移动的缺陷的缺陷捕捉部。作为一个例子，缺陷捕捉部被配置得使得，距SixGe1-x晶体中所包含的任意一点的最大距离为在上述退火的温度和时间下缺陷可能移动的距离以下。这里，上述SixGe1-x晶体的界面、阻挡层中所设置的开口的侧壁与上述SixGe1-x晶体之间的界面、或者上述SixGe1-x晶体的内部吸杂槽，是缺陷捕捉部的一个例子。SixGe1-x晶体被形成得其最大宽度的大小不超过上述退火的温度和时间下上述缺陷移动的距离的2倍。
被热处理部130可以是底板基板的一部分。例如，作为底板基板120在使用Ge基板或者GOI基板的情况下，Ge基板或者GOI基板中所包含的SixGe1-x结晶层(0≤x＜1)的至少一部分为被热处理部130。在这种情况下，底板基板120可以具有包围被热处理部130的至少一部分的保温部。保温部的材料优选为热传导率小的材料。由此，能够有效地利用被照射到被热处理部130上的电磁波10的能量。
被热处理部130可以是成为半导体器件的杂质区域的区域。例如，被热处理部130是通过离子注入等导入杂质的杂质注入区域。在这种情况下，例如，在成为杂质注入区域的区域的至少一部分中，通过离子注入等导入杂质。之后，通过加热上述区域、实施退火，该区域的结晶性恢复，形成使杂质活化了的杂质注入区域。
另外，被热处理部130可以是通过热处理杂质扩散的杂质扩散区域。在这种情况下，例如，在成为杂质扩散区域的区域的至少一部分上，通过涂布法或者CVD法等形成杂质扩散源。之后，通过加热上述区域、实施退火，形成杂质扩散区域。
杂质区域是MISFET(金属绝缘层半导体场效应晶体管metal-Insulator-semiconductor field-effect transistor)的晶片、源极区域或者漏极区域。MISFET也可以是MOSFET(金属氧化物半导体场效应管metal-oxide-semiconductor field-effect tranSistor)。
被保护部140通过保护层150，保护不受被照射到底板基板120上的电磁波10的影响。具体地，在电磁波10被照射到底板基板120的整个表面上所情况下，被保护部140维持在比被热处理部130的最高到达温度低的温度。被保护部140被配置在底板基板120的被热处理部130以外的部分上。作为一个例子，被保护部140形成在底板基板120的第1主面122上。
被保护部140包含比被热处理部130耐热性低的区域。例如，被保护部140，包含在比被热处理部130低的温度，特性变化至容许范围之外的区域。在被保护部140上，例如，形成有Si半导体元件或者III-V族化合物半导体元件等的电子元件、或者这些电子元件的一部分。
被保护部140例如包含形成在半导体基板110上的电子元件的活性区域。电子元件，例如，是MOSFET、MISFET、HBT(异质结双极晶体管heterojunction bipolar transistor)、HEMT(高电子迁移晶体管highelectron mobility transistor)等的半导体器件、半导体激光器、发光二极管、诸如发光闸流管之类的发光器件、光传感器、诸如光接收二极管之类的光接收器件、太阳能电池这样的设备中所包含的有源元件。电子元件的活性区域例如是场效应晶体管的沟道区域、双极晶体管的基极、发射极结区、或者二极管的阳极、阴极结区。电子元件可以是诸如电阻、电容器、电感器之类的无源元件。
被保护部140可以包含接触而设置的半导体及电介质。半导体及电介质的界面例如被用作MOSFET的活性区域上形成的MOS栅极界面。MOS栅极界面耐热性低。因此，如果该界面在高温条件下长时间暴露，由于上述MOSFET的特性有可能恶化，所以优选被保护而不受电磁波10的影响。
被保护部140可以包含半导体器件的杂质区域或者高浓度杂质掺杂的外延生长层。杂质区域例如是上述的杂质注入区域或者杂质扩散区域。杂质区域或者外延生长层例如是MOSFET等的MISFET的晶片、源极区域、或者漏极区域。
杂质区域和外延生长层因加热而特性发生变化。例如，杂质扩散区域中所包含的杂质因加热而扩散。杂质区域和外延生长层形成之后，在该杂质区域等在高温下被暴晒的情况下，由于半导体器件的热设计变得复杂，所以优选杂质区域等被保护而不受电磁波10影响。
被保护部140可以包含金属配线。将金属配线形成为被保护部140的至少一部分之后，在金属配线上方可以设置保护层150。保护层150维持金属配线的温度比该金属配线的熔点低。例如，在金属配线包含Al的情况下，由于Al的熔点为660℃，所以，优选保护层150将金属配线的温度维持在例如650℃以下。金属配线可以是与形成在底板基板120上的电子元件连接。
在被保护部140上，可以形成有多条金属配线。被保护部140优选具有使该多条金属配线彼此间绝缘的绝缘膜。绝缘膜例如由聚酰亚胺而形成。在绝缘膜由聚酰亚胺而形成的情况下，保护层150优选将绝缘膜的温度维持在例如500℃以下。
保护层150保护被保护部140不受电磁波10的影响。例如，保护层150通过减弱到达被保护部140的电磁波10的强度来保护被保护部140。另外，例如，保护层150通过抑制因吸收电磁波10而在保护层150中产生的热传导到被保护部140，从而保护被保护部140。
保护层150被配置以使得保护层150和被保护部140按此顺序配置在电磁波10的透射方向Z上。所谓透射方向Z，是从底板基板120的第1主面122朝向第2主面、且与第1主面122大致垂直的方向。电磁波10可以在透射方向Z以外的方向上照射。
这里，在本说明书中，所谓“大致垂直的方向”，不仅仅是严格的垂直的方向，也包含考虑到基板及各部件的制造误差而稍稍倾斜于垂直的方向。另外，所谓“透射方向Z”，是为了表示方向而使用“透射”这一术语，实际上，并不是以电磁波10透射作为要件。例如，还包含电磁波10被保护层150遮蔽的情况。
例如，保护层150遮蔽电磁波10的至少一部分，减弱到达被保护部140的电磁波的强度。保护层150通过反射、散射、或者吸收电磁波10的至少一部分，可以减弱到达被保护部140的电磁波10的强度。这样，保护层150保护被保护部140不受电磁波10的影响。因此，即使是在电磁波10被照射到被热处理部130和被保护部140上的情况下，被保护部140的最高可达温度维持在比被热处理部130的最高可达温度低的温度。即，就如对底板基板120实施快速退火的情况那样，即使由电磁波10一次加热底板基板120的大面积的情况下，也可以选择性地加热被热处理部130。
保护层150例如包括Ag、Au、Al等的金属薄膜。这样，保护层150可以反射电磁波10的至少一部分。保护层150可以包括：包含微粒子的树脂层、或者使微粒子扩散在折射率不同的电介质中的层。这样，保护层150可以散射电磁波10的至少一部分。保护层150可以包括无定形硅。这样，保护层150可以吸收电磁波10的至少一部分。保护层150可以包括材质分别不同的多个层。
为了降低被热处理部130的平均位错密度，电磁波10被照射到底板基板120上。电磁波10的波长可以是表示被热处理部130的电磁波10的吸收系数达到峰值的波长。另外，电磁波10的波长也可以是电磁波10的一部分没有被被保护部140吸收而透射的波长。通过如上所述地选择电磁波10的波长，即使在电磁波10被直接照射到被热处理部130和被保护部140上的情况下，也可以选择性地加热被热处理部130。
例如，在被照射的电磁波10的波长中，被热处理部130的电磁波10的吸收系数比被保护部的电磁波10的吸收系数大。具体地，电磁波10是波长在1200nm以上1800nm以下的光。上述光，虽然被SixGe1-x晶体(0≤x＜1)吸收，但是没有被Si晶体吸收而是透射Si晶体。这样，可以防止Si器件的热损伤且可以选择性地加热SixGe1-x晶体(0≤x＜1)。
图2示意性地示出了半导体基板210的剖面的一个例子。半导体基板210，被制造得设置有保护层250，该保护层250代替图1中所示的半导体基板110的保护层150，该保护层250包括遮蔽层252和热传导抑制层254。遮蔽层252、热传导抑制层254以及被保护部140，在电磁波10的透射方向Z上按此顺序配置。半导体基板210除了具有代替保护层150的保护层250之外，半导体基板210与半导体基板110具有相同的构成，另外，用相同的工艺制造。因此，省略除了保护层250以外的构成的说明。
遮蔽层252遮蔽电磁波10的至少一部分。遮蔽层252例如包括反射电磁波10的至少一部分的反射层。遮蔽层252的对电磁波10的反射率优选比被保护部140的对电磁波10的反射率大。
反射层可以包含金属薄膜。金属薄膜例如是包含Ag、Au、Al等金属的薄膜。反射层例如可以通过真空蒸镀法形成。遮蔽层252可以由多种材料构成。遮蔽层252例如包含氧化硅层、氮化硅层、氮氧化硅层或氧化铝层、或者由这些层层叠而成的层。金属薄膜可以被配置得使其嵌入这些层的内部。
遮蔽层252可以包括散射电磁波10的至少一部分的散射层。散射层例如包括包含微粒子的树脂层、或者使微粒子扩散于折射率不同的电介质中的层。散射层例如可以通过涂敷法形成。微粒子可以是诸如胶体二氧化硅之类的陶瓷透明微粒子。微粒子可以被配置得嵌入氧化硅层、氮化硅层、氮氧化硅层或氧化铝层、或者由这些层层叠而成的层的内部。
散射层使入射到遮蔽层252的内部的电磁波10的至少一部分散射、且使电磁波10的行进方向变化。这样，在遮蔽层252内部的电磁波10的移动距离变长、使遮蔽层252的电磁波10的吸收量增加。
遮蔽层252可以包括吸收电磁波10的至少一部分且将其转换成热能等的吸收层。电磁波10的吸收层的吸收系数优选比电磁波10的在被热处理部130中的吸收系数大。吸收层可以包括无定形硅、锗等吸收体。吸收层例如可以通过CVD法形成。吸收体可以被配置得使其嵌入氧化硅层、氮化硅层、氮氧化硅层或氧化铝层、或者由这些层层叠而成的层的内部。
优选地，遮蔽层252将散射层和吸收层中吸收电磁波10而产生的热通过从遮蔽层252表面和侧面的热辐射、及与接触遮蔽层252表面的空间中的气流的热传导而释放。通过利用以上的构成，遮蔽层252可以遮蔽电磁波10的至少一部分。这样，保护层250可以保护被保护部140不受电磁波10的影响。另外，遮蔽层252可以包括反射层、散射层、及吸收层中的多个层。
热传导抑制层254被配置在遮蔽层252和被保护部140之间。热传导抑制层254抑制因电磁波10的照射而由遮蔽层252产生的热到达被保护部140。
由遮蔽层252产生的热能的一部分的热传导，被遮蔽层252与热传导抑制层254之间的接触热阻抗所抑制。另外，由遮蔽层252产生的热在热传导抑制层254的内部传导期间，在热传导抑制层254的内部产生温度分布。结果，遮蔽层252的表面257、热传导抑制层254的表面258及背面259的最高可达温度以此顺序下降。热传导抑制层254的热传导率优选比遮蔽层252的热传导率小。另外，热传导抑制层254的热传导率优选比被热处理部130的热传导率小。
底板基板120的第2主面124优选被维持在比遮蔽层252的表面257低的温度。这样，可以使热传导抑制层254的内部产生温度分布，可以使热传导抑制层254的背面259的最高可达温度下降。
热传导抑制层254可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、或者诸如聚酰亚胺之类的耐热树脂。热传导抑制层254可以由多个层形成。具体地，热传导抑制层254可以包括与被保护部140接触的隔热层。还有，热传导抑制层254可以通过由热传导率大的材料形成的热传导路径、将因电磁波10的照射而产生的热引导至除与被保护部140接触的面以外的面而释放热。
图3示出热传导抑制层254的表面258的温度和背面259的温度的变化一个例子。在同一图中，横轴与纵轴分别表示时间和温度。在图3的例子中，作为遮蔽层252，使用吸收电磁波10的吸收层。另外，图3示出底板基板120被预加热、第2主面124被维持在比表面258低的温度的情况下的温度变化。
在时刻t0，用虚线32所示的脉冲状的电磁波10被照射到底板基板120。结果，热传导抑制层254的表面258的温度急速上升。另外，热在Z方向传导，从表面258向背面259产生一定的热流。实线34表示热传导抑制层254的表面258的温度随时间变化的一个例子。实线36表示热传导抑制层254的背面259的温度随时间变化的一个例子。
如由实线34和实线36所示的，时刻t0的表面258和背面259的温度大致等于T0。随着电磁波10的照射，遮蔽层252的表面257的温度瞬间上升。由遮蔽层252所产生的热到达热传导抑制层254的表面258。
如实线34所示的，热传导抑制层254的表面258的温度，在时刻t0之后一段时间开始上升。之后，在时刻t4，在到达最高可达温度T4后，逐渐下降。到达热传导抑制层254的表面258的热，被传导到热传导抑制层254的内部，到达热传导抑制层254的背面259。如实线36所示，热传导抑制层254的背面259的温度，比表面258开始上升得晚，在时刻t6，在到达最高可达温度T6后，逐渐下降。
热传导抑制层254的背面259的最高可达温度T6，因热传导抑制层254的厚度和热传导率等而比表面258的最高可达温度T4低。由此可以知道，通过遮蔽层252与被保护部140之间配置有热传导抑制层254，可以保护被保护部140不受电磁波10影响。
最高可达温度T6可由式(1)求得。式(1)是一元的热扩散方程式，如式(1)所示，热传导抑制层254的Z方向的厚度越大，最高可达温度T6变得越低。式(1)中，t表示时间[s]。z表示Z方向的位置[m]。T表示在位置z处的温度[K]。α表示热传导抑制层254的热扩散率[m2/s]。
式1
∂ T / ∂ t = α ( ∂ 2 T / ∂ 2 z ) · · · ( 1 )
热扩散率α由式(2)表示。式(2)中，λ表示热传导抑制层254的热传导率[J/s·m·K]。Cp表示热传导抑制层254的恒压比热[J/kg·K]。p表示热传导抑制层254的密度[kg/m3]。根据式(2)，热传导抑制层254的热传导率越小，或者热传导抑制层254的恒压比热和密度越大，热传导抑制层254的背面259到达最高可达温度T6的时间越晚，或者其最高可达温度T6变得越低。
α＝λ/(Cp ×ρ)    …(2)
根据上面所述，热传导抑制层254的热扩散率优选比被热处理部130的热扩散率小。另外，即使在热传导抑制层254的热扩散率比被热处理部130的热扩散率大的情况下，如果适当地设定热传导抑制层254的厚度，由于与被保护部140接触的热传导抑制层254的背面259的最高可达温度T6变低，所以可以保护被保护部140。
图4示意性地示出了半导体基板410的剖面的其它例子。本例的半导体基板410包括底板基板420、阻挡层426、种晶462、化合物半导体466、及半导体器件480。
底板基板420例如是Si基板、SOI基板、Ge基板、GOI基板、和GaAs基板中的任何一种。底板基板420包括第1主面422和第2主面424。
半导体基板410按照如下方式制造。首先，在底板基板420的第1主面422上形成有阻挡层426。其次，形成有贯通阻挡层426至底板基板420的开口428。还有，在开口428内部设置种晶462。
接下来，使化合物半导体466在种晶462上晶体生长。还有，在化合物半导体466上形成半导体器件480。半导体器件480例如包括杂质被导入的区域432和区域434、活性区域440、以及保护层450。保护层450包括栅极电极452和栅极绝缘膜454。
活性区域440设置于化合物半导体466中在杂质被导入的区域432和区域434之间。活性区域440对应于关于图1至图3而说明的被保护部140。另外，区域432和区域434对应于关于图1至图3而说明的被热处理部130。
栅极绝缘膜454形成在活性区域440上。另外，栅极电极452形成在栅极绝缘膜454上。栅极电极452和栅极绝缘膜454保护活性区域440不受电磁波10影响。另外，通过从底板基板420的上方照射电磁波10，可以选择性地加热区域432和区域434。栅极电极452具有作为关于图2而说明的遮蔽层252之一的反射层的功能。另外，栅极绝缘膜454具有作为关于图2而说明的热传导抑制层254的功能。
阻挡层426阻挡种晶462和化合物半导体466的前体生长成为晶体。另外，在用MOCVD使化合物半导体466的晶体外延生长的情况下，阻挡层426阻挡上述化合物半导体466的晶体在阻挡层426的表面外延生长。
例如，阻挡层426是氧化硅层、氧化铝层、氮化硅层、氮氧化硅层、氮化钽层或氮化钛层、或者这些中的多个层叠而成的层。阻挡层426的厚度例如是0.05μm～5μm。阻挡层426，与底板基板420的第1主面422接触而形成。阻挡层426例如可以通过CVD法而形成。
开口428在与第1主面422大致垂直的方向上贯通阻挡层426。开口428使第1主面422露出。这样，可以使晶体选择性地生长在开口428的内部。开口428例如可以通过蚀刻等的光刻法而形成。
开口428例如具有
Figure BDA0000060190940000151
以上的纵横比。如果在纵横比为
Figure BDA0000060190940000152
以上的开口428的内部，形成具有某种程度的厚度的晶体，则包含于该晶体中的诸如晶格缺陷之类的缺陷结束在开口428的壁面。结果，在开口428露出的上述晶体表面，在该晶体形成的时刻，具有优良的结晶性。开口428的面积可以在1mm2以下，优选可以小于0.25mm2。
这里，在本说明书，所谓“开口的纵横比”是指“开口的深度”除以“开口的宽度”而得到的值。例如：按照电子信息通信学会编的《电子信息通信手册(電子情報通信ハンドブック)第一分册》第751页(1988年，欧姆公司出版)，记载有纵横比为(蚀刻深度/图案宽度)。在本说明书中，也以同样意义使用纵横比这一术语。
另外，“开口的深度”是指在基板上层叠薄膜时的层叠方向上的深度。“开口的宽度”是指垂直于层叠方向的方向上的宽度。当开口的宽度有多个的情况下，使用最小宽度计算开口的纵横比。例如，当从开口的层叠方向看开口的形状为长方形时，将长方形的短边的长度用于纵横比的计算。
种晶462提供适合于使化合物半导体466生长的良好的种晶面。种晶462抑制底板基板420或第1主面422中存在的杂质对化合物半导体466的结晶性产生不良影响。例如，种晶462与第1主面422接触而形成。种晶462可以包含半导体的晶体。种晶462例如包含SixGe1-x晶体(0≤x＜1)。
种晶462例如通过诸如CVD法之类的外延生长法而形成。这时，由于在阻挡层426的表面晶体生长被阻挡，种晶462选择性地生长在开口428的内部。种晶462优选被退火。由此，可以降低种晶462内部的缺陷密度，对化合物半导体466可以提供良好的种晶面。上述退火可以在与被热处理部130的退火相同的条件下实施。
化合物半导体466例如在种晶462被退火之后，与种晶462接触而形成。化合物半导体466是与种晶462晶格匹配或准晶格区域的化合物半导体。化合物半导体466例如是诸如GaAs之类的III-V族化合物半导体。种晶462与化合物半导体466的界面可以在开口428的内部。化合物半导体466例如可以通过诸如MOCVD法之类的外延生长法而形成。另外，在底板基板420是如Ge基板或者GOI基板那样的在第1主面422上具有SixGe1-x晶体(0≤x＜1)的基板的情况下，化合物半导体466可以以该SixGe1-x晶体(0≤x＜1)为种晶、与第1主面422接触而形成。
在化合物半导体466是GaAs或与GaAs晶格匹配或准晶格匹配的半导体的情况下，SixGe1-x晶体中的x优选为0≤x≤0.1，更优选为x＝0。如果x≤0.1，则由于SixGe1-x晶体与III-V族化合物半导体的晶格常数之差变得更小，所以缺陷不容易产生。
这里，在本说明书中，所谓“准晶格匹配”，不是完全的晶格匹配，而是指由于两个半导体的晶格常数的差很小，在因晶格不匹配而产生的缺陷不显著的范围内，可以将两个半导体层层叠的状态。这时，通过各半导体的晶体晶格在能够弹性形变的范围内变形，吸收上述晶格常数的差。例如，Ge和GaAs的层叠状态被称为准晶格匹配。
半导体器件480例如是将化合物半导体466的一部分用作活性区域440的MOSFET。区域432和区域434分别是成为半导体器件480的源极区域和漏极区域的区域。
在使化合物半导体466用MOCVD法生长的情况下，可以使用生长压力在0.1kPa以上100kPa以下的条件。不优选生长压力高，因为如果生长压力高，则在阻挡层上也容易生长晶体。优选的生长压力在50kPa以下。化合物半导体466的生长速度取决于设置于阻挡层426上的开口428的面积比((开口的底面积)/(阻挡层与基板接触的面的面积))。随着开口428的面积比变小，许多原料集中于开口，生长速度变大。
区域432和区域434例如通过以下的方式形成。首先，形成与化合物半导体466接触的栅极绝缘膜454。作为栅极绝缘膜454，例如，可以是AlGaAs膜、AlInGaP膜、氧化硅膜、氮化硅膜、氧化铝膜、氧化镓膜、氧化钆膜、氧化铪膜、氧化锆膜、氧化镧膜，及这些的混合物或层叠膜。栅极绝缘膜454，例如可以通过MOCVD法、MBE法、ALD法形成薄膜之后，将该薄膜图案化而形成。
其次，形成与栅极绝缘膜454接触的栅极电极452。栅极电极452，可以是Ag、Au、Al、Pt、或Pd等金属，或者，也可以是将Ag、Au、Al、Pt、或Pd等的金属层叠在传导性的TaC、TaN、或TiN上的构造物。栅极电极452，例如通过溅射法或者真空蒸镀法形成薄膜之后，可以通过蚀刻等将该薄膜图案化而形成。
其次，在化合物半导体466上形成与区域432和区域434相符合、在图中未示出的抗蚀剂层(resist)。之后，例如，通过将栅极电极452和栅极绝缘膜454用作掩膜的离子注入，将杂质导入化合物半导体466。除去上述抗蚀剂层，可以得到区域432和区域434。
接下来，从底板基板420的上方照射电磁波10。电磁波10例如是闪光灯的闪光。电磁波10具有容易被区域432和区域434吸收、容易被栅极电极452反射的波长。
这样，栅极电极452反射电磁波10的至少一部分。还有，栅极绝缘膜454抑制因电磁波10的照射而在栅极电极452中产生的热到达活性区域440。这样，保护耐热性小的活性区域440与栅极绝缘膜454之间的界面不受因电磁波10的照射而产生的热的影响。
另一方面，区域432和区域434吸收电磁波10而温度上升。这样，区域432和区域434的结晶性恢复，使被离子注入了的杂质活性化。通过上面所述，可以一边抑制活性区域440或者活性区域440与栅极绝缘膜454之间的界面的温度上升，一边选择性地加热区域432和区域434，形成半导体器件480的源极区域和漏极区域。另外，源极区域和漏极区域之类的杂质区域的形成方法不限于上述方法。杂质区域可以通过扩散杂质而形成。
半导体器件480可以形成为以化合物半导体466为核、沿开口428生长的化合物半导体。另外，保护层450不限于半导体器件480的栅极电极452和栅极绝缘膜454。保护层450可以形成在栅极电极452的栅极侧壁上。这样，可以抑制因热扩散和杂质扩散而对栅极部产生的不好影响。
图5示意性地示出了电子器件500的剖面的另一个例子。电子器件500包括形成在半导体基板510上的第2电子元件580、配线592、配线594、和配线596。
半导体基板510包括：底板基板520、第1电子元件570、阻挡层554、SixGe1-x晶体562、和III-V族化合物半导体566。底板基板520包括第1主面522和第2主面524。底板基板420例如是Si基板、SOI基板、Ge基板、GOI基板、和GaAs基板中的任何一种。
在底板基板520上形成有第1电子元件570。第1电子元件570包括：阱571、源极区域572、漏极区域574、栅极电极576、及栅极绝缘膜578。第1电子元件570可以具有与关于图4说明的半导体器件480相同的构造。第1电子元件570对应于关于图1至图3而说明的被保护部140。
阻挡层554通过用与关于图4而说明的阻挡层426相同的材料和方法，形成在底板基板520和第1电子元件570上。另外，在阻挡层554上形成有开口556、开口593、和开口595。第2电子元件580包括输入输出电极587、输入输出电极588、和栅极电极589。第2电子元件580形成在III-V族化合半导体566上。
阻挡层554和开口556，与阻挡层426和开口428相同。因此，除了与阻挡层426和开口428的不同点以外，省略阻挡层554和开口556的说明。阻挡层554，与阻挡层426相比较，在包括开口593和开口595这一点上不同。阻挡层554，具有作为保护层的功能，该保护层保护作为被保护部的一个例子的第1电子元件570不受电磁波影响。阻挡层554可以具有用作上述热传导抑制层的功能。
开口593和开口595在大致垂直于第1主面522的方向上贯通阻挡层554。开口593和开口595分别使源极区域572和漏极区域574露出。在开口593和开口595的内部，分别形成有配线592和配线594的一部分。这样，第1电子元件570与第2电子元件580等的其它电子元件电结合。开口593和开口595例如可以通过反应性离子蚀刻而形成。
SixGe1-x晶体562是提供用于III-V族化合物半导体566的生长的良好的种晶面的种晶的一个例子。这里，x表示满足0≤x＜1的实数。SixGe1-x晶体562抑制存在于底板基板520或第1主面522中的杂质对III-V族化合物半导体566的结晶性产生坏影响。SixGe1-x晶体562设置于开口556内部。SixGe1-x晶体562可以与第1主面522接触而形成。SixGe1-x晶体562可以在与关于图4而说明的种晶462同样的方法和条件下形成。
保护第1电子元件570不受电磁波影响的阻挡层554形成之后，通过将SixGe1-x晶体562可以吸收的电磁波10照射到半导体基板510上，SixGe1-x晶体562作为被热处理部被选择性地加热。保护层可以指半导体基板510中开口以外的部分的至少一部分区域。
III-V族化合半导体566与SixGe1-x晶体562晶格匹配或者准晶格匹配。III-V族化合半导体566例如是GaAs。III-V族化合半导体566例如与SixGe1-x晶体562接触而晶体生长。
在使III-V族化合半导体566晶体生长的情况下，将电磁波照射到底板基板520上、使III-V族化合半导体566的温度上升至晶体生长所需的温度。在使III-V族化合半导体566晶体生长的情况下，可以使用对SixGe1-x晶体562退火的光源、再次照射相同的电磁波。
SixGe1-x晶体562和III-V族化合半导体566之间的界面可以在开口556的内部。III-V族化合半导体566例如通过诸如MOCVD之类的外延生长法而形成。另外，在底板基板520是如Ge基板或者GOI基板那样的在第1主面522上具有SixGe1-x晶体(0≤x＜1)的基板的情况下，III-V族化合物半导体566可以与第1主面522接触而形成。
在通过MOCVD法使III-V族化合物半导体外延生长的情况下，在底板基板520上形成保护第1电子元件570不受电磁波影响的阻挡层554的状态下，可以一边向底板基板520上照射SixGe1-x晶体562能够吸收的电磁波，一边给反应容器供给原料气体。这样，可以使与被退火的SixGe1-x晶体562晶格匹配或准晶格匹配的III-V族化合物半导体选择生长。
在这种情况下，底板基板520的温度，特别地，形成有第1电子元件570的区域的温度，例如被维持在650℃以下，优选在450℃以下。这样，可以抑制因热而引起第1电子元件570劣化。另外，在底板基板520上形成SixGe1-x晶体562的情况以及对SixGe1-x晶体562退火的情况中的任何一种情况下，底板基板520的温度被维持在650℃以下，优选在450℃以下。
第1电子元件570形成于底板基板520的在开口556露出的区域以外的区域。第1电子元件570可以是诸如MISFET、HBT、和HEMT之类的半导体器件、诸如LED之类的发光器件、诸如光传感器之类的光接收器件中包含的有源元件、或者在电容等中包含的无源元件。另外，第1电子元件570可以是在第2电子元件580的驱动电路、改善第2电子元件580的输入输出特性的线性的修正电路、及第2电子元件580的输入段的保护电路中的任何一种电路中包含的电子元件。
第2电子元件580可以是在模拟电子器件、诸如LED之类的发光器件、以及诸如光传感器之类的光接收器件中的任何一种器件中包含的电子元件。另外，第2电子元件580可以是诸如MOSFET、MISFET、HBT、和HEMT之类的半导体器件或者电容等中包含的无源元件。
输入输出电极587、输入输出电极588、和栅极电极589的材料是导电性的材料。例如，可以利用诸如Al、W或Ti之类的金属、或者高浓度掺杂杂质的半导体。输入输出电极587、输入输出电极588、和栅极电极589，例如通过真空蒸镀法或者电镀法等而形成。
配线592、配线594、和配线596，将第1电子元件570或第2电子元件580与其它电子元件等电结合。配线592、配线594、和配线596的材料是导电性材料。例如，可以利用诸如Al、Cu、Au、W、Ti等金属或者掺杂杂质的半导体。配线592、配线594、和配线596例如可以通过真空蒸镀法或者镀敷法等而形成。
另外，半导体基板510可以包括多个第1电子元件570。一个第1电子元件570可以与多个第2电子元件580电结合。另外，半导体基板510还可以包括多个第2电子元件580。一个第2电子元件580可以与多个第1电子元件570电结合。
图6示出了表示电子器件500的制造方法的一个例子的流程图。在S602步骤，在底板基板520上形成第1电子元件570。接着，在S604步骤，形成阻挡SixGe1-x晶体562晶体生长且保护第1电子元件570不受电磁波10影响的阻挡层554，以使其至少覆盖第1电子元件570。其次，在S606步骤，在覆盖第1电子元件570的区域以外的阻挡层554的区域上形成贯通至底板基板520的开口556。
接着，在S608步骤，在开口556内形成作为被热处理部的SixGe1-x晶体562。即，在开口556内，使SixGe1-x晶体562的前体生长成为晶体。还有，在S610步骤，通过加热底板基板520整体且照射电磁波10，对SixGe1-x晶体562进行退火。
其次，在S612步骤，使III-V族化合物半导体566在SixGe1-x晶体562上晶体生长。在S614步骤，在III-V族化合物半导体566上形成第2电子元件580。最后，在S616步骤，在阻挡层554中形成开口593和开口595。还有，形成配线592、配线594、和配线596，可以得到电子器件500。
以下，使用图7至图11，说明半导体基板510的方法的一个例子。图7示意性地示出半导体基板510的制造过程中的剖面的一个例子。在本实施方式中，首先，第1电子元件570形成在底板基板520上。底板基板520例如是Si基板或者SOI基板。
图8示意性地示出了半导体基板510的制造过程中的剖面的一个例子。如图8中所示，阻挡层554与底板基板520的第1主面522接触而形成。阻挡层554例如是SiO2。阻挡层554的厚度，作为一个例子，是0.05μm～5μm。阻挡层554可以通过CVD法形成。在阻挡层554上，例如通过诸如蚀刻等的光刻法形成开口556。开口556可以具有以上的纵横比。
图9示意性地示出半导体基板510的制造过程中的半导体基板910的一个例子。如图9所示，通过外延生长法在开口556上形成SixGe1-x晶体962。SixGe1-x晶体962与关于图1至图3而说明的被热处理部130对应。
例如，SixGe1-x晶体962可以通过在原料气体的一部分中包含卤素的CVD法而形成。由于阻挡SixGe1-x晶体962的前体在阻挡层554的表面上生长成为晶体，所以SixGe1-x晶体962选择生长在开口556内部。这时，在SixGe1-x晶体962内部，有时产生诸如晶格缺陷之类的缺陷。
通过对SixGe1-x晶体962退火，可以降低SixGe1-x晶体962内部的缺陷密度。但是，在底板基板520上，由于已经形成了第1电子元件570的一部分，所以如果对底板基板520照射电磁波、实施在800℃～900℃的高温退火，那么有可能损伤第1电子元件570。另外，在阱571、源极区域572、和漏极区域574中包含的杂质会进一步扩散。因此，通过保护层950，保护第1电子元件570不受电磁波影响。结果，可以选择加热SixGe1-x晶体962。
如图9所示，覆盖第1电子元件570的区域的阻挡层554的表面上可以形成有遮蔽层952。阻挡层554和遮蔽层952具有作为保护层950的功能。遮蔽层952可以具有与关于图2而说明的遮蔽层252相同的功能和构造。遮蔽层952例如是反射电磁波的至少一部分的金属薄膜。金属薄膜例如可以通过真空蒸镀法形成。遮蔽层952的大小被形成得使得充分保护第1电子元件570不受电磁波影响。遮蔽层952、阻挡层554、及第1电子元件570可以按此顺序配置在电磁波的透射方向上。
图10示意性地示出半导体基板510的制造过程中的半导体基板910的一个例子。如图10所示，从底板基板520的上方照射电磁波10。电磁波10例如是闪光灯的闪光。
电磁波10的波长优选选择容易被SixGe1-x晶体962吸收、且容易被遮蔽层952遮蔽的波长。例如，在遮蔽层952是金属薄膜的情况下，选择容易被遮蔽层952遮蔽的波长。另外，电磁波的波长可以选择不容易被阻挡层554吸收的波长。由此，SixGe1-x晶体962被选择性地加热、对SixGe1-x晶体962实施退火。上述退火，可以在与被热处理部130的退火同样的条件下实施。这时，由于第1电子元件570被保护不受电磁波影响，所以抑制第1电子元件570的温度上升。
另外，在对SixGe1-x晶体962选择加热步骤之前，可以预加热半导体基板910。预加热例如可以使被加热到一定温度的支持体与底板基板520的第2主面524接触、通过从上述支持体热传导至半导体基板910而整体加热半导体基板910来实施。这样，至少加热SixGe1-x晶体962和第1电子元件570。
另外，预加热可以通过从底板基板520的第2主面524侧照射能被底板基板520吸收的电磁波而整体加热半导体基板910来实施。预加热被实施使得第1电子元件570的温度不超过第1电子元件570热劣化的温度。
通过上述退火，可以得到SixGe1-x晶体962的缺陷密度降低，结晶性优良的SixGe1-x晶体562。例如，贯通至SixGe1-x晶体562的表面的贯通位错的平均位错密度被降低到105cm-2以下。平均位错密度通过蚀刻坑法或者用透射型电子显微镜进行平面剖面观察而测定。
使关于图9说明的使SixGe1-x晶体962的前体生长成为晶体的步骤、和选择性地加热关于图10而说明的SixGe1-x晶体962的步骤，作为一个例子，可以在同一反应容器内部实施。另外，也可以是在使SixGe1-x晶体962的前体生长成为晶体的步骤之后，不使SixGe1-x晶体962暴露在大气中而相继地实施选择性加热SixGe1-x晶体962的步骤。
图11示意性地示出半导体基板510的剖面的一个例子。在SixGe1-x晶体962上形成III-V族化合物半导体566。III-V族化合物半导体566与SixGe1-x晶体962晶格匹配或准晶格匹配。例如，III-V族化合物半导体566，用具有优质结晶性的SixGe1-x晶体962(在附图中全部统一成为962)的表面作为晶种面，进行外延生长。III-V族化合物半导体566例如可以通过MOVCD法形成。
优选地，III-V族化合物半导体566在保护层950形成在半导体基板910上的状态下晶体生长。这样，抑制第1电子元件570的温度上升，可以得到与SixGe1-x晶体562晶格匹配或者准晶格匹配的III-V族化合物半导体566。例如，在形成了覆盖第1电子元件570的阻挡层554、和保护第1电子元件570不受电磁波影响的遮蔽层952的状态下，一边对基板照射SixGe1-x晶体962能够吸收的电磁波，一边向反应容器提供原料气体。由此，可以在经过退火的SixGe1-x晶体962的表面上，选择生长与SixGe1-x晶体962晶格匹配或准晶格匹配的III-V族化合物半导体。
这时，底板基板520的温度，尤其形成有第1电子元件570的区域的温度，例如维持在650℃以下，优选维持在450℃以下。由此，可以进一步降低因热而引起的第1电子元件570劣化。另外，在底板基板520上形成SixGe1-x晶体962期间、对半导体基板910预加热期间、对SixGe1-x晶体962进行退火期间，底板基板520的温度也维持在650℃以下，优选维持在450℃以下。
形成III-V族化合物半导体566之后，遮蔽层952通过蚀刻等被去除，得到半导体基板510。之后，形成第2电子元件580、配线592、配线594、配线596等，使第1电子元件570与第2电子元件580电结合，可以得到电子器件500。
另外，在本实施方式中，虽然说明了关于去除遮蔽层952的情况，但是可以残留遮蔽层952的一部分，用作配线592或配线594的一部分。另外，在本实施方式中，虽然说明了在形成了遮蔽层952的状态下使III-V族化合物半导体566晶体生长的情况，但是，也可以在去除遮蔽层952后使III-V族化合物半导体566晶体生长。
另外，在本实施方式中，虽然说明了遮蔽层952、阻挡层554、和第1电子元件570按此顺序配置在电磁波的透射方向上的情况，但是，阻挡层554、遮蔽层952、和第1电子元件570也可以按此顺序配置在电磁波的透射方向上。即，阻挡层、保护层、以及被保护部也可以按此顺序配置在电磁波的透射方向上。通过该配置，也可以在形成保护层之后选择性地加热SixGe1-x晶体962。
在本实施方式中，说明了在半导体基板910上配置保护层950，保护第1电子元件570不受电磁波影响且选择性地加热SixGe1-x晶体962的情况。然而，也可以通过其它方法，选择性地加热SixGe1-x晶体962。
具体地，半导体基板910在SixGe1-x晶体962附近具有吸收电磁波而产生热的热产生层。这样，通过对半导体基板910照射电磁波、选择性地加热热产生层，可以通过由热产生层产生的热选择性地加热SixGe1-x晶体962而不需使半导体基板910的温度整体上升。热产生层例如包括无定形硅。也可以使上述加热方法应用于使III-V族化合物半导体566外延生长在SixGe1-x晶体962的表面上的情况。
另外，作为选择性地加热SixGe1-x晶体962的另一个例子，可以对底板基板520照射容易被SixGe1-x晶体962吸收、不容易被底板基板520和第1电子元件570吸收的电磁波。这样，可以选择性地加热SixGe1-x晶体962。可以将上述方法适用于使III-V族化合物半导体566在SixGe1-x晶体962的表面上外延生长的情况。
图12示意性地示出热处理装置1200的剖面的一个例子。热处理装置1200收容底板基板1280。底板基板1280例如具有与底板基板120、底板基板420、以及底板基板520中任何一个相同的构成。作为一个例子，在底板基板1280的第1主面1282上设置有：具有单晶层且将要被热处理的被热处理部130、应该被保护而不受因热处理而施加的热的影响的被保护部140，以及保护被保护部不受电磁波影响的保护层150。
热处理装置1200是反应装置的一个例子。例如，热处理装置1200对底板基板1280实施快速退火等的热处理。另外，热处理装置1200也可以兼用作在底板基板1280上形成Si晶体、SixGe1-x晶体(0≤x＜1)、以及化合物半导体晶体等的CVD装置。
热处理装置1200具备热处理炉1210、灯单元1230、灯单元1240、放射温度计1252、以及控制部1260。热处理炉1210包括阱装载口1212、气体流入部1214、气体排出部1216、和盖部1222。灯单元1230包括：灯1232、反射部件1234、滤光器1236、以及电源部1238。灯单元1240包括：灯1242、反射部件1244、以及电源部1248。
热处理炉1210将底板基板1280收容在内部。热处理炉1210是反应容器的一个例子。热处理炉1210例如具有中空的圆筒形状。阱装载口1212用于底板基板1280的装载或卸载。盖部1222密闭阱装载口1212。另外，盖部1222可以包括在热处理装置1200的内部支持底板基板1280的支持体1224。由此，热处理炉1210可以将底板基板1280保持在内部。
支持体1224例如是石墨制的基座。在支持体1224上，可以设置作为测量支持体1224的温度的加热温度测量部的温度传感器。底板基板1280可以被设置得使其与支持体1224接触。在这种情况下，支持体1224与底板基板1280的下部温度大致相同。因此，上述温度传感器可以测量底板基板1280的背面的温度。例如，上述温度传感器可以测量形成在底板基板1280上的耐热性小的部分的温度。上述温度传感器可以测量形成在底板基板1280上的Si器件或者III-V族化合物半导体器件附近的温度。
在热处理炉1210中，惰性气体等从气体流入部1214提供至热处理炉1210内部。另外，热处理炉1210内部的气体也可以从气体排出部1216排出。另外，气体流入部1214向热处理炉1210内部提供CVD、MOCVD等的原料气体。例如，气体流入部1214向热处理炉1210内部提供原料气体1290和载气等。载气例如是氢气。
在热处理炉1210的内部，通过原料气体1290发生反应，半导体的晶体外延生长在保持于热处理炉1210的内部的底板基板1280上。反应容器内的残存气体等从气体排出部1216排出。虽然图中未示出，但是气体排出部1216可以与真空系统连接。
原料气体1290的温度比底板基板1280的温度低。优选地，在对底板基板1280照射电磁波、使半导体的晶体外延生长期间，通过原料气体1290冷却底板基板1280。通过在冷却底板基板1280的同时照射电磁波，可以在维持被热处理部130与底板基板1280的被热处理部130以外的区域的温度差的同时，选择性地加热被热处理部130。
灯单元1230是照射部的一个例子。灯单元1230被配置在底板基板1280的第1主面1282一侧。灯单元1230从底板基板1280的第1主面1282一侧对底板基板1280照射电磁波。由此，灯单元1230对底板基板1280进行加热。
各个灯1232产生电磁波。灯1232例如产生包含红外线的光。各个灯1232也可以产生均匀地照射底板基板1280整体的电磁波的非相干光。热处理装置1200，例如，通过并列配置多个廉价的光源，对底板基板1280整体均匀地照射电磁波，可以一下子对大面积的底板基板1280进行热处理。灯1232，例如，是高强度放电灯、卤素灯、氙气灯、或者LED灯。高强度放电灯，例如，高压水银灯、金属卤化物灯、或者钠灯。
灯单元1230可以连续地照射电磁波，也可以多次照射脉冲状的电磁波。灯单元1230可以根据照射电磁波的用途来确定照射脉冲状的电磁波的时间和次数。
例如，灯单元1230，通过对底板基板1280多次照射脉冲状的电磁波，实施快速退火退火。在快速退火中，灯单元1230使用氙灯等闪光灯，对底板基板1280照射闪光。底板基板1280的表层部分在短时间被加热至例如1000℃以上的高温。另外，通过在扫描底板基板1280时，将来自闪光灯的闪光照射到底板基板1280上，而对底板基板1280的整个面加热。
闪光灯照射的电磁波的脉冲宽度，例如是1ns～100ms。在高温下对底板基板1280进行热处理的情况下，优选电磁波的脉冲宽度短。然而，在上述脉冲宽度小于0.1ms的情况下，光脉冲的控制变得很难。因此，电磁波的脉冲宽度优选为0.1ms～10ms。这里，在本说明书，所谓脉冲宽度，意思是脉冲波形的电平维持在峰值的1/2以上的大小的时间宽度。
闪光的光照射量根据热处理对象和可能利用的灯而可以任意地选择。光照射量，例如是2～50J/cm2。另外，在本说明书中，所谓闪光灯的光照射量，是指闪光灯输出的电磁波的能量(单位：J)除以闪光灯照射到底板基板1280上的区域的面积(单位：cm2)而得到的值。
在多次照射闪光的情况下，闪光的脉冲间隔，考虑闪光灯光源的输出性能和反复充放电性能、以及被热处理部130的放热性而设定。例如，被热处理部130的温度被设置得使其到达所必需的退火温度、而被保护部140的温度不达到规定的温度以上。上述脉冲间隔例如在1s以上。
在脉冲间隔过短的情况下，充放电所需要的设备负担变得过大。另外，由于在底板基板1280中热能的释放不充分，所以有可能导致被保护部140的不必要的温度上升。另一方面，在上述脉冲间隔过长的情况下，处理时间变长，且热处理所需要的能量增加。
闪光灯的脉冲发光次数以及各脉冲的脉冲宽度可以自由地设定，以达到被热处理部130充分退火的效果。通过调整闪光灯的脉冲次数或者各脉冲的脉冲宽度，可以调整热处理的温度和持续时间。
例如，被热处理部130包含SixGe1-x晶体(0≤x＜1)，在通过使用连续光的连续退火，对被热处理部130进行退火的情况下，上述热处理的温度和持续时间为850℃～900℃、2～10分钟。退火温度例如是比被热处理部130的熔点低的温度。
在快速退火中，作为一个例子，使用光照射量为5J/cm2的灯，在脉冲宽度为1ms、脉冲间隔为30s的条件下照射在0.2μm～1.5μm波长范围具有广泛的发射光谱成分的闪光5次左右。这样，累计照射5ms左右、可以使被热处理部130的最高可达温度为750℃～800℃。
可以将底板基板1280提前预加热到400～600℃左右，同样使用光照射量为5J/cm2的灯、在脉冲宽度为5ms、脉冲间隔为30s的条件下可以照射具有同样的波长范围的闪光5次左右。这样，可以使被热处理部130的最高可达温度为850℃～900℃。
也可以对底板基板1280实施多阶段退火。例如，在没有达到被热处理部130的熔点的温度下实施高温退火，之后，在比高温退火的温度低的温度下实施低温退火。另外，可以反复实施这样的2阶段退火多次。高温退火的温度和持续时间，在被热处理部130包含SixGe1-x晶体(0≤x＜1)的情况下，例如为850℃～900℃、2～10分钟。低温退火的温度和持续时间，例如为600℃～780℃、2～10分钟。这样的2阶段退火例如反复10次。
在通过快速退火对被热处理部130进行退火的情况下，可以通过调整脉冲宽度和脉冲间隔等条件，实施上述多阶段退火。例如，在通过快速退火实施2阶段退火的情况下，调整脉冲宽度等条件，以使得通过1次闪光照射，被热处理部130的最高可达温度处于高温退火的温度范围内。另外，在直至照射下一闪光的期间中，被热处理部130的温度下降。因此，可以调整脉冲间隔，以使得通过下一闪光的照射，被热处理部130的温度落在低温退火的温度范围内。
反射部件1234反射以使得由灯1232所照射的电磁波中的、不朝向底板基板1280的电磁波朝向底板基板1280。电源部1238，例如，基于从控制部1260输入的信号，调整提供给灯1232的电流。
滤光器1236被配置于底板基板1280与灯1232之间。滤光器1236可以遮断底板基板1280能够吸收的电磁波的波长成分的至少一部分。滤光器1236吸收灯1232所产生的电磁波中的特定的波长成分。例如，滤光器1236遮断在灯1232照射的电磁波的波长成分中、底板基板1280的被保护部140的吸收系数比底板基板1280的被热处理部130的吸收系数大的波长成分。
在底板基板1280具有被保护部140的情况下，滤光器1236可以包含与被保护部140相同的材料。例如，在被保护部140是形成在Si基板、SOI基板等Si晶体上的MOSFET的情况下，通过使用如Si晶体基板那样的包含Si晶体的滤光器，可以得到不被Si晶体吸收但却可以选择性地加热SixGe1-x晶体(0≤x＜1)的电磁波。另外，例如，作为滤光器，通过使用形成有SiO2层的Si晶体基板，可以得到不被Si晶体和SiO2吸收但却可以选择性地加热SixGe1-x晶体(0≤x＜1)的电磁波。
在热处理装置1200通过快速退火对包含SixGe1-x晶体的被热处理部130进行退火的情况下，可以使用加热部，将底板基板1280的整体提前预加热至400℃～600℃左右。另外，在从第2主面1284侧对底板基板1280预加热之后，热处理装置1200可以在将底板基板1280整体的温度维持在规定的温度的同时从第1主面1282侧向底板基板1280照射电磁波。
热处理装置1200也可以通过设置于底板基板1280下方的热源对底板基板1280整体施加的热量大致等于从底板基板1280所放射的热量的方式，而加热底板基板1280。热处理装置1200通过预加热底板基板1280，可以减少电磁波的脉冲振幅。
实施预加热以使得被保护部140的温度不超过被保护部140热劣化的温度。这里，所谓被保护部140热劣化的温度，意思是被保护部140的特性超过在设计上确定的容许范围的温度。
预加热例如可以通过将反应容器中支持底板基板1280的支持体加热至一定温度来实施。例如，使被加热到一定温度的支持体与底板基板1280的第2主面1284相接触，通过从该支持体向底板基板1280的热传导，预加热被热处理部130和被保护部140。支持体例如通过将支持体可能吸收的电磁波照射到第1主面1282上而被加热。另外，支持体可以通过加热器等被电热加热。在预加热中，通过从第2主面1284侧照射底板基板1280能够吸收的电磁波，可以加热底板基板1280。
灯单元1240是加热部的一个例子。灯单元1240被配置在底板基板1280的第2主面1284侧。灯单元1240从底板基板1280的第2主面1284侧向底板基板1280照射电磁波。这样，灯单元1240可以加热支持体1224。另外，灯单元1240可以经支持体1224整体地加热底板基板1280。底板基板1280例如通过从支持体1224的热传导而被加热。
各个灯1242产生电磁波。灯1242例如产生包含红外线的光。灯1242可以产生非相干光。这样，通过并列配置多个廉价的灯1242，可以一下子热处理大面积的底板基板1280。灯1242例如可以是高强度放电灯、卤素灯、氙气灯、和LED灯。高强度放电灯例如是高压水银灯、金属卤化物灯、或者钠灯。另外，加热部不限于灯单元1240。加热部可以通过电阻加热而整体地加热支持体1224或者底板基板1280。
热处理装置1200可以在用灯单元1240照射电磁波的同时从底板基板1280的上方由灯1232照射电磁波。热处理装置1200通过使用灯单元1240、连续照射电磁波，可以在将底板基板1280的背面的温度保持在一定温度范围内的状态下，加热被热处理部130。结果，被热处理部130的温度控制变得容易。
反射部件1244反射以使得由灯1242所照射的电磁波中的、不朝向底板基板1280的电磁波朝向底板基板1280。电源部1248，例如，基于从控制部1260输入的信号，调整提供给灯1242的电流。
辐射温度计1252测量底板基板1280的温度。辐射温度计1252是温度测量部的一个例子。在底板基板1280的表面附近形成有通过灯单元1230照射的电磁波而被加热的被热处理部130的情况下，辐射温度计1252测量被热处理部130的辐射热。由此，通过非接触的方式可以测量被热处理部130的温度。另外，辐射温度计1252通过测量被保护部140的辐射热，以非接触的方式测量被保护部140的温度。
辐射温度计1252可以在灯单元1230没有照射电磁波期间测量底板基板1280等的温度。这样，可以更准确地测量底板基板1280等的温度。辐射温度计1252可以在灯1232刚刚熄灭之后测量底板基板1280等的温度。另外，辐射温度计1252可以依次测量被保护部140的温度和被热处理部130的温度。例如，辐射温度计1252交替地测量被保护部140的温度和被热处理部130的温度。辐射温度计1252也可以在多次测量被保护部140的温度之后，多次测量被热处理部130的温度。
控制部1260控制灯单元1230和灯单元1240，调节底板基板1280的温度。例如，控制部1260可以控制从电源部1238和电源部1248向灯1232所提供的电流和电压。控制部1260在灯单元1240对支持体1224连续地照射电磁波、对底板基板1280预加热之后，可以控制灯单元1230对底板基板1280以脉冲的方式照射电磁波。
控制部1260可以分别独立地控制灯单元1230和灯单元1240。可以控制灯单元1230和灯单元1240的电磁波的输出。例如，控制部1260控制灯单元1230和灯单元1240的点亮熄灭状态、点亮熄灭间隔、产生的电磁波的强度、平均输出、以及一定持续时间中的总照射量等。
控制部1260控制灯单元1230以设置照射电磁波的照射期间与不照射电磁波的非照射期间，以使得灯单元1230能以脉冲方式照射电磁波。控制部1260控制灯单元1230以设置照射输出大的电磁波的期间与照射比上述电磁波输出小的电磁波的期间，以使得灯单元1230能以脉冲方式照射电磁波。
控制部1260可以基于配置于支持体1224上的温度传感器测量的支持体1224的温度，控制灯单元1240的输出。控制部1260可以基于辐射温度计1252测量的温度来控制灯单元1230的输出。例如，控制部1260基于辐射温度计1252测量的被热处理部130的温度来调整灯单元1230照射的电磁波的强度。作为一个例子，控制部1260在灯单元1230的非照射期间，通过辐射温度计1252测量底板基板1280、被热处理部130、以及被保护部140等的温度。
控制部1260在测量的被热处理部130的温度没有达到退火所必需的温度的情况下，可以通过增加灯单元1230的脉冲宽度，使被处理部130的温度上升。控制部1260通过增加灯单元1230的照射持续时间，可以使被热处理部130的温度上升。在被保护部140的温度超过基于被保护部140发生劣化的温度而确定的被保护部140的最高容许温度的情况下，控制部1260可以通过减少灯单元1230的脉冲宽度，降低被保护部140的温度。
控制部1260可以基于具有作为加热温度测量部的功能的温度传感器的测量结果，确定具有作为照射部的功能的灯单元1230照射电磁波的照射期间和灯单元1230不照射电磁波的非照射期间。具体地，控制部1260，根据温度传感器测量的底板基板1280的背面的温度，控制灯单元1230施加的热量。例如，在底板基板1280的背面的温度为300℃的情况下，通过与底板基板1280的背面的温度为400℃的情况相比、增加灯单元1230的照射期间，可以在短时间内使被热处理部130的温度上升至退火所必需的温度。
如上所述，热处理装置1200，通过对包括被热处理部130、被保护部140、以及保护层150的底板基板1280照射电磁波进行热处理，可以选择性地加热被热处理部130。这样，可以降低被热处理部130的晶体内部的缺陷密度。
另外，热处理装置1200，由于具有从第1主面1282侧加热底板基板1280的灯单元1230、和从第2主面1284侧加热底板基板1280的灯单元1240，所以可以从两面加热底板基板1280。另外，热处理装置1200，由于灯单元1230和灯单元1240可以分别独立地控制，所以可以从两面分别独立地加热底板基板1280。由此，热处理装置1200可以以各种方式控制基板的温度。
图13示意性地示出了半导体基板110的剖面的一个例子。用图13说明使III-V族化合物半导体1366外延生长在关于图1而说明的半导体基板110的被热处理部130的表面上的方法。III-V族化合物半导体1366是III-V族化合物半导体的一个例子。
III-V族化合物半导体1366例如可以用以下的方式形成。首先，准备包括被热处理部130、被保护部140、以及保护层150的半导体基板110，例如，将半导体基板110保持在CVD装置的反应容器内。
其次，一边对半导体基板110整体照射可以被热处理部130吸收的电磁波10时，一边向反应容器提供原料气体1390。如果对半导体基板110照射电磁波10，则选择性地加热被热处理部130，III-V族化合物半导体1366选择性地外延生长在被加热的被热处理部130的表面上。这时，在从第2主面124照射半导体基板110整体时，可以对半导体基板110照射电磁波10。
在使III-V族化合物半导体1366外延生长的步骤之前，可以对被热处理部130进行退火。例如，上述退火可使用用于选择性地加热关于图1至图11而说明的被热处理部的电磁波来实施。这时，对被热处理部的加热、和使III-V族化合物半导体1366外延生长，可以在同一反应容器内部实施。另外，实施对被热处理部的加热之后，可以不将半导体基板110暴露于大气中、相继地外延生长上述III-V族化合物半导体1366。另外，可以用关于图2而说明的保护层250代替保护层150。
使III-V族化合物半导体1366选择性地外延生长在被热处理部130的表面上的方法不限于上述方法。对包括被热处理部、和吸收电磁波而产生热从而选择性地加热被热处理部的热产生部的基板，可以照射热产生部能够吸收的电磁波。如果对反应容器提供原料气体1390，则可以使III-V族化合物半导体外延生长在被加热的被热处理部的表面上。
另外，作为使III-V族化合物半导体1366外延生长在被加热的被热处理部130的表面上的方法的另一个例子，还有在选自SOI基板和Si基板、形成有半导体器件的至少一部分的底板基板上设置包含SixGe1-x晶体(0≤x＜1)的被热处理部的方法。在这种情况下，向基板照射对SixGe1-x晶体的吸收系数比对包含于底板基板中的Si的吸收系数大的电磁波，加热SixGe1-x晶体。当进行该电磁波的照射时，向反应容器提供原料气体1390，可以使III-V族化合物半导体外延生长在被加热的被热处理部的表面上。
图14示意性地示出半导体基板510的制造过程中的半导体基板910的一个例子。用图14说明使III-V族化合物半导体566外延生长于关于图10而说明的方法所制造的半导体基板910上的方法的一个例子。如图14所示，半导体基板910具有加热SixGe1-x晶体962而得到的SixGe1-x晶体562。另外，半导体基板910包括保护层950。
III-V族化合物半导体566例如可以用以下的方式形成。首先，将形成有SixGe1-x晶体562的半导体基板910保持于CVD装置的反应容器中。用于加热SixGe1-x晶体962的热处理装置可以兼用作上述CVD装置。
其次，在对半导体基板910整体照射SixGe1-x晶体562能够吸收的电磁波10时，向反应容器提供原料气体1490。接着，热处理装置对半导体基板910照射电磁波10。由电磁波选择性地加热SixGe1-x晶体562，III-V族化合物半导体566选择性地外延生长在被加热的SixGe1-x晶体562表面上。这时，在从第2主面524侧对半导体基板910整体加热时，热处理装置可以对半导体基板910照射电磁波10。
使III-V族化合物半导体566选择性地外延生长的方法不限于上述方法。在SixGe1-x晶体562附近的阻挡层554内部配置热产生层，在对SixGe1-x晶体562选择性地加热时，可以给反应容器提供原料气体1490。半导体基板910也可以包括上述热产生层和保护层950。
实施例
(实施例1)
按照图6所示的方式制作电子器件500。作为底板基板520，准备市售的SOI基板。作为是被保护部的一个例子的第1电子元件570，在底板基板520的Si结晶层上形成MOSFET。作为阻挡层554，通过CVD形成了与底板基板520的第1主面522接触的SiO2层。SiO2层的厚度平均值是1μm。通过光刻法在阻挡层554的一部分上形成开口556。开口556的大小为15μm×15μm。
将形成有阻挡层554和开口556的底板基板520配置在热处理装置1200的热处理炉1210内部，形成作为SixGe1-x晶体962的Ge结晶层。上述底板基板520配置于支持体1224的上表面，以使得底板基板520的第2主面524与支持体1224接触。对支持体1224使用石墨制的基座。Ge结晶层通过CVD法选择性地形成于开口556内部。Ge结晶层，用GeH4作为原料气体，在热处理炉1210内的压力为2.6kPa、生长温度为400℃的条件下，先沉积成膜至大约20nm的厚度，然后升温至600℃，继续沉积成膜为大约1μm。
作为遮蔽层952，形成包括Ag薄膜和SiO2层的构造体。在上述构造体的形成中，通过真空蒸镀法在阻挡层554的表面上提前形成Ag薄膜。还有，作为Ag保护层，通过真空蒸镀法在Ag薄膜的表面上沉积成膜100nm的SiO2层，之后，通过光刻法将上述Ag薄膜和作为Ag保护层的SiO2层图案化，而得到上述构造体。Ag薄膜和作为Ag保护层的SiO2层，图案化成从与第1主面522垂直的方向看、遮蔽住第1电子元件570的大小。通过上述步骤，制得了半导体基板910。
其次，在热处理炉1210中，通过从载置半导体基板910的支持体1224的背面由灯单元1240照射红外线，加热支持体1224。通过从支持体1224向半导体基板910的第2主面524的热传导，对半导体基板910进行预加热。进行预加热以使得支持体1224的温度达到400℃。这时，SixGe1-x晶体962附近和第1电子元件570附近的温度也大约为400℃。
上述温度是通过红外表面温度计测量的。在通过预加热而半导体基板910的温度稳定之后，在通过灯单元1240对半导体基板910整体加热时，将阻挡层554和遮蔽层952作为保护层，由灯单元1230从第1主面522侧对半导体基板910照射包含红外线的灯光。这样，选择性地加热SixGe1-x晶体962，对SixGe1-x晶体962退火。
在形成了SixGe1-x晶体962之后，没有将半导体基板910从热处理炉1210取出而进行灯光的照射。即，在本实施例中，在使SixGe1-x晶体962的前体生长成为晶体的步骤之后，不将SixGe1-x晶体962暴露在大气中，相继地选择性地加热SixGe1-x晶体962。使SixGe1-x晶体962的前体生长成为晶体的步骤、和选择性地加热SixGe1-x晶体962的步骤，在同一反应容器内部进行。
作为包含上述红外线的灯光，使用20个最大输出为1.6kW的卤素灯(USHIO电机株式会社(ゥシォ電機株式会社)制造)。卤素灯的输出以如下的方式调整。首先，在Si基板上的整个面上，准备具有厚度大约为1μm的Ge单晶层的参考基板，得到卤素灯的输出与上述参考基板的表面温度之间的相关特性。其次，基于该相关特性，设定卤素灯的输出，以使半导体基板910的第1主面522的表面温度达850℃，对半导体基板910照射灯光20分钟。另外，在上述卤素灯与半导体基板910之间，设置Si单晶板作为滤光器1236，其透射光照射到半导体基板910的第1主面522上。
上述卤素灯的输出与参考基板的表面温度之间的相关特性通过以下的方式获得。首先，在热处理炉1210中的支持体1224上载置上述参考基板。上述参考基板被载置以使得与形成有Ge单晶层的面(可以称为第1主面。)相反一侧的面(可以称为第2主面。)与支持体1224接触。
其次，对参考基板预加热。预加热可以通过在热处理炉1210中从支持体1224的下面侧照射红外线而加热支持体1224来实施。这样，通过从支持体1224向上述参考基板的热传导，对参考基板整体加热。进行预加热以使得支持体1224的温度达到400℃。这时，还进行红外表面温度计的校正。上述校正通过调整上述红外表面温度计以使得由红外表面温度计测量到的参考基板的第1主面的表面温度达到大约400℃来进行。
通过预加热，上述参考基板的温度稳定了之后，以大约10秒的间隔从上述参考基板的第1主面侧对上述参考基板间歇地照射了包含红外线的灯光。通过由红外表面温度计测量灯光刚刚关闭后的上述第1主面的表面温度，可以得到从第1主面侧照射的卤素灯的输出和上述参考基板的第1主面的表面温度之间的相关特性。
另外，对半导体基板910和上述参考基板照射灯光期间，通过由嵌入在支持体1224的热电偶检测温度，且反馈控制照射到支持体1224的下表面的红外线的能量，调整支持体1224的温度。调整上述红外线的能量，以使支持体1224的温度达到400℃。
如上所述，对半导体基板910的SixGe1-x晶体962进行了退火之后，不从热处理炉1210取出半导体基板910，通过MOCVD法，将GaAs层形成为III-V族化合物半导体566。GaAs层，用三甲基镓和砷化三氢作为原料气体，在生长温度为650℃、热处理炉1210内的压力为9.9kPa的条件下沉积成膜。GaAs层通过在对半导体基板910照射能够被退火而得的SixGe1-x晶体562吸收的电磁波的同时向热处理炉1210内部提供原料气体而形成。GaAs层在由灯单元1240对半导体基板910整体进行加热时形成。这时，石墨制的支持体的温度被调整成为400℃。之后，通过蚀刻，除去最外面的作为Ag保护层的SiO2层和Ag薄膜，制得了半导体基板510。
作为第2电子元件580，形成了将上述GaAs层用作活性层的HBT。之后，形成配线，制得了电子器件500。对电子器件500进行了动作实验，作为1kA/cm2的集电极电流密度的电流增益显示为181，确认电子器件500作为电流增益元件动作正常。作为形成于底板基板520的Si结晶层上的第1电子元件570的MOSFET，确认阈值和电流电压特性相比于初始特性没有变化。
另外，通过SEM对经过退火的Ge结晶层进行了观察，如所设计的，Ge结晶层的厚度大约为1μm、GaAs层的厚度为2.5μm。另外，通过外延法对GaAs层的表面进行了检查，在GaAs层的表面上没有发现缺陷。通过TEM对面内剖面进行了观察，没有发现从Ge结晶层贯通GaAs层的位错。
(实施例2)
按照图6所示的方式制得了电子器件500。与实施例1同样，在底板基板520上形成阻挡层554和开口556。将上述底板基板520配置在热处理炉1210的内部，将Ge结晶层形成为SixGe1-x晶体962。Ge结晶层通过CVD法选择性地形成在开口556内部。Ge结晶层，用GeH4作为原料气体，在热处理炉1210内的压力为2.6kPa、生长温度为400℃的条件下，先沉积成膜大约20nm，然后升温至600℃，继续沉积成膜为大约1μm的厚度。
作为遮蔽层952，形成包括Ag薄膜和SiO2层的构造体。上述构造体通过如下方式而得到：通过真空蒸镀法在阻挡层554的表面上提前形成Ag薄膜，还有，作为Ag保护层，通过真空蒸镀法在Ag薄膜的表面上成膜100nm的SiO2层，然后通过光刻法将上述Ag薄膜和作为Ag保护层的SiO2层图案化。Ag薄膜和作为Ag保护层的SiO2层被图案化成大小为从与第1主面522垂直的方向看遮蔽住第1电子元件570。通过上述步骤，制得了半导体基板910。
其次，先将半导体基板910从热处理炉1210中取出，将半导体基板910载置在另外的反应容器中的石墨制的支持体上，以使得底板基板520的第2主面524与石墨制的支持体接触。上述另外的反应容器，从载置了半导体基板910的石墨制的支持体的背面对上述石墨制的支持体通过电热加热而加热，通过向与石墨制的支持体接触的半导体基板910的第2主面524一侧的热传导，对半导体基板910进行预加热。进行预加热以使得石墨制的支持体的温度达到200～600℃。
通过预加热，半导体基板910的温度稳定了之后，在通过灯单元1240对半导体基板910整体加热时，将保护层作为阻挡层554和遮蔽层952，在N2或Ar的惰性气体气氛下，从第1主面522侧向半导体基板910照射闪光。这样，选择性地加热SixGe1-x晶体962，对SixGe1-x晶体962进行退火。
作为闪光灯，使用半导体基板910每单位面积的输入能量值为15J/cm2的氙气灯(USHIO电机株式会社制造)。使闪光的脉冲宽度为1ms、反复照射时的闪光的脉冲间隔为30s，照射闪光5次。这时，调整石墨制的支持体的温度成为400℃。另外，在上述闪光与半导体基板910之间，设置Si单晶板作为滤光器1236，其透射光照射到半导体基板910的第1主面522上。
如上所述，对半导体基板910的SixGe1-x晶体962进行了退火之后，将半导体基板910从用于热处理的反应容器中取出来。之后，再用另外的反应装置，通过MOCVD法，将GaAs层形成为III-V族化合半导体566。GaAs层利用三甲基镓和砷化三氢作为原料气体，在生长温度为650℃、反应容器内的压力为9.9kPa的条件下沉积成膜。
GaAs层通过在对半导体基板910照射能够被退火而得到的SixGe1-x晶体562吸收的电磁波的同时向热处理炉1210内部提供原料气体而形成。GaAs层在由灯单元1240对半导体基板910整体进行加热时形成。这时，石墨制的支持体的温度被调整成为400℃。之后，通过蚀刻，除去最外面的作为Ag保护层的SiO2层和Ag薄膜，制得了半导体基板510。
作为第2电子元件580，形成了将上述GaAs层用作活性层的HBT。之后，形成配线，制得了电子器件500。对电子器件500进行了动作实验，作为1kA/cm2的集电极电流密度的电流增益显示为178，确认电子器件500作为电流增益元件动作正常。作为形成于底板基板520的Si结晶层上的第1电子元件570的MOSFET，确认阈值和电流电压特性相比于初始特性没有变化。
另外，通过SEM对经过退火的Ge结晶层进行了观察，如所设计的，Ge结晶层的厚度大约为1μm、GaAs层的厚度为2.5μm。另外，通过外延法对GaAs层的表面进行了检查，在GaAs层的表面上没有发现缺陷。通过TEM对面内剖面进行了观察，没有发现从Ge结晶层贯通GaAs层的位错。
(实施例3)
按照图6所示的方式制得了电子器件500。作为底板基板520，准备了市售的Si基板。作为是被保护部的一个例子的电子元件570，在底板基板520的Si结晶层上形成MOSFET。作为阻挡层554，通过CVD形成了与底板基板520的第1主面522接触的SiO2层。SiO2层的厚度的平均值是1μm。通过光刻法在阻挡层554的一部分上形成开口556。开口556的大小为15μm×15μm。
将形成有阻挡层554和开口556的底板基板520配置在热处理装置1200的热处理炉1210内部，形成Ge结晶层作为SixGe1-x晶体962。上述底板基板520以底板基板520的第2主面524与支持体1224接触的方式载置于支持体1224的上面。对支持体1224使用石墨制的基座。Ge结晶层通过CVD法选择性地形成于开口556内部。Ge结晶层，用GeH4作为原料气体，在热处理炉1210内的压力为2.6kPa、生长温度为400℃的条件下，先沉积成膜至大约20nm的厚度，然后升温至600℃，继续沉积成膜为大约1μm。
作为遮蔽层952，形成包括Ag薄膜和SiO2层的构造体。通过真空蒸镀法在阻挡层554的表面上提前形成Ag薄膜、还有，作为Ag保护层，通过真空蒸镀法在Ag薄膜的表面上沉积成膜100nm的SiO2层，之后，通过光刻法将上述Ag薄膜和作为Ag保护层的SiO2层图案化，而得到上述构造体。Ag薄膜和作为Ag保护层的SiO2层被图案化成大小从与第1主面522垂直的方向看、遮蔽住电子元件570。通过上述步骤，制得了半导体基板910。
其次，在热处理炉1210中，通过从载置了半导体基板910的支持体1224的背面由灯单元1240照射红外线，加热支持体1224，通过从支持体1224向半导体基板910的第2主面524侧的热传导，对半导体基板910进行预加热。进行预加热以使得支持体1224的温度达到400℃。这时，SixGe1-x晶体962附近和电子元件570附近的温度也大约为400℃。上述温度是通过红外表面温度测量的。
在通过预加热、半导体基板910的温度稳定之后，在通过灯单元1240对半导体基板910整体加热时，将阻挡层554和遮蔽层952作为保护层，通过灯单元1230从第1主面522侧对半导体基板910照射包含红外线的灯光。这样，选择性地加热SixGe1-x晶体962，对SixGe1-x晶体962退火。
在形成了SixGe1-x晶体962之后，不将半导体基板910从热处理炉1210取出而进行灯光的照射。即，在本实施例中，在使SixGe1-x晶体962的前体生长成为晶体的步骤之后，不将SixGe1-x晶体962暴露在大气中，而相继地选择性地加热SixGe1-x晶体962。使SixGe1-x晶体962的前体生长成为晶体的步骤、和选择性地加热SixGe1-x晶体962的步骤，在同一反应容器内部进行。
作为包含上述红外线的灯光，使用20个最大输出为1.6kW的卤素灯(USHIO电机株式会社制造)。卤素灯的输出以如下的方式调整。首先，在Si基板上的整个面上，准备具有厚度大约为1μm的Ge单晶层的参考基板，得到卤素灯的输出与上述参考基板的表面温度之间的相关特性。其次，基于该相关特性，设定卤素灯的输出，以使半导体基板910的第1主面522的表面温度达850℃，不通过滤光器1236而对半导体基板910的第1主面522直接照射灯光20分钟。
上述卤素灯的输出与参考基板的表面温度之间的相关特性通过以下的方式获得。首先，在热处理炉1210中的支持体1224上载置上述参考基板。上述参考基板被载置以使得与形成有Ge单晶层的面(可以称为第1主面。)相反一侧的面(可以称为第2主面。)与支持体1224接触。
其次，对参考基板预加热。预加热可以通过在热处理炉1210中从支持体1224的下面侧照射红外线而加热支持体1224来实施。这样，通过从支持体1224向上述参考基板的热传导，对参考基板整体加热。进行预加热以使得支持体1224的温度达到400℃。这时，进行红外表面温度计的校正。上述校正通过调整上述红外表面温度计以使得由红外表面温度计测量到的参考基板的第1主面的表面温度达到大约400℃来进行。
通过预加热，上述参考基板的温度稳定了之后，以大约10秒的间隔从上述参考基板的第1主面侧对上述参考基板间歇地照射了包含红外线的灯光。通过由红外表面温度计测量灯光刚刚关闭后的上述第1主面的表面温度，可以得到从第1主面侧照射的卤素灯的输出和上述参考基板的第1主面的表面温度之间的相关特性。
另外，对半导体基板910和上述参考基板照射灯光期间，通过由嵌入在支持体1224的热电偶检测温度，且反馈控制照射到支持体1224的下表面的红外线的能量，调整支持体1224的温度。调整上述红外线的能量，以使支持体1224的温度成为400℃。对半导体基板910的SixGe1-x晶体962进行了退火之后，从热处理炉1210取出了半导体基板910。
图15是从热处理炉1210取出了的半导体基板910的剖面TEM照片。对底板基板520与形成于其上的SixGe1-x晶体962之间的界面部分进行了观察。图16是具有没有被热处理的SixGe1-x晶体2000的半导体基板910的剖面TEM照片。图16中所示的SixGe1-x晶体2000与SixGe1-x晶体962不同，没有被退火。在SixGe1-x晶体2000中观察到了许多位错。如果将图15与图16进行比较的话，可以明白的是，经过退火的SixGe1-x晶体962中不存在位错。
(实施例4)
除了作为底板基板520使用了市售的Si基板、以及没有形成电子元件570之外，与实施例1同样制得了半导体基板510。作为电子元件580，形成了将上述GaAs层用作活性层的HBT。形成与HBT的集电极、基极和发射极连接的各配线，制得了电子器件500。
图17示出了相对于如上所述制得的HBT的集电极电压而变化的集电极电流。同一图示出了4组使基极电压改变时的数据。通过同一图，示出了在宽的集电极电压的范围内集电极电流稳定地流动。图18示出了用于获得电流增益为1的最大谐振频率的实验数据。基极-发射极间电压为1.6V的情况下，得到最大谐振频率为9GHz的值。即，制得的HBT在电流电压特性和高频特性方面显示了良好的特性。
(实施例5)
除了作为底板基板520使用了市售的Si基板、没有形成电子器件570、以及将GaAs层形成为III-V族化合半导体566时的热处理炉1210内的压力为0.5kPa以外，与实施例1同样，制得了半导体基板510。
图19示出了III-V族化合物半导体566的生长速度与被覆盖区域的大小以及开口556的大小的关系。纵轴示出了存在被覆盖区域的情况下的一定期间生长的化合物半导体466的膜厚与没有被覆盖区域的情况下的膜厚的比，横轴示出了被覆盖区域(阻挡部)的一边的长度[μm]。在本实施例中，由于III-V族化合半导体566的膜厚是III-V族化合半导体566在一定时间期间生长的膜厚比，所以通过该膜厚除以该时间，可以得到III-V族化合半导体566的生长速度比的近似值。菱形的图形表示开口556的底面形状是边长为10μm的正方形的情况下的实验数据，四边形的图形表示开口556的底面形状是边长为20μm的正方形的情况下的实验数据。三角形的形状表示开口556的底面形状是长边为40μm、短边为30μm的长方形的情况下的实验数据。为了比较，将在8kPa下生长的情况下的数据表示为涂黑的菱形、涂黑的四边形和涂黑的三角形。
从图19可以明白，虽然III-V族化合半导体566的生长速度，随着被覆盖区域的大小变大而单调地增加，但是其影响通过减小生长压力而降低。由此，在开口和被覆盖区域的大小不是恒定的基板上生长的情况下，优选低的压力。可以知道的是，优选的生长压力为1kPa以下，更优选的是0.5kPa以下。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围并不限于上述实施方式中所记载的范围。本领域技术人员可以明白的是，对上述实施方式可以进行多种变更或者改良。从权利要求书的记载可知，进行这样的变更或改进而得到的实施方式也被包含于本发明的技术范围内。
应注意的是，在权利要求书、说明书、及附图中所示的装置、系统、程序、及方法中的动作、次序、步骤、以及阶段等的各种处理的实际顺序，如果没有特别明示“在......之前”、“先于......”等，或者除非在后面的处理中使用前面的处理的输出，则可以以任意的顺序来实现。关于权利要求书、说明书、及附图中的动作流程，为了方便虽然使用了“首先”、“其次(接下来)”等进行说明，但是并不意味着必须以这样的顺序来实施。
附图标记的说明
10电磁波，32虚线，34实线，36实线，110半导体基板，120底板基板，122第1主面，124第2主面，130被热处理部，140被保护部，150保护层，210半导体基板，250保护层，252遮蔽层，254热传导抑制层，257表面，258表面，259背面，410半导体基板，420底板基板，422第1主面，424第2主面，426阻挡层，428开口，432区域，434区域，440活性区域，450保护层，452栅极电极，454栅极绝缘膜，462种晶，466化合物半导体，480半导体器件，500电子器件，510半导体基板，520底板基板，522第1主面，524第2主面，554阻挡层，556开口，562SixGe1-x晶体，566III-V族化合物半导体，570电子元件，571阱，572源极区域，574漏极区域，576栅极电极，578栅极绝缘膜，580电子元件，587输入输出电极，588输入输出电极，589栅极电极，592配线，593开口，594配线，595开口，596配线，910半导体基板，950保护层，952遮蔽层，962SixGe1-x晶体，1200热处理装置，1210热处理炉，1212阱装载口，1214气体流入部，1216气体排出部，1222盖部，1224支持体，1230灯单元，1232灯，1234反射部件，1236滤光器，1238电源部，1240灯单元，1242灯，1244反射部件，1248电源部，1260控制部，1252辐射温度计，1280底板基板，1282第1主面，1284第2主面，1290原料气体，1366III-V族化合物半导体，1390原料气体，1490原料气体，2000SixGe1-x晶体。

Claims (44)

1.一种半导体基板的制造方法，其对底板基板进行热处理来制造半导体基板，该底板基板设置有：具有单晶层且将要被热处理的被热处理部、和应被保护而不受由所述热处理所施加的热的影响的被保护部，
该半导体基板的制造方法包括：
在所述被保护部的上方设置保护所述被保护部不受照射到所述底板基板的电磁波影响的保护层的步骤；和
通过对所述底板基板的所述被热处理部和所述被保护部照射所述电磁波，对所述被热处理部进行退火的步骤。
2.根据权利要求1所述的半导体基板的制造方法，其特征在于，还包括：
在所述底板基板上形成电子元件作为所述被保护部的步骤。
3.根据权利要求1所述的半导体基板的制造方法，其特征在于，还包括：
在所述底板基板上形成电子元件的活性区域作为被保护部的步骤。
4.根据权利要求2所述的半导体基板的制造方法，其特征在于，
所述电子元件包含硅器件。
5.根据权利要求1所述的半导体基板的制造方法，其特征在于，
在设置所述保护层的步骤之前，还包括形成金属配线作为所述被保护部的步骤，
在设置所述保护层的步骤，将所述保护层设置在所述金属配线的上方。
6.根据权利要求5所述的半导体基板的制造方法，其特征在于，
在形成所述金属配线的步骤，形成多条金属配线、和使所述多条金属配线彼此之间绝缘的绝缘膜。
7.根据权利要求5所述的半导体基板的制造方法，其特征在于，
所述金属配线包含Al。
8.根据权利要求7所述的半导体基板的制造方法，其特征在于，
在所述进行退火的步骤中的所述金属配线的温度维持在650℃以下。
9.根据权利要求1所述的半导体基板的制造方法，其特征在于，还包括：
将包含SixGe1-x晶体的所述被热处理部设置于所述底板基板上的步骤，其中0≤x＜1。
10.根据权利要求9所述的半导体基板的制造方法，其特征在于，
在所述进行退火的步骤之后，还包括使与所述SixGe1-x晶体晶格匹配或者准晶格匹配的III-V族化合物半导体进行晶体生长的步骤，其中0≤x＜1。
11.根据权利要求10所述的半导体基板的制造方法，其特征在于，
在所述进行退火的步骤，在设置所述被热处理部的步骤之后，不将所述底板基板暴露在大气中而对所述被热处理部进行退火。
12.根据权利要求11所述的半导体基板的制造方法，其特征在于，
设置所述被热处理部的步骤和所述进行退火的步骤在同一反应容器内执行。
13.根据权利要求10所述的半导体基板的制造方法，其特征在于，
在使所述III-V族化合物半导体晶体生长的步骤，使用在所述进行退火的步骤中照射所述电磁波的光源，对所述底板基板再次照射所述电磁波。
14.根据权利要求1所述的半导体基板的制造方法，其特征在于，
在所述进行退火的步骤，对所述底板基板整体均匀地照射所述电磁波。
15.根据权利要求14所述半导体基板的制造方法，其特征在于，
在所述进行退火的步骤，对所述底板基板脉冲状地多次照射所述电磁波。
16.根据权利要求1所述的半导体基板的制造方法，其特征在于，
一边从所述被热处理部的下方进行加热，一边从所述底板基板的上方照射所述电磁波。
17.根据权利要求9所述的半导体基板的制造方法，其特征在于，
在所述进行退火的步骤，使所述SixGe1-x晶体的晶格缺陷密度降低到105cm-2以下，其中0≤x＜1。
18.根据权利要求1所述的半导体基板的制造方法，其特征在于，
还包括：在设置所述保护层的步骤中，在所述底板基板上形成阻挡所述被热处理部的前体生长成为晶体且保护所述被保护部不受照射到所述底板基板上的所述电磁波影响的阻挡层，在所述阻挡层中形成贯通至所述底板基板的开口的步骤；和在所述开口内设置作为所述被热处理部的种晶的步骤，
在所述进行退火的步骤，通过照射所述电磁波，也对所述种晶进行退火。
19.根据权利要求18所述的半导体基板的制造方法，其特征在于，
在设置所述保护层的步骤，在所述阻挡层上还形成遮蔽所述电磁波的至少一部分的遮蔽层。
20.根据权利要求18所述的半导体基板的制造方法，其特征在于，
在所述进行退火的步骤之后，还包括使与所述种晶晶格匹配或者准晶格匹配的化合物半导体进行晶体生长的步骤。
21.根据权利要求20所述的半导体基板的制造方法，其特征在于，
所述种晶是SixGe1-x晶体，所述化合物半导体是III-V族化合物半导体，其中0≤x＜1。
22.根据权利要求1所述的半导体基板的制造方法，其特征在于，
所述保护层比所述被保护部对所述电磁波的反射率大。
23.根据权利要求22所述的半导体基板的制造方法，其特征在于，
所述保护层包括：
抑制热传导的热传导抑制层，和
设置于所述热传导抑制层上、比所述热传导抑制层对所述电磁波的反射率大的遮蔽层，
所述热传导抑制层的热传导率比所述遮蔽层的热传导率小。
24.根据权利要求23所述的半导体基板的制造方法，其特征在于，
所述热传导抑制层的热传导率比所述被保护部的热传导率小。
25.根据权利要求23所述的半导体基板的制造方法，其特征在于，
所述热传导抑制层包含氧化硅、氮化硅、氮氧化硅、氧化铝、和聚酰亚胺中任何一种。
26.根据权利要求23所述的半导体基板的制造方法，其特征在于，
所述遮蔽层包括反射所述电磁波的至少一部分的反射层。
27.根据权利要求23所述的半导体基板的制造方法，其特征在于，
所述遮蔽层包括将所述电磁波的至少一部分散射的散射层。
28.根据权利要求23所述的半导体基板的制造方法，
所述遮蔽层包括吸收所述电磁波的至少一部分的吸收层。
29.根据权利要求28所述的半导体基板的制造方法，其特征在于，
所述吸收层对所述电磁波的吸收系数比所述被热处理部对所述电磁波的吸收系数大。
30.根据权利要求1所述的半导体基板的制造方法，其特征在于，
所述底板基板是Si基板、SOI基板、Ge基板、GOI基板、和GaAs基板中的任何一种。
31.一种半导体基板，其特征在于，包括：
底板基板，
形成于所述底板基板上、包括活性区域的电子元件，
设置于所述底板基板上的SixGe1-x晶体，和
覆盖所述活性区域并保护所述活性区域不受照射所述底板基板的电磁波影响的保护层，
其中0≤x＜1。
32.根据权利要求31所述的半导体基板，其特征在于，
还包括形成于所述电子元件上、阻挡所述SixGe1-x晶体的前体生长成为晶体、且具有作为所述保护层的功能的阻挡层，
所述SixGe1-x晶体被设置于贯通所述阻挡层至所述底板基板的开口内，其中0≤x＜1。
33.根据权利要求32所述的半导体基板，其特征在于，
还包括在所述阻挡层上遮蔽所述电磁波的至少一部分的遮蔽层。
34.一种电子器件的制造方法，其制造包括第1电子元件和第2电子元件的电子器件，该电子器件的制造方法包括：
在底板基板上形成所述第1电子元件的步骤，
设置保护所述第1电子元件不受照射所述底板基板的电磁波影响的保护层的步骤，
在所述底板基板上设置SixGe1-x晶体的步骤，其中0≤x＜1，
通过对所述底板基板照射所述电磁波，对所述SixGe1-x晶体进行退火的步骤，
使与所述SixGe1-x晶体晶格匹配或者准晶格匹配的III-V族化合物半导体晶体生长的步骤；和
在所述III-V族化合物半导体上，形成与所述第1电子元件电结合的所述第2电子元件的步骤。
35.根据权利要求34所述的电子器件的制造方法，其特征在于，还包括：
形成阻挡所述SixGe1-x晶体的前体生长成为晶体且保护所述第1电子元件不受所述电磁波影响的阻挡层、以使其至少覆盖所述第1电子元件的步骤，
在覆盖所述第1电子元件的区域以外的所述阻挡层的区域中形成贯通至所述底板基板的开口的步骤，和
在所述开口内使SixGe1-x晶体的前体生长成为晶体、设置所述SixGe1-x晶体的步骤。
36.根据权利要求35所述的电子器件的制造方法，其特征在于，还包括：在覆盖所述第1电子元件的所述阻挡层的区域上设置遮蔽所述电磁波的遮蔽层的步骤。
37.根据权利要求34所述的电子器件的制造方法，其特征在于，
所述第1电子元件是在所述第2电子元件的驱动电路、改善所述第2电子元件的输入输出特性中的线性的修正电路、和所述第2电子元件的输入段的保护电路中的至少一个电路中包含的电子元件，
所述第2电子元件是在模拟电子器件、发光器件、和光接收器件中的至少一个器件中包含的电子元件。
38.一种反应装置，其特征在于，包括：
反应容器，其保持底板基板，该底板基板包括：具有单晶且将要被热处理的被热处理部、和应被保护而不受因所述热处理所施加的热的影响的被保护部；
从所述底板基板中的、形成有所述被保护部和所述被热处理部的主面侧照射电磁波的照射部；
从所述主面的背面侧加热所述底板基板整体的加热部；
测量所述底板基板的温度的加热温度测量部；
测量所述被保护部的温度和所述被热处理部的温度的温度测量部；和
基于所述加热温度测量部和所述温度测量部的测量结果，控制所述照射部和所述加热部的控制部。
39.根据权利要求38所述的反应装置，其特征在于，
所述温度测量部基于来自所述被保护部的辐射热和来自所述被热处理部的辐射热，测量所述被保护部的温度和所述被热处理部的温度。
40.根据权利要求38所述的反应装置，其特征在于，
所述温度测量部依次测量所述被保护部的温度和所述被热处理部的温度。
41.根据权利要求38所述的反应装置，其特征在于，
所述控制部基于所述加热温度测量部的测量结果，确定所述照射部照射所述电磁波的照射期间以及所述照射部不照射所述电磁波的非照射期间。
42.根据权利要求38所述的反应装置，其特征在于，
在所述底板基板与所述照射部之间，还包括遮断所述被保护部的吸收系数比所述被热处理部的吸收系数大的所述电磁波的波长成分的滤光器。
43.根据权利要求38所述的反应装置，其特征在于，
还包括向所述反应容器的内部提供原料气体的气体供给部，
该反应装置使所述原料气体在所述反应容器内部发生反应、且在所述被热处理部上使化合物半导体晶体成长。
44.根据权利要求43所述的反应装置，其特征在于，
所述原料气体的温度比所述底板基板的温度低，
所述原料气体在使所述化合物半导体晶体生长期间冷却所述底板基板。
CN2009801446036A 2008-11-28 2009-11-26 半导体基板的制造方法、半导体基板、电子器件的制造方法、及反应装置 Pending CN102210010A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-305612 2008-11-28
JP2008305612 2008-11-28
PCT/JP2009/006403 WO2010061615A1 (ja) 2008-11-28 2009-11-26 半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置

Publications (1)

Publication Number Publication Date
CN102210010A true CN102210010A (zh) 2011-10-05

Family

ID=42225500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801446036A Pending CN102210010A (zh) 2008-11-28 2009-11-26 半导体基板的制造方法、半导体基板、电子器件的制造方法、及反应装置

Country Status (6)

Country Link
US (1) US20110227199A1 (zh)
JP (1) JP2010153845A (zh)
KR (1) KR20110102293A (zh)
CN (1) CN102210010A (zh)
TW (1) TW201034081A (zh)
WO (1) WO2010061615A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103169046A (zh) * 2013-03-27 2013-06-26 陈功 一种黑蒜发酵工艺
CN103169044A (zh) * 2013-03-27 2013-06-26 陈功 一种黑蒜和黑蒜溶液生产方法
CN113543618A (zh) * 2021-09-13 2021-10-22 广东高鑫信息股份有限公司 汽车内空间电磁辐射防护方法、防护材料及其制备方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304660B2 (en) * 2008-02-07 2012-11-06 National Taiwan University Fully reflective and highly thermoconductive electronic module and method of manufacturing the same
KR20110097755A (ko) * 2008-11-28 2011-08-31 스미또모 가가꾸 가부시키가이샤 반도체 기판의 제조 방법, 반도체 기판, 전자 디바이스의 제조 방법, 및 반응 장치
CN103560142A (zh) * 2010-12-10 2014-02-05 帝人株式会社 半导体层叠体、半导体装置，以及它们的制造方法
TWI462285B (zh) * 2010-12-30 2014-11-21 Lextar Electronics Corp 半導體結構及其製造方法
JP5951241B2 (ja) * 2011-12-07 2016-07-13 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
TWI463540B (zh) * 2011-12-27 2014-12-01 Epitron Technology Inc 製造異質接面雙極性電晶體晶圓之磊晶製程
KR101488659B1 (ko) * 2012-03-06 2015-02-02 코닝정밀소재 주식회사 고주파 가열 장치
JP2014093348A (ja) * 2012-11-01 2014-05-19 National Institute Of Advanced Industrial & Technology 電界効果型半導体装置及びその製造方法
US9658118B2 (en) 2012-11-16 2017-05-23 Linear Technology Corporation Precision temperature measurement devices, sensors, and methods
JP2014194962A (ja) * 2013-03-28 2014-10-09 Tokyo Electron Ltd 照射制御方法及び照射制御装置
JP6237038B2 (ja) * 2013-09-20 2017-11-29 富士通株式会社 カスコードトランジスタ及びカスコードトランジスタの制御方法
JP6292104B2 (ja) * 2014-11-17 2018-03-14 三菱電機株式会社 窒化物半導体装置の製造方法
US9378950B1 (en) * 2015-05-22 2016-06-28 Stratio Methods for removing nuclei formed during epitaxial growth
US10153300B2 (en) * 2016-02-05 2018-12-11 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including a high-electron-mobility transistor (HEMT) and method for manufacturing the same
JP6624472B1 (ja) * 2018-12-26 2019-12-25 アサヒ・エンジニアリング株式会社 電子部品の実装装置
WO2022034403A1 (en) * 2020-08-13 2022-02-17 Ci Systems (Israel) Ltd. Synchronization between temperature measurement device and radiation sources
CN112305020B (zh) * 2020-11-25 2021-10-01 西北工业大学 一种热扩散系数测量装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63158832A (ja) * 1986-12-23 1988-07-01 Matsushita Electric Ind Co Ltd 半導体基体
JPS6439723A (en) * 1987-08-06 1989-02-10 Seiko Epson Corp Selectively heating method for substrate
JPH0817755A (ja) * 1994-06-24 1996-01-19 Sony Corp 半導体ウエハーの熱処理装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4614564A (en) * 1984-12-04 1986-09-30 The United States Of America As Represented By The United States Department Of Energy Process for selectively patterning epitaxial film growth on a semiconductor substrate
JPH08222797A (ja) * 1995-01-17 1996-08-30 Hewlett Packard Co <Hp> 半導体装置およびその製造方法
JPH08203833A (ja) * 1995-01-20 1996-08-09 Hitachi Ltd 半導体装置の製造方法
JP2001053004A (ja) * 1999-08-06 2001-02-23 Sharp Corp 結晶シリコン膜の形成方法および太陽電池の製造方法
JP4320193B2 (ja) * 2003-03-18 2009-08-26 重弥 成塚 薄膜形成方法
US20050132952A1 (en) * 2003-12-17 2005-06-23 Michael Ward Semiconductor alloy with low surface roughness, and method of making the same
US7321140B2 (en) * 2005-03-11 2008-01-22 Applied Materials, Inc. Magnetron sputtered metallization of a nickel silicon alloy, especially useful as solder bump barrier
WO2006125040A2 (en) * 2005-05-17 2006-11-23 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication
JP2008021827A (ja) * 2006-07-13 2008-01-31 Renesas Technology Corp 半導体装置の製造方法
TW200901323A (en) * 2007-02-26 2009-01-01 Ibm Structure and method for device-specific fill for improved anneal uniformity
WO2009084242A1 (ja) * 2007-12-28 2009-07-09 Sumitomo Chemical Company, Limited 半導体基板および半導体基板の製造方法
KR20100094460A (ko) * 2007-12-28 2010-08-26 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
CN101896998B (zh) * 2007-12-28 2013-03-27 住友化学株式会社 半导体基板、半导体基板的制造方法及电子器件
KR20100090767A (ko) * 2007-12-28 2010-08-17 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
US20110012175A1 (en) * 2007-12-28 2011-01-20 Sumitomo Chemical Company, Limited Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device
CN101952937B (zh) * 2008-03-01 2012-11-07 住友化学株式会社 半导体基板、半导体基板的制造方法及电子装置
DE102008029306A1 (de) * 2008-06-20 2009-12-24 Bayer Technology Services Gmbh Schneckenelemente mit reduziertem Energieeintrag beim Druckaufbau
KR20110065444A (ko) * 2008-10-02 2011-06-15 스미또모 가가꾸 가부시키가이샤 반도체 기판, 전자 디바이스 및 반도체 기판의 제조 방법
TW201019376A (en) * 2008-10-02 2010-05-16 Sumitomo Chemical Co Semiconductor wafer, electronic device and manufacturing method of semiconductor wafer
KR20110056493A (ko) * 2008-10-02 2011-05-30 스미또모 가가꾸 가부시키가이샤 반도체 기판, 전자 디바이스 및 반도체 기판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63158832A (ja) * 1986-12-23 1988-07-01 Matsushita Electric Ind Co Ltd 半導体基体
JPS6439723A (en) * 1987-08-06 1989-02-10 Seiko Epson Corp Selectively heating method for substrate
JPH0817755A (ja) * 1994-06-24 1996-01-19 Sony Corp 半導体ウエハーの熱処理装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103169046A (zh) * 2013-03-27 2013-06-26 陈功 一种黑蒜发酵工艺
CN103169044A (zh) * 2013-03-27 2013-06-26 陈功 一种黑蒜和黑蒜溶液生产方法
CN113543618A (zh) * 2021-09-13 2021-10-22 广东高鑫信息股份有限公司 汽车内空间电磁辐射防护方法、防护材料及其制备方法
CN113543618B (zh) * 2021-09-13 2021-12-07 广东高鑫信息股份有限公司 汽车内空间电磁辐射防护方法、防护材料及其制备方法

Also Published As

Publication number Publication date
US20110227199A1 (en) 2011-09-22
KR20110102293A (ko) 2011-09-16
TW201034081A (en) 2010-09-16
WO2010061615A1 (ja) 2010-06-03
JP2010153845A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
CN102210010A (zh) 半导体基板的制造方法、半导体基板、电子器件的制造方法、及反应装置
CN102227802A (zh) 半导体基板的制造方法、半导体基板、电子器件的制造方法、和反应装置
Prucnal et al. Doping by flash lamp annealing
US5998232A (en) Planar technology for producing light-emitting devices
US8247317B2 (en) Methods of solid phase recrystallization of thin film using pulse train annealing method
Tian et al. Laser-enhanced diffusion of nitrogen and aluminum dopants in silicon carbide
JP2559492B2 (ja) 化合物半導体発光素子の製造方法
JPH02303121A (ja) 半導体デバイスの製造方法
IE50301B1 (en) Semiconductor annealing
US6577386B2 (en) Method and apparatus for activating semiconductor impurities
US6383902B1 (en) Method for producing a microelectronic semiconductor component
IL274237A (en) Method for controlling the amount of radiation with a predetermined wavelength for ingestion by a structure spread on a semiconductor
JP3834658B2 (ja) 薄膜及びｐ型酸化亜鉛薄膜製造方法と半導体デバイス
JPS6139731B2 (zh)
JP2003092267A (ja) 炭化珪素半導体製造装置及びそれを用いた炭化珪素半導体製造方法
US9059079B1 (en) Processing of insulators and semiconductors
JPH08148443A (ja) 不純物のイオン注入方法
TWI763988B (zh) 低熱積存退火
Ito et al. Flash lamp annealing technology for ultra-shallow junction formation
Kitching et al. Incoherent Light Annealing of Selectively Implanted GaAs for Mesfet Applications
CN112071748A (zh) 一种低点缺陷密度宽禁带半导体单晶外延薄膜的制备方法
Tsuchiya et al. Electrical Properties of β-FeSi2/Si Hetero-Diode Improved by Pulsed Laser Annealing
JPH0376168A (ja) ダイヤモンドを用いた電子装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111005