JP4320193B2 - 薄膜形成方法 - Google Patents
薄膜形成方法 Download PDFInfo
- Publication number
- JP4320193B2 JP4320193B2 JP2003073527A JP2003073527A JP4320193B2 JP 4320193 B2 JP4320193 B2 JP 4320193B2 JP 2003073527 A JP2003073527 A JP 2003073527A JP 2003073527 A JP2003073527 A JP 2003073527A JP 4320193 B2 JP4320193 B2 JP 4320193B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- main surface
- crystal thin
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜形成方法に関するものであり、更に具体的には、基板上に、該基板と異なる材料で形成された結晶薄膜中の残留応力の低減，ひいては転位低減化に関するものである。
【０００２】
【背景技術】
基板とそれに接する半導体薄膜が異種の材料で構成されているヘテロ構造においては、残留応力の低減が重要な課題となる。例えば、基板と、該基板上にエピタキシャル成長した薄膜層の格子定数もしくは熱膨張係数が大きく異なる場合、クラックの発生や基板のそりのみならず、エピタキシャル成長時または成長温度からの降温過程において臨界値を越す大きな応力が発生し、その結果、大量の転位が発生する。転位は、非発光センターを形成し、光デバイスの特性の劣化や寿命の大幅な低減を引き起こす。転位は同時に、電子の散乱源，電流リークの経路となるため、電子デバイスの特性も劣化させる。また、残留応力の不均一性が存在すれば、デバイスの特性にもばらつきが生じる。このような半導体薄膜中の残留応力に起因する問題を回避するために、各種手法が提案されている。
【０００３】
例えば、特許文献１には、基板表面に格子状の溝を設けることにより基板のそりを抑制する化合物半導体結晶基板の製造方法が開示されている。特許文献２にも、基板表面に選択的に半導体結晶を設けることにより基板のそりを防止する半導体ウエハの製造方法が開示されている。また、特許文献３には、Ｓｉ基板表面にＳｉ酸化膜またはＳｉ窒化膜を形成し、該Ｓｉ酸化膜またはＳｉ窒化膜上に半導体薄膜を成長させることによって半導体薄膜とＳｉ基板の接触面積を減らし、転位の発生を低減する半導体薄膜の成長方法が記載されている。
【０００４】
また、特許文献４には、基板上に、該基板表面と接触しない非接触領域を含む第１のエピタキシャル層と、該第１のエピタキシャル層上に形成された第２のエピタキシャル層とを備え、前記非接触領域に能動素子領域を形成することにより、電気的特性の劣化や結晶欠陥の発生を防止しようとする光半導体素子およびその製造方法が開示されている。更に、特許文献５には、第１の結晶基板に、第２の結晶基板の一部が離間した状態となるように対向形成し、該第２の結晶基板上に第３の結晶基板を成長させることにより、第２の結晶基板内の残留歪と転位を減少させる結晶基板の製造方法が開示されている。
【０００５】
【特許文献１】
特開昭６３−７６４５１号公報（第２頁，第４図）
【特許文献２】
特開平２−５８３２２号公報（第３，４頁，第１図）
【特許文献３】
特公平６−５４７６３号公報（第２頁，第１図）
【特許文献４】
特許第２６９１６６７号公報（第２，３頁，第１図）
【特許文献５】
特許第２７０６５９２号公報（第２，３頁，第３図）
【０００６】
【発明が解決しようとする課題】
しかしながら、以上のような背景技術には次のような不都合がある。まず、特許文献１及び特許文献２は、ともに基板のそりの低減を目指したものであるが、これらに記載されている提案内容のみでは、成長温度からの降温過程で熱膨張係数差から発生する残留応力に起因する転位の発生を抑えて、低転位のヘテロエピタキシーを実現することは困難である。また、特許文献３においても、結晶中に発生する残留応力によって生成・増殖する転位を抑えるための考慮がなされていないため、上述した問題点を回避することはできない。
【０００７】
また、特許文献４についても、基本的には２次元的な平面構造のままの結晶成長を想定しているため、基板に対して垂直方向の応力がエピタキシャル層に残留し、抜本的に応力を低減することができない。加えて、選択成長を用いたひさし形状の非接触領域を作成するためには、当該特許では同材料の２層のＳｉ層を完全に選択エッチングする必要があるが、通常のプロセスでは、このようなことは実現困難である。また、該構造を実現できたものと仮定しても、開示されている条件のみでは、非接触領域上の成長層中における転位の発生を避けることができない。以上のように、特許文献４については、その意図するところを実現するための方法上に問題があり、実現のめどが低いものと考えられる。
【０００８】
更に、特許文献５についても、応力低減のための条件について一切の工夫がなされていないことから、残留応力低減化に対してはほとんど効果を発揮しないものと考えられる。また、基板に対して垂直な３次元構造に関する概念は一切含まれておらず、有用性が高いものとはいえない。
【０００９】
このように、上述した従来技術はいずれも基本的には２次元的な構造を主体としたものであるため、残留応力の大幅な低減が不可能であり、残留応力に伴う転位の導入・増殖を根本的に回避することは困難である。上述した観点から、成長時に無転位結晶の成長が可能であるのみならず、成長温度からの降温過程においても残留応力の発生による転位の導入・増殖を回避することができる完全無転位なヘテロエピタキシャル成長を可能とする新たな成長技術の出現が待望されている。
【００１０】
この発明は、以上の点に着目したもので、異種材料の結晶成長，すなわち、ヘテロエピタキシャル成長において、基板上の結晶薄膜中の残留応力を緩和し、残留応力に起因する諸問題を回避することができる薄膜形成方法及び薄膜デバイスを提供することを、その目的とするものである。
【００１１】
【課題を解決するための手段】
前記目的を達成するため、本発明は、基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、前記基板の主面法線方向に前記結晶薄膜を成長させて、前記基板の主面上方から見た平面形状が略長方形であって、前記基板の主面上に垂直に３次元的に切り立った立体構造の結晶薄膜を得るとともに、前記基板と結晶薄膜との不整合により発生する応力と、前記基板のそりのよって発生する応力が打ち消し合うように、前記結晶薄膜の高さを設定することを特徴とする。主要な形態の一つは、前記基板の主面上に、該基板の主面上方から見た平面形状が略長方形の基部を突出形成し、該基部の主面上に前記結晶薄膜を形成することを特徴とする。他の形態は、前記結晶薄膜の成長方向の厚みをＴ，幅をＷ，奥行きをＤとしたときに、前記結晶薄膜を成長方向と直交する方向から見た面のアスペクト比であるＴ／Ｄ及びＴ／Ｗのうち、小さい方のアスペクト比が１以上であることを特徴とする。
【００１２】
他の発明は、基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、前記基板の主面が略線状の開口部を除いて被覆されており、該主面の露出部から前記結晶薄膜を、主面法線方向よりも主面に沿った水平方向に大きく成長させて３次元構造の結晶薄膜を得るとともに、前記結晶薄膜を基板の主面上方から見たときの幅をＷ，奥行きをＤとしたときに、アスペクト比Ｗ／Ｄが１以上であり、かつ、前記基板と結晶薄膜との不整合により発生する応力と、前記基板のそりのよって発生する応力が打ち消し合うように、前記結晶薄膜の高さを設定したことを特徴とする。更に他の発明は、基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、前記基板の主面上に、ストライプ状の基部を突出形成するとともに、前記基板の主面が前記基部を除いて被覆されており、前記基部の側面から前記結晶薄膜を、基板の主面法線方向よりも主面に沿った水平方向に大きく成長させて３次元構造の結晶薄膜を得るとともに、前記結晶薄膜を基板の主面上方から見たときの幅をＷ，奥行きをＤとしたときに、アスペクト比Ｗ／Ｄが１以上であり、かつ、前記基板と結晶薄膜との不整合により発生する応力と、前記基板のそりのよって発生する応力が打ち消し合うように、前記結晶薄膜の高さを設定したことを特徴とする。
【００１３】
更に他の発明は、基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、前記基板の主面法線方向に前記結晶薄膜を成長させて、前記基板の主面上方から見た平面形状が略長方形であって、前記基板の主面上に垂直に３次元的に切り立った立体構造の結晶薄膜を得るとともに、前記結晶薄膜の成長方向に沿って切れ込みを設けることを特徴とする。主要な形態の一つは、前記基板の主面上に、該基板の主面上方から見た平面形状が略長方形の基部を突出形成し、該基部の主面上に前記結晶薄膜を形成することを特徴とする。他の形態は、前記結晶薄膜の成長方向の厚みをＴ，幅をＷ，奥行きをＤとしたときに、前記結晶薄膜を成長方向と直交する方向から見た面のアスペクト比であるＴ／Ｄ及びＴ／Ｗのうち、小さい方のアスペクト比が１以上であることを特徴とする。
【００１４】
更に他の発明は、基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、前記基板の主面が略線状の開口部を除いて被覆されており、該主面の露出部から前記結晶薄膜を、主面法線方向よりも主面に沿った水平方向に大きく成長させて３次元構造の結晶薄膜を得るとともに、前記結晶薄膜を基板の主面上方から見たときの幅をＷ，奥行きをＤとしたときに、アスペクト比Ｗ／Ｄが１以上であり、かつ、前記結晶薄膜の成長方向に沿って切れ込みを設けることを特徴とする。更に他の発明は、基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、前記基板の主面上に、ストライプ状の基部を突出形成するとともに、前記基板の主面が前記基部を除いて被覆されており、前記基部の側面から前記結晶薄膜を、基板の主面法線方向よりも主面に沿った水平方向に大きく成長させて３次元構造の結晶薄膜を得るとともに、前記結晶薄膜を基板の主面上方から見たときの幅をＷ，奥行きをＤとしたときに、アスペクト比Ｗ／Ｄが１以上であり、かつ、前記結晶薄膜の成長方向に沿って切れ込みを設けることを特徴とする。主要な形態は、前記切れ込みが前記結晶薄膜の全体もしくは前記基板または基部まで達することを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
【００１５】
【発明の実施の形態】
＜実施形態１＞……以下、本発明の実施の形態について詳細に説明する。最初に、図１〜図４を参照して、本発明の実施形態１を説明する。図１は、本実施形態の構造を示す斜視図，図２は、本実施形態の製造工程の一例を示す図，図３は、結晶薄膜中の応力に関する有限要素法による解析結果を示す図，図４は、結晶薄膜の厚さと応力の関係を示す図である。
【００１６】
まず、図１（Ａ）に示す実施例１を参照して、本実施形態の基本構造を説明する。同図（Ａ）に示すように、結晶薄膜１６は、基板１０上に垂直に３次元的に切り立った縦長の立体構造となっている。前記結晶薄膜１６は、基板１０とは異なる材料をヘテロエピタキシャル成長させて形成したものである。前記基板１０としては、例えばＳｉ，ＳｉＣが利用され、結晶薄膜１６としてはＧａＡｓ，ＩｎＰ，ＧａＮ，Ｇｅなどが利用される。また、例えば、基板１０としてサファイア，Ｓｉ，ＳｉＣのいずれかを利用し、結晶薄膜１６をＧａＮやＡｌＮで形成するようにしてもよい。
【００１７】
このような結晶薄膜１６の製造方法の一例を、図２を参照して説明する。まず、図２（Ａ）に示すように、Ｓｉ，ＳｉＣ又はサファイアなどの基板１０を用意し、該基板１０の主面１０Ａ上に、図２（Ｂ）に示すように、プラズマＣＶＤ，熱ＣＶＤなどにより、酸化珪素や窒化珪素などからなるマスク１２を形成する。次いで、同図（Ｃ）に示すように、フォトリソグラフィなどによって、前記マスク１２に略長方形の開口部１４を形成し、基板１０の主面１０Ａを露出させる。そして、同図（Ｄ）に示すように、前記開口部１４から露出した基板主面１０Ａに、ＭＢＥ法（分子線エピタキシー法）もしくはＭＯＣＶＤ法（有機金属気相成長法）等のエピタキシャル成長手法を用いて、所望の厚さにＧａＡｓ，ＩｎＰ，ＧａＮ，Ｇｅ，ＡｌＮなどの結晶薄膜１６を選択成長させる。選択成長の必要上、通常のＭＢＥ法による成長温度条件（例えば、５８０℃付近）よりも高く設定する必要がある。例えば、砒素蒸気圧１．０×１０−５Ｔｏｒｒ，成長温度６５０℃，成長速度約０．３μｍ／ｈ，という条件で、１２時間程度成長させる。最後に、必要に応じて、同図（Ｅ）に示すようにバッファードフッ酸等の弗酸系のエッチャントを用いて前記マスク１２を除去する。以上のようなプロセスにより、基板１０の主面１０Ａ上に、縦長の３次元構造を有する成長層，すなわち、結晶薄膜１６が形成される。
【００１８】
本実施形態においては、結晶薄膜１６が縦長の３次元構造であり、変形の自由度を有することから、格子不整合（ミスフィット）や熱膨張係数差などに起因して基板と結晶薄膜１６との界面１６Ｂで応力が発生する場合であっても、その上面１６Ａ側では残留応力が緩和し、ほとんど存在しない状態となっている。このように残留応力が存在しない領域では、新たに転位が発生したり増殖したりすることがなく、転位密度低減化もしくは完全な無転位化が実現される。そして、前記結晶薄膜の上面１６Ａにデバイスを形成することにより、発光デバイスなどの寿命を大幅に延長することが可能となる。
【００１９】
一方、従来のように大きな残留応力が結晶薄膜１６に存在すると、その上面１６Ａ上に形成された発光デバイスの発光波長等も変化するといった問題が生じる。また、残留応力の分布に非均一性がある場合には、発光波長の不均一性が生じ、アレイ状デバイスの作製上も極めて不都合である。しかしながら、上述した結晶薄膜１６のような縦長の３次元構造を形成することにより、残留応力の低減が可能になるとともに、その構造を最適化することにより無転位領域の成長も可能になり、上述した不都合が生じるのを防ぐことができる。例えば、（００１）Ｓｉ基板上のＧａＡｓの成長の場合、大部分の転位は（１１１）面をすべり面とするため、＜０１１＞方向から眺めると基板と約５４°の方向に転位線が観察される。よって、上記３次元構造のアスペクト比を１以上に保てば、転位をその側面から逃がすことが可能であり、大幅な転位密度低減ないし無転位領域の成長が可能となる。
【００２０】
次に、図３及び図４を参照して、無転位領域を成長させるための条件について詳細に検討する。上述した無転位領域の成長のためには、３次元構造の設計を最適化して結晶薄膜１６中に発生する応力の最大値を、転位が発生する臨界値以下に抑える必要がある。このような条件が達成されれば、転位を発生することなく、ヘテロエピタキシャル成長を行うことが可能となり、無転位領域の成長を行うことが可能となる。
【００２１】
図３には、基板主面１０Ａ上にヘテロエピタキシャル成長させた結晶薄膜１６中の熱膨張係数差に起因する応力に関する有限要素法による解析結果が示されている。ここでは、成長温度から室温までの冷却過程（５５０℃冷却した場合の過程）において、基板と成長層（結晶薄膜１６）との熱膨張の差により応力が発生すると仮定した。図３は、基板１０としてＳｉを利用し、該Ｓｉ基板上に、結晶薄膜１６として、ＧａＡｓ層を成長させた場合の解析結果である。同図（Ａ）及び（Ｂ）は、それぞれ結晶薄膜１６の厚さ（ないし高さ）Ｔが、５μｍ，３０μｍの場合であり、いずれも結晶薄膜１６の幅Ｗは９μｍ，奥行きＤは８１μｍである。同図（Ａ）のように結晶薄膜１６の厚さが薄い（高さが低い）場合では上面１６Ａ側での応力の緩和は少ないものの、厚みが増すにつれ、同図（Ｂ）に示すように上面１６Ａ側での応力の緩和が進み、ほとんど確認されないことが分かる。
【００２２】
図４は、以上のような有限要素法による解析結果をまとめたもので、結晶薄膜１６の厚さＴと残留応力の関係を示す図であり、基板１０の幅をパラメータとしている。図中、横軸はＧａＡｓ層の厚さＴ（μｍ）であり、縦軸は応力（ｄｙｎ／ｃｍ２）である。また、縦軸は対数目盛となっており、「Ｅ」は１０のべき乗を示している。例えば、「Ｅ＋０８」は、「１０８」を示す。なお、ＧａＡｓ層の幅Ｗは９μｍ，奥行きＤは８１μｍで一定とした。また、同図に示す応力は、結晶薄膜１６の上面１６Ａの中心点の応力の大きさを示したもので、同図からは３次元構造の厚さＴを変えた時の変化の様子がわかる。
【００２３】
図４によれば、結晶薄膜１６を図１（Ａ）を矢印Ｆ２方向から見た場合の縦横比（アスペクト比），すなわち、厚さ（ないし高さ）Ｔと奥行きＤの比Ｔ／Ｄが１を越すもの，言い換えれば、結晶薄膜１６の厚さＴがその奥行きＤを超えてくると、２次元的な平面成長の場合に比べ、残留応力がおよそ１０分の１以下に低下していることが分かる。ここで、２次元的な平面構造の応力は、１．７×１０９ｄｙｎ／ｃｍ２と計算されており、図４では厚さＴが５μｍと薄いものがほぼこの状態に近い値を示す。この結果から、３次元構造の縦横のアスペクト比Ｔ／Ｄが１を越えることが、残留応力低減のために特に有効であると考えることができる。なお、結晶薄膜１６を矢印Ｆ１方向から見たアスペクト比Ｔ／Ｗも、残留応力に対して若干影響を及ぼすが、残留応力の低減具合は、縦横比の小さいアスペクト比Ｔ／Ｄによって大勢が決まる。
【００２４】
また、同図より、残留応力は、厚さＴが低いときは引張応力であるが、厚さＴが増すにつれて減少し、途中から圧縮応力に変じ、最終的には０に向かって減少していくのが分かる。これは、厚さＴが薄い場合には、熱膨張係数差に起因して結晶薄膜１６中に引張応力が発生していることを意味している。一方、厚さＴが増すと、３次元構造の結晶薄膜１６の影響で、基板主面１０Ａを凹側にして基板１０がそる。その影響によって結晶薄膜１６上部では、むしろ圧縮応力が発生することになる。そこで、応力が引張応力から圧縮応力に変わる点，すなわち、応力が打ち消されて零になる点を選べば、結晶薄膜上面１６Ａでの応力を消すことができる。このように結晶薄膜１６の構造設計を行うことによって、アスペクト比Ｔ／Ｗが１に満たない場合であっても、デバイス作製に必要な結晶薄膜上面１６Ａでの無応力状態を実現することが可能となる。この応力状態は、結晶薄膜１６の厚さＴを更に厚くした場合は、上面１６Ａよりむしろ上面から少し結晶薄膜１６中に侵入した場所で実現されることになる。よって、このような場所でも応力零状態を実現できるので、デバイスの活性層を作製するのに適した場所となる。
【００２５】
上述した例は、基板１０の熱膨張係数に比して成長層（結晶薄膜１６）の熱膨張係数が大きく、成長層中に引張応力が発生した場合であるが、その逆の組み合わせ、つまり、成長層の熱膨張係数が小さく成長層中に圧縮応力が発生する場合でも同様な効果が期待できる。このような関係の場合、成長層の厚さＴが増加すると基板１０の凸状のそりが強調され、成長層上部はむしろ引っ張られることになる。その結果、熱膨張係数差に起因する圧縮応力を打ち消す応力零状態が形成される。
【００２６】
また、同図において基板幅が９μｍの場合は、成長層と基板１０の幅が同じ場合を示し、後述の図１（Ｂ）に示す実施例２の場合を擬似的に表すことになる。この場合、基板幅が４５μｍ以上の他の場合と異なり、図より残留応力が他より小さいことが読みとれる。つまり、図１（Ｂ）に示すように基板１０側を加工した構造では、残留応力をより低減出来ることがわかる。一方、基板幅が４５μｍ以上の場合では、基板幅が４９５μｍと大きくなった場合も含み、応力はほとんど変化せずほぼ同じで値に保たれ、基板幅依存性を示さない。これは、成長層が３次元的な構造をとる場合、成長層から離れた基板の影響をほとんど受けないことを示している。
【００２７】
以上の結果から、基板１０上にヘテロエピタキシャル成長させた結晶薄膜１６中の残留応力の最大値を、転位が発生する臨界値以下に抑えるためには、
▲１▼結晶薄膜１６の縦横のアスペクト比，すなわち、厚さＴと奥行きＤの比Ｔ／Ｄを１以上に設定する，もしくは、
▲２▼結晶薄膜１６の厚みが薄い場合に発生する応力と、成長に伴って薄膜上部で発生する応力が打ち消し合うように、該結晶薄膜１６の高さを設定する，
のいずれかの手段で３次元構造の設計を最適化することが有効であることが分かる。
【００２８】
このように、本実施形態によれば、異種材料の結晶成長，すなわち、ヘテロエピタキシャル成長において、基板主面１０Ａ上に、縦長の３次元構造の結晶薄膜１６を成長させ、３次元構造の自由変形を利用することとしたので、結晶薄膜１６中の残留応力を低減することができる。また、結晶薄膜１６の３次元構造を最適化して残留応力の最大値を転位が発生する臨界値以下に抑えることとしたので、転位の発生・増殖を防止することができる。また、このような結晶薄膜１６の上面１６Ａもしくは結晶薄膜１６中の応力零部にデバイスを形成することにより、デバイスの特性劣化や寿命の低減などを防止することができる。
【００２９】
次に、図１（Ｂ）〜（Ｅ）を参照して、本実施形態の他の実施例について説明する。図１（Ｂ）には、本実施形態の実施例２が示されている。本例の結晶薄膜１６も、基板１０上に縦長の３次元構造をとるように形成されているが、本例においては、基板主面１０Ａには、まず、該基板１０と同じ材料によって略長方形の基部１８が突出形成されており、該基部１８の主面上に前記結晶薄膜１６がエピタキシャル成長により形成されている。図示の構造においては、基板１０と同じ材料で形成された基部１８も、３次元構造の一部をなし自由変形に寄与する。このため、上述した図４に関する数値解析のところで示したように、平面形状の基板１０上に直接結晶薄膜１６を成長させるよりも、大きな応力緩和を実現することができる。また、基部１８は基板と同じ材料である必然性はなく、例えば、Ｓｉ上にＧａＡｓを成長する場合は、Ｇｅの様に両者の中間的な特性をもつ中間層を用いても全く差し支えない。また、単一の材料でなく、多層構造，もしくは傾斜状に材料が変化した中間層を用いてもよい。
【００３０】
図１（Ｃ）及び（Ｄ）には、実施例３及び４が示されている。同図（Ｃ）に示す実施例３では、基板主面１０Ａ上に縦長に形成された結晶薄膜２０には、その上面２０Ａから基板主面１０Ａへ向けて、垂直方向に途中まで切れ込み２２が施された構造となっている。また、同図（Ｄ）に示す実施例４は、前記実施例３と同様に結晶薄膜２０に垂直の切れ込み２６が施されたものであるが、該切れ込み２６は、基板主面１０Ａに達するまで、すなわち、結晶薄膜２０を完全に複数の柱状物に分割するように形成されている。いずれの実施例においても、切れ込み２２ないし２６を設けることにより、結晶薄膜２０の応力の緩和が進み、残留応力の低減効果が向上する。
【００３１】
図１（Ｅ）には、本実施形態の実施例５が示されている。図示のように、本例の結晶薄膜２８は、垂直方向に設けられた切れ込み３０により完全に分離されており、その切れ込み３０は基板１０に達して、基板１０に溝３２を形成している。本例は、前記実施例３及び４の切れ込み２２又は２６が基板１０を切り込むほど深く形成されているものと同様である。このような構造は、前記実施例２のように、結晶薄膜１６の下部に基板１０と同材料の基部１８が形成されている場合と共通した構造と解釈することができる。つまり、溝３２で分断された基板部分により、基板１０自身の自由変形が推進され、残留応力の低減により適した構造とすることができる。
【００３２】
＜実施形態２＞……次に、図５を参照して、本発明の実施形態２について説明する。図５は、本実施形態の構造を示す斜視図，図６は、本形態の製造工程の一例を示す図である。前記実施形態で示した例は、いずれも、結晶薄膜が、基板に対して垂直に切り立った縦長の３次元構造となっていたが、本実施形態は、基板に対して水平方向に，すなわち、横長の３次元構造となるように結晶薄膜を形成したものである。
【００３３】
まず、図５（Ａ）に示す実施例１を参照して、本実施形態の基本構造を説明する。結晶薄膜５６は、基板５０上を被覆するマスク５２に設けられた略線状の開口部５４から、横方向，すなわち、基板５０に対して水平方向にヘテロエピタキシャル成長した横長の３次元構造となっている。前記基板５０としては、上述した実施形態同様、Ｓｉやサファイアが用いられ、結晶薄膜５６としては、ＧａＡｓ，ＩｎＰ，ＧａＮ，Ｇｅなどが利用される。また、マスク５２としては、例えば、酸化珪素などが利用されるが、後述するように、結晶薄膜５６との接触領域の界面が滑りやすいものであれば、どのようなものであってもよい。
【００３４】
このような結晶薄膜５６の製造方法の一例を、図６を参照して説明する。同図は、結晶薄膜５６の製造工程の一例を示す図であり、（Ａ）〜（Ｄ）は斜視図，（Ｄ）の＃Ａ−＃Ａ線に沿った断面図が同図（Ｅ）である。まず、図６（Ａ）に示すように、Ｓｉ，ＳｉＣ，サファイアなどの基板５０を用意し、該基板５０の主面５０Ａ上に、同図（Ｂ）に示すように、プラズマＣＶＤなどにより酸化珪素膜からなるマスク５２を形成する。また、簡便な酸化マスクの作製方法として、ＳｉＯ２系被膜形成用塗布液を使う方法がある。ＳｉＯ２系皮膜形成用塗布液として、例えば、ＯＣＤ（東京応化工業（株）製）を使用し、これを基板５０にスピナーで薄く塗布し、４００℃程度の温度でベーキング（焼成）することにより、ＳｉＯ２薄膜を形成することができる。次に、図６（Ｃ）に示すように、前記マスク５２に、スリット状の開口部５４をフォトリソグラフィなどにより形成し、基板主面５０Ａを露出させる。そして、図６（Ｄ）及び（Ｅ）に示すように、前記開口部５４から露出した基板主面５０Ａに、ＧａＡｓ，ＩｎＰ，ＧａＮ，Ｇｅ，ＡｌＮなどの結晶薄膜５６を成長させる。
【００３５】
このときの結晶薄膜５６の成長には、ＬＰＥ法（液相エピタキシャル成長法）を用い、上方向と横方向への成長を同時に行うが、成長速度の面方位依存性を利用し、上方向の成長速度を極力抑え、横方向に大きく成長するようにする。ＬＰＥ法では、成長速度は結晶面方位に非常に大きく影響されるため、面方位によっては容易に数十倍の成長速度差をつけることができる。例えば、基板５０として（００１）基板を選択し、開口部５４の方向を＜１１０＞方から３０°傾けると、大きく横方向成長を加速することが可能となる。成長条件として、例えば、飽和温度を５００℃，初期過飽和度を１℃，降温レートを０．１℃／ｈとして、８時間成長を行うと、厚さＴが１０μｍ以下で横幅Ｗが２５０μｍ程度の広い横方向成長を得ることができる。なお、ここでは、液相成長を用いて両方向への成長を同時に行うこととしたが、気相成長法や分子線成長法を用いて、始めに上方向に結晶薄膜５６を成長させ、その後で横方向に成長させるようにしてもよい。
【００３６】
以上のようにして、水平方向に横長に成長した結晶薄膜５６は、基板５０上のマスク５２との間の拘束力が弱いため、該マスク５２上を自由に滑ることができる。このため、水平方向に成長した結晶薄膜５６の終端部５６Ａにおける応力は、前記形態１で説明した各実施例の場合とほぼ同様に、大幅に低減が可能である。従って、基板５０と結晶薄膜５６間で、格子不整合や熱膨張係数などの違いがあっても、残留応力を低減し、転位の発生・増殖を抑制することができる。
【００３７】
また、本形態のような横長の３次元構造においても、基本的には、前記形態１の場合とほぼ同様な応力低減傾向を示す。本形態の場合は、結晶薄膜５６を上から見た場合の横縦比，すなわち、幅Ｗと奥行きＤの比であるＷ／Ｄが１を越すようになると、応力を大きく減少することが可能となる。更に、縦長の３次元構造の場合に示したように、基板５０のそりによって発生する圧縮応力を利用し、結晶薄膜５６の上から見た表面の応力を打ち消し、残留応力が存在しない状態を作り出すことも同様に可能となる。
【００３８】
次に、図５（Ｂ）〜（Ｄ）を参照して、本実施形態の他の実施例について説明する。図５（Ｂ）には、本形態の実施例２が示されている。本例では、基板５０上に、該基板５０と同じ材料からなるストライプ状の基部５８が形成されており、該基部５８の側面から水平方向に異種材料による結晶薄膜５６が横方向に成長している。本例においても、水平方向に伸びた３次元構造の結晶薄膜５６とマスク５２との拘束力は弱く、結晶薄膜５６はマスク５２の上を自由に滑ることが可能であり、前記例と同様に、結晶薄膜５６の終端部５６Ａにおける応力は大幅に低減され、転位の発生・増殖も抑制される。また、基部５８についても、上述実施形態１と同様に、基板５０と同じ材料である必要はなく、例えば、Ｓｉ上にＧａＡｓを成長する場合であれば、Ｇｅのような両者の中間的な特性をもつ中間層であってもよい。更に、単一の材料でなく、多層構造もしくは傾斜状に材料が変化した中間層であってもよい。
【００３９】
図５（Ｃ）及び（Ｄ）には、本実施形態の実施例３及び４が示されている。同図（Ｃ）に示す結晶薄膜６０は、前記例と同様に、基板５０上にストライプ状に形成された基部６２の側面から横方向に成長した構造となっている。該結晶薄膜６０には、その終端部６０Ａから前記基部６２に向けて切れ込み６４が設けられており、該切れ込み６４によって横長の結晶薄膜６０の応力低減が効果的に行われる。また、同図（Ｄ）に示すように、結晶薄膜６０の終端部６０Ａから基部６２に達する切れ込み６６を設けて、結晶薄膜６０を完全に分割するようにしても同様の効果が得られる。
【００４０】
＜他の実施形態＞……本発明には数多くの実施形態があり、以上の開示に基づいて多様に改変することが可能である。例えば、次のようなものも含まれる。
（１）前記形態で示した基板，結晶薄膜，マスク，基部の材質は一例であり、同様の作用を奏するように適宜変更可能である。
（２）前記形態に示した形状や寸法も一例であり、同様の効果を奏するように、適宜変更してよい。また、マスクに設ける開口部の位置や数も任意であり、必要に応じて適宜変更可能である。例えば、上述した実施形態の結晶薄膜を基板上に多数形成し、その上にデバイスを形成するようにしてもよい。
（３）前記形態に示した製造手順や製造条件は一例であり、何ら前記実施形態に限定されるものではない。
（４）本発明の具体的な用途としては、ＧａＡｓ系高出力レーザー，窒化物系長寿命短波長レーザー，光・電子集積回路（ＯＥＩＣ）などがあり、その他多様な応用が可能である。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、異種材料の結晶成長において、基板の主面上に、垂直に３次元的に切り立った立体構造の結晶薄膜を成長させるか、あるいは、基板の主面法線方向よりも主面に沿った水平方向への成長が大きくなるように３次元構造の結晶薄膜を成長させることとしたので、該３次元構造の自由変形を利用し、結晶薄膜中の残留応力を低減することができる。また、(1)前記基板と結晶薄膜との不整合により発生する応力と、前記基板のそりによって発生する応力が打ち消し合うように、前記結晶薄膜の高さを設定する，あるいは、(2)前記結晶薄膜の成長方向に沿って切れ込みを設ける，のいずれかにより、前記結晶薄膜の３次元構造を最適化することとしたので、前記結晶薄膜中に発生する最大応力を転位発生臨界値以下に抑え、結晶薄膜の成長端側での無残留応力状態を実現するとともに、無転位領域の成長を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１の構造を示す斜視図である。
【図２】前記形態の製造工程の一例を示す図である。
【図３】前記形態の結晶薄膜中の応力に関する有限要素法による解析結果を示す図である。
【図４】前記形態の結晶薄膜の厚さと応力の関係を示す図である。
【図５】本発明の実施形態２の構造を示す斜視図である。
【図６】前記形態の製造工程の一例を示す図である。
【符号の説明】
１０…基板
１０Ａ…主面
１２…マスク
１４…開口部
１６…結晶薄膜
１６Ａ…上面
１６Ｂ…界面
１８…基部
２０，２８…結晶薄膜
２０Ａ…上面
２２，２６，３０…切れ込み
３２…溝
５０…基板
５０Ａ…主面
５２…マスク
５４…開口部
５６，６０…結晶薄膜
５６Ａ，６０Ａ…終端部
５８，６２…基部
６４，６６…切れ込み
【発明の属する技術分野】
本発明は、薄膜形成方法に関するものであり、更に具体的には、基板上に、該基板と異なる材料で形成された結晶薄膜中の残留応力の低減，ひいては転位低減化に関するものである。
【０００２】
【背景技術】
基板とそれに接する半導体薄膜が異種の材料で構成されているヘテロ構造においては、残留応力の低減が重要な課題となる。例えば、基板と、該基板上にエピタキシャル成長した薄膜層の格子定数もしくは熱膨張係数が大きく異なる場合、クラックの発生や基板のそりのみならず、エピタキシャル成長時または成長温度からの降温過程において臨界値を越す大きな応力が発生し、その結果、大量の転位が発生する。転位は、非発光センターを形成し、光デバイスの特性の劣化や寿命の大幅な低減を引き起こす。転位は同時に、電子の散乱源，電流リークの経路となるため、電子デバイスの特性も劣化させる。また、残留応力の不均一性が存在すれば、デバイスの特性にもばらつきが生じる。このような半導体薄膜中の残留応力に起因する問題を回避するために、各種手法が提案されている。
【０００３】
例えば、特許文献１には、基板表面に格子状の溝を設けることにより基板のそりを抑制する化合物半導体結晶基板の製造方法が開示されている。特許文献２にも、基板表面に選択的に半導体結晶を設けることにより基板のそりを防止する半導体ウエハの製造方法が開示されている。また、特許文献３には、Ｓｉ基板表面にＳｉ酸化膜またはＳｉ窒化膜を形成し、該Ｓｉ酸化膜またはＳｉ窒化膜上に半導体薄膜を成長させることによって半導体薄膜とＳｉ基板の接触面積を減らし、転位の発生を低減する半導体薄膜の成長方法が記載されている。
【０００４】
また、特許文献４には、基板上に、該基板表面と接触しない非接触領域を含む第１のエピタキシャル層と、該第１のエピタキシャル層上に形成された第２のエピタキシャル層とを備え、前記非接触領域に能動素子領域を形成することにより、電気的特性の劣化や結晶欠陥の発生を防止しようとする光半導体素子およびその製造方法が開示されている。更に、特許文献５には、第１の結晶基板に、第２の結晶基板の一部が離間した状態となるように対向形成し、該第２の結晶基板上に第３の結晶基板を成長させることにより、第２の結晶基板内の残留歪と転位を減少させる結晶基板の製造方法が開示されている。
【０００５】
【特許文献１】
特開昭６３−７６４５１号公報（第２頁，第４図）
【特許文献２】
特開平２−５８３２２号公報（第３，４頁，第１図）
【特許文献３】
特公平６−５４７６３号公報（第２頁，第１図）
【特許文献４】
特許第２６９１６６７号公報（第２，３頁，第１図）
【特許文献５】
特許第２７０６５９２号公報（第２，３頁，第３図）
【０００６】
【発明が解決しようとする課題】
しかしながら、以上のような背景技術には次のような不都合がある。まず、特許文献１及び特許文献２は、ともに基板のそりの低減を目指したものであるが、これらに記載されている提案内容のみでは、成長温度からの降温過程で熱膨張係数差から発生する残留応力に起因する転位の発生を抑えて、低転位のヘテロエピタキシーを実現することは困難である。また、特許文献３においても、結晶中に発生する残留応力によって生成・増殖する転位を抑えるための考慮がなされていないため、上述した問題点を回避することはできない。
【０００７】
また、特許文献４についても、基本的には２次元的な平面構造のままの結晶成長を想定しているため、基板に対して垂直方向の応力がエピタキシャル層に残留し、抜本的に応力を低減することができない。加えて、選択成長を用いたひさし形状の非接触領域を作成するためには、当該特許では同材料の２層のＳｉ層を完全に選択エッチングする必要があるが、通常のプロセスでは、このようなことは実現困難である。また、該構造を実現できたものと仮定しても、開示されている条件のみでは、非接触領域上の成長層中における転位の発生を避けることができない。以上のように、特許文献４については、その意図するところを実現するための方法上に問題があり、実現のめどが低いものと考えられる。
【０００８】
更に、特許文献５についても、応力低減のための条件について一切の工夫がなされていないことから、残留応力低減化に対してはほとんど効果を発揮しないものと考えられる。また、基板に対して垂直な３次元構造に関する概念は一切含まれておらず、有用性が高いものとはいえない。
【０００９】
このように、上述した従来技術はいずれも基本的には２次元的な構造を主体としたものであるため、残留応力の大幅な低減が不可能であり、残留応力に伴う転位の導入・増殖を根本的に回避することは困難である。上述した観点から、成長時に無転位結晶の成長が可能であるのみならず、成長温度からの降温過程においても残留応力の発生による転位の導入・増殖を回避することができる完全無転位なヘテロエピタキシャル成長を可能とする新たな成長技術の出現が待望されている。
【００１０】
この発明は、以上の点に着目したもので、異種材料の結晶成長，すなわち、ヘテロエピタキシャル成長において、基板上の結晶薄膜中の残留応力を緩和し、残留応力に起因する諸問題を回避することができる薄膜形成方法及び薄膜デバイスを提供することを、その目的とするものである。
【００１１】
【課題を解決するための手段】
前記目的を達成するため、本発明は、基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、前記基板の主面法線方向に前記結晶薄膜を成長させて、前記基板の主面上方から見た平面形状が略長方形であって、前記基板の主面上に垂直に３次元的に切り立った立体構造の結晶薄膜を得るとともに、前記基板と結晶薄膜との不整合により発生する応力と、前記基板のそりのよって発生する応力が打ち消し合うように、前記結晶薄膜の高さを設定することを特徴とする。主要な形態の一つは、前記基板の主面上に、該基板の主面上方から見た平面形状が略長方形の基部を突出形成し、該基部の主面上に前記結晶薄膜を形成することを特徴とする。他の形態は、前記結晶薄膜の成長方向の厚みをＴ，幅をＷ，奥行きをＤとしたときに、前記結晶薄膜を成長方向と直交する方向から見た面のアスペクト比であるＴ／Ｄ及びＴ／Ｗのうち、小さい方のアスペクト比が１以上であることを特徴とする。
【００１２】
他の発明は、基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、前記基板の主面が略線状の開口部を除いて被覆されており、該主面の露出部から前記結晶薄膜を、主面法線方向よりも主面に沿った水平方向に大きく成長させて３次元構造の結晶薄膜を得るとともに、前記結晶薄膜を基板の主面上方から見たときの幅をＷ，奥行きをＤとしたときに、アスペクト比Ｗ／Ｄが１以上であり、かつ、前記基板と結晶薄膜との不整合により発生する応力と、前記基板のそりのよって発生する応力が打ち消し合うように、前記結晶薄膜の高さを設定したことを特徴とする。更に他の発明は、基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、前記基板の主面上に、ストライプ状の基部を突出形成するとともに、前記基板の主面が前記基部を除いて被覆されており、前記基部の側面から前記結晶薄膜を、基板の主面法線方向よりも主面に沿った水平方向に大きく成長させて３次元構造の結晶薄膜を得るとともに、前記結晶薄膜を基板の主面上方から見たときの幅をＷ，奥行きをＤとしたときに、アスペクト比Ｗ／Ｄが１以上であり、かつ、前記基板と結晶薄膜との不整合により発生する応力と、前記基板のそりのよって発生する応力が打ち消し合うように、前記結晶薄膜の高さを設定したことを特徴とする。
【００１３】
更に他の発明は、基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、前記基板の主面法線方向に前記結晶薄膜を成長させて、前記基板の主面上方から見た平面形状が略長方形であって、前記基板の主面上に垂直に３次元的に切り立った立体構造の結晶薄膜を得るとともに、前記結晶薄膜の成長方向に沿って切れ込みを設けることを特徴とする。主要な形態の一つは、前記基板の主面上に、該基板の主面上方から見た平面形状が略長方形の基部を突出形成し、該基部の主面上に前記結晶薄膜を形成することを特徴とする。他の形態は、前記結晶薄膜の成長方向の厚みをＴ，幅をＷ，奥行きをＤとしたときに、前記結晶薄膜を成長方向と直交する方向から見た面のアスペクト比であるＴ／Ｄ及びＴ／Ｗのうち、小さい方のアスペクト比が１以上であることを特徴とする。
【００１４】
更に他の発明は、基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、前記基板の主面が略線状の開口部を除いて被覆されており、該主面の露出部から前記結晶薄膜を、主面法線方向よりも主面に沿った水平方向に大きく成長させて３次元構造の結晶薄膜を得るとともに、前記結晶薄膜を基板の主面上方から見たときの幅をＷ，奥行きをＤとしたときに、アスペクト比Ｗ／Ｄが１以上であり、かつ、前記結晶薄膜の成長方向に沿って切れ込みを設けることを特徴とする。更に他の発明は、基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、前記基板の主面上に、ストライプ状の基部を突出形成するとともに、前記基板の主面が前記基部を除いて被覆されており、前記基部の側面から前記結晶薄膜を、基板の主面法線方向よりも主面に沿った水平方向に大きく成長させて３次元構造の結晶薄膜を得るとともに、前記結晶薄膜を基板の主面上方から見たときの幅をＷ，奥行きをＤとしたときに、アスペクト比Ｗ／Ｄが１以上であり、かつ、前記結晶薄膜の成長方向に沿って切れ込みを設けることを特徴とする。主要な形態は、前記切れ込みが前記結晶薄膜の全体もしくは前記基板または基部まで達することを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
【００１５】
【発明の実施の形態】
＜実施形態１＞……以下、本発明の実施の形態について詳細に説明する。最初に、図１〜図４を参照して、本発明の実施形態１を説明する。図１は、本実施形態の構造を示す斜視図，図２は、本実施形態の製造工程の一例を示す図，図３は、結晶薄膜中の応力に関する有限要素法による解析結果を示す図，図４は、結晶薄膜の厚さと応力の関係を示す図である。
【００１６】
まず、図１（Ａ）に示す実施例１を参照して、本実施形態の基本構造を説明する。同図（Ａ）に示すように、結晶薄膜１６は、基板１０上に垂直に３次元的に切り立った縦長の立体構造となっている。前記結晶薄膜１６は、基板１０とは異なる材料をヘテロエピタキシャル成長させて形成したものである。前記基板１０としては、例えばＳｉ，ＳｉＣが利用され、結晶薄膜１６としてはＧａＡｓ，ＩｎＰ，ＧａＮ，Ｇｅなどが利用される。また、例えば、基板１０としてサファイア，Ｓｉ，ＳｉＣのいずれかを利用し、結晶薄膜１６をＧａＮやＡｌＮで形成するようにしてもよい。
【００１７】
このような結晶薄膜１６の製造方法の一例を、図２を参照して説明する。まず、図２（Ａ）に示すように、Ｓｉ，ＳｉＣ又はサファイアなどの基板１０を用意し、該基板１０の主面１０Ａ上に、図２（Ｂ）に示すように、プラズマＣＶＤ，熱ＣＶＤなどにより、酸化珪素や窒化珪素などからなるマスク１２を形成する。次いで、同図（Ｃ）に示すように、フォトリソグラフィなどによって、前記マスク１２に略長方形の開口部１４を形成し、基板１０の主面１０Ａを露出させる。そして、同図（Ｄ）に示すように、前記開口部１４から露出した基板主面１０Ａに、ＭＢＥ法（分子線エピタキシー法）もしくはＭＯＣＶＤ法（有機金属気相成長法）等のエピタキシャル成長手法を用いて、所望の厚さにＧａＡｓ，ＩｎＰ，ＧａＮ，Ｇｅ，ＡｌＮなどの結晶薄膜１６を選択成長させる。選択成長の必要上、通常のＭＢＥ法による成長温度条件（例えば、５８０℃付近）よりも高く設定する必要がある。例えば、砒素蒸気圧１．０×１０−５Ｔｏｒｒ，成長温度６５０℃，成長速度約０．３μｍ／ｈ，という条件で、１２時間程度成長させる。最後に、必要に応じて、同図（Ｅ）に示すようにバッファードフッ酸等の弗酸系のエッチャントを用いて前記マスク１２を除去する。以上のようなプロセスにより、基板１０の主面１０Ａ上に、縦長の３次元構造を有する成長層，すなわち、結晶薄膜１６が形成される。
【００１８】
本実施形態においては、結晶薄膜１６が縦長の３次元構造であり、変形の自由度を有することから、格子不整合（ミスフィット）や熱膨張係数差などに起因して基板と結晶薄膜１６との界面１６Ｂで応力が発生する場合であっても、その上面１６Ａ側では残留応力が緩和し、ほとんど存在しない状態となっている。このように残留応力が存在しない領域では、新たに転位が発生したり増殖したりすることがなく、転位密度低減化もしくは完全な無転位化が実現される。そして、前記結晶薄膜の上面１６Ａにデバイスを形成することにより、発光デバイスなどの寿命を大幅に延長することが可能となる。
【００１９】
一方、従来のように大きな残留応力が結晶薄膜１６に存在すると、その上面１６Ａ上に形成された発光デバイスの発光波長等も変化するといった問題が生じる。また、残留応力の分布に非均一性がある場合には、発光波長の不均一性が生じ、アレイ状デバイスの作製上も極めて不都合である。しかしながら、上述した結晶薄膜１６のような縦長の３次元構造を形成することにより、残留応力の低減が可能になるとともに、その構造を最適化することにより無転位領域の成長も可能になり、上述した不都合が生じるのを防ぐことができる。例えば、（００１）Ｓｉ基板上のＧａＡｓの成長の場合、大部分の転位は（１１１）面をすべり面とするため、＜０１１＞方向から眺めると基板と約５４°の方向に転位線が観察される。よって、上記３次元構造のアスペクト比を１以上に保てば、転位をその側面から逃がすことが可能であり、大幅な転位密度低減ないし無転位領域の成長が可能となる。
【００２０】
次に、図３及び図４を参照して、無転位領域を成長させるための条件について詳細に検討する。上述した無転位領域の成長のためには、３次元構造の設計を最適化して結晶薄膜１６中に発生する応力の最大値を、転位が発生する臨界値以下に抑える必要がある。このような条件が達成されれば、転位を発生することなく、ヘテロエピタキシャル成長を行うことが可能となり、無転位領域の成長を行うことが可能となる。
【００２１】
図３には、基板主面１０Ａ上にヘテロエピタキシャル成長させた結晶薄膜１６中の熱膨張係数差に起因する応力に関する有限要素法による解析結果が示されている。ここでは、成長温度から室温までの冷却過程（５５０℃冷却した場合の過程）において、基板と成長層（結晶薄膜１６）との熱膨張の差により応力が発生すると仮定した。図３は、基板１０としてＳｉを利用し、該Ｓｉ基板上に、結晶薄膜１６として、ＧａＡｓ層を成長させた場合の解析結果である。同図（Ａ）及び（Ｂ）は、それぞれ結晶薄膜１６の厚さ（ないし高さ）Ｔが、５μｍ，３０μｍの場合であり、いずれも結晶薄膜１６の幅Ｗは９μｍ，奥行きＤは８１μｍである。同図（Ａ）のように結晶薄膜１６の厚さが薄い（高さが低い）場合では上面１６Ａ側での応力の緩和は少ないものの、厚みが増すにつれ、同図（Ｂ）に示すように上面１６Ａ側での応力の緩和が進み、ほとんど確認されないことが分かる。
【００２２】
図４は、以上のような有限要素法による解析結果をまとめたもので、結晶薄膜１６の厚さＴと残留応力の関係を示す図であり、基板１０の幅をパラメータとしている。図中、横軸はＧａＡｓ層の厚さＴ（μｍ）であり、縦軸は応力（ｄｙｎ／ｃｍ２）である。また、縦軸は対数目盛となっており、「Ｅ」は１０のべき乗を示している。例えば、「Ｅ＋０８」は、「１０８」を示す。なお、ＧａＡｓ層の幅Ｗは９μｍ，奥行きＤは８１μｍで一定とした。また、同図に示す応力は、結晶薄膜１６の上面１６Ａの中心点の応力の大きさを示したもので、同図からは３次元構造の厚さＴを変えた時の変化の様子がわかる。
【００２３】
図４によれば、結晶薄膜１６を図１（Ａ）を矢印Ｆ２方向から見た場合の縦横比（アスペクト比），すなわち、厚さ（ないし高さ）Ｔと奥行きＤの比Ｔ／Ｄが１を越すもの，言い換えれば、結晶薄膜１６の厚さＴがその奥行きＤを超えてくると、２次元的な平面成長の場合に比べ、残留応力がおよそ１０分の１以下に低下していることが分かる。ここで、２次元的な平面構造の応力は、１．７×１０９ｄｙｎ／ｃｍ２と計算されており、図４では厚さＴが５μｍと薄いものがほぼこの状態に近い値を示す。この結果から、３次元構造の縦横のアスペクト比Ｔ／Ｄが１を越えることが、残留応力低減のために特に有効であると考えることができる。なお、結晶薄膜１６を矢印Ｆ１方向から見たアスペクト比Ｔ／Ｗも、残留応力に対して若干影響を及ぼすが、残留応力の低減具合は、縦横比の小さいアスペクト比Ｔ／Ｄによって大勢が決まる。
【００２４】
また、同図より、残留応力は、厚さＴが低いときは引張応力であるが、厚さＴが増すにつれて減少し、途中から圧縮応力に変じ、最終的には０に向かって減少していくのが分かる。これは、厚さＴが薄い場合には、熱膨張係数差に起因して結晶薄膜１６中に引張応力が発生していることを意味している。一方、厚さＴが増すと、３次元構造の結晶薄膜１６の影響で、基板主面１０Ａを凹側にして基板１０がそる。その影響によって結晶薄膜１６上部では、むしろ圧縮応力が発生することになる。そこで、応力が引張応力から圧縮応力に変わる点，すなわち、応力が打ち消されて零になる点を選べば、結晶薄膜上面１６Ａでの応力を消すことができる。このように結晶薄膜１６の構造設計を行うことによって、アスペクト比Ｔ／Ｗが１に満たない場合であっても、デバイス作製に必要な結晶薄膜上面１６Ａでの無応力状態を実現することが可能となる。この応力状態は、結晶薄膜１６の厚さＴを更に厚くした場合は、上面１６Ａよりむしろ上面から少し結晶薄膜１６中に侵入した場所で実現されることになる。よって、このような場所でも応力零状態を実現できるので、デバイスの活性層を作製するのに適した場所となる。
【００２５】
上述した例は、基板１０の熱膨張係数に比して成長層（結晶薄膜１６）の熱膨張係数が大きく、成長層中に引張応力が発生した場合であるが、その逆の組み合わせ、つまり、成長層の熱膨張係数が小さく成長層中に圧縮応力が発生する場合でも同様な効果が期待できる。このような関係の場合、成長層の厚さＴが増加すると基板１０の凸状のそりが強調され、成長層上部はむしろ引っ張られることになる。その結果、熱膨張係数差に起因する圧縮応力を打ち消す応力零状態が形成される。
【００２６】
また、同図において基板幅が９μｍの場合は、成長層と基板１０の幅が同じ場合を示し、後述の図１（Ｂ）に示す実施例２の場合を擬似的に表すことになる。この場合、基板幅が４５μｍ以上の他の場合と異なり、図より残留応力が他より小さいことが読みとれる。つまり、図１（Ｂ）に示すように基板１０側を加工した構造では、残留応力をより低減出来ることがわかる。一方、基板幅が４５μｍ以上の場合では、基板幅が４９５μｍと大きくなった場合も含み、応力はほとんど変化せずほぼ同じで値に保たれ、基板幅依存性を示さない。これは、成長層が３次元的な構造をとる場合、成長層から離れた基板の影響をほとんど受けないことを示している。
【００２７】
以上の結果から、基板１０上にヘテロエピタキシャル成長させた結晶薄膜１６中の残留応力の最大値を、転位が発生する臨界値以下に抑えるためには、
▲１▼結晶薄膜１６の縦横のアスペクト比，すなわち、厚さＴと奥行きＤの比Ｔ／Ｄを１以上に設定する，もしくは、
▲２▼結晶薄膜１６の厚みが薄い場合に発生する応力と、成長に伴って薄膜上部で発生する応力が打ち消し合うように、該結晶薄膜１６の高さを設定する，
のいずれかの手段で３次元構造の設計を最適化することが有効であることが分かる。
【００２８】
このように、本実施形態によれば、異種材料の結晶成長，すなわち、ヘテロエピタキシャル成長において、基板主面１０Ａ上に、縦長の３次元構造の結晶薄膜１６を成長させ、３次元構造の自由変形を利用することとしたので、結晶薄膜１６中の残留応力を低減することができる。また、結晶薄膜１６の３次元構造を最適化して残留応力の最大値を転位が発生する臨界値以下に抑えることとしたので、転位の発生・増殖を防止することができる。また、このような結晶薄膜１６の上面１６Ａもしくは結晶薄膜１６中の応力零部にデバイスを形成することにより、デバイスの特性劣化や寿命の低減などを防止することができる。
【００２９】
次に、図１（Ｂ）〜（Ｅ）を参照して、本実施形態の他の実施例について説明する。図１（Ｂ）には、本実施形態の実施例２が示されている。本例の結晶薄膜１６も、基板１０上に縦長の３次元構造をとるように形成されているが、本例においては、基板主面１０Ａには、まず、該基板１０と同じ材料によって略長方形の基部１８が突出形成されており、該基部１８の主面上に前記結晶薄膜１６がエピタキシャル成長により形成されている。図示の構造においては、基板１０と同じ材料で形成された基部１８も、３次元構造の一部をなし自由変形に寄与する。このため、上述した図４に関する数値解析のところで示したように、平面形状の基板１０上に直接結晶薄膜１６を成長させるよりも、大きな応力緩和を実現することができる。また、基部１８は基板と同じ材料である必然性はなく、例えば、Ｓｉ上にＧａＡｓを成長する場合は、Ｇｅの様に両者の中間的な特性をもつ中間層を用いても全く差し支えない。また、単一の材料でなく、多層構造，もしくは傾斜状に材料が変化した中間層を用いてもよい。
【００３０】
図１（Ｃ）及び（Ｄ）には、実施例３及び４が示されている。同図（Ｃ）に示す実施例３では、基板主面１０Ａ上に縦長に形成された結晶薄膜２０には、その上面２０Ａから基板主面１０Ａへ向けて、垂直方向に途中まで切れ込み２２が施された構造となっている。また、同図（Ｄ）に示す実施例４は、前記実施例３と同様に結晶薄膜２０に垂直の切れ込み２６が施されたものであるが、該切れ込み２６は、基板主面１０Ａに達するまで、すなわち、結晶薄膜２０を完全に複数の柱状物に分割するように形成されている。いずれの実施例においても、切れ込み２２ないし２６を設けることにより、結晶薄膜２０の応力の緩和が進み、残留応力の低減効果が向上する。
【００３１】
図１（Ｅ）には、本実施形態の実施例５が示されている。図示のように、本例の結晶薄膜２８は、垂直方向に設けられた切れ込み３０により完全に分離されており、その切れ込み３０は基板１０に達して、基板１０に溝３２を形成している。本例は、前記実施例３及び４の切れ込み２２又は２６が基板１０を切り込むほど深く形成されているものと同様である。このような構造は、前記実施例２のように、結晶薄膜１６の下部に基板１０と同材料の基部１８が形成されている場合と共通した構造と解釈することができる。つまり、溝３２で分断された基板部分により、基板１０自身の自由変形が推進され、残留応力の低減により適した構造とすることができる。
【００３２】
＜実施形態２＞……次に、図５を参照して、本発明の実施形態２について説明する。図５は、本実施形態の構造を示す斜視図，図６は、本形態の製造工程の一例を示す図である。前記実施形態で示した例は、いずれも、結晶薄膜が、基板に対して垂直に切り立った縦長の３次元構造となっていたが、本実施形態は、基板に対して水平方向に，すなわち、横長の３次元構造となるように結晶薄膜を形成したものである。
【００３３】
まず、図５（Ａ）に示す実施例１を参照して、本実施形態の基本構造を説明する。結晶薄膜５６は、基板５０上を被覆するマスク５２に設けられた略線状の開口部５４から、横方向，すなわち、基板５０に対して水平方向にヘテロエピタキシャル成長した横長の３次元構造となっている。前記基板５０としては、上述した実施形態同様、Ｓｉやサファイアが用いられ、結晶薄膜５６としては、ＧａＡｓ，ＩｎＰ，ＧａＮ，Ｇｅなどが利用される。また、マスク５２としては、例えば、酸化珪素などが利用されるが、後述するように、結晶薄膜５６との接触領域の界面が滑りやすいものであれば、どのようなものであってもよい。
【００３４】
このような結晶薄膜５６の製造方法の一例を、図６を参照して説明する。同図は、結晶薄膜５６の製造工程の一例を示す図であり、（Ａ）〜（Ｄ）は斜視図，（Ｄ）の＃Ａ−＃Ａ線に沿った断面図が同図（Ｅ）である。まず、図６（Ａ）に示すように、Ｓｉ，ＳｉＣ，サファイアなどの基板５０を用意し、該基板５０の主面５０Ａ上に、同図（Ｂ）に示すように、プラズマＣＶＤなどにより酸化珪素膜からなるマスク５２を形成する。また、簡便な酸化マスクの作製方法として、ＳｉＯ２系被膜形成用塗布液を使う方法がある。ＳｉＯ２系皮膜形成用塗布液として、例えば、ＯＣＤ（東京応化工業（株）製）を使用し、これを基板５０にスピナーで薄く塗布し、４００℃程度の温度でベーキング（焼成）することにより、ＳｉＯ２薄膜を形成することができる。次に、図６（Ｃ）に示すように、前記マスク５２に、スリット状の開口部５４をフォトリソグラフィなどにより形成し、基板主面５０Ａを露出させる。そして、図６（Ｄ）及び（Ｅ）に示すように、前記開口部５４から露出した基板主面５０Ａに、ＧａＡｓ，ＩｎＰ，ＧａＮ，Ｇｅ，ＡｌＮなどの結晶薄膜５６を成長させる。
【００３５】
このときの結晶薄膜５６の成長には、ＬＰＥ法（液相エピタキシャル成長法）を用い、上方向と横方向への成長を同時に行うが、成長速度の面方位依存性を利用し、上方向の成長速度を極力抑え、横方向に大きく成長するようにする。ＬＰＥ法では、成長速度は結晶面方位に非常に大きく影響されるため、面方位によっては容易に数十倍の成長速度差をつけることができる。例えば、基板５０として（００１）基板を選択し、開口部５４の方向を＜１１０＞方から３０°傾けると、大きく横方向成長を加速することが可能となる。成長条件として、例えば、飽和温度を５００℃，初期過飽和度を１℃，降温レートを０．１℃／ｈとして、８時間成長を行うと、厚さＴが１０μｍ以下で横幅Ｗが２５０μｍ程度の広い横方向成長を得ることができる。なお、ここでは、液相成長を用いて両方向への成長を同時に行うこととしたが、気相成長法や分子線成長法を用いて、始めに上方向に結晶薄膜５６を成長させ、その後で横方向に成長させるようにしてもよい。
【００３６】
以上のようにして、水平方向に横長に成長した結晶薄膜５６は、基板５０上のマスク５２との間の拘束力が弱いため、該マスク５２上を自由に滑ることができる。このため、水平方向に成長した結晶薄膜５６の終端部５６Ａにおける応力は、前記形態１で説明した各実施例の場合とほぼ同様に、大幅に低減が可能である。従って、基板５０と結晶薄膜５６間で、格子不整合や熱膨張係数などの違いがあっても、残留応力を低減し、転位の発生・増殖を抑制することができる。
【００３７】
また、本形態のような横長の３次元構造においても、基本的には、前記形態１の場合とほぼ同様な応力低減傾向を示す。本形態の場合は、結晶薄膜５６を上から見た場合の横縦比，すなわち、幅Ｗと奥行きＤの比であるＷ／Ｄが１を越すようになると、応力を大きく減少することが可能となる。更に、縦長の３次元構造の場合に示したように、基板５０のそりによって発生する圧縮応力を利用し、結晶薄膜５６の上から見た表面の応力を打ち消し、残留応力が存在しない状態を作り出すことも同様に可能となる。
【００３８】
次に、図５（Ｂ）〜（Ｄ）を参照して、本実施形態の他の実施例について説明する。図５（Ｂ）には、本形態の実施例２が示されている。本例では、基板５０上に、該基板５０と同じ材料からなるストライプ状の基部５８が形成されており、該基部５８の側面から水平方向に異種材料による結晶薄膜５６が横方向に成長している。本例においても、水平方向に伸びた３次元構造の結晶薄膜５６とマスク５２との拘束力は弱く、結晶薄膜５６はマスク５２の上を自由に滑ることが可能であり、前記例と同様に、結晶薄膜５６の終端部５６Ａにおける応力は大幅に低減され、転位の発生・増殖も抑制される。また、基部５８についても、上述実施形態１と同様に、基板５０と同じ材料である必要はなく、例えば、Ｓｉ上にＧａＡｓを成長する場合であれば、Ｇｅのような両者の中間的な特性をもつ中間層であってもよい。更に、単一の材料でなく、多層構造もしくは傾斜状に材料が変化した中間層であってもよい。
【００３９】
図５（Ｃ）及び（Ｄ）には、本実施形態の実施例３及び４が示されている。同図（Ｃ）に示す結晶薄膜６０は、前記例と同様に、基板５０上にストライプ状に形成された基部６２の側面から横方向に成長した構造となっている。該結晶薄膜６０には、その終端部６０Ａから前記基部６２に向けて切れ込み６４が設けられており、該切れ込み６４によって横長の結晶薄膜６０の応力低減が効果的に行われる。また、同図（Ｄ）に示すように、結晶薄膜６０の終端部６０Ａから基部６２に達する切れ込み６６を設けて、結晶薄膜６０を完全に分割するようにしても同様の効果が得られる。
【００４０】
＜他の実施形態＞……本発明には数多くの実施形態があり、以上の開示に基づいて多様に改変することが可能である。例えば、次のようなものも含まれる。
（１）前記形態で示した基板，結晶薄膜，マスク，基部の材質は一例であり、同様の作用を奏するように適宜変更可能である。
（２）前記形態に示した形状や寸法も一例であり、同様の効果を奏するように、適宜変更してよい。また、マスクに設ける開口部の位置や数も任意であり、必要に応じて適宜変更可能である。例えば、上述した実施形態の結晶薄膜を基板上に多数形成し、その上にデバイスを形成するようにしてもよい。
（３）前記形態に示した製造手順や製造条件は一例であり、何ら前記実施形態に限定されるものではない。
（４）本発明の具体的な用途としては、ＧａＡｓ系高出力レーザー，窒化物系長寿命短波長レーザー，光・電子集積回路（ＯＥＩＣ）などがあり、その他多様な応用が可能である。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、異種材料の結晶成長において、基板の主面上に、垂直に３次元的に切り立った立体構造の結晶薄膜を成長させるか、あるいは、基板の主面法線方向よりも主面に沿った水平方向への成長が大きくなるように３次元構造の結晶薄膜を成長させることとしたので、該３次元構造の自由変形を利用し、結晶薄膜中の残留応力を低減することができる。また、(1)前記基板と結晶薄膜との不整合により発生する応力と、前記基板のそりによって発生する応力が打ち消し合うように、前記結晶薄膜の高さを設定する，あるいは、(2)前記結晶薄膜の成長方向に沿って切れ込みを設ける，のいずれかにより、前記結晶薄膜の３次元構造を最適化することとしたので、前記結晶薄膜中に発生する最大応力を転位発生臨界値以下に抑え、結晶薄膜の成長端側での無残留応力状態を実現するとともに、無転位領域の成長を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１の構造を示す斜視図である。
【図２】前記形態の製造工程の一例を示す図である。
【図３】前記形態の結晶薄膜中の応力に関する有限要素法による解析結果を示す図である。
【図４】前記形態の結晶薄膜の厚さと応力の関係を示す図である。
【図５】本発明の実施形態２の構造を示す斜視図である。
【図６】前記形態の製造工程の一例を示す図である。
【符号の説明】
１０…基板
１０Ａ…主面
１２…マスク
１４…開口部
１６…結晶薄膜
１６Ａ…上面
１６Ｂ…界面
１８…基部
２０，２８…結晶薄膜
２０Ａ…上面
２２，２６，３０…切れ込み
３２…溝
５０…基板
５０Ａ…主面
５２…マスク
５４…開口部
５６，６０…結晶薄膜
５６Ａ，６０Ａ…終端部
５８，６２…基部
６４，６６…切れ込み
Claims (11)
- 基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、
前記基板の主面法線方向に前記結晶薄膜を成長させて、前記基板の主面上方から見た平面形状が略長方形であって、前記基板の主面上に垂直に３次元的に切り立った立体構造の結晶薄膜を得るとともに、
前記基板と結晶薄膜との不整合により発生する応力と、前記基板のそりによって発生する応力が打ち消し合うように、前記結晶薄膜の高さを設定することを特徴とする薄膜形成方法。 - 前記基板の主面上に、該基板の主面上方から見た平面形状が略長方形の基部を突出形成し、該基部の主面上に前記結晶薄膜を形成することを特徴とする請求項１記載の薄膜形成方法。
- 前記結晶薄膜の成長方向の厚みをＴ，幅をＷ，奥行きをＤとしたときに、前記結晶薄膜を成長方向と直交する方向から見た面のアスペクト比であるＴ／Ｄ及びＴ／Ｗのうち、小さい方のアスペクト比が１以上であることを特徴とする請求項１又は２記載の薄膜形成方法。
- 基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、
前記基板の主面が略線状の開口部を除いて被覆されており、該主面の露出部から前記結晶薄膜を、主面法線方向よりも主面に沿った水平方向に大きく成長させて３次元構造の結晶薄膜を得るとともに、
前記結晶薄膜を基板の主面上方から見たときの幅をＷ，奥行きをＤとしたときに、アスペクト比Ｗ／Ｄが１以上であり、かつ、
前記基板と結晶薄膜との不整合により発生する応力と、前記基板のそりによって発生する応力が打ち消し合うように、前記結晶薄膜の高さを設定したことを特徴とする薄膜形成方法。 - 基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、
前記基板の主面上に、ストライプ状の基部を突出形成するとともに、前記基板の主面が前記基部を除いて被覆されており、前記基部の側面から前記結晶薄膜を、基板の主面法線方向よりも主面に沿った水平方向に大きく成長させて３次元構造の結晶薄膜を得るとともに、
前記結晶薄膜を基板の主面上方から見たときの幅をＷ，奥行きをＤとしたときに、アスペクト比Ｗ／Ｄが１以上であり、かつ、
前記基板と結晶薄膜との不整合により発生する応力と、前記基板のそりによって発生する応力が打ち消し合うように、前記結晶薄膜の高さを設定したことを特徴とする薄膜形成方法。 - 基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、
前記基板の主面法線方向に前記結晶薄膜を成長させて、前記基板の主面上方から見た平面形状が略長方形であって、前記基板の主面上に垂直に３次元的に切り立った立体構造の結晶薄膜を得るとともに、
前記結晶薄膜の成長方向に沿って切れ込みを設けることを特徴とする薄膜形成方法。 - 前記基板の主面上に、該基板の主面上方から見た平面形状が略長方形の基部を突出形成し、該基部の主面上に前記結晶薄膜を形成することを特徴とする請求項６記載の薄膜形成方法。
- 前記結晶薄膜の成長方向の厚みをＴ，幅をＷ，奥行きをＤとしたときに、前記結晶薄膜を成長方向と直交する方向から見た面のアスペクト比であるＴ／Ｄ及びＴ／Ｗのうち、小さい方のアスペクト比が１以上であることを特徴とする請求項６又は７記載の薄膜形成方法。
- 基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、
前記基板の主面が略線状の開口部を除いて被覆されており、該主面の露出部から前記結晶薄膜を、主面法線方向よりも主面に沿った水平方向に大きく成長させて３次元構造の結晶薄膜を得るとともに、
前記結晶薄膜を基板の主面上方から見たときの幅をＷ，奥行きをＤとしたときに、アスペクト比Ｗ／Ｄが１以上であり、かつ、
前記結晶薄膜の成長方向に沿って切れ込みを設けることを特徴とする薄膜形成方法。 - 基板の主面上に、該基板と異なる材料によって結晶薄膜を形成する薄膜形成方法であって、
前記基板の主面上に、ストライプ状の基部を突出形成するとともに、前記基板の主面が前記基部を除いて被覆されており、前記基部の側面から前記結晶薄膜を、基板の主面法線方向よりも主面に沿った水平方向に大きく成長させて３次元構造の結晶薄膜を得るとともに、
前記結晶薄膜を基板の主面上方から見たときの幅をＷ，奥行きをＤとしたときに、アスペクト比Ｗ／Ｄが１以上であり、かつ、
前記結晶薄膜の成長方向に沿って切れ込みを設けることを特徴とする薄膜形成方法。 - 前記切れ込みが前記結晶薄膜の全体もしくは前記基板または基部まで達することを特徴とする請求項６〜１０のいずれか一項に記載の薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003073527A JP4320193B2 (ja) | 2003-03-18 | 2003-03-18 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003073527A JP4320193B2 (ja) | 2003-03-18 | 2003-03-18 | 薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004281869A JP2004281869A (ja) | 2004-10-07 |
| JP4320193B2 true JP4320193B2 (ja) | 2009-08-26 |
Family
ID=33289408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003073527A Expired - Fee Related JP4320193B2 (ja) | 2003-03-18 | 2003-03-18 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4320193B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200949907A (en) * | 2008-03-01 | 2009-12-01 | Sumitomo Chemical Co | Semiconductor substrate, method for making semiconductor substrate and electronic device |
| US8766318B2 (en) | 2008-03-01 | 2014-07-01 | Sumitomo Chemical Company, Limited | Semiconductor wafer, method of manufacturing a semiconductor wafer, and electronic device |
| JP5583943B2 (ja) * | 2008-10-02 | 2014-09-03 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
| US8729677B2 (en) | 2008-11-28 | 2014-05-20 | Sumitomo Chemical Company, Limited | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate |
| WO2010061615A1 (ja) * | 2008-11-28 | 2010-06-03 | 住友化学株式会社 | 半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置 |
| KR20110097755A (ko) * | 2008-11-28 | 2011-08-31 | 스미또모 가가꾸 가부시키가이샤 | 반도체 기판의 제조 방법, 반도체 기판, 전자 디바이스의 제조 방법, 및 반응 장치 |
-
2003
- 2003-03-18 JP JP2003073527A patent/JP4320193B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004281869A (ja) | 2004-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6790279B2 (en) | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor | |
| EP1101841B1 (en) | A method for producing an epitaxial growth substrate | |
| JP3036495B2 (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
| JP4513446B2 (ja) | 半導体結晶の結晶成長方法 | |
| JP4032538B2 (ja) | 半導体薄膜および半導体素子の製造方法 | |
| US7368763B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5187610B2 (ja) | 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法 | |
| JP5638198B2 (ja) | ミスカット基板上のレーザダイオード配向 | |
| US6734503B2 (en) | Nitride-based semiconductor element | |
| JP2004336040A (ja) | 複数の半導体チップの製造方法および電子半導体基体 | |
| KR20020071787A (ko) | Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법 | |
| JP2011084469A (ja) | ＧａＮ単結晶基板の製造方法及びインゴット | |
| WO2002058120A1 (en) | Crystal film, crystal substrate, and semiconductor device | |
| KR100751617B1 (ko) | 반도체장치 및 반도체 기판과 그들의 제조방법 | |
| US20120007143A1 (en) | Substrate structure and method of manufacturing the same | |
| JP5065625B2 (ja) | ＧａＮ単結晶基板の製造方法 | |
| US20070212879A1 (en) | Formation of lattice-tuning semiconductor substrates | |
| JP4320193B2 (ja) | 薄膜形成方法 | |
| JP4802314B2 (ja) | 窒化物半導体発光素子とその製造方法 | |
| JP2003282551A (ja) | 単結晶サファイア基板とその製造方法 | |
| JP4885507B2 (ja) | Ｉｉｉ族窒化物半導体層の形成方法、ｉｉｉ族窒化物半導体基板の製造方法 | |
| WO2021085556A1 (ja) | 半導体素子および半導体素子の製造方法 | |
| JP2004165550A (ja) | 窒化物半導体素子 | |
| JP4042775B2 (ja) | 半導体薄膜および半導体素子の製造方法 | |
| JP2005167194A (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090126 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090601 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150605 Year of fee payment: 6 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150605 Year of fee payment: 6 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150605 Year of fee payment: 6 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150605 Year of fee payment: 6 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150605 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150605 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150605 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |