TW201029540A - Wiring board and fabrication method therefor - Google Patents

Wiring board and fabrication method therefor Download PDF

Info

Publication number
TW201029540A
TW201029540A TW098141725A TW98141725A TW201029540A TW 201029540 A TW201029540 A TW 201029540A TW 098141725 A TW098141725 A TW 098141725A TW 98141725 A TW98141725 A TW 98141725A TW 201029540 A TW201029540 A TW 201029540A
Authority
TW
Taiwan
Prior art keywords
sub
board
boards
insulating
circuit board
Prior art date
Application number
TW098141725A
Other languages
English (en)
Inventor
Michimasa Takahashi
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of TW201029540A publication Critical patent/TW201029540A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/142Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09127PCB or component having an integral separable or breakable part
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

201029540 六、發明說明: 【發明所屬之技術領域】 本發明係關於含有絕緣基板與複數之子電路板之電路板 及其製造方法。 【先前技術】 於例如專利文獻1〜5中揭示有電路板及其製造方法。該 等電路板具備絕緣基板與連結於絕緣基板之複數個子電路 板。 [專利文獻1]日本專利申請公開2002-289986號公報 [專利文獻2]日本專利申請公開2002-232089號公報 [專利文獻3]日本專利申請公開2003-69 190號公報 [專利文獻4]曰本專利申請公開2007-1 15855號公報 [專利文獻5]日本專利申請公開2005-322878號公報 【發明内容】 [發明所欲解決之問題] 專利文獻1〜5所記載之電路板及其製造方法,由於材料 之消耗等較大,因此可想見其製造成本高。 本發明係鑑於如此實情而完成者,其目的在於提供一種 可削減製造成本之電路板及其製造方法。另,本發明之另 一目的係減少材料之消耗。另,本發明之再一目的係提升 電路板之良率或成品率。 [解決問題之技術手段] 本發明之第1觀點之電路板,包含:具有導體圖案且互 相並排配置之複數之子電路板;與前述複數之子電路板中 145091.doc 201029540 任一者並排配置之絕緣基板;及絕緣層,其含有形成有與 前述導體圖案電連接之以電鍍形成的導體之導孔,且以分 別覆蓋前述絕緣基板與前述子電路板之第丨交界部、以及 前述子電路板彼此之第2交界部之方式,從前述絕緣基板 連續延設於前述子電路板;於該電路板中,在前述第1交 界部及前述第2交界部,填充有構成前述絕緣層之絕緣材 料。 本發明之第2觀點之電路板之製造方法,包含以下步 驟:將絕緣基板與具有導體圖案之複數之子電路板水平配 置;以分別覆蓋前述絕緣基板及前述子電路板之第1交界 部、及前述子電路板彼此之第2交界部之方式配置絕緣 層;於前述第1交界部及前述第2交界部填充構成前述絕緣 層之絕緣材料;於前述絕緣層形成導孔,進而於該導孔藉 由電鍍形成導體;及將形成於前述導孔之前述導體與前述 導體圖案電連接。 [發明之效果] 根據本發明,例如在形成最外層之前剔除不良基板藉 而可減少材料之消耗。另,例如將絕緣基板及子電路板分 別使用不同的製造板而個別製造,藉而可提升電路板之良 率或成品率。再者,藉由減少材料之消耗,或提升電路板 之良率或成品率,而可削減製造成本。 【實施方式】 乂下針對將本發明具體化之一實施形態,參照附圖詳 細說明。 145091.doc 201029540 本實施形態之電路板1 〇具有作為框架之絕緣基板11及子 電路板12、13、14 ’例如分別於圖1Α顯示其外觀、於圖 1Β顯示其内部構造。絕緣基板11及子電路板12〜14以及子 電路板12〜14彼此,分別經由第1交界部R2a、R2b、R2c, 第2交界部R3a、R3b而水平配置。再者,於絕緣基板11及 子電路板12〜14之正反面分別形成有絕緣層413、411。再 者,圖1B係省略絕緣層411及41 3,顯示電路板1 〇之内部構 造。 絕緣基板11係例如包含玻璃環氧樹脂等矩形狀之絕緣基 板。詳細言之,如圖1A及圖1B所示,絕緣基板11具有與 子電路板12〜14之外形對應的形狀之空間(空隙)r 1。子電 路板12〜14配置於絕緣基板11之空間R1。再者,絕緣基板 11之形狀是任意的。例如可以是包圍子電路板12〜14之圓 形狀、橢圓形狀、或方形狀之框,或夾持配置成一列之子 電路板12〜14之2根細長棒狀。 子電路板12〜14係矩形狀之剛性子電路板。但子電路板 12〜14之形狀是任意的,例如可以是平行四邊形、圓形、 橢圓形等。又’子電路板12〜14彼此不互相電連接。 子電路板12如圖2A顯示其剖面構造所示,係多層增層剛 性印刷電路板。即’子電路板12係積層剛性基材112,第1 及第2絕緣層111及113、第3及第4絕緣層114及115而構 成。 剛性基材112包含例如剛性絕緣材料。具體言之,剛性 基材112例如由「50〜150 μιη」,較佳為「1〇〇 μηι」左右的 145091.doc 201029540 厚度之玻璃環氧樹脂等構成。 於剛性基材112之正反面,形成有包含例如硬化之預浸 體之第1〜第4絕緣層111、113〜115,包含例如銅之配線層 122a、122b、121、123〜125,以及導孔(層間連接部)131、 I33〜135。導孔131、U3〜I35中填充包含例如銅之導體 141、143~145,將各配線層間電連接。另,於剛性基材 112形成有通孔132。通孔132中以鍵通孔技術鍍有例如銅 等導體142,將剛性基材112正反面之配線層122a及122b電 •連接。 於剛性基材112之正反面各面分別形成配線層丨22b、 122a ’該等配線層122a、122b分別經由導孔13 1、133及導 體141、143 ’分別電連接於上層之配線層12ι、123。再 者’配線層121、123經由導孔134、135及導體144、145, 分別電連接於上層之配線層124、125。 子電路板13如圖2B顯示其剖面構造所示,係單層剛性印 φ 刷電路板。即,子電路板13具有剛性基材212、配線層 212a及212b。配線層212a、212b形成於剛性基材212之各 面。 子電路板14如圖2C顯示其剖面構造所示,係多層增層剛 撓結合印刷電路板。第1及第2剛性部30a及30b與可撓性部 30在第1及第2剛性部30a及30b之内層部分連結。第1及第2 絕緣層3 11及3 13夾住可撓性部30之各端部而加以支持並固 定。於可撓性部30之中央部上下(絕緣層之積層方向),形 成有供可撓性部30彎曲(翹曲)之空間1111及1112(圖2C)。因 145091.doc 201029540 此,子電路板丨4可在其可撓性部3〇之中央部彎折等。 第1及第2剛性部30a及鳩係於包含可挽性部⑽端部之 内層’將第!及第2絕緣層311及313、第3及第4絕緣層314 及315積層而構成。詳細言之’形成於可撓性部之兩面 之配線層,經由形成於第丨、第2絕緣層3ιι、313之導孔 331、333及導體341、343,分別與上層之配線層321、323 電連接。再者,配線層321、323經由形成於第3、第4絕緣 層314、315之導孔334、335及導體Μ*、μ5,分別與上層 之配線層324、325電連接。再者,第丨〜第4絕緣層3n、 313〜315包含例如硬化之預浸體。導孔331、333〜335形成 為錐狀。另’配線層321、323〜325包含例如鋼。 可撓性部30例如如圖3所示,具有將可撓性基材31、導 體層32及33、絕緣膜34及35、遮蔽層36及37、覆蓋膜“及 39積層之構造。 可撓性基材31由絕緣性撓性片材構成,例如由厚度 「20〜50 μιη」,較佳為「3〇 μπι」左右的厚度之聚醯亞胺片 材所構成。 導體層32及33包.含例如厚度「5〜15 μηι」左右之銅圖 案。導體層33、32藉由分別形成於可撓性基材31之正反 面,而構成前述條紋狀之配線圖案。 絕緣膜34及35由厚度「5-15 μιη」左右之聚醯亞胺膜等 構成。絕緣膜34及35將導體層32及33與外部絕緣。 遮蔽層36及37由導電層、例如銀膏之硬化被膜所構成。 遮蔽層36及37係遮蔽從外部對導體層32及33之電磁干擾, 145091.doc 201029540 以及從導體層32、33對外部之電磁干擾。 覆盍膜38及39由厚度「5〜15 μιη」左右之聚醯亞胺等絕 緣膜所構成。覆蓋膜38及39將可撓性部30全體與外部絕緣 且加以保護。 第1剛性部30a與可撓性部30之接合部分,如圖4中放大 圖2C中之區域R13所示,第1及第2絕緣層311及313從正反 面兩側覆蓋可撓性部30,且露出可撓性部3〇之一部分。該 等第1及第2絕緣層311及313,與設於可撓性部3〇的表面之 覆蓋膜38及39重合。 第1及第2絕緣層3 11及3 13間之空間,在可撓性部3 〇以外 之區域填充有樹脂30c。樹脂30c係例如於製造時從構成第 1及第2絕緣層311及313之預浸體滲出者。樹脂3〇c與第1及 第2絕緣層3 11及3 13 —體硬化。 導孔331及333形成於已除去可撓性部30之保護層36及 37、以及覆蓋膜3 8及39之部分。而該等導孔331、333分別 貫通絕緣膜34、35,使導體層32、33露出。 於導孔3 3 1、3 3 3中分別填充有例如包含鐘銅之導體 341、343(鍍膜)。而藉由該等導體;341、M3,使第1剛性部 30a之配線層321、3 23與可撓性部30之導體層32、33電連 接。 再者,此處雖只針對第1剛性部30a與可撓性部30之連結 部分之構造(圖4)詳細說明,但第2剛性部30b與可撓性部30 之連接部分之構造亦相同。 如此’第1及第2剛性部30a及3Ob與可撓性部30不藉由連 145091.doc -9- 201029540 接器而電連接。據此,子電路板14即使在因落下等而受到 衝擊之情形時,亦不會發生連接器脫落而產生接觸不良之 情形。 於絕緣基板11及子電路板12〜14之正反面,例如如圖 5(圖1A之A-A剖面圖)所示’分別形成有絕緣層413、411。 絕緣層411及413覆蓋絕緣基板11及子電路板12〜14之第1交 界部R2a、R2b及R2c(圖1A),以及子電路板12〜14彼此之 第2交界部R3a及R3b而配置。又,絕緣層々η及413從絕緣 基板11連續延設於子電路板12〜14。 於絕緣層411、413分別形成有導孔431、433。於導孔 431、433形成有包含例如銅之導體44ι、443。而導體 441、443分別與子電路板12~14之配線層212a、212b、 324、325、124、125電連接。再者,子電路板12〜14彼此 不互相電連接。 絕緣層411及413包含例如硬化之預浸體等剛性絕緣材 料。再者,第1〜第4絕緣層U1及113〜115、第i及第2絕緣 層311及313、第3及第4絕緣層314及315,以及絕緣層411 及413之預浸體,較佳包含具有低流速特性之樹脂。如此 之預浸體只要將環氧樹脂含浸於玻璃纖維後使樹脂熱硬化 等’減達到硬化度即可進行製造。,亦可將高黏度樹 脂含浸於玻璃纖維,使含有無機填料(例如氧化矽填料)之 樹脂含浸於玻璃纖維,使玻璃纖維之樹脂含浸量減少。 另,亦可用RCF(ResinC〇atedeupperF〇il:塗膠脂銅幻等 取代預浸體。 145091.doc .10· 201029540 於絕緣基板11與子電路板12〜14之第1交界部R2a及R2b 及R2c(圖1A),以及子電路板12〜14彼此之第2交界部R3a及 R3b,填充有從絕緣層411及413滲出(流出)之絕緣性樹脂 11 a〜11c(絕緣材料)^據此,將子電路板12〜14固定於特定 之位置。因此’無需用於連結絕緣基板U與子電路板 12〜14之電橋等。另,由於利用從絕緣層411及413滲出之 樹脂11 a〜11 c ’因此無需接著劑等。
再者’電路板10具有通孔(貫通孔)432 ^於通孔432中形 成有導體442。導體442將電路板1〇的兩面(2個主面)之導體 圖案互相電連接。 在製造電路板10之情形時,首先例如如圖6所示,作業 者在製造板100上製造子電路板12。製造板1〇〇係專門製造 以子電路板12為主、互相具有相同構造(圖2所示之構造)之 子電路板之專用製造板。 絕緣基板11與子電路板12有可能因例如絕緣層之層數或 構成絕緣層之材料(例如可撓性基材或剛性基材等)等不 同而具有互不相同之構造。對於此點,本實施形態之製 造方法由於將子電路板12與絕緣基板u分開製造因此即 使在如此之情形下m造具有與製造板loo相同之 構每之、,邑緣基板li或子電路板12。因此,可於製造板⑽ 上製造更多之子電路板12,而可提升良率或成品率。 子電路板12之製造,首先由作業者將如圖7所示之複數 製品所共通之材料藉由例如雷射等切斷,而準備特定形狀 及大小之剛性基材112。 14509I.doc 201029540 接著,在例如特定之前處理後,藉由例如從c〇2雷射加 工裝置照射雷射,而如圖7B所示,形成通孔132。 接著’去除膠·邊(除去樹脂殘逢)、軟姓刻後,進行PN電 鍍(例如化學鍍銅及電鍍銅)。據此,於亦包括通孔132内之 剛性基材112全體之表面形成導體膜。接著,藉由例如半 敍刻’將該導體膜削薄到特定厚度後,經過例如特定之光 微影步驟(前處理、層合、曝光、顯影、蝕刻、剝膜、内 層檢查等),將該導體膜如圖7C所示地圖案化。據此,形 成配線層122a及122b,以及導體142。 接著,例如如圖8A所示,於子電路板之正反面分別配置 第2、第1絕緣層113、U1。然後,將該等加壓衝壓(例如 熱衝壓)。其後,藉由例如加熱處理等使樹脂硬化,使第! 及第2絕緣層1U及113固化。接著,在特定之前處理後, 如圖8B所示,例如藉由雷射,分別於第丨絕緣層iu形成導 孔丨31,並且於第2絕緣層113形成導孔133。然後去除膠 渣(除去樹脂殘渣)、軟蝕刻後,進行pN電鍍(例如化學鍍 銅及電鍍銅P據此,.於包含導孔131及133之子電路板: 全面形成導體膜。接著,藉由例如半钱刻,將子電路板表 面之導體㈣薄到特定厚度後,經過例如特定之光微影步 驟(前處理、層合、曝光、顯影、蝕刻、制膜、内層檢查 等)’將該導體膜如㈣所示地圖案化。據此,形成導體 =二,以及配線層12_。接著,處理配線層i2i 之表面,形成粗化面。再者,配線層121及123亦可 藉由以例如絲網印刷法印刷,形成導電膏(例如含導電粒 J45091.doc 201029540 子之熱硬化樹脂)。 接著’例如如圖9A所示,於子電路板之正反面分別配置 第4、第3絕緣層11 5、114。然後,將該等加壓衝壓(例如 熱衝壓)。其後,藉由例如加熱處理等使樹脂硬化,使第3 及第4絕緣層114及115固化。接著,在特定之前處理後, 如圖9B所示,藉由例如雷射,分別於第3絕緣層114形成導 孔134,並且於第4絕緣層115形成導孔135。再者,經過與 _ 圖8(1!之步驟相同之步驟,形成如先前之圖2a所示之導體 144及145,以及配線層124及125。如此,如先前之圖6所 示’在製造板100上製造子電路板12。 另,例如如圖10所示,作業者在製造板2〇〇上製造子電 路板13。製造板200係專門製造以子電路板13為主、互相 具有相同構造(圖2B所示之構造)之子電路板之專用製造 板。 本實施形態之製造方法由於將子電路板13與絕緣基板U ❹ 分開製造,因此,可在製造板200上製造更多之子電路板 13 ’而可提升良率或成品率。 子電路板13之製造,如圖11所示,係由作業者在複數製 品所共通之材料2120之正反面形成導體膜。然後,藉由經 過例如特定之光微影步驟(前處理、層合、曝光、顯景, 蝕刻、剝膜、内層檢查等),將該導體膜圖案化,而製成 配線層212a及212b。接著,以例如雷射等進行切割,藉而 得到具有特定大小及形狀之子電路板13。再去 .. U可,作為材井斗 2120,使用例如玻璃環氧樹脂。另,亦 1文用兩面銅箔積 145091.doc •13- 201029540 層板,而省略導體膜之形成。 另,例如如圖12所示,作業者在製造板3〇〇上製造子電 路板14a。再者,如圖π所示,子電路板14a係將子電路板 I4之空間R11及R12除去之前之子電路板。製造板3 〇〇係專 門製造以子電路板14a為主、互相具有相同構造(圖13所示 之構造)之子電路板之專用製造板。 本實施形態之製造方法由於將子電路板14a與絕緣基板 11分開製造,因此,可在製造板3〇〇上製造更多之子電路 板14a(乃至於子電路板14),而可提升良率或成品率。 春 如圖14所示,作業者準備包含剛性絕緣材料之剛性基材 312,藉由例如雷射等將剛性基材312切割,形成空間(空 隙)R14。再者,剛性基材312由例如「5〇〜15〇 μιη」,較佳 為「100 μηι」左右厚度之玻璃環氧樹脂等構成。剛性基材 312具有與可撓性部3〇大致相同之厚度。 接著,將第1及第2絕緣層311及313、剛性基材312、以 及可撓性部30定位,例如如圖15Α所示地配置。即,可撓 性部30係與剛性基材312並排配置於空間尺抖。另,剛性基鲁 材312與可撓性部3〇之交界部分,係以第i及第2絕緣層m 及313覆蓋。此時,可撓性部3〇之各端部被夾入第i及第2 絕緣層3 11及3 13間而定位。可撓性部3〇之中央部露出於剛 性基材312之間。 接著,在如此定位之狀態下,使前述構造體如圖15B所 示地加壓衝壓(例如熱衝壓)。據此,從第丨及第2絕緣層m 及3 13分別擠出樹脂3〇c(圖4)。即藉由該衝壓,使樹脂 145091.doc 14· 201029540 30c(絕緣材料)從構成第1及第2絕緣層311及313之各預浸體 滲出(流出),而填充於剛性基材312與可撓性部30間。其 後,藉由例如加熱處理等,使第1及第2絕緣層3 11及3 13固 化。 接者’在特定之前處理後,如圖15C所示,藉由.例如雷 射等,分別於第1絕緣層311形成導孔331,並且於第2絕緣 層3 13形成導孔333。然後’去除膠渣(除去樹脂殘渣)、軟 蝕刻後’進行PN電鍍(例如化學鍍銅及電鍍銅)。據此,於 β 包含導孔331及333之子電路板全面形成導體膜。接著,藉 由例如半蝕刻,將該導體膜削薄到特定厚度後,經過例如 特定之光微影步驟(前處理、層合、曝光、顯影、姓刻、 剝膜、内層檢查專),將該導體膜如圖15D所示地圖案化。 據此,形成導體341及343,以及配線層321及323。 接著,例如如圖16Α所示,於子電路板之正反面分別配 置第4、第3絕緣層315、314。然後,將該等加壓衝壓(例 φ 如熱衝壓)。其後,藉由例如加熱處理等,使第3及第4絕 緣層314及315固化。接著,在特定之前處理後,如圖ΐ6β 所示’藉由例如雷射等,分別於第3絕緣層314形成導孔 334,並且於第4絕緣層315形成導孔335。再者,經過與圖 15D之步驟相同之步驟,而如圖16C所示,形成導體344及 345,以及配線層324及325。 接著,例如如圖16D所示,藉由例如雷射等切割子電路 板,而如先前之圖12所示,在製造板3〇〇上製造子電路板 14a 〇 I45091.doc 15 201029540 另’作業者在製造如此子電路板12、13、14&之前或之 後製造絕緣基板η。具體言之,如圖17所示,將與複數製 品共同之材料(製造板400)藉由例如雷射等進行切割,形成 空間(空隙)R1。據此,製造成特定形狀及大小之絕緣基板 11。 如此,將絕緣基板11與子電路板12、13、分開製 造’便不會在絕緣基板11上形成不必要之積層體。因此可 減少導體材料或絕緣材料等之消耗。進而可削減製造成 本。 接著’從製造板100、200、300上分別切取子電路板❹ 12、 13、14a,並如圖18所示,將該等配置於絕緣基板u 之空間R卜此時,對子電路板12、13、14a進行通電檢查 等,剔除不良基板,只使用良品基板。 本實施形態之製造方法,可在形成最外層之前即更早期 地發現不良基板,而剔除不良基板。因此可減少在有不良 基板產生之情形下之材料消耗。進而可削減製造成本。 此外’藉由在形成最外層之前,定位子電路板12、U、 14a,而可容易地進行高精度之對齊。 ❹ 接著’例如如圖19A所示’於子電路板12、13、14a及絕 緣基板11之正反面,分別配置絕緣層413、411。然後,如 圖19B所示,將該等加壓衝壓(例如熱衝壓)。據此,從絕 - 緣層411及413分別擠出樹脂na〜llc(絕緣材料)。即,藉由 . 該衝壓,使樹脂11a〜11C從構成絕緣層411及413之各預浸 體滲出(流出),而填充於絕緣基板U與子電路板12、13、 14a之第1交界部R2a、R2b、R2c(圖1A),以及子電路板 145091.doc -16- 201029540
14a彼此之第2交界部R3a ' R3b。此時, 緣基板11及子電路板12、13、14a之正反兩面形成絕 413、411,而從兩面填充樹脂lla〜llc。其後,藉由例如 加熱處理等,固化絕緣層411及413。 接著’在特定之前處理後,如圖19C所示,藉由例如雷 射’分別於絕緣層411形成導孔431,並且於絕緣層413形 成導孔433 ’進而形成貫通電路板之通孔432。然後,去除 膠渣(除去樹脂殘渣)、軟蝕刻後,進行PN電鍍(例如化學 鑛銅及電鑛銅)。據此,於包含導孔431及433,以及通孔 432之電路板之全面形成導體膜。接著,藉由例如半蝕 刻,將該導體膜削薄到特定厚度後,經過例如特定之光微 影步驟(前處理、層合、曝光、顯影、钮刻、剝膜、内層 檢查等),將該導體膜例如如圖19D所示地圖案化。據此, 形成配線層421及423、導體441及443、以及導體442。 接著,在特定之前處理後,例如如圖2〇A所示,照射例
形狀)。 如此,製造出如先前 刖之圖5所示之電路板1〇。即,電路 145091.doc -17· 201029540 板10中,絕緣層411及413、以及配線層421及423成為最外 層。 以上說明了本發明之實施形態之電路板及其製造方法, 但本發明不限於前述實施形態。 前述實施形態中,雖未將子電路板〗2、13、14彼此電連 接,但不限於此。例如亦可對應於用途等,而將子電路板 12、 13、14彼此電連接。 子電路板12、13、14不限於圖2A〜圖2C所示者。例如亦 可以是可撓性子電路板。另,亦可以是例如如圖22A所示 之内藏電子零件l〇la之子電路板1〇1。另,亦可以是例如 如圖22B所示之表面形成空腔102a之子電路板1〇2。在電路 板1〇中,亦可任意組合該等不同種之子電路板。另,在不 同種子電路板之組合或同種子電路板之組合中,亦可以組 合例如如圖23A所示之低密度子電路板1〇3,與例如如圖 23B所示之咼密度子電路板1 〇4。低密度子電路板係配線密 度比尚密度子電路板低之子電路板。另,亦可以是只在内 層之單面積層配線層或絕緣層之單面子電路板。 前述實施形態中,各層之材質、尺寸、層數等可任意變 更。 例如前述實施形態中’雖於絕緣基板丨丨及子電路板12、 13、 14之正反面分別形成單層之絕緣層、即絕緣層4〗3、 411 ’但不限於此。例如如圖24所示’亦可以於絕緣基板 11及子電路板12、13、14之正反面,分別形成包含不同材 料之複數層絕緣層,即絕緣層413及415、絕緣層411及 I45091.doc •18- 201029540 414。 另,前述實施形態中,雖例示具備3個子電路板12、 13、14之電路板10,但子電路板之數量是任意的。即可 以是例如1個或2個或4個以上。 前述實施形態之步驟可在不脫離本發明主旨之範圍内任 意變更順序。另,亦可以對應於用途等而省略不必要之步 驟。 以上說明了本發明之實施形態,但應該理解,由於設計 參 上的方便或其他要因所為之必要之各種修正或組合,皆包 含在對應於「申請專利範圍」中記載之發明或「實施方 式」中記載之具體例之發明範圍内。 [產業上之可利用性] 本發明之電路板適於電路之形成。另,本發明之電路板 之製造方法適於電路板之製造。 【圖式簡單說明】 _ 圖1A係顯示本發明之一實施形態之電路板之概要之圖; 圖1B係顯示本發明之一實施形態電路板之内部構造之 1SI · 圖, 圖2 A係構成電路板之第1子電路板之剖面圖; 圖2B係構成電路板之第2子電路板之剖面圖; 圖2C係構成電路板之第3子電路板之剖面圖; 圖3係可撓性部之剖面圖; 圖4係圖2C之一部分放大圖; 圖5係圖1A-A剖面圖; 145091.doc -19- 201029540 圖6係顯示第1子電路板之製造板之圖; 圖7A係用以說明形成第1子電路板之第1層之步驟之圖; 圖7B係用以說明形成第1子電路板之第1層之步驟之圖; 圖7C係用以說明形成第1子電路板之第1層之步驟之圖; 圖8A係用以說明形成第1子電路板之第2層之步驟之圖; 圖8B係用以說明形成第1子電路板之第2層之步驟之圖; 圖8C係用以說明形成第1子電路板之第2層之步驟之圖; 圖9A係用以說明形成第1子電路板之第3層之步驟之圖; 圖9B係用以說明形成第1子電路板之第3層之步驟之圖; 圖10係顯示第2子電路板之製造板之圖; 圖11係用以說明製造第2子電路板之步驟之圖; 圖12係顯示第3子電路板之製造板之圖; 圖13係第3子電路板之剖面圖; 圖14係用以說明製造第3子電路板之内層之步驟之圖; 圖15A係用以說明形成第3子電路板之第1層之步驟之 圖; 圖15B係用以說明形成第3子電路板之第1層之步驟之 圍, 圖15C係用以說明形成第3子電路板之第1層之步驟之 圖; 圖15D係用以說明形成第3子電路板之第1層之步驟之 圖16Α係用以說明形成第3子電路板之第2層之步驟之 FS1 · 圓, 145091.doc -20· 201029540 圖16B係用以說明形成第3子電路板之第2層之步驟之 圖; 圖16C係用以說明形成第3子電路板之第2層之步驟之 . 圖; • 圖16D係用以說明形成第3子電路板之第2層之步驟之 圖; 圖17係用以說明製造絕緣基板之步驟之圖; 圖18係用以說明配置子電路板之步驟之圖; 圖19A係用以說明於絕緣基板及子電路板之兩面形成絕 緣層之步驟之圖; 圖19B係用以說明於絕緣基板及子電路板之兩面形成絕 緣層之步驟之圖; 圖19C係用以說明於絕緣基板及子電路板之兩面形成絕 緣層之步驟之圖; 圖19D係用以說明於絕緣基板及子電路板之兩面形成絕 ©緣層之步驟之圖; 圖20A係用以說明於可撓性部之正反面形成空間之步驟 之圖; 圖20B係用以說明於可撓性部之正反面形成空間之步驟 之圖; 圖20C係用以說明於可撓性部之正反面形成空間之步驟 之圖; 圖21係用以說明外形加工電路板之步驟之圖; 圖22A係顯示子電路板之其他例之圖; 145091.doc -21 · 201029540 圖22B係顯示子電路板之其他例之圖; 圖23A係顯示子電路板之其他例之圖; 圖23B係顯示子電路板之其他例之圖;及 圖24係顯示電路板之其他例之圖。 【主要元件符號說明】 10 電路板 11 絕緣基板 11a~l1c 樹脂(絕緣材料) 12 子電路板(剛性子電路核^ 13 子電路板(剛性子電路板} 14 、 14a 子電路板(可撓剛性子電路板) 100 、 200 、 300 、 400 製造板 101 子電路板(内藏電子零件之子電路板) 102 子電路板(形成有空腔之子電路板) 103 子電路板(低密度子電路板) 104 子電路板(高密度子電路板) 111 第1絕緣層 112 剛性基材 113 第2絕緣層 114 第3絕緣層 115 第4絕緣層 121、123、124、 125 配線層(導體圖案) 122a、122b 配線層(導體圖案) 145091.doc -22- 201029540
131 、 133 、 134 、 135 132 141〜145 212 212a ' 212b 311 312 313 314 315 321 、 323〜325 331 、 333〜335 341 、 343〜345 411 、 413-415 421 、 423 431 、 433 432 441〜443 R2a〜R2c R3a、R3b 導孔(層間連結部) 通孔 導體 剛性基材 配線層 第1絕緣層 剛性基材 第2絕緣層 第3絕緣層 第4絕緣層 配線層(導體圖案) 導孔 導體 絕緣層 配線層 導孔 通孔(貫通孔) 導體 第1交界部 第2交界部 -23- 145091.doc

Claims (1)

  1. 201029540 七、申請專利範圍: 1. 一種電路板,包含: 具有導體圖案且互相並排配置之複數個子電路板; 與前述複數個子電路板中任一者並排配置之絕緣基 板;及 、絕緣層’其含有以電鍍形成有與前述導體圖案電連接 之導體之導孔,且以分別覆蓋前述絕緣基板與前述子電 路板之第1交界部、以及前述子電路板彼此之第2交界部 之方式’從前述絕緣基板連續延設於前述子電路板;其 特徵為: 在前述第1交界部及前述第2交界部,填充有構成前 述絕緣層之絕緣材料。 2. 如請求項1之電路板’其中前述複數之子電路板包含剛 性子電路板、軟性子電路板、剛撓結合子電路板、内藏 電子零件之子電路板、形成有空腔之子電路板中之至少 2者。 3. 如μ求項1之電路板,其中前述複數之子電路板包含高 密度子電路板及低密度子電路板。 4. 如請求項1之電路板,其中前述絕緣層包含樹脂作為前 述絕緣材料。 5. 如請求項丨之電路板,其中前述絕緣層形成於前述絕緣 基板及前述複數個子電路板之兩面。 6. 如請求項丨之電路板,其中前述子電路板彼此不互相電 連接。 145091.doc 201029540 7. 如請求項1之電路板,其中前述絕緣層包含複數之絕緣 材料。 8. 如請求項1之電路板,其中前述絕緣層構成電路板之絕 緣層之一部分。 9. 一種電路板之製造方法,其特徵為包含以下步驟: 將絕緣基板與具有導體圖案之複數之子電路板水平配 置; 以分別覆蓋前述絕緣基板及前述子電路板之第1交界 部、及前述子電路板彼此之第2交界部之方式配置絕緣 層; 於前述第1交界部及前述第2交界部填充構成前述絕緣 層之絕緣材料; 於前述絕緣層形成導孔,進而於該導孔藉由電鍍形成 導體;及 將形成於前述導孔之前述導體與前述導體圖案電連 接。 10. 如明求項9之電路板之製造方法,其中前述複數之子電 路板包3剛性子電路板 '軟性子電路板、剛撓結合子電 路板Μ藏電子零件之子電路板、形成有空腔之子電路 板中之至少2者。 11. 如凊求項9之電路板之製造方法,其中前述複數之子電 路板匕含间进度子電路板及低密度子電路板。 求項9之電路板之製造方法,其中進而包含進行電 路板之外形加工。 145091.doc 201029540 13. 如請求項9之電路板之製造方法’其中藉由衝壓前述絕 緣層,從前述絕緣層擠出前述絕緣材料,而在前述絕緣 基板與前述子電路板之間填充前述絕緣材料。 14. 如請求項9之電路板之製造方法,其中使用不同之製造 板而分別製造前述絕緣基板及前述複數子電路板。 I5·如請求項12之電路板之製造方法,其中前述外形加工係 銳槽加工。
    145091.doc
TW098141725A 2008-12-08 2009-12-07 Wiring board and fabrication method therefor TW201029540A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008312702 2008-12-08

Publications (1)

Publication Number Publication Date
TW201029540A true TW201029540A (en) 2010-08-01

Family

ID=42229814

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098141725A TW201029540A (en) 2008-12-08 2009-12-07 Wiring board and fabrication method therefor

Country Status (6)

Country Link
US (1) US20100139967A1 (zh)
JP (1) JP5059950B2 (zh)
KR (1) KR20110081898A (zh)
CN (1) CN102246608A (zh)
TW (1) TW201029540A (zh)
WO (1) WO2010067731A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI501713B (zh) * 2013-08-26 2015-09-21 Unimicron Technology Corp 軟硬板模組以及軟硬板模組的製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10433414B2 (en) 2010-12-24 2019-10-01 Rayben Technologies (HK) Limited Manufacturing method of printing circuit board with micro-radiators
TWI461127B (zh) * 2012-12-25 2014-11-11 Univ Nat Taipei Technology 電子裝置及其製法
JP5900664B2 (ja) * 2013-07-30 2016-04-06 株式会社村田製作所 多層基板および多層基板の製造方法
CN104427761A (zh) * 2013-09-02 2015-03-18 欣兴电子股份有限公司 软硬板模块以及软硬板模块的制造方法
CN105472877B (zh) * 2015-09-22 2018-10-16 乐健科技(珠海)有限公司 带有导热且电绝缘的微散热器的印刷电路板及其制备方法
CN107770956A (zh) * 2016-08-16 2018-03-06 光宝电子(广州)有限公司 电路板结构
KR102327991B1 (ko) * 2016-12-16 2021-11-18 삼성디스플레이 주식회사 디스플레이 장치의 제조방법
JP6700207B2 (ja) * 2017-02-08 2020-05-27 矢崎総業株式会社 印刷回路の電気接続方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1265691C (zh) * 1996-12-19 2006-07-19 揖斐电株式会社 多层印刷布线板及其制造方法
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP4249918B2 (ja) * 2001-08-30 2009-04-08 イビデン株式会社 多ピース基板
JP4166532B2 (ja) * 2002-08-27 2008-10-15 大日本印刷株式会社 プリント配線板の製造方法
US20040231885A1 (en) * 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
WO2005101934A1 (ja) * 2004-04-06 2005-10-27 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
WO2006011508A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP4405477B2 (ja) * 2005-08-05 2010-01-27 日本特殊陶業株式会社 配線基板及びその製造方法、埋め込み用セラミックチップ
JP2007103776A (ja) * 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd 電子部品内蔵基板の製造方法
CN101300911B (zh) * 2005-11-28 2010-10-27 株式会社村田制作所 电路模块以及制造电路模块的方法
JP2009147263A (ja) * 2007-12-18 2009-07-02 Shinko Electric Ind Co Ltd 配線基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI501713B (zh) * 2013-08-26 2015-09-21 Unimicron Technology Corp 軟硬板模組以及軟硬板模組的製造方法
US9253898B2 (en) 2013-08-26 2016-02-02 Unimicron Technology Corp. Rigid flex board module and the manufacturing method thereof

Also Published As

Publication number Publication date
WO2010067731A1 (ja) 2010-06-17
CN102246608A (zh) 2011-11-16
JPWO2010067731A1 (ja) 2012-05-17
JP5059950B2 (ja) 2012-10-31
US20100139967A1 (en) 2010-06-10
KR20110081898A (ko) 2011-07-14

Similar Documents

Publication Publication Date Title
TW201029540A (en) Wiring board and fabrication method therefor
TWI355867B (en) Wiring board and method for manufacturing the same
JP5272090B2 (ja) 配線板とその製造方法
JP4021472B1 (ja) フレックスリジッド配線板及びその製造方法
JP5121942B2 (ja) フレックスリジッド配線板及びその製造方法
TWI233771B (en) Flexible rigid printed circuit board and method of fabricating the board
WO2010013366A1 (ja) フレックスリジッド配線板及びその製造方法
WO2009118935A1 (ja) フレックスリジッド配線板及びその製造方法
KR20090122365A (ko) 가요성 배선판 및 그의 제조 방법
JP2010212652A (ja) 配線板及びその製造方法
KR101584831B1 (ko) 다층 배선기판
TWI466610B (zh) 封裝結構及其製作方法
KR20140086824A (ko) 배선 기판의 제조 방법
TWI472277B (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
JP5027193B2 (ja) 配線板及びその製造方法
TW201417638A (zh) 軟硬結合電路板及其製作方法
WO2010061752A1 (ja) 配線板及びその製造方法
TW201136463A (en) Wiring board and method for manufacturing the same
TWI472276B (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
JP2019121766A (ja) プリント配線板およびその製造方法
JP2021012958A (ja) プリント配線板
TWI428070B (zh) 具有內埋元件之電路板之製作方法
JP2004296570A (ja) 回路基板用絶縁部材、多層回路基板、回路モジュール、電子機器および多層回路基板の製造方法
JP2019067821A (ja) プリント配線板の製造方法
KR20130008290A (ko) 기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법