TW201029055A - Semiconductor substrate, electronic device and method of making semiconductor substrate - Google Patents

Semiconductor substrate, electronic device and method of making semiconductor substrate Download PDF

Info

Publication number
TW201029055A
TW201029055A TW098140815A TW98140815A TW201029055A TW 201029055 A TW201029055 A TW 201029055A TW 098140815 A TW098140815 A TW 098140815A TW 98140815 A TW98140815 A TW 98140815A TW 201029055 A TW201029055 A TW 201029055A
Authority
TW
Taiwan
Prior art keywords
seed crystal
layer
compound semiconductor
lattice
substrate
Prior art date
Application number
TW098140815A
Other languages
English (en)
Inventor
Sadanori Yamanaka
Masahiko Hata
Tomoyuki Takada
Original Assignee
Sumitomo Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co filed Critical Sumitomo Chemical Co
Publication of TW201029055A publication Critical patent/TW201029055A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

201029055 六、發明說明： '【發明所屬之技術領域】 • 本發0较㈣半導體騎、電子裝置、以及半導體基 板之製造方法。 【先前技術】 近年來’在活性領域中開發—種使用GaAs(神化錄） 等之化口物半導體之尚機能電子裝置。上述化合物半導體 之結晶性，由於對電子裝置之性能有很大之影響，故殷切 ❿要求能形成結晶性優異之化合物半導體。例如，在專利文 獻1中揭示-種使用成長在石夕基板上之低缺陷密度之⑽ 的半導體裝置。 在專利文獻1中’係於發基板上形成石夕氧化物層，在 該矽氧化物層所設置之開口内部形成鍺（Ge)矽合金 ，並於 該鍺矽合金之上層，形成轉位缺陷密度極小之鍺面。在上 辻錯面成長之GaAs的缺陷密度小。在專利文獻1中，於上 ❹述GaAs中所形成之發光元件及受光元件以及於上述矽基 板上所形成之積體電路（1C)為藉由金屬導線來結合而形成 半導體裝置。 [先前技術文獻] 專利文獻1:日本特開平4-233720號公報 【發明内容】 (發明欲解決之課題） 然而’上述之半導體裝置，係使矽基板、鍺矽合金、 及GaAs依順序配置成與矽基板之主面成垂直方向。又，鍺 3 321629 201029055 石夕合线，GaAs是複數形成在石夕基板上。通常錄石夕合金之半 .導'體的禁帶寬小到0. 7至1. 1 eV，很難得到〗〇5Ω cm以上 之咼電阻。又GaAs之構成成分與鍺矽合金之構成成分，因 為互相是電活性不純物’故藉由各成分的互相擴散而摻配 (doping)，.更谷易降低電阻率。錯破合金層之電阻率下降 之結果，GaAs與矽基板之間的絕緣就不足，而有半導體裝 置之運作變成不安定之情形。 (解決課題之手段） 為了解決上述課題，本發明之第i態樣中，係提供一 〇 種半導體基板，該半導體基板具備有底基板、設於底基板 上之種晶、設於該種晶上方之化合物半導體、與設於該種 晶與化合物半導體間之電阻率大於該種晶的高電阻層，而 種晶（seed crysta 1)與化合物半導體為晶格匹配或假晶格 匹配。其中一例係，底基板主面的平行方向中之化合物半 導體之晶格間距離與主面的平行方向中之種晶之晶格間距 離略為相同。又’高電阻層可為與種晶晶格匹配或假晶格 ◎ 匹配’化合物半導體也可為與高電阻層晶格匹配或假晶格 匹配。底基板’例如是Si基板、SOI基板、或g〇I基板。 半導體基板’係復具備有於底基板上形成阻礙種晶之 前驅體的結晶成長之阻礙層，形成有貫通阻礙層到底基板 之開口，種晶亦可以設在開口之内部。種晶，例如含有 81又〇61-又結晶（〇$父〈1)。 在該半導體基板中，南電阻層’例如含有氧化物介電 體。氧化物介電體亦可以選擇性地氧化部分之化合物半導 321629 4 201029055 體後形成。氧化物介電體亦可以氧化含有A1之3至5族化 合物半導體後形成。高電阻層，例如是含有B之3至5族 化合物半導體，或是，摻有氧之含有A1之3至5族化合物 半導體。 種晶是P型半導體，化合物半導體是η型半導體，高 電阻層亦可以是化合物半導體之空乏層。例如，種晶是高 濃度Ρ型Ge，化合物半導體是低濃度η型AlyGawAsCOSy S1)。又，亦可以種晶是低濃度p型SiGe，而化合物半導 ❹體是低濃度η型InzGa卜zP(OSZSl)。 半導體基板亦可以藉由於底基板上設置種晶，使與該 種晶晶格匹配或假晶格匹配之前驅體層結晶成長，使與該 前驅體層晶格匹配或假晶格匹配之化合物半導體結晶成 長，並選擇性地氧化前驅體層後形成高電阻層而製造。例 如，種晶是含有SixGe^結晶（OSx<l)，前驅體層是含有 含A1之3至5族化合物半導體。 ^ 又，半導體基板亦可以藉由在底基板上形成阻礙種晶 之前驅體結晶成長的阻礙層，在阻礙層形成貫通阻礙層到 底基板為止之開口，並將種晶設置於開口之内部，使與種 晶晶格匹配或假晶格匹配的前驅體層結晶成長，使與該前 驅體層晶格匹配或假晶格匹配之化合物半導體結晶成長， 並選擇性地氧化前驅體層形成高電阻層而製造。半導體基 板亦可以藉由在前驅體層與開口内部之間形成空隙，自與 前驅體層之空隙連接之面導入氧氣，並選擇性地氧化前驅 體層而製造。半導體底基板亦可以藉由使前驅體層結晶成 5 321629 201029055 長成比阻礙層之表面更凸出，將前驅體層作為核，使化合 物半導體沿著祖礙層成長’並選擇性地氧化前驅體層而製 造。 本發明之第2態樣中，係提供一種電子裝置，該電子 裝置具備有底基板、於底基板上設置之種晶、於種晶之上 方設置的化合物半導體、與於種晶與化合物半導體之間設 有電阻率大於種晶之高電阻層、以及形成在化合物半導體 之第1電子元件，而種晶與化合物半導體為晶格匹配或假
晶格匹配。例如，在該電子裝置中，復具備有形成於底基 Q 板上之阻礙種晶之前驅體的結晶成長之阻礙層’在阻礙層 形成有貝通阻礙層到底基板為止之開口，且種晶在開口之 内部形成。 該電子裝置 设j虿形成於底基板上之第2電子 元件，阻礙層亦可形成於第2電子元件之上方。高電阻層， 例如選擇性地氧化部分化合物半導體後而形成。 ❹ 第3態樣中，係提供—種半㈣基板之製造 方法’此製法具備有：準備底 置種晶之步驟；使與種晶晶格反之步驟；在底基板上設 層紝曰成# A車η日日 匹配或假晶格匹配之前驅體 層…日日成長的步驟；使與前％ 曰从 菔 配之化合物半導體結晶成長 Ba叾配或假晶格匹 性地氧化之步驟。前驅體層係包以及使前驅體層選擇 族化合物半導體。該製造方_ =如含有Μ之3至5 成阻礙種晶之前驅體結減 k備有：在底基板上形 上形成有貫軸礙制底麵㈣層的㈣；在阻礙層 馬止之開口的步驟；以及在 321629 201029055 開口之内部設置種晶的步驟。 該製造方法中，種晶可包含SLGeh結晶（0$χ<1)， 設置種晶的步驟，亦可具有使SixGe!-x結晶之前驅體藉由 蟲晶成長（epitaxial growth)法結晶成長的步驟，與將Six Gei-x結晶進行退火（annealing)之步驟。又，該製造方法亦 可以具備有：準備底基板之步驟；在底基板上設置種晶之 步驟；設置有電阻率大於種晶且與種晶晶格匹配或假晶格 匹配之高電阻層的步驟；以及使與高電阻層晶格匹配或假 ❹晶格匹配之化合物半導體結晶成長的步驟。 【實施方式】 實施發明之最佳形態： 以下，藉由發明之實施形態說明本發明，但以下之實 施形態並不限定專利申請範圍之相關發明。又，在實施形 態中，解決發明之手段並不是限定必需要組合全部所說明 之特徵。以下，參照圖面，說明相關之實施形態，但在圖 @面之記載中，相同或類似之部分是付有相同之參考號碼而 有省略重複說明之情形。同時，圖面是模式圖面，厚度與 平面尺寸的關係、比率等，會有與現實者不同之情形。又， 為了方便說明，在圖面相互之間，亦有相互之尺寸關係或 比率為相異部分之情形。 第1圖係概略表示半導體基板110之剖面的一個例 子。半導體基板110係具備有：底基板120、種晶140、高 電阻層160、及化合物半導體180。底基板120有第1主面 122及第2主面124。種晶140係設置於底基板120上。高 7 321629 201029055 電阻層160係設置成與種晶140連接。 化合物丰V體’ 180係在種晶140之上方，設置:成與高 電阻層160連接。在本例子中，化合物半導體1及種晶 140係設成夾住高電阻層160。種晶14〇與化合物半導體 180為晶格匹配或假晶格匹配。在此，本說明書中，「a之 上方」係指，以「A」為起點在離開底基板12〇之方向的延 伸線上’包含「A」之面上的任意位置。 「A」例如是種晶14〇或第2電子元件58〇。例如，「種 晶140之上方」係指，以種晶14〇之表面作為起點，在離 開底基板120之方向的延伸線上之位置。「a之下方」係指， 以「A」為起點，在離開底基板12〇之方向的相反方向之延 伸線上的任意位置。 又在本說明書中’「假晶格匹配」是指並不是完全之 晶格匹配’但2個半導體之格子常數差小，在藉由 調整致缺陷之發生残著之範_，可㈣層2個半導體 之狀態。此時’各半導體之晶格，以在可以彈性變形範圍 内變形"及收上述格子常數之I。例如，Ge與⑻圍 層狀態，稱為假晶格匹配。同時，2個半導體即使产積 接之情形’ 2個半導體之格子常數也為相同，或是^有連 常數之差小到如上述般的情形，2個半導體稱為袼子 格匹配」或是「假晶格匹配」。 ·、、、行晶 例如，種晶140與化合物半導體18〇為晶格匹 晶格匹配時，於平行底基板120之第1主面122之配或假 合物半導體180之晶袼間距離，與平行第1主 面的化 I22之面 321629 8 201029055 的種晶140之晶格間距離略同，於平行底基板12〇之第1 主面I22之面的化合物半導體180之晶格間距離，與平行 第1主面122之面的種晶140之晶格間距離之差係以在各 個之晶格間距離的3%以内為佳。高電阻層丨60亦可以與種 晶140晶格匹配或假晶格匹配。又，化合物半導體18〇亦 可以與高電阻層160晶格匹配或假晶格匹配。 底基板120 ’例如，為Si基板、s〇i(silicon_〇n一 insulator ;矽在絕緣板上）基板、或 G〇I (germanium_〇n_ ❹insulator;鍺在絕緣板上）基板、及GaAs基板中之任何1 種基板。si基板亦可以是單結晶Si基板。底基板12〇亦 可以是藍寶石基板、玻璃基板、及PET薄膜等樹脂基板。 種晶140是與底基板120之第丨主面122連接。種晶 140係提供化合物半導體18〇之結晶成長的良好種晶面。 種晶140雖是存在於底基板12〇或是第丨主面122之雜質， 但可以抑制對高電阻層160或化合物半導體18〇之結晶性 ❹的不良影響。種晶140,例如包含半導體之結晶。具體上， 種晶140也可以有SixGei-x結晶層，在此χ是滿足〇$χ<1 之實數。種BB 140也可以包含複數之層。 種晶140’例如可以藉由磊晶成長法形成。種晶14〇, 例如’可以藉由化學氣相析出法（有稱為㈣法之情形）、 有機金屬氣相成長法（有稱為M0CVD法之情形）、分子線磊 晶法（有稱為舰法之情形）、或是原子層成長法（有稱為 ALD法之情形）來形成。藉由上述方法形成半導體之結晶層 後，該結晶層賴㈣料之微料（ph〇tQii 伽） 321629 9 201029055 來形成圖案，亦可以在底基板120之一部分形成種晶140。 種晶140以進行退火為佳。在種晶140之内部，藉由 底基板120與種晶140之晶格常數的不同等，會發生晶格 缺陷等之缺陷的情形。上述缺陷，例如使種晶140藉由加 熱後實施退火，可以移動種晶140之内部。上述缺陷係將 種晶140内部移動後，在種晶140之界面或是表面，或是 在種晶140内部之去疵吸附（gettering sink)等處捕集。 即，藉由在種晶140實施退火，可以使種晶140之結晶性 提高。種晶140亦可以是非晶質或多結晶之SixGeh結晶 ® 經退火後而形成。 上述退火亦可有複數步驟之退火。例如，以未達到種 晶140之融點溫度下實施高溫退火後，在比高溫退火之溫 度低的溫度下實施低溫退火。亦可以重復複數次之如此的 2步驟退火。高溫退火之溫度及時間，係種晶140具有 SLGe卜x(0Sx<l)時，例如在850至900°C是2至10分鐘。 低溫退火之溫度及時間，例如在650至780°C是2至10分 q 鐘。如此的2步驟退火，例如為重復1〇次。 在第1圖中，高電阻層160是與種晶140連接。然而， 在高電阻層160與種晶140之間，亦可以配置其他之層。 例如，高電阻層160為與和種晶140晶格匹配或假晶格匹 配之緩衝層晶格匹配或假晶格匹配。 高電阻層160之電阻率，係比種晶140之電阻率還 大。又，在垂直於底基板120之第1主面122之方向的高 電阻層160之電阻值，大於比種晶140之電阻值。藉由此， 10 321629 201029055 高電阻層160係將底基板120與化合物半導體180電性分 離。其結果，在底基板120所形„成之複數化合物半導體180 分別形成電子元件時，電子元件間為絕緣分離。 高電阻層160，例如，有氧化物介電體。高電阻層160 亦可以有氧化含有A1之3至5族化合物半導體而得之氧化 物介電體。含有A1之3至5族化合物半導體，例如，有 AlGaAs或AlInGaP。含有A1之3至5族化合物半導體，例 如’可藉由MOCVD法等之磊晶成長法而形成。含有A1之3 ⑬至5族化合物半導體，亦可在形成化合物半導體180後氧 化。高電阻層160，例如，具有摻有氧之含有A1的3至5 族化合物半導體。高電阻層160亦可具有含B之3至5族 化合物半導體。 同時’在本說明書中，電阻率是指比電阻之意思。半 4體中之電阻率，係在該半導體上安裝歐姆性（ohmic)電 & ’利用四探針法計測。在使底基板120與化合物半導體 ❹180電分離中’高電阻層160之禁帶（forbidden band)寬 為1.4 eV以上，以至少有1 〇5 Ω cm以上之電阻率為佳。較 疋不帶見為1.6eV以上，107Ωαη以上之電阻率，更佳 ^ 見為I 8 eV以上，電阻率為109 Ω cm以上，如此則 &用於包括高電壓為外加之半導體裝置的廣泛用途。 9由使用如此之高電阻層160，可以使底基板120與化合 & +導體18〇之間的漏電電流密度控制在1A/cm2以下。 化合物半導體180係與高電阻層160連接。化合物半 導體180戽〜 υ及與種晶140晶格匹配或假晶格匹配。化合物半 11 321629 201029055 導體180是藉由高電阻層160而與底基板120電分離。在 此’「電分離」是指底基板120與化合物半導體180並沒有 要求需完全的絕緣。化合物半導體180與底基板120之電 分離程度’只要在化合物半導體180所形成之電子元件為 安定運作之程度就可以。 如上述，將高電阻層160夾住’以形成晶格匹配或假 晶格匹配之種晶140及化合物半導體180，持續使底基板 120與化合物半導體180電分離’而得到結晶性優異之化 合物半導體180。 ❹ 又作為高電阻層160者，可以使用以氧化增加電阻率 之化合物半導體。使該化合物半導體與晶格匹配或假晶格 匹配之化合物半導體180形成後氧化該化合物半導體，可 以使底基板120與化合物半導體180電分離。即，高電阻 層160係在化合物半導體180形成時，不妨礙種晶mo及 化合物半導體180之晶格匹配或假晶格匹配。藉由此，底 基板120與化合物半導體180持續電絕緣，而得到結晶性 ❹ 更優異之化合物半導體180。 第2 A圖係概略表示半導體基板210之剖面的一個例 子。半導體基板21〇具，..備有：底基板120、種晶140、高電 阻層160、化合物半導體180、及阻礙層250。底基板120 有第1主面122及第2主面124。在阻礙層250形成開口 256。半導體基板210，係在開口 256之内部設置種晶14〇， 這點是與半導體底基板110不同。 阻礙層250係阻礙種晶140與化合物半導體18〇之前 321629 12 201029055 驅體的結晶成長。例如，化合物半導體180藉由遙晶成長 法結晶成長時，在阻礙層250之表面，阻礙化合物半導體 18〇之磊晶成長。阻礙層250，例如與底基板120之第1 主面122連接而形成。 阻礙層250 ’例如是氧化矽層、氧化鋁層、氮化矽層、 氮氧化矽層、氮化钽層或是氮化鈦層、或是此等經積層之 層。阻礙層250之厚度，例如是〇. 〇5至5//m。阻礙層250， 例如是藉由CVD法而形成。 ® 開口 256係在與底基板120之第1主面122略垂直方 向’貫通阻礙層250。藉由此，開口 256係使第1主面122 露出。在開口 256之内部設置與底基板120連接之種晶 140。種晶140為藉由磊晶成長法形成時，在阻礙層250 之表面，阻礙種晶140之前驅體的結晶成長。此之結果， 種晶140之前驅體是在開口 256之内部選擇性地結晶成 長。開口 256，例如是藉由蝕刻等微影法來形成。在此， ❹本說明書中，「略垂直方向」是指並不是嚴格地垂直之方 向，考慮到基板及各構材之製造誤差，包括與垂直有稍微 地傾斜的方向。 開口 256之縱橫比，例如，有（/3)/3以上。在具有 (’3)/3以上之縱橫比的開口 256内部，有某程度厚度的 結晶形成時’在該結晶所含有之晶格錢等之缺陷於開口 256之壁面終止。此結果，在開口 256露出之上述結晶的 表面’係在該、结晶形料點具備有優異之結晶性。 在此，本說明書中 開口之縱橫比」是指「開口之 321629 13 201029055 深度」除以「開口之寬」的值。例如，根 學會編’「電子資訊通訊手冊1 1分冊」751頁，
Ohmsha發行之記載，作為縱橫比者，是指’ 案寬）。本說明書中，也使用相同意義之_比又 同時’「開口之深度」是指在基板上積層薄。膜時的積 層方向之深度’「開口之寬」是指與積層方向垂直J = 寬度。開口之寬為複數時，係、使用藉由開σ之 算 的最小的寬。例如，自開口之積層匕异出 ㈣，將县方带…… 到的形狀為長方 形時，將長方形之短邊長度在縱橫比之計算中使用。 高電阻層160，例如’設置在開口 256之内部。化人 物半導體180係與開口 256之内部的高電阻層16°〇連: 成長。高電阻層160與化合物半導體18〇有優異之結^ 同時，化合物半導體180係形成比阻礙層&、 '、阳性。 出。 〇之表面更凸 第2Β圖係概略表示半導體基板21〇之剖面的其他例 子。在同一圖中’高電阻層160係與開口 256之内部的種 晶140連接後成長’並形成比阻礙層250之表面更凸 化合物半導體180係將形成比阻礙層250之表面更凸出的 高電阻層160當作核’也可以沿著阻礙層25〇之表面結晶 成長。 在第2Β圖中，化合物半導體180係沿著阻礙層25〇 之表面橫向（lateral)成長。如第2Β圖所示，化合物半導 體180為在使高電阻層160之上面露出的狀態沿著阻礙層 250之表面成長時，在化合物半導體180成長後，可以使 321629 14 201029055 高電阻層160容易氧化。化合物半導體〗8〇也可以在高電 阻層160之上方結晶成長並覆蓋高電阻層ι6〇。 第2C圖係概略表示半導體底板210之剖面的其他例 子。在同一圖中，種晶140係於開口 256之内部與底基板 120連接，也可以藉由結晶成長而形成比阻礙層250之表 面更凸出為止。高電阻層16〇亦可將結晶成長成比阻礙層 250之表面更凸出之種晶140當作核，沿著阻礙層250之 表面橫向（lateral)成長。 ❹ 此時，化合物半導體180係將高電阻層160當作核而 沿者阻礙層250橫向成長。因為化合物半導體並未覆 蓋高電阻層160，故於化合物半導體18〇形成後，可以容 易氧化高電阻層160。總之，可以容易使高電阻層丨6〇氧 化而增加高電阻層160之電阻率。 第3圖係概略表示半導體基板310之剖面的一個例 子。半導體基板310係具備GOI基板320、高電阻層160、 ❿化合物半導體180、及阻礙層250。GOI基板320有基板 322、介電體324、及SixGe^結晶層326。GOI基板320有 SixGei-x結晶層326配置之表面302與背面304。半導體基 板310以使用GOI基板320的SixGei-x結晶層326來取代 種晶140之點’係與半導體基板21〇不同。 基板322、介電體324、SixGe^結晶層326、及阻礙 層250,係在與GOI底基板320之表面302略為垂直方向， 依此順序配置。阻礙層250阻礙SixGew結晶層326之前 驅體的結晶成長。在阻礙層250以貫通SixGe^結晶層326 15 321629 201029055 為止方式而形成開口 256。又，開口 256之内部設置有高 電阻層160。基板322、介電體324、SLGe^結晶層326、 高電阻層160'及化合物半導體18〇，係依此順序在G〇I 基板320之表面302以略為垂直方向配置。 基板322，例如是單結晶Si基板，介電體犯4使基板 322與SixGei-x結晶層326電分離。SLGe^結晶層326係 對應種晶140，而提供於化合物半導體18〇之結晶成長上 有良好之種晶面。SixGeh結晶層326係以實施與種晶140 相同之退火為佳。藉此，可提高SixGeh結晶層326之結 晶性。該退火，例如，係自開口 256開始在露出部分選擇 性地實施。 高電阻層160係設置在開口 256之内部，而與SixGei-x 結晶層326連接。高電阻層ι6〇之電阻率大於SixGei χ結 晶層326之電阻率。化合物半導體180是與高電阻層160 連接。化合物半導體180是與SixGeh結晶層326之間設 置高電阻層160之狀態下，與SixGei_x結晶層326晶格匹 配或是假晶格匹配。藉此，化合物半導體18〇與SixGei_x 結晶層326電分離。此時，化合物半導體18〇是與G〇I基 板320電性分離。進一步，化合物半導體18〇是與基板322 電分離。關於其他點，高電阻層16〇及化合物半導體18〇 是與半導體基板210的情形有相同之結構。 第4圖是概略表示半導體基板41〇之剖面的一個例 子。半導體基板410具備有：底基板120、種晶140、阻礙 層250、及化合物半導體480。底基板120有第1主面122 16 321629 201029055 及第2主面124。在阻礙層250形成開口 256。在化合物半 導體480形成分離部460。半導體基板410無高電阻層160 之點，及，在化合物半導體480形成分離部460之點，係 .與半導體基板210不同。 化合物半導體480與化合物半導體180是同等。化合 物半導體480是在開口 256之内部與種晶140連接。選擇 種晶140與化合物半導體480之材質，在化合物半導體480 之内部與種晶140之界面週邊，形成空乏層。使化合物半 ❹導體480與底基板120電分離之分離部460即是上述空乏 層的一個例子。藉此，化合物半導體480係與底基板120 電分離。同時，上述空乏層也可以在種晶140之内部形成。 例如，種晶140為高濃度p型鍺，化合物半導體480 為低濃度之η型AlyGawAs (OSySl)時，在化合物半導體 480之内部形成作為分離部460之空乏層。又，例如，種 晶140為低濃度p型矽化鍺，化合物半導體480為高濃度 參η型InzGa^PCOSzSl)時，在種晶140内部形成作為分離 部460之空乏層。z相對於0.48是以在10%以内之值為佳。 第5圖是概略表示電子裝置500之剖面的一個例子。 電子裝置500是具備有：半導體基板510、第2電子元件 580、配線592、配線594、及配線596。半導體基板510 有底基板520、阻礙層554、種晶562、及化合物半導體566。 在阻礙層554形成開口 556、開口 593、及開口 595。 底基板520有第1主面522及第2主面524。在底基 板520形成第1電子元件570，第1電子元件570有井區 17 321629 201029055 (well)57卜源極區域572、汲極區域574、閘極電極576、 及閘極絕緣膜578。 第2電子元件580是在化合物半導體566形成。第2 電子兀件580有輸出入電極587、輸出入電極588、及閘極 電極589。 底基板520、第1主面522、及第2主面524與底基 板120、第1主面122、及第2主面145為同等。在此，有 關底基板520、第1主面522、及第2主面524則省略說明。 阻礙層554及開口 556 ’與阻礙層250及開口 256為同等。 在此，除了與阻礙層250及開口 256之不同點之外，省略 說明。阻礙層554與阻礙層250相比較，阻礙層554有開 口 593及開口 595這一點是與阻礙層25〇不同。 開口 593及開口 595，係在與第！主面522略為垂直 方向貫通阻礙層554,開口 593及開口 595,係分別使源極 區域572及汲極區域574露出。在開口 593及開口 595之 内部’分別形成配線592及配線594之一部分。藉此，第 1電子元件570是與第2電子元件580等之其他電子元件 電性連結。開口 593及開口 595，例如，可以藉由反應性 離子姓刻而形成。 種晶562與種晶140是有相同之結構。在此，有省略 與種晶140相同結構之相關說明的情形。種晶562係以設 置高電阻層564之狀態俾提供化合物半導體566良好之種 晶面。種晶562雖為存在於底基板52〇或第1主面522之 雜質’但可以抑制對高電阻層564或化合物半導體566之 18 321629 201029055 結晶性有不良之影響。種晶562係設置在開口 556之内部。 種晶562係與第1主面522連接。種晶562,例如是SixGe!-x ， 結晶。在此，X表示滿足〇$χ< 1之實數。 種晶562，例如，可以藉由CVD法等之磊晶成長法而 形成。此時’因為在阻礙層540之表面阻礙種晶562之前 驅體結晶成長’故種晶5.62是在開口 556之内部選擇性地 成長。種晶562是以進行退火為佳。種晶562之退火，係 與種晶140之退火相同實施。藉此，可以降低種晶562内 ❹部之缺陷密度，可以對化合物半導體566提供良好之種晶 面。 上述退火，例如是由燈開始使電磁波以脈衝（pulse) 狀照射複數次之閃光燈退火（flash lamp annealing)。在 上述退火中，使第1電子元件570隔離電磁波之保護層在 半導體基板510形成後，將電磁波照射到半導體基板510， 選擇性地加熱種晶562。保護層，例如，於半導體基板510 參中之開口 556以外的部分形成。保護層’亦可以有能反射 至少一部分電磁波之反射層◎反射層，例如是金屬薄膜。 保護層亦可以有能散射至少一部分電磁波之散射層。散射 層，例如為含有膠體氧化矽等微粒子之層。 上述退火中，因吸收電磁波而產生熱使種晶562加熱 之吸收層在半導體基板510上形成後，利用電磁波照射到 半導體基板510上，也可以選擇性地加熱到種晶562。吸 收層，例如是非晶石夕。上述退火中，在種晶562將選擇性 吸收波長之電磁波對半導體基板510照射，也可以選擇性 321629 19 201029055 地使種晶562加熱。 高電阻層564與高電阻層16〇有同樣之結構。在此， 有省略與高電阻層160同樣結構之相關說明的情形。高電 阻層564，例如與種晶562連接。高電阻層564之電.阻率 大於種晶562之電阻率。高電阻層564亦可以使化合物半 導體566之一部分選擇性地氧化而形成氧化物介電體。高 電阻層564亦可以有氧化含有A1之3至5族化合物半導體 而得之氧化物介電體。 含有A1之3至5族化合物半導體，例如是A1GaAs或 ❹
疋 AlInGaP。AlGaAs 或是 AlInGaP ’ 例如，可以利用 M0CVD 法等磊晶成長法而形成。同時，底基板52〇係如Ge基板、 及G0I基板、在第1主面522有SixGeh結晶（Ogx<l)基 板之情形，高電阻層564亦可以與第1主面522連接而形 成。此時，種晶562亦可以不在底基板52〇形成。 化合物半導體566與化合物半導體180有同樣之結 構。在此’有省略與化合物半導體180相同結構之相關說 0 明的情形。化合物半導體566，例如在種晶562進行晶格 匹配或是假晶格匹配。化合物半導體566也可以與高電阻 層564連接’在種晶562進行晶格匹配或是假晶格匹配。 化合物半導體566係藉由高電阻層564，與種晶562電分 離。藉此’化合物半導體566係與底基板520電分離。 化合物半導體566，例如是GaAs等之3至5族化合物 半導體之結晶。化合物半導體566也可以含有複數之層。 化合物半導體566與高電阻層564之界面，可以在開口 556 20 321629 201029055 之内部。化合物半導體566，例如可以利用M_法等蟲 晶成長法而形成。 - 第1電子元件570,在底基板520中，係在不露出開 口 556區域之至少一部分上形成。帛1電子元件570，例 如是暦ET。第1電子元件57G，例如是第2電子元件580 之驅動電路、改善第2電子元件58G之輪出人特性中之線 ❹ 性的^電路、以及，含有第2電子元件58〇之輪出入段 之保5蔓電路的任何1個電路的電子元件。 第1電子元件570，也可以是含在MISFET、HBT、及 HEMT等半導體裝置、半導體雷射、發光二極體、發光間流 體等之發光裝置、光感應器、受光二極體等受光裝置、或 是太陽電池所含之自動元件。又，第丨電子元件57〇，也 可以是電阻、電容、及感應器等被動元件。 第2電子元件580，係在化合物半導體566形成。第 2電子元件580例如是HBT。第2電子元件580也可以是含 ❹有模擬電子裝置、LED等發光裝置、及光感應器等受光裝 置之任何1種裝置的電子元件。 第2電子元件580，可為mosfET、MISFET、HBT、及 HEMT等半導體裝置、半導體雷射、發光二極體、發光閘流 體·#之發光裝置、光感應器、受光二極體等之受光裝置、 或是太陽電池中所含之自動元件。又，第2電子元件580， 也可以是電阻、電容、及感應器等被動元件。 輸出入電極587、輸出入電極588及閘極電極589之 材料是導電性材料。例如，該材料係M、W、Ti等之金屬、 21 321629 201029055 或雜質摻配之半導體。輸出入電極587、輸出入電極588 及閘極電極589,例如，可以利用真空蒸鍍法或電鍍法等 來形成。 配線592、配線594、及配線596是使第1電子元件 570或第2電子元件580與其他電子元件電結合。配線 592、配線594、及配線596之材料，只要是導電性之材料 即可，例如可以利用：Al、W、Ti等之金屬、或雜質摻配 之半導體。配線592、配線594、及配線596，例如，可以 利用真空蒸鍍法或電鍍法等來形成。 ® 同時，半導體基板510，也可以有複數個第1電子元 件570。半導體基板510，也可以有複數個第2電子元件 580。各個第1電子元件570及第2電子元件580，例如， 與複數個之第1電子元件570或是複數個之第2電子元件 58Ϊ之中的其他任何電子元件電結合。 第6圖是表示電子裝置500之製造方法的一個例子之 流程圖表。藉由自S602至S614之步驟而製造半導體基板 q 510。其次，S616中，在半導體基板510之化合物半導體 566形成第2電子元件580，在阻礙層554形成開口 593 及開口 595。進一步，形成配線592、配線594、及配線596， 而得電子裝置500。 具體上，在S602之步驟中，準備底基板520。在底基 板520上亦可以形成第1電子元件570。在S604之步驟中， 在底基板520上形成阻礙層554。在S606之步驟中，形成 貫通阻礙層554到底基板520為止之開口 595。在S608之 22 321629 201029055 步驟中，於關口 595之内部設置種晶562。 接著’在S610之步驟中，在種晶562上設置含有高 電阻層564之前驅體的前驅體層。在S612之步驟中，於前 驅體層上使化合物半導體566結晶成長。在S614之步驟 中’藉由選擇性地氡化前驅體層 ，可以得到高電阻層564。 最後’在S616之步騍中，於化合物半導體566上形成第2 電子元件580 〇 本例子之1^電阻層564，係使種晶562與化合物半導 ®體566之任〆種均進行晶格匹配或是假晶格匹配之前驅體 層氧化而得之層°又，高電阻層564，亦可使種晶562與 化合物半導體566之任一種均不進行晶格匹配或是假晶格 匹配。 以下’使用第7圖至第11圖，說明有關半導體基板 510之製造方法的一個例子。第7圖是概略表示半導體基 板510之製造過程中之基板71〇的一個例子。使用第7圖， ❹說明有關第6圖之S602步驟。首先，準備底基板520。其 次，在底基板520形成第1電子元件57〇之至少一部分。 底基板520，例如是市售之矽基板或s〇I基板。 第8圖是概略表示半導體基板51〇之製造過程中之基 板710的一個例子。使用第8圖，說明有關第6圖之S604 及S606步驟。如第8圖所示，與底基板52()之第i主面 522連接，並形成阻礙層554。阻礙層554例如是以〇2。 阻，層554之厚度’例如是〇. 05至5ym。阻礙層554，例 如可以利用CVD法來形成。在阻礙層554中，例如利用蝕 321629 23 201029055 刻等微影法形成開口 556。開口 556亦可以有（/3)/3以 上之縱橫比。 第9圖是概略表示半導體基板510之製造過程中之基 板710的一個例子。使用第9圖，說明有關第6圖之S608 及S610之步驟。如第9圖所示，藉由磊晶成長法，在開口 556之内部形成與底基板52〇連接之種晶562。種晶562 例如疋SixGeh結晶’在此X表示滿足〇$χ<ι之實數。 種晶562’例如在原料氣體之一部分藉由含有鹵素之 CVD法可以形成。因為在阻礙層554表面阻礙種晶562之 前驅體的結晶成長，故種晶562係選擇性地在開口 556之 内部成長。此時，在種晶562之内部有發生晶格缺陷等之 缺陷情形。 使種晶562退火，可以減少種晶562内部之缺陷密 度。退火係以與種晶140之退火同樣實施為隹。藉由上述 退火，可以減少種晶562之缺陷密度，而得到結晶性優異 之種晶562。貫通到種晶562表面為止之貫通轉位的平均 位錯密度，係以降低到l〇5cnf2以下為佳。平均位錯密度儀 可利用蝕刻坑（etch-Pits)或透過型電子顯微鏡由平面剖 面觀察而測定。 如第9圖所示’與種晶562連接並設置前骚層964。 前驅體層964係藉由氧化而增加電阻率，使底基板52〇與 化合物半導體566電分離。即，前驅體層964係因被氧化 而有作為鬲電阻層564之機能。例如，前驅體層964係含 有A1之3至5族化合物半導體。前驅體層964亦可以是 321629 24 201029055
AlGaAs或AlInGaP。相對於此等含有A1之前驅體3族元素 成分中的Ga成分，A1成分的分率係以40%以上為佳，較佳 為60%以上。前驅體層964,例如可以利用M0CVD法等磊晶 * 成長法來形成。 第10圖是概略表示半導體基板1010之一個例子。使 用第10圖，說明有關第6圖之S612之步驟。如第10圖所 示’在前驅體層964連接，形成種晶562與晶格匹配或是 假晶格匹配之化合物半導體566。總之，種晶562與化合 v物半導體566雙方因為與前驅體層964進行晶格匹配或是 假晶格匹配，故種晶562與化合物半導體566也互相進行 晶格匹配或是假晶格匹配。 例如’化合物半導體566是GaAs笄之3至5族化合 物半導體之結晶。化合物半導體566,例如，可以利用MOCVD 法等遙晶成長法形成。使化合物半導體566結晶成長後， 藉由選擇性地氧化前驅體層964，可以使前驅體層964發 _揮作為高電阻層564之機能。 第11圖是概略表示半導體基板510之剖面的一個例 子。使用第11圖，說明有關第6圖之S614之步驟。如第 11圖所示，選擇性地氧化前驅體層964，而形成高電阻層 564 °剷驅體層係以氧化而增加電阻率。藉此，高電阻 層564使種晶562與化合物半導體566電分離。其結果， 化合物半導體566與底基板52〇電分離，在化合物半導體 566所形成之第2電子元件58〇及在底基板5別所形成之 第1電子元件570之運作是安定的。 25 321629 201029055 前驅體層964 ,例如是在氧環境下於半導體底基板 1010進行熱處理而選擇性地氧化。前驅體層964，例如是 經由以下之順序選擇性地氧化。首先，在反應容器内所設 置之加熱支撐體上，載置含有前驅體層964之半導體基板 1010，使半導體基板1010預先加熱到500°C左右。此時， 反應容器内之壓力，例如是設定在100 kPa，在反應容器 内供應氬氣等之惰性氣體作為載氣。同時，作為載氣者， 雖也隨著前驅體種類之不同而異，但除了氬氣之外，也可 以利用氦氣、氖氣等稀有氣體、氮氣、.及氫氣等。 其次，將保持在25°C之水容器中通氣使含有水之氬 氣，例如，以500 cc/分鐘之流量，添加到上述作為載氣 之氬氣中。藉由如此之在載氣中添加水，處理上述半導體 基板1010 ,可以選擇性地氧化前驅韓層964。上述處理中， 依基板溫度、水容器溫度與通氣量決定之水蒸氣分壓、及， 處理時間，可根據前驅體層964之組成、膜厚、及處理面 積而適當地調整。 前驅體層964與開口 556内壁之間亦可形成空隙。在 此情形，使半導體基板1010在氧氣環境下藉由熱處理，由 前驅體層964與該空隙連接之面導入氧氣，前驅體層964 被選擇性地氧化。 第12圖是概略表示半導體基板1010之剖面的一個例 子。該圖中之半導體基板1010孫前驅體層965之形狀及化 合物半導體567之形狀與第10圖中之半導體基板1010不 同。前驅體層965與前驅體層964是同等之材質。又，化 26 321629 201029055 合物半導體567與化合物半導體566是同等之材質。 前驅體層965不與開口 556之内壁連接。亦即在前驅 體層965與開口 556之内壁間形成空隙。因此，使半導體 基板1010置入氧氣環境中時，因為是由與空隙連接之前驅 體層965之面導入氧氣，故可容易使前驅體層965選擇性 地氧化。 實施例 (實施例1) ❿ 依照第6圖所示之順序製作電子裝置500。作為底基 板520者係準備市售之SOI基板。作為第1電子元件570 者係使M0SFET在底基板520之Si結晶層上形成。藉此， 準備基板710。作為阻礙層554者，係將與底基板520之 第1主面522連接之Si〇2層利用CVD法而形成。Si〇2層之 厚度的平均值是l#m。藉由微影法在部分之阻礙層554上 形成開口 556。開口 556之大小是設成15#m X 15/im。 參在反應容器之内部配置此基板710，作為種晶562者 是形成Ge結晶層。Ge結晶層係藉由CVD法，在開口 556 之内部選擇性地形成。Ge結晶層是使用GeH4作為原料氣 體’反應容器内之壓力設定在2. 6kPa、成長溫度40(TC之 條件下一旦成膜約20nm後，昇溫到60(TC，持績成膜約1 # m之厚度。 接著’在反應容器中’使Ge結晶層退火。退火是在 850°C退火分鐘後，在78(TC下實施10分鐘。退火係在 形成Ge結晶層後，不用自反應容器中取出基板710而實 27 321629 201029055 施。即’在本實施例中，Ge結晶之前驅體於結晶成長步驟 之後’在Ge結晶層不曝露於大氣下’連續將Ge結晶層退 火。又’使Ge結晶層結晶成長步驟’與Ge結晶層進行退 火步驟在同一反應容器之内部實施。 將Ge結晶層進行退火後，作為前驅體層964者係將 AlGaAs層藉由M0CVD法來形成‘。AlGaAs層是使用三甲基 鋁、三甲基鎵及砷化氫（Arsine)作為原料氣體，於成長溫 度為620 C、反應容器内之壓力為9.9 kPa之條件下成膜。
AlGaAs層是在開口 556之内部’將自Ge結晶層之開口 556 ® 露出之面當作種晶面來成長。同時，此時之A1組成相對於 A1與Ga之和為〇· 8。 作為化合物半導體566者是將GaAs層經由M0CVD法 來形成。GaAs層是使用三曱基鎵及神化氫作為原料氣體， 於成長溫度為650 °C、反應容器内之壓力為9. 9 kPa之條 件下成膜。GaAs層是將AlGaAs層之特定面作為種晶面來 成長。GaAs層是成長成比阻礙層554之表面更凸出。藉此， ❹ 可以製作半導體基板1010。 將半導體基板1010所配置之反應容器内的溫度及壓 力設定為50(Tc、100 kPa，在反應容器内將通氣到保持在 25C之水容器内的氬氣體以500 cc/分鐘之流量供應。將 半導體基板1 〇在上述之條件下處理約15分鐘，使 AlGaAs層選擇性地氧化。藉此’氧化AlGaAs層而成為氧 化物介電體之高電阻層564,而得到半導體基板510,藉由 此，可以製作半導體基板510。 28 321629 201029055 在所得半導體基板510之化合物半導體566中，作為 第2電子元件580者’係在活性層中使用上述（jaAs層而形
V 成HBT。之後，形成配線而製作電子裝置500。於實施電子 裝置500之運作試驗時’電子裝置5〇〇顯示作為ikA/cm2 集極電流（collector current)密度之電流增幅率為176， 確認作為電流增幅元件為正常運作。又，在底基板520之 Si結晶層所形成之作為第1電子元件570之M0SFET，埃定 為與初期特性不變之臨界值（threshold value)以及電流 電壓特性。又，在調查鄰接之開口部所形成之複數ΗΒΤ的 集極電極間之漏電電流時，觀察到在外加電壓1〇 V的平均 漏電電流為2. 5χ1(Γ1{)Α ’為極低的漏電電流。 將經退火之Ge結晶層藉由SEM觀察時，Ge結晶層之 厚度約為l/zm，GaAs層之膜厚為2. 5//m，係如所設計者。 又’由餘刻坑法檢查GaAs層之表面時，在GaAs層之表面 並無發現缺陷。藉由TEM觀察面内剖面時，並無發現由Ge ©結晶層貫通GaAs層之位錯（dislocation)。如以上所述， 將基板與在該基板所形成之化合物半導體持續電絕緣，可 以製作具備結晶性優異之化合物半導體的半導體基板及電 子裝置。 (實施例2) 在實施例1中，作為高電阻層564者，除了使用在A1 組成為相對於A1與Ga之和為〇. 3的AlGaAs層經添加氣氣 原子濃度約5xl019/cm3之AlGaAs層，以取代所使用的選 擇性氧化之AlGaAs層之外，其餘與實施例1同樣製作半導 29 321629 201029055 體基板510。同時，作為氧氣源者是使用二丁基醚。將保 持在25°C的二丁基驗液内以2〇〇 cc/分鐘之流量通氣的氫 氣添加到原料氣體中，在A1 GaAs層結晶成長時供應二丁基 鍵。藉由該方法可得上述氣濃度。此外’與實施例1同樣 製作電子裝置500。
調查鄰接之開口部戶斤形成之複數HBT的集極電極間之 漏電電流時，觀測到外加電壓10V的平均1. 3χ1〇-8 A之極 低的漏電電流。如以上所述’將基板與在該基板所形成之 化合物半導體持續電絕緣，可以製作具備結晶性優異之化 合物半導體的半導體基板及電子裝置。 (實施例3) 在實施例1中，作為高電阻層564者，除了使用在 InGaP層中添加使硼原子濃度約2xl02°/cm3之inGaP層， 乂取代所選擇性氧化之AlGaAs層之外，其餘與實施例1 同樣製作半導體基板 510。同時作為硼源者是使用三甲基 蝴。产 ❹ 。在保持t：的三甲基硼液内以10 cc/分鐘之流量通 氣的氮氣添加到原料氣體中，在InGaP層結晶成長時供應 ''甲基硼。藉此，可得上述硼濃度。此外，與實施例1同 樣製作電子裝置500。 漏調查鄰接之開口部所形成之複數HBT的集極電極間之 ;電電流時’觀測到外加電壓10V之平均2. 7x10—9 A之極 漏電電流。如以上所述’將基板與在該基板所形成之 Q物半導體持續電絕緣，可以製作具備結晶性優異之化 ^物半導體的”縣板及電子裝置。 30 321629 201029055 (實施例4) 在實施例1中’作為高電阻層564者，除了使用在A1 組成為相對於Μ與的層經添加氧氣 原子濃度約2xlG /on3之外，其餘與實施例2同樣製作 導體基板510。將所得之半導體基板51〇與實施例2同樣 製作電子裝置500。實施電子裝£5〇〇之運作試驗時，川 / cm集極電流後度之電流増幅率為12 3。 又’調查鄰接開口部所形成的複數HBT之集極電極間 ©的漏電電流時，觀測到外加電壓1〇v之平均3 8χ1〇_9 A之 極低的漏電電流。 第13圖是觀察電子裝置500中形成HBT部分之剖面 TEM照片。在Si基板之上形成Ge結晶，進而形成已摻配 氧氣之AlGaAs層。在已摻配氧氣之AlGaAs層之上形成有 InGaP/GaAs結構之HBT。如第13圖所示，形成有清晰的 Ge結晶及InGaP/GaAs層，並未發現有由Ge結晶貫通 ❹InGaP/GaAs層之位錯。 (比較例1) 在實施例1中，除了未形成前驅體層964，而在Ge結 晶層之上形成化合物半導體之外’其餘與實施例1同樣， 製作半導體基板1010。與實施例1同樣，在所得之半導體 基板1010上製作電子裝置。 調查鄰接之開口部所形成之複數HBT的集極電極間之 漏電電流時’觀測到外加電壓10V之平均1·8χ1〇-6Α的漏 電電流。此漏電電流是實施例1之7. 2xl〇2倍，實施例2 321629 31 201029055 之1.4x102倍，實施例3之6. 7xl〇2倍。 如上述，由高電阻層564之效果，底基板與在該 底基板520上所形成之化合物半導體566持續電絕緣’確 認可以製作具備結晶性優異之化合物半導體566的半導體 基板510及電子裝置500。 以上，雖使用本發明之實施形態來說明，但本發明之 技術範圍並不揭限上述實施形態所述之範圍。在.上述實施 形態中’該領域之業者應可知能加入多樣變更或改良。加 入如此之變更或改良的形態也包含在本發明之技術範圍所 〇 得者’可以由申請專利範圍之說明而明瞭。 申請專利之範圍、說明書、及圖面中所示之裝置、系 統、製程、及方法中之運作、順序、步驟、及步驟等各處 理之實施順序’並無明確表示「較前」、「切」等，又， 沒有將前處理之輪出在後之處理使用的限制可在任意之 順序中實現是值得留意。有射請專利之範圍 ' 說明書、 及圖面中之運作流程’簡便上使用「首先」、「其次」等說 μ ’ “此鄉來實施之意思。 〇 【圖式簡單說明] 第1圖係概略表示半導體基板110之剖面的-個例 子。 第2Α圖係概略表示半導體基板210之剖面的一個例 子。 第2β圖係概略表示丰導體基板210之剖面的一個例 321629 32 201029055 第2C圖係概略表示半導體基板210之剖面的一個例 子。 第3圖係概略表示半導體基板310之剖面的一個例 子。 第4圖係概略表示半導體基板410之剖面的一個例 子。 第5圖係概略表示電子裝置500之剖面的一個例子。 第6圖係表示電子裝置500之製造方法的一個例子所 ®示之流程圖。 第7圖係概略表示半導體基板510之製造過程的一個 例子。 第8圖係概略表示半導體基板510之製造過程的一個 例子。 第9圖係概略表示半導體基板510之製造過程的一個 例子。· Φ 第10圖係概略表示半導體基板1010之一個例子。 第11圖係概略表示半導體基板510之剖面的一個例 子。 第12圖係概略表示半導體基板1010之一個例子。 第13圖係觀察電子裝置500中形成HBT部分之剖面 TEM照片。 【主要元件符號說明】 110、210、310、410、510、1010 半導體基板 120、520 底基板 122、522 第1主面 33 321629 201029055 124、524 第2主面 140、562 種晶 160、564 高電阻層 180、480、566、567 化合物半導體 250、 554 阻礙層 302 表面 320 GOI基板 324 介電體 460 分離部 570 第1電子元件 572 源極區域 576 閘極電極 580 第2電子元件 589 閘電極 964、 965 前驅體層 256、 556、593、595 開口 304 背面 322、 710 基板 326 SixGeh結晶層 500 電子裝置 571 井 574 汲極區域 578 閘極絕緣膜 587、 588 輸出入電極 592、 594、596 配線
❹ 34 321629

Claims (1)

  1. 201029055 七、申請專利範圍： 1. 一種半導體基板，具備有： 底基板_; 設於前述底基板上之種晶； 設於前述種晶之上方的化合物半導體；與 設於前述種晶與前述化合物半導體間之電阻率大 於前述種晶的高電阻層； 前述種晶與前述化合物半導體為晶格匹配或假晶 ❿ 格匹配者。 2. 如申請專利範圍第1項之半導體基板，其中，在前述底 基板主面平行方向中的前述化合物半導體之晶格間距 離’係與在前述主面平行方向中的前述種晶之晶格間距 離略為相同。 3. 如申請專利範圍第1項之半導體基板，其中，前述高電 阻層為與前述種晶晶格匹配或假晶格匹配，前述化合物 半導體為與前述高電阻層晶格匹配或假晶格匹配。 4. 如申請專利範圍第1項之半導體基板，其復具備，形成 於前述底基板上之阻礙前述種晶之前.驅體的結晶成長 之阻礙層， 形成有貫通前述阻礙層到前述底基板為止之開口， 且 前述種晶設在前述開口之内部。 5. 如申請專利範圍第1項之半導體基板，其中，前述種晶 含有 SLGei-x 結晶（0$χ<1)。 35 321629 201029055 6.如申請專利範圍第1項之半導體基板，其中，前述底基 板是Si基板、SOI基板、或g〇I基板。 7·如申請專利範圍第1項之半導體基板，其中，前述高電 阻層含有氧化物介電體。 8·如申請專利範圍第7項之半導體基板，其中，前述氧化 物介電體係選擇性地氧化部分之前述化合物半導體而 形成。 9.如申請專利範圍第8項之半導體基板，其中，前述氧化 物介電體係氧化含有A1之3至5族化合物半導體而形 成。 10·如申請專利範圍第i項之半導體基板，其中，前述高電 阻層具有含B之3至5族化合物半導體，或是，有摻配 氧之含A1的3至5族化合物半導體。 1.如申請專利範圍第1項之半導體基板，其中，前述種晶 是P型半導體，前述化合物半導體是n型半導體，前述 高電阻層是前述化合物半導體的空乏層（depleti〇n layer)。 12. 如申請專利範圍第11項之半導體基板，其中，前述種 晶是高濃度p型Ge，前述化合物半導體是低濃度n型 AlyGa卜yAs(OSySl)。 13. 如申請專利範圍第11項之半導體基板，其中，前述種 晶是低濃度p型SiGe，前述化合物半導體是低濃度n 型 InzGa]-zP(OSzS 1)。 14. 如申請專利範圍第1項之半導體基板，其是藉由下列步 321629 36 201029055 驟製造： 於前述底基板上設置前述種晶； 使與前述種晶晶格匹配或假晶格匹配之前驅體層 結晶成長， 使與前述前驅體層晶格匹配或假晶格匹配之前述 化合物半導體結晶成長，以及 使前述前驅體層選擇性地氧化而形成前述高電阻 層。 ⑩15.如申請專利範圍第14項之半導體基板，其中， 前述種晶含有SixGeh結晶（0$χ<1)， 前述前驅體層含有含A1之3至5族化合物半導體。 16. —種如申請專利範圍第1項之半導體基板，其是藉由下 列步驟製造： 於前述底基板上形成阻礙前述種晶之前驅體的結 晶成長之阻礙層； ❿ 於前述阻礙層上形成有貫通前述阻礙層到前述底 基板為止之開口； 於前述開口之内部設置前述種晶； 使與前述種晶晶格匹配或假晶格匹配之前驅體層 結晶成長； 使與前述前驅體層晶格匹配或假晶格匹配之前述 化合物半導體結晶成長；以及 使前述前驅體層選擇性地氧化並形成前述高電阻 層。 37 321629 201029055 17. 如申請專利範圍第16項之半導體基板，其係藉由下列 步驟製造： 在前述前驅體層與前述開口内壁之間形成空隙， 由與前述前驅體層之前述空隙連接的面導入氧 氣，使前述前驅體層選擇性地氧化。 18. 如申請專利範圍第16項之半導體基板，其係藉由下列 步驟製造： 使前述前驅體層結晶成長成比前述阻礙層之表面 更凸出， 以前述前驅體層作為核，使前述化合物半導體沿著 前述阻礙層結晶成長，以及 使前述前驅體層選擇性地氧化。 19. 一種電子裝置，具備有： 底基板； 設置於前述底基板上之種晶； 設置於前述種晶上方之化合物半導體； 設置於前述種晶與前述化合物半導體間之電阻率 大於前述種晶的高電阻層；以及 形成於前述化合物半導體之第1電子元件；而 前述種晶與前述化合物半導體為晶格匹配或假晶 格匹配。 20. 如申請專利範圍第19項之電子裝置，其復具備： 形成於前述底基板上之阻礙前述種晶之前驅體的 結晶成長之阻礙層，而 201029055 於前述阻礙層上形成貫穿前述阻礙層到前述底基 板之開口，且 前述種晶形成於前述開口之内部。 21. 如申請專利範圍第20項之電子裝置，其復具備： 形成於前述底基板上之第2電子元件，而 前述阻礙層形成於前述第2電子元件之上方。 22. 如申請專利範圍第19項之電子裝置，其中，前述高電 阻層係選擇性地氧化部分之前述化合物半導體而形成。 ® 23.—種半導體基板之製造方法，具備有下列步驟： 準備底基板之步驟； 在前述底基板上設置種晶之步驟； 使與前述種晶晶格匹配或假晶格匹配之前驅體層 結晶成長之步驟， 使與前述前驅體層晶格匹配或假晶格匹配之化合 物半導體結晶成長之步驟；以及 @ 使前述前驅體層選擇性地氧化之步驟。 24. 如申請專利範圍第23項之半導體基板之製造方法，其 中，前述前驅體層含有含A1之3至5族化合物半導體。 25. 如申請專利範圍第23項之半導體基板之製造方法，其 復具備： 在前述底基板上形成阻礙前述種晶之前驅.體結晶 成長之阻礙層的步驟； 在前述阻礙層形成有貫通前述阻礙層到前述底基 板為止之開口的步驟；以及 39 321629 201029055 在前述開口之内部設置前述種晶的步驟。 26. 如申請專利範圍第23項之半導體基板之製造方法，其 中， 前述種晶包含SixGe]-x結晶（0$χ<1)，而 設置前述種晶之步驟具備有使前述SixGei-x結晶之 前驅體藉由磊晶成長法結晶成長的步驟，與使前述 SixGei-x結晶進行退火之步驟。 27. —種半導體基板之製造方法，具備有下列步驟： 準備底基板之步驟； 在前述底基板上設置種晶之步驟； 設置有電阻率大於前述種晶且與前述種晶晶格匹 配或假晶格匹配的高電阻層之步驟；以及 使與前述高電阻層晶格匹配或假晶格匹配之化合 物半導體結晶成長之步驟。 40 321629
TW098140815A 2008-11-28 2009-11-27 Semiconductor substrate, electronic device and method of making semiconductor substrate TW201029055A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008305415 2008-11-28

Publications (1)

Publication Number Publication Date
TW201029055A true TW201029055A (en) 2010-08-01

Family

ID=42225501

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098140815A TW201029055A (en) 2008-11-28 2009-11-27 Semiconductor substrate, electronic device and method of making semiconductor substrate

Country Status (6)

Country Link
US (1) US8729677B2 (zh)
JP (1) JP5575462B2 (zh)
KR (1) KR20110098995A (zh)
CN (1) CN102227801A (zh)
TW (1) TW201029055A (zh)
WO (1) WO2010061616A1 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196542A (en) * 1981-05-28 1982-12-02 Fujitsu Ltd Semiconductor integrated circuit device and manufacture thereof
US4614564A (en) * 1984-12-04 1986-09-30 The United States Of America As Represented By The United States Department Of Energy Process for selectively patterning epitaxial film growth on a semiconductor substrate
JP2564856B2 (ja) * 1987-11-02 1996-12-18 日本電装株式会社 半導体装置
JPH0484418A (ja) 1990-07-27 1992-03-17 Nec Corp 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
US5158907A (en) 1990-08-02 1992-10-27 At&T Bell Laboratories Method for making semiconductor devices with low dislocation defects
US5221413A (en) * 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
JPH05198665A (ja) * 1992-01-23 1993-08-06 Hitachi Ltd 半導体集積回路装置の製造方法
JPH06208963A (ja) * 1992-11-18 1994-07-26 Sumitomo Chem Co Ltd 半導体結晶基板
JP3223613B2 (ja) 1992-12-21 2001-10-29 昭和電工株式会社 磁電変換素子及びその製造方法
JPH08321444A (ja) * 1995-05-24 1996-12-03 Nippon Steel Corp 半導体基板の製造方法およびその半導体基板
JP2000223420A (ja) * 1999-01-28 2000-08-11 Kyocera Corp 半導体基板の製造方法
JP2003178977A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 半導体結晶及びその製造方法
JP4320193B2 (ja) * 2003-03-18 2009-08-26 重弥 成塚 薄膜形成方法

Also Published As

Publication number Publication date
CN102227801A (zh) 2011-10-26
US20110227129A1 (en) 2011-09-22
JP5575462B2 (ja) 2014-08-20
JP2010153846A (ja) 2010-07-08
WO2010061616A1 (ja) 2010-06-03
US8729677B2 (en) 2014-05-20
KR20110098995A (ko) 2011-09-05

Similar Documents

Publication Publication Date Title
US10347723B2 (en) Method of manufacturing a semiconductor device having graphene material
JP5828568B1 (ja) 半導体素子及びその製造方法
JP4660733B2 (ja) 縦型デバイスのための裏面オーミックコンタクトの低温形成
US10763110B2 (en) Method and system for forming doped regions by diffusion gallium nitride materials
TW200428652A (en) Gallium nitride-based devices and manufacturing process
TW200949908A (en) Semiconductor substrate, method for manufacturing the same and electronic device
TW201019375A (en) Semiconductor wafer, electronic device, and method for making a semiconductor wafer
TW201019376A (en) Semiconductor wafer, electronic device and manufacturing method of semiconductor wafer
CN103367115A (zh) 半导体基板、半导体基板的制造方法及电子器件
JP3024584B2 (ja) 半導体装置の製造方法
TW201108410A (en) Semiconductor substrate, electronic device, method for making a semiconductor substrate, and method for making an electronic device
TW201025426A (en) Semiconductor wafer, electronic device and method for making a semiconductor wafer
CN107068564A (zh) 形成半导体器件的方法
WO2019060737A1 (en) METALLIC ELECTRODE WITH ADJUSTABLE WORKING FUNCTIONS
JP4852786B2 (ja) Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子
US10418457B2 (en) Metal electrode with tunable work functions
JP2007258578A (ja) ＩＩＩ族窒化物系化合物半導体のｐ型化方法、絶縁分離方法、ＩＩＩ族窒化物系化合物半導体、及びそれを用いたトランジスタ
TW201029055A (en) Semiconductor substrate, electronic device and method of making semiconductor substrate
CN113594028A (zh) 氮化镓p型掺杂的方法、GaN基PN结的制作方法及其应用
TW543143B (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate with an intermetallic layer
JPS5891631A (ja) 半導体装置
CN116741634A (zh) 双极型功率器件及其制备方法
JP2023103681A (ja) 窒化物半導体装置の製造方法
TW518668B (en) Structure and method for fabricating a high-speed interface in semiconductor structures
JPS5839062A (ja) 半導体装置とその製造方法