JP2000223420A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JP2000223420A JP2000223420A JP2070899A JP2070899A JP2000223420A JP 2000223420 A JP2000223420 A JP 2000223420A JP 2070899 A JP2070899 A JP 2070899A JP 2070899 A JP2070899 A JP 2070899A JP 2000223420 A JP2000223420 A JP 2000223420A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- single crystal
- compound semiconductor
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 ＭＥＳＦＥＴやＨＥＭＴ等のデバイスを作製
した場合、電極とＳｉ基板の寄生容量が大きく、基板側
へのリーク電流が発生し、相互コンダクタンスとノイズ
特性が大きく、高周波特性が悪いという問題があった。 【解決手段】 Ｓｉ単結晶基板上にヘテロエピタキシャ
ル層を形成する化合物半導体基板の製造方法であって、
前記Ｓｉ単結晶基板上に炭素不純物が添加されたＡｌx
Ｇａ1-x Ａｓ層と、これに連続して異種の化合物半導体
層を成長させる工程と、前記多層構造基板を水蒸気雰囲
気で熱処理して酸化させる工程を包含する。
した場合、電極とＳｉ基板の寄生容量が大きく、基板側
へのリーク電流が発生し、相互コンダクタンスとノイズ
特性が大きく、高周波特性が悪いという問題があった。 【解決手段】 Ｓｉ単結晶基板上にヘテロエピタキシャ
ル層を形成する化合物半導体基板の製造方法であって、
前記Ｓｉ単結晶基板上に炭素不純物が添加されたＡｌx
Ｇａ1-x Ａｓ層と、これに連続して異種の化合物半導体
層を成長させる工程と、前記多層構造基板を水蒸気雰囲
気で熱処理して酸化させる工程を包含する。
Description
【０００１】
【発明の属する技術分野】ＭＥＳＦＥＴ、ＨＥＭＴ等の
化合物半導体素子の製造に用いられるＳｉ単結晶基板上
への化合物半導体層のエピタキシャル形成において、表
面の低欠陥密度と高移動度を達成した高品質化合物半導
体層より下層に誘電体層を形成する半導体基板の製造方
法に関する。
化合物半導体素子の製造に用いられるＳｉ単結晶基板上
への化合物半導体層のエピタキシャル形成において、表
面の低欠陥密度と高移動度を達成した高品質化合物半導
体層より下層に誘電体層を形成する半導体基板の製造方
法に関する。
【０００２】
【従来の技術】化合物半導体デバイスの製造は、必要と
する半導体層をエピタキシャル形成するに当たり、基材
となる単結晶基板がその用いるエピタキシャル層により
限定される。これは異種の半導体をヘテロエピタキシャ
ル形成させるときの格子不整合に起因する転位欠陥の生
成とその密度がデバイス特性に大きく影響するためであ
る。
する半導体層をエピタキシャル形成するに当たり、基材
となる単結晶基板がその用いるエピタキシャル層により
限定される。これは異種の半導体をヘテロエピタキシャ
ル形成させるときの格子不整合に起因する転位欠陥の生
成とその密度がデバイス特性に大きく影響するためであ
る。
【０００３】ＧａＡｓ／ＡｌＧａＡｓ系のＭＥＳＦＥＴ
やＨＥＭＴ等の電子デバイスであれば格子整合でのエピ
タキシャル形成が可能なＧａＡｓ単結晶基板を用いるこ
とができるが、昨今、異種単結晶基板を用いたヘテロエ
ピタキシャル成長技術は、化合物半導体デバイスの命題
である製造コストの低減において必須の条件となりつつ
ある。
やＨＥＭＴ等の電子デバイスであれば格子整合でのエピ
タキシャル形成が可能なＧａＡｓ単結晶基板を用いるこ
とができるが、昨今、異種単結晶基板を用いたヘテロエ
ピタキシャル成長技術は、化合物半導体デバイスの命題
である製造コストの低減において必須の条件となりつつ
ある。
【０００４】即ち、基材となる単結晶基板をＧａＡｓ結
晶基板に比べインチ当りでのコストが１／１０以下であ
るＳｉ単結晶基板にすることができれば、６インチ以上
での基板製造が可能となり、基板材料の低コスト化に加
え、さらに大きな製造コスト低減が実現できるためであ
る。
晶基板に比べインチ当りでのコストが１／１０以下であ
るＳｉ単結晶基板にすることができれば、６インチ以上
での基板製造が可能となり、基板材料の低コスト化に加
え、さらに大きな製造コスト低減が実現できるためであ
る。
【０００５】ＧａＡｓ／ＡｌＧａＡｓ系デバイスについ
ては、Ｓｉ基板上へのヘテロエピタキシャル形成技術と
して、ＭＯＣＶＤ装置を用いたＧａＡｓバッファ層の形
成において２Ｓｔｅｐ成長、温度サイクル処理、歪み超
格子構造（ＳＬＳ）等、転位欠陥密度低減の技術が手法
的にほぼ確立されている。
ては、Ｓｉ基板上へのヘテロエピタキシャル形成技術と
して、ＭＯＣＶＤ装置を用いたＧａＡｓバッファ層の形
成において２Ｓｔｅｐ成長、温度サイクル処理、歪み超
格子構造（ＳＬＳ）等、転位欠陥密度低減の技術が手法
的にほぼ確立されている。
【０００６】しかし、Ｓｉ基板上にヘテロエピタキシャ
ル成長された化合物半導体層は基板方向への欠陥濃度の
上昇が必然であり、ＨＥＭＴに代表される高周波動作の
デバイスでは、特性に悪影響をおよぼす電極と基板との
間の容量を低減するためにデバイス動作層の下層の高抵
抗層の厚膜化が必要となる。
ル成長された化合物半導体層は基板方向への欠陥濃度の
上昇が必然であり、ＨＥＭＴに代表される高周波動作の
デバイスでは、特性に悪影響をおよぼす電極と基板との
間の容量を低減するためにデバイス動作層の下層の高抵
抗層の厚膜化が必要となる。
【０００７】この厚膜化は、特にＳｉ基板を用いたヘテ
ロエピタキシャル基板では基板の反りに反映するため、
例えば６インチのＳｉ基板を用いた場合にはデバイス製
造工程に影響しないＧａＡｓヘテロエピタキシャル層の
厚さは２〜３μｍ程度が限界とされており、Ｓｉヘテロ
エピタキシャル基板での電子デバイスが実現されていな
いことの大きな要因となっている。
ロエピタキシャル基板では基板の反りに反映するため、
例えば６インチのＳｉ基板を用いた場合にはデバイス製
造工程に影響しないＧａＡｓヘテロエピタキシャル層の
厚さは２〜３μｍ程度が限界とされており、Ｓｉヘテロ
エピタキシャル基板での電子デバイスが実現されていな
いことの大きな要因となっている。
【０００８】Ｓｉ基板を用いたヘテロエピタキシャル基
板では、ＳｉＯ2 マスクを用いた選択成長等の手法によ
り、数十μｍ程度の厚膜化は可能であるが、成長領域の
外縁の結晶性の悪化から、大きくエッチング除去が必要
となり、基板インチ当りの素子の取り数が激減する上、
高い段差の形成で、デバイス作製工程で段差エッジの欠
けが発生したり、フォトリソグラフィ工程での精度への
悪影響が避けられない。
板では、ＳｉＯ2 マスクを用いた選択成長等の手法によ
り、数十μｍ程度の厚膜化は可能であるが、成長領域の
外縁の結晶性の悪化から、大きくエッチング除去が必要
となり、基板インチ当りの素子の取り数が激減する上、
高い段差の形成で、デバイス作製工程で段差エッジの欠
けが発生したり、フォトリソグラフィ工程での精度への
悪影響が避けられない。
【０００９】
【発明が解決しようとする課題】これらの問題点を解決
する手段として、ＣＭＯＳに代表されるＳｉ基板で作製
されるデバイスについて、古くから提唱されているＳＯ
Ｉ（Semiconductor on Insulator）技術がある。誘電体
層を半導体層より下層に埋め込む技術であるが、ＳｉＯ
2 という高品質な誘電体層が形成できるＳｉ基板では可
能であるが、ＧａＡｓに代表される化合物半導体では高
品質な酸化誘電体層が形成できないため、実現が不可能
であった。
する手段として、ＣＭＯＳに代表されるＳｉ基板で作製
されるデバイスについて、古くから提唱されているＳＯ
Ｉ（Semiconductor on Insulator）技術がある。誘電体
層を半導体層より下層に埋め込む技術であるが、ＳｉＯ
2 という高品質な誘電体層が形成できるＳｉ基板では可
能であるが、ＧａＡｓに代表される化合物半導体では高
品質な酸化誘電体層が形成できないため、実現が不可能
であった。
【００１０】化合物半導体のエピタキシャル基板におけ
るＳＯＩ技術としては、半導体単結晶基板上の微少な誘
電体マスク開口部から横方向にエピタキシャル成長させ
て基板全面に化合物半導体層を形成する技術を応用した
ものがあるが（特開平５−９０１７４号公報）、微少な
開口部の形成を２回行なうため、位置合わせが困難なこ
とと、誘電体層と化合物半導体層をフォトリソグラフィ
工程とエッチング工程を挟んで繰り返し形成する工程が
あり、煩雑で量産性に乏しい。
るＳＯＩ技術としては、半導体単結晶基板上の微少な誘
電体マスク開口部から横方向にエピタキシャル成長させ
て基板全面に化合物半導体層を形成する技術を応用した
ものがあるが（特開平５−９０１７４号公報）、微少な
開口部の形成を２回行なうため、位置合わせが困難なこ
とと、誘電体層と化合物半導体層をフォトリソグラフィ
工程とエッチング工程を挟んで繰り返し形成する工程が
あり、煩雑で量産性に乏しい。
【００１１】高品質な酸化誘電体層を形成する手段とし
ては、Ａｌ組成比の大きなＡｌx Ｇａ1-x Ａｓ層を水蒸
気酸化することで得られることは、従来から提唱されて
いるが（特公昭６２−１４０９４号公報）、化合物半導
体層の表面に誘電体層を形成するＭＯＳ構造を目的とし
ており、ＳＯＩ構造で基板全面にデバイス動作領域が形
成可能なものではない。
ては、Ａｌ組成比の大きなＡｌx Ｇａ1-x Ａｓ層を水蒸
気酸化することで得られることは、従来から提唱されて
いるが（特公昭６２−１４０９４号公報）、化合物半導
体層の表面に誘電体層を形成するＭＯＳ構造を目的とし
ており、ＳＯＩ構造で基板全面にデバイス動作領域が形
成可能なものではない。
【００１２】そこで高濃度に炭素不純物が添加されたＡ
ｌx Ｇａ1-x Ａｓを用いることで、連続形成された極薄
の表面ヘテロエピタキシャル層を介してＡｌx Ｇａ1-x
Ａｓを酸化し、表面に再度高品質エピタキシャル層が形
成できる手法が報告されている（特開平８−１４３３９
８号公報）。
ｌx Ｇａ1-x Ａｓを用いることで、連続形成された極薄
の表面ヘテロエピタキシャル層を介してＡｌx Ｇａ1-x
Ａｓを酸化し、表面に再度高品質エピタキシャル層が形
成できる手法が報告されている（特開平８−１４３３９
８号公報）。
【００１３】但し、この報告においては、酸化速度に大
きく影響するＡｌx Ｇａ1-x ＡｓのＡｌ組成比とＳｉ基
板を用いたヘテロエピタキシャル成長での高周波デバイ
スで必要とされる誘電体層の厚さが限定されていない。
きく影響するＡｌx Ｇａ1-x ＡｓのＡｌ組成比とＳｉ基
板を用いたヘテロエピタキシャル成長での高周波デバイ
スで必要とされる誘電体層の厚さが限定されていない。
【００１４】本発明はこのような従来技術の問題点に鑑
みてなされたものであり、電極との間の寄生容量に起因
して、高周波特性が悪く、また量産性が悪いという従来
技術の問題点を解消した半導体基板の製造方法を提供す
ることを目的とする。
みてなされたものであり、電極との間の寄生容量に起因
して、高周波特性が悪く、また量産性が悪いという従来
技術の問題点を解消した半導体基板の製造方法を提供す
ることを目的とする。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る半導体基板の製造方法では、Ｓｉ単
結晶基板上にヘテロエピタキシャル層を形成する化合物
半導体基板の製造方法において、前記Ｓｉ単結晶基板上
に炭素不純物が添加されたＡｌx Ｇａ1-x Ａｓ層と、こ
れに連続して異種の化合物半導体層を成長させる工程
と、前記多層構造基板を水蒸気雰囲気で熱処理して酸化
させる工程を包含する。
に、請求項１に係る半導体基板の製造方法では、Ｓｉ単
結晶基板上にヘテロエピタキシャル層を形成する化合物
半導体基板の製造方法において、前記Ｓｉ単結晶基板上
に炭素不純物が添加されたＡｌx Ｇａ1-x Ａｓ層と、こ
れに連続して異種の化合物半導体層を成長させる工程
と、前記多層構造基板を水蒸気雰囲気で熱処理して酸化
させる工程を包含する。
【００１６】また、上記半導体基板の製造方法では、前
記Ａｌx Ｇａ1-x Ａｓ層に添加される炭素不純物の濃度
が１×１０20ａｔｏｍｓ・ｃｍ-3以上であることが望ま
しい。
記Ａｌx Ｇａ1-x Ａｓ層に添加される炭素不純物の濃度
が１×１０20ａｔｏｍｓ・ｃｍ-3以上であることが望ま
しい。
【００１７】また、上記半導体基板の製造方法では、前
記異種の化合物半導体層がＡｌ組成比ｘ＝０．９６〜１
である領域を有し、且つこの領域が０．６〜２μｍの厚
さであることが望ましい。
記異種の化合物半導体層がＡｌ組成比ｘ＝０．９６〜１
である領域を有し、且つこの領域が０．６〜２μｍの厚
さであることが望ましい。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づき詳細に説明する。図１は請求項１ないし３
に係る半導体基板の製造方法の一実施形態を示す図であ
り、１はＳｉ単結晶基板、２はバッファ層、３は炭素不
純物が添加されたＡｌx Ｇａ1-x Ａｓ層、４は異種の化
合物半導体層である。
図面に基づき詳細に説明する。図１は請求項１ないし３
に係る半導体基板の製造方法の一実施形態を示す図であ
り、１はＳｉ単結晶基板、２はバッファ層、３は炭素不
純物が添加されたＡｌx Ｇａ1-x Ａｓ層、４は異種の化
合物半導体層である。
【００１９】まず、ＭＯＣＶＤ装置やＭＢＥ装置を用
い、６インチ以上の径のＳｉ単結晶基板１上にＧａＡｓ
から成るバッファ層２を通常の２ｓｔｅｐ成長で１μｍ
程度に形成した後、Ａｌ組成比がｘ＝０．９６〜１の範
囲で、且つ炭素を１×１０20ａｔｏｍｓ・ｃｍ-3以上添
加したＡｌx Ｇａ1-x Ａｓ層３を０．６〜２μｍの厚さ
で形成する。
い、６インチ以上の径のＳｉ単結晶基板１上にＧａＡｓ
から成るバッファ層２を通常の２ｓｔｅｐ成長で１μｍ
程度に形成した後、Ａｌ組成比がｘ＝０．９６〜１の範
囲で、且つ炭素を１×１０20ａｔｏｍｓ・ｃｍ-3以上添
加したＡｌx Ｇａ1-x Ａｓ層３を０．６〜２μｍの厚さ
で形成する。
【００２０】添加される炭素不純物の濃度が１×１０20
ａｔｏｍｓ・ｃｍ-3以上のＡｌx Ｇａ1-x Ａｓは、水蒸
気雰囲気中での熱酸化速度が、炭素不純物が添加されて
いないものに比べ２０倍以上迅速になることから、１０
分程度の酸化処理で２μｍ程度の膜厚方向の酸化が可能
となる。
ａｔｏｍｓ・ｃｍ-3以上のＡｌx Ｇａ1-x Ａｓは、水蒸
気雰囲気中での熱酸化速度が、炭素不純物が添加されて
いないものに比べ２０倍以上迅速になることから、１０
分程度の酸化処理で２μｍ程度の膜厚方向の酸化が可能
となる。
【００２１】この段階でのトータル膜厚が２．５μｍ以
下となることが望ましいため、初期のバッファ層２をＧ
ａＡｓでなく、上記Ａｌx Ｇａ1-x Ａｓで形成すること
でＡｌx Ｇａ1-x Ａｓ層の膜厚をかせぐことも可能であ
る。
下となることが望ましいため、初期のバッファ層２をＧ
ａＡｓでなく、上記Ａｌx Ｇａ1-x Ａｓで形成すること
でＡｌx Ｇａ1-x Ａｓ層の膜厚をかせぐことも可能であ
る。
【００２２】連続して、ＧａＡｓ層４を２０ｎｍ以下の
膜厚でエピタキシャル形成した後、Ａｌx Ｇａ1-x Ａｓ
層３の酸化を行う。一般的な酸化の手法として、酸化炉
内に６０〜９０℃の純水蒸気を窒素で１〜１０Ｌ／ｍｉ
ｎバブリング導入したウェット酸化を４００〜５００℃
で行う。
膜厚でエピタキシャル形成した後、Ａｌx Ｇａ1-x Ａｓ
層３の酸化を行う。一般的な酸化の手法として、酸化炉
内に６０〜９０℃の純水蒸気を窒素で１〜１０Ｌ／ｍｉ
ｎバブリング導入したウェット酸化を４００〜５００℃
で行う。
【００２３】表層のＧａＡｓ層４を介して、上記の高速
酸化が可能な厚さ０．６〜２μｍのＡｌx Ｇａ1-x Ａｓ
層３が膜厚方向に完全に酸化されるのに、１０分程度の
時間で十分である。このようにＡｌx Ｇａ1-x Ａｓ層３
を酸化すると酸化誘電体層となる。
酸化が可能な厚さ０．６〜２μｍのＡｌx Ｇａ1-x Ａｓ
層３が膜厚方向に完全に酸化されるのに、１０分程度の
時間で十分である。このようにＡｌx Ｇａ1-x Ａｓ層３
を酸化すると酸化誘電体層となる。
【００２４】Ｓｉ基板で作製されるＣＭＯＳでは、０．
３μｍ程度のＳＯＩ構造で２０〜３０％の動作速度の向
上が確認されており、本発明における酸化処理で生成さ
れるＡｌ2 Ｏ3 非晶質層の誘電率が１０程度とすると、
同程度の容量低減効果を得るためにはＳｉＯ2 の誘電率
３．６に比べて２〜３倍の膜厚が必要となる。
３μｍ程度のＳＯＩ構造で２０〜３０％の動作速度の向
上が確認されており、本発明における酸化処理で生成さ
れるＡｌ2 Ｏ3 非晶質層の誘電率が１０程度とすると、
同程度の容量低減効果を得るためにはＳｉＯ2 の誘電率
３．６に比べて２〜３倍の膜厚が必要となる。
【００２５】よって、本発明により０．６〜２μｍの酸
化誘電体層を有し、且つその上層に高品質な化合物半導
体層をエピタキシャル形成したＳｉヘテロエピタキシャ
ル基板は、デバイス動作層としてＳｉより高移動度のＧ
ａＡｓ等の化合物半導体層を用いることができると同時
に、Ｓｉヘテロエピタキシャル基板の弱点であった基板
間容量を大きく低減できることから、高周波デバイスの
特性を大幅に向上させることができる。
化誘電体層を有し、且つその上層に高品質な化合物半導
体層をエピタキシャル形成したＳｉヘテロエピタキシャ
ル基板は、デバイス動作層としてＳｉより高移動度のＧ
ａＡｓ等の化合物半導体層を用いることができると同時
に、Ｓｉヘテロエピタキシャル基板の弱点であった基板
間容量を大きく低減できることから、高周波デバイスの
特性を大幅に向上させることができる。
【００２６】酸化誘電体層を形成した後、表面が若干酸
化されたＧａＡｓ層を、酸若しくはアルカリのエッチン
グ洗浄により除去した後、通常のエピタキシャル成長で
ＡｌＧａＡｓ等のデバイス動作層（不図示）を形成す
る。このデバイス動作層は、先のバッファ層２とＡｌx
Ｇａ1-x Ａｓ層３のトータルで最大３μｍを超えない厚
さで形成するのが望ましい。
化されたＧａＡｓ層を、酸若しくはアルカリのエッチン
グ洗浄により除去した後、通常のエピタキシャル成長で
ＡｌＧａＡｓ等のデバイス動作層（不図示）を形成す
る。このデバイス動作層は、先のバッファ層２とＡｌx
Ｇａ1-x Ａｓ層３のトータルで最大３μｍを超えない厚
さで形成するのが望ましい。
【００２７】
【発明の効果】以上のように、請求項１ないし３に係る
半導体基板の製造方法では、Ｓｉ単結晶基板上に炭素不
純物が添加されたＡｌx Ｇａ1-x Ａｓ層と、これに連続
して異種の化合物半導体層を成長させて、炭素不純物が
添加されたＡｌx Ｇａ1-x Ａｓ層を水蒸気雰囲気中で熱
処理して酸化することから、ＭＥＳＦＥＴやＨＥＭＴ等
のデバイスを作製した場合、デバイス動作層とＳｉ基板
が０．６〜２μｍのＡｌ2 Ｏ3 非晶質層で空間的電気的
に分離され、電極の寄生容量が大きく低減すると同時
に、基板側へのリーク電流もなくなり、相互コンダクタ
ンスとノイズ特性が大幅に改善され、特に高周波特性が
良好なデバイスが実現する。
半導体基板の製造方法では、Ｓｉ単結晶基板上に炭素不
純物が添加されたＡｌx Ｇａ1-x Ａｓ層と、これに連続
して異種の化合物半導体層を成長させて、炭素不純物が
添加されたＡｌx Ｇａ1-x Ａｓ層を水蒸気雰囲気中で熱
処理して酸化することから、ＭＥＳＦＥＴやＨＥＭＴ等
のデバイスを作製した場合、デバイス動作層とＳｉ基板
が０．６〜２μｍのＡｌ2 Ｏ3 非晶質層で空間的電気的
に分離され、電極の寄生容量が大きく低減すると同時
に、基板側へのリーク電流もなくなり、相互コンダクタ
ンスとノイズ特性が大幅に改善され、特に高周波特性が
良好なデバイスが実現する。
【００２８】また、本発明ではＳＯＩ構造の形成に当
り、バッチ処理が可能な量産性の高い工程のみで実現で
きることから、ＧａＡｓ基板に比べ１／１０以下の基板
コストであるＳｉヘテロエピタキシャル基板の特徴が最
大限発揮できる。
り、バッチ処理が可能な量産性の高い工程のみで実現で
きることから、ＧａＡｓ基板に比べ１／１０以下の基板
コストであるＳｉヘテロエピタキシャル基板の特徴が最
大限発揮できる。
【図面の簡単な説明】
【図１】請求項１〜３に係る半導体基板の製造方法を示
す概略図である。
す概略図である。
１‥‥‥Ｓｉ単結晶基板、２‥‥‥バッファ層、３‥‥
‥炭素不純物が添加されたＡｌx Ｇａ1-x Ａｓ層、４‥
‥‥異種の化合物半導体層
‥炭素不純物が添加されたＡｌx Ｇａ1-x Ａｓ層、４‥
‥‥異種の化合物半導体層
Claims (3)
- 【請求項１】 Ｓｉ単結晶基板上にヘテロエピタキシャ
ル層を形成する化合物半導体基板の製造方法において、
前記Ｓｉ単結晶基板上に炭素不純物が添加されたＡｌx
Ｇａ1-x Ａｓ層と、これに連続して異種の化合物半導体
層を成長させる工程と、前記多層構造基板を水蒸気雰囲
気中で熱処理して酸化させる工程を包含することを特徴
とする半導体基板の製造方法。 - 【請求項２】 前記Ａｌx Ｇａ1-x Ａｓ層に添加される
炭素不純物の濃度が１×１０20ａｔｏｍｓ・ｃｍ-3以上
であることを特徴とする請求項１に記載の半導体基板の
製造方法。 - 【請求項３】 前記異種の化合物半導体層がＡｌ組成比
ｘ＝０．９６〜１の領域を有し、且つこの領域が０．６
〜２μｍの厚さであることを特徴とする請求項１に記載
の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2070899A JP2000223420A (ja) | 1999-01-28 | 1999-01-28 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2070899A JP2000223420A (ja) | 1999-01-28 | 1999-01-28 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000223420A true JP2000223420A (ja) | 2000-08-11 |
Family
ID=12034656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2070899A Pending JP2000223420A (ja) | 1999-01-28 | 1999-01-28 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000223420A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010061616A1 (ja) * | 2008-11-28 | 2010-06-03 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
-
1999
- 1999-01-28 JP JP2070899A patent/JP2000223420A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010061616A1 (ja) * | 2008-11-28 | 2010-06-03 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
| JP2010153846A (ja) * | 2008-11-28 | 2010-07-08 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイス、および半導体基板の製造方法 |
| CN102227801A (zh) * | 2008-11-28 | 2011-10-26 | 住友化学株式会社 | 半导体基板、电子器件、及半导体基板的制造方法 |
| US8729677B2 (en) | 2008-11-28 | 2014-05-20 | Sumitomo Chemical Company, Limited | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3970011B2 (ja) | 半導体装置及びその製造方法 | |
| EP0331467B1 (en) | Method of forming semiconductor thin film | |
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| US20020079508A1 (en) | GaN-based high electron mobility transistor | |
| JP2002118254A (ja) | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 | |
| JP2001274090A (ja) | 半導体基板の製造方法 | |
| KR20140139608A (ko) | 실리콘 기판 상에 ⅲ/ⅴ족 컨포멀 층을 형성하기 위한 방법 | |
| JPH0831419B2 (ja) | 単結晶珪素基板上への化合物半導体単結晶の作製方法 | |
| JP2003249641A (ja) | 半導体基板、その製造方法及び半導体装置 | |
| JP3253099B2 (ja) | 半導体基板の作製方法 | |
| JP4449357B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
| JPH10256154A (ja) | 半導体ヘテロ構造およびその製造方法並びに半導体装置 | |
| JP2000223420A (ja) | 半導体基板の製造方法 | |
| CN115440573A (zh) | 单晶SiC/Si晶圆基底、异质结构及其制备方法 | |
| JPH11233440A (ja) | 半導体装置 | |
| JPH0982948A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3993830B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法およびそれを含む半導体装置 | |
| WO2023095237A1 (ja) | 電界効果トランジスタおよびその作製方法 | |
| JPS62165317A (ja) | 半導体装置の製造方法 | |
| JPH0536729A (ja) | 化合物半導体装置およびその製造方法 | |
| JPS63192223A (ja) | 半導体装置の製造方法 | |
| JP2000223502A (ja) | 半導体基板の製造方法 | |
| JPH0982638A (ja) | 半導体基板 | |
| JPH05166724A (ja) | シリコン基板化合物半導体装置とその製造方法 | |
| JPH0620968A (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法 |