TW201027675A - CMOS device comprising NMOS transistors and PMOS transistors having increased strain-inducing sources and closely spaced metal silicide regions - Google Patents

CMOS device comprising NMOS transistors and PMOS transistors having increased strain-inducing sources and closely spaced metal silicide regions Download PDF

Info

Publication number
TW201027675A
TW201027675A TW098133119A TW98133119A TW201027675A TW 201027675 A TW201027675 A TW 201027675A TW 098133119 A TW098133119 A TW 098133119A TW 98133119 A TW98133119 A TW 98133119A TW 201027675 A TW201027675 A TW 201027675A
Authority
TW
Taiwan
Prior art keywords
strain
layer
region
transistor
inducing
Prior art date
Application number
TW098133119A
Other languages
English (en)
Inventor
Jan Hoentschel
Robert Mulfinger
Uwe Griebenow
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201027675A publication Critical patent/TW201027675A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

201027675 六、發明說明： 【發明所屬之技術領域】 本發明大致上係關於積體電路，尤係關於藉由彳吏$應 力源而具有應變通道區域的電晶體；該應力源，像，是^^應 力的表層（stressed overlayer)、在汲極與源極區中的應變 半導體合金（strained semiconductor alloy )等，來與強 mqs 電晶體通道區域内之電荷載體的移動率。 【先前技術】 ❹ 大致說來’在半導體製造領域中目前實施有多種製程 技術’其中，對於複雜的電路（像是微處理器、儲存晶片 等）而言，CMOS技術是當今最有前途的方式，因為從操 作速度、與/或功率消耗、與/或成本效益來看， 具有優越的特性。在使用CMOS技術製造複雜的積體電路 期間，數以百萬的電晶體（即N通道電晶體與p通道電晶 體）形成在包括結晶半導體層的基板上。MOS電晶體，不 _分>^通道電晶體或P通道電晶體’都包含所謂的接面 (PN junction)，該pn接面是由高度摻雜的汲極與源極 该域的介面、及以相反極性#雜或低度掺雜並配置在兮没 糨區域與源極區域之間的通道區域所形成。通道區域的導 電率（即導電通道之驅動電流的能力）是由形成在靠近通 道區域並且藉由薄絕緣層而與該通道區域隔開的閑極電極 戶斤控制。當對於閘極電極施加適當的控制電壓而形成導電 通道時，通道區域的導電率係取決於摻雜物的濃度、電荷 載體的移動率、以及對於通道區域之電晶體寬度方向之給 94751 3 201027675 定延伸而言取決於源極和汲極區域之間的距離（也稱作通 道長度）。因此結合對閘極電極施加控制電壓時在絕緣層 下快速產生導電通道的能力，該通道區域結合汲極與源極 區域的整體導電率便實質上決定了 MOS電晶體的效能。 所以減少通道長度是用來達到增加操作速度與積體電路封 裝密度最重要的設計準則。 然而，持續地縮減電晶體尺寸卻導致多項相關的問 題，必須加以處理才不會不當地抵銷了由持續縮減MOS 電晶體通道長度所得到的好處。在這方面其中一個主要的 問題是在汲極與源極區域中、以及連接到該汲極與源極區 域之任何接觸部中提供低的薄層電阻（low sheet resistivity )與接觸電阻，並且維持通道的可控制性。例如， 減少通道長度必然會增加在閘極電極與通道區域之間的電 容耦合，而必須減少閘極絕緣層的厚度。目前基於二氧化 矽的閘極絕緣層厚度係位於1至2 nm的範圍内，其中， 從漏電流的角度來看並不希望進一步縮減下去，因為當減 少閘極的介電厚度時該漏電流通常是成指數增加。 因此，持續縮減關鍵尺寸（即電晶體的閘極長度）需 要因應以上指出的問題加以處理、並可能需要發展高度複 雜的新製程技術。因此，已提議藉由提高對於給定的通道 長度而言的通道區域中電荷載體移動率，來增強電晶體元 件的通道導電率，從而改善電晶體的效能，藉此提供與進 步至未來技術節點（technology node)相當之效能改善的 潛力，而同時避免或至少延後上述許多像是閘極介電尺寸 4 94751 201027675 的問題。其中一種用來增加電荷載體移動率的高效率機制 是調整通道區域内的晶格結構，例如藉由在靠近通道區域 ^ 處内產生拉伸應力或壓縮應力，以便在通道區域中產生相 * 對應的應變，而分別調整電子與電洞的移動率。例如對於 標準的矽基板，在通道區域内產生拉伸應變會增加電子的 移動率，其轉而直接轉化成導電率之相對應的增加，並因 此轉化成驅動電流與操作速度之相對應的增加。在另一方 面，通道區域中的壓縮應變會增加電洞的移動率，藉此提 ®供增強P型電晶體效能的潛力。將應力或應變工程學引入 積體電路的製造是對於未來裝置世代極具前途的方式，因 為像是應變硬(strained silicon)可視為新型的半導體材料， 能製造出快速、強大的半導體裝置卻無須昂責的半導體材 料，並同時仍可繼續採用現有已發展成熟的製造技街。 根據一種用來在電晶體元件的通道區域中產生應變 的具潛力方法，可以高度受應力狀態設置在基本電晶體結 ❹構之上所形成的介電材料，以便在電晶體、特別是電晶體 的通道區域處引發所需種類的應變。例如，電晶體結構通 常由層間介電材料所包覆，該層間介電材料可提供個別電 晶體結構所需的力學與電性的完整性、以及提供形成額外 佈線層的平台’其中’在個別電路元件之間設置電性互連 件時通常需要該等額外佈線層。換言之，通常會設置複數 個佈線階層或金屬化層，其包括水平的金屬線與垂直通 孔，該等水平金屬線與垂直通孔係包括適當導電材料以建 立電性連接。因此’必須提供適當的接觸結構，用來連接 94751 5 201027675 際:電路元件(像是電晶趙'電 必㈣等電件的個別部分。為達此目的， Μ八胃帛化層間介電材料以提供連接至電路元件之 別開σ，而其通常可使用·終止材料結 合實際的層間介電材料來完成。 免άΐΊ —氧切是—種已發展成熟的層間介電材料， 形成接_σ_作為有效的侧終止材料的 =太：此該蝕刻終止材料（即氮化矽材料）係位於極 〇 構處，故可有效用來在電晶體中引發應 可基於具有高度内部應力之成熟的 Η 化學氣相沈積技術（Chemical vapor 、户葙二化矽.z Gpa甚至更高的高度内部壓縮應力來 方！’也可藉由適當地調整製程參數， ❹ 如“更鬲之適度高的内部拉伸應力程度（例 如’特別疋在沈積氮切材料期間之離子轟擊的程度）。 因此，產生在電晶體元件通道區域中==二 Λ Λ 7力介㈣料」）的厚度結合㈣於該通道 區域之南度讀力的介電材料的有效偏移。 因此從增強電晶體效能的觀曾 部應力的程度、並且也在電晶:二== 應力介電材料’同時也將該受應力介電材料放置在二； 罪近通道區域的位置。然而，結果卻是氮化石夕材料的内部 94751 6 201027675 -受限於目前可用之電衆增_ CVD技術的整 體沈積此力，同時有效的層厚度也會實質上视基本電晶體 的表面型態（t〇P〇g响）與相鄰電路元件之間的距離而 •定。所以雖然應力傳遞機制提供顯著的好處，但是其 可能會大受製程與裝置的特性所影響，而對於具有閑極長 度為50腿或更短之已發展成熟的標準電晶體設計的效能 增加不彰。這是因為給定巢置的表面塑態、在高密度封裝 的裝置區域中針對相鄰閘極電極結構之間的小間隔之 ©沈積製程的間隙填入能力、並結合由精密的間隔件結構所 造成之南度受應力材料相對於通道區域的普通高之偏移， 可能降低在通道區域内最終可得到的應變。 在其他方法中，可藉由在至少部分的汲極與源極區内 設置應變引發半導體合金來增強電晶體（像是ρ通道電晶 體）的效能’其可於鄰接的通道區域中產生所需種類的應 變。為達此目的’通常會使用以遙晶方式生長在碎模版材 ❹料上的矽/鍺混合物或合金，藉此產生該矽/鍺合金的應 變狀態而可在該鄰接的通道區域上施加某些應力，以藉此 在通道區域中產生所需種_的應變。通道區域中應變大小 的調整可根據矽/鍺合金所生長之個別空腔的尺寸、以及 半導體合金中鍺濃度的量。通常，相對於通道區域的侧向 偏移可根據形成在閘極電糨側壁上個別的間降件結構來調 整，該間隔件結構在蝕刻该等空腔與磊晶沈精碎/錯材料 期間可用作蝕刻遮罩與生長遮罩。可移除該對應的間隔件 結構以及可覆蓋其他電晶雜的對應遮罩層，然後可藉由離 7 94751 201027675 子佈植和退火技術來形成汲極與源極區域而繼續後續的製 - 程。在許多方法中可結合上述的應變引發機制，也就是在 接觸階層中可以一起提供應變引發半導體合金與應力介電 材料，因此要界定出對應之應變引發半導體合金的側向偏 · 移需要很精密的遮罩策略與間隔件結構、很深的汲極與源 極區域以及形成在其内的任何金屬矽化物區域等，這些組 合起來對於整體電晶體的效能會具有顯著的影響。此外當 考慮精密裝置的幾何構造（其中，相鄰閘極電極結構之間的 距離可為100 nm或甚至更小）時，可能會因為裝置特定的 ❹ 限制而降低其中一些應變引發機制的效率，像是關於沈積 技術的填入能力、對於汲極與源極區域的特定偏移需求 等。因此在精密的應用中，如預期，藉由應變引發機制所 獲得之增加的效能可能沒有那麼顯著。 本發明的多種方法與裝置係針對可避免或至少降低 以上所指出的一或多項問題的影響。 【發明内容】 〇 以下提出本發明簡化後的說明，以提供本發明一些態 樣的基本了解。此說明並非本發明的詳盡概要，也未打算 指出本發明的重要或關鍵元件或是描述本發明的範圍，唯 一目的僅在於以簡化的型式提出一些概念，作為之後將討 論之更詳細描述的引言。 本發明大致上係關於半導體裝置、以及形成此半導體 裝置的方法；其中，可藉由至少在將應變引發介電材料沈 積至基本電晶體組構之上之前提供較不明顯的表面型態 8 94751 201027675 - (less pronounced surface topography)而.增強電晶體的效 能’其作法為藉由縮減對應侧壁間隔件結構的寬度而達 成’同時也提供在閘極電極結構上維持一蓋層的可能性， ’此蓋層可作為有效率的佈植遮罩，用來減少離子穿入敏感 的裝置區，像是閘極的介電質、通道區域等，同時也在縮 減側壁間隔件結構大小的製程期間提供更強的保護。在此 處揭露的一些例示性態樣中，移除蓋層、以及縮減側壁間 隔件結構的大小可在單一的濕式化學蝕刻步驟内完成，藉 此提供對於調整最終間隔件寬度具有高度可控制性之高效 率的製造順序。此外在一些態樣中，金屬矽化物區域可根 據該縮減後的間隔件寬度來形成，藉此縮減該金屬矽化物 區域相對於通道區域的偏移，並又因此降低電晶體元件的 整體串聯電阻，&有助於增強電晶體的效能。 此處揭露的其中一項例示性方法包含於形成在基板 之上的複數個電晶體的閘極電極結構的側壁上形成間隔件 ❹、、°構其中，該等閘極電極結構包含閘極電極材料、及形 成在閘極電極材料上的蓋層。本方法尚包含使用該等閘極 電和、°構與側壁間隔件結構作為佈植遮罩來形成汲極與源 極區域。此外，實施姓刻製程以移除該蓋層、並且縮減該 7土間隔件結構的大小。最後，本方法包含在該複數個電 晶體之上形成一或多層應變引發層。 /此處揭露之進一步的例示方法包含在半導體區域之 人、電日日體的閘極電極結構，其中，該閘極電極結構包 ]極電極材料與蓋層。此外，在該閘極電極結構的側壁 9 94751 201027675 上形成侧壁間 隔件減。再者，此方法更包含使用包括 該蓋層與側壁_件結構的閉極電極結構作為佈植遮罩= 形成沒極和源極隱域。另外’該蓋層及一部份的侧壁= 件結構是在單-资驟的化學餘刻製程中被移除，並且二 晶體之上形成應變引發介電材料。 此處揭露的項例示连半導體裝置包含形成在半導 體區域之上的電晶，的閘極電極結構，其中，該閘極電極 結構包含具有特定寬度的側壁間隔件結構。該半導體裝置 尚包含形成在該半導體區域内的沒極與源極區域，並包含 淺延伸區域及較漆的波極與源極區；其中，該延伸區域界 定出電晶體的通道區域，而該較深的汲極與源極區則具有 相對於該通道區威的第一側向偏移。該半導體裝置尚包含 形成在至少一部伤的該/及極與源極區域内的應變引發半導 體合金，其中，該應變引發半導體合金係^通道區域内 引發應變。此外’該半導體裝置包含形成在該祕與游極 區域内的金屬石夕化物區域，其中，該金屬石夕化物區域具有 相對於該通道區域的第二側向偏移，而該第二侧向偏移係 小於該第一侧向偏移。 【實施方式】 以下敘述本發明❹種例示性實施例。為求清楚起 見，本說明書不會敘述實際上實作的所有特徵。當然，可 以了，的是在發展任何此類實際的實施财，必須做出多 ===:才能達到研發人員的特定目標，像是 遵寸和系統相關或和商業相關的限制 201027675 同實作的方式而異。再者，應明白的是此發展的功夫既複 雜又費時，但是對得益於本發明揭露内容之此技術的一般 技藝人士而言，卻僅是例行公事。 現在將參考附圖來敘述本發明的主題内容。在附圖 中’多種結構、系統與裝置是以示意的方式繪出，僅作為 說明之用，以免由於嫻熟此技術者所皆知的細節而模糊了 本發明的揭露内容。然而，附圖係用以描述與解釋本發明 的例示性範例。此處所使用的字彙與名詞應了解並解釋成
和嫻熟此技術者所了解的該等字彙與名詞有一致的意義。 本文中一致使用的該術語或名詞並不意欲暗指術語或名詞 之特別定義（即和嫻熟此技術者所了解之一般與慣用的意 義不同的定義）來表達。在某種程度上若一術語或名詞打
算有特別的意義時（即和嫻熟此技術者所了解的不同意 義）’該特別定義會在說明書中以明確定義的方式，直接 且不會混淆地提供該術語或名詞之特別定義來清楚闡明。 本發明大致上係提供半導體裝置與製程技術，在基本 電晶體結構之上沈積應變引發介電材料之前用來「寬鬆 1 =)」表面型態，同時在閘極電極上保持有效的蓋層， ’該蓋層在縮減侧壁_件結構期間可用作有效之額 在細料，並且也能增強閘極電極結構的完整性。 同時：二性實施例中’能以可信賴的方式移除該蓋層， 、可控制的方式縮減間隔件結構的大小； ::::::最終得到的大小與因此獲得的寬= 始的厚歧對應之㈣化學·移除率來調整。例如 94751 11 201027675 在-項麻性實_巾㈣的H學侧 程（也就是沒有中間製程步雜的飿刻製程）來實施該㈣製 程、，故可持續地令裝置暴露在濕式化學钱刻的化學劑中。 為達此目的’在一些實施例中可 知 ^ 义用乳氟乙二薛
Q (HFEG)。於此處進—步揭露的說明態樣中，除了於沈 積高度應力的介f材料之前藉由料最終Μ隔件結構大 小以增強應變引發機制的效率外，像是發/鍺石夕/山 矽/鍺/錫等應變引發半導體合金可採用「可|式 (disposable)」間隔件的方式來形成；其中，在尤積詨應 變引發半導體合金期間，藉由在蓋層上形成適當二：終 止材料，即使於移除作為蝕刻遮罩及/或生長遮罩的該可 棄式間隔件之後，仍可保持該蓋層。因此即使是在精密的 應用中，仍能達到有效率地縮減最終間隔件結構的大小， 同時該蓋層仍能提供閘極電極的完整性（例如對於腐蝕性 的清潔製程與姓刻製程），同時在形成應變引發半導體合 金期間仍然可以採用已發展成熟的可棄式間隔件作法。以 此方式，可提供像是N通道電晶體的電晶體元件，其中， 由於金屬矽化物可置於更靠近通道區域的位置，故可降低 汲極/源極的接觸電阻。此外尚能更有效率地加強電子的 移動率和因此導致的驅動電流，這是因為將相對應之拉伸 應力介電材料放置成相對於通道區域有縮短的偏移，同時 金屬矽化物也可提供額外的拉伸應變之故。再者，由於縮 短了最終側壁間隔件結構的寬度’當沈積馬度應力介電材 料時便可採用寬鬆的沈積條件，因此也能增加應力介電材 12 94751 201027675 - 料的沈積量。同樣的好處也可適用於p通道電晶體，其中， 在此一或兩種電晶體種類内亦可設置應變引發半導體合 f 金，和傳統的CMOS策略相較之下，實質上不會增加製程 3 的複雜度。 第la圖繪出半導體裝置100的示意剖視圖。半導體 裝置100包含基板101，並在基板101之上形成有含矽的 半導體層103。基板101可表示任何適當載體材料，用來 於其上形成半導體層103。在一項例示性實施例中（未繪 ® 出），半導體裝置100可包含埋入式絕緣層，像是以二氧 化矽、氮氧化矽、氮化矽等的形式設置在基板101與半導 體層103之間’藉此定義出絕緣層上覆碎（silicon .on insulator，SOI)的組構。而在其他的例子中，半導體層103 可表示基板101的實質結晶材料的上部，而亦可稱為塊體 組構（bulk configuration)。應了解的是半導體層1〇3可 具有在其内與其上形成先進電晶體元件15〇A、150B所需 _ 的任意適當組成與厚度。在所示的製造階段，該複數個電 晶體150A、150B可包含閘極電極結構151，該閘極電極 結構151復包含像是多晶石夕的閘極電極材料ι51Α，從通道 區域分開閘極電極材料151A的閘極絕緣層151B，以及在 後續製程期間用來增強閘極電極材料151A完整性之可由 介電材料等形式而提供的蓋層151C。如前所述，在精密的 應用中，電晶體150A、150B的閘極長度（也就是閘極電 極材料151A的水平延伸）可能接近或小於5〇 nm。此外， 至少有一些電晶體150A、150B可設置在高密度填裝的裝 94751 13 201027675 置區域内，其中，相鄰的閘極電極結構151可具有數百奈 米或小得多的侧向距離；其中，該側向距離應了解為兩^ 極電極材料151A之間的距離，如151D所指示。應了解的 疋在所不的實施例中，該等電晶體15〇A可代表N通道電 晶體，而該等電晶體150B則可代表p通道電晶體；同時， 應了解仍然可採用其他種類的組構。例如，可將N通道電 晶體與P通道電晶體緊鄰地設置，其中，可視整體裝置需 求而設置或不設置中間的隔離結構。 此外於所示的製造階段，半導體裝置尚可包含蝕刻終 止層153。該蝕刻終止層153可包含像是二氧化矽、氧氮 化梦等任何適當的材料，用來在後續製程期間提供所需的
餘刻終止能力’容後再敘。此外，在電晶體15ga、BOB 之切形成第-遮罩層104(例如以二氧化石夕層的 罩層Μ%例如包含氮切）。設置該遮罩層_、 i遞 在至少—些電晶體15GA、薦（像是電曰體 15〇B)上使可棄式間隔件元件得以形成〆電曰曰體 2熟的製程技術以淺溝槽隔離的二據已發展 已發展成熟的方法以氧化座式凡成）之後，可根據 術來形成用作閘極絕緣層、4沈積與/或表西處理的技 料⑸A，並可能再形成B的介電材料與間栋電極材 密的圖案化製程，包括精51C的材料。之後可實施精 閘極電極結構151。在 喊影和蚀刻技術，〜更得到 丁愿的圖案化製程期間， 也可以 94751 14 201027675 圖案化蓋層的材料以便獲得蓋層mc。在—些 :中’也可以藉由沈積或是表面處理(像是在;氧= 漿環境等之内氧化氮切材料）㈣鋒刻終m 材料。因此，可形成用純刻終止層153財等密度的 其中，該材料對於蓋層151c具有高度的侧選擇性 後，可藉由像是熱激發的CVD配方、電浆增強型cv 來沈積遮罩層UM及1G5。在沈積層刚、奶期間，
當地選擇沈積層1()4、1G5結合後的厚度，則找半導體層 1〇3内形成對應的空腔時獲得所需的侧向偏移(。細卜像 是在後續製造階段中對於電晶體丨通所需的侧向偏移。 立第lb圖緣出半導體裝置100在下一步製造階段的示 意圖，其中，可提供遮罩106以覆蓋並不需要對應的可棄 式間隔件元件的裝置區域。在所示的實施例中，電晶體 150A可被遮罩1〇6所覆蓋，而電晶體15(^則被暴露出來。 遮罩106可由任何適當的材料所形成，像是光阻材料（resist material)、結合用作硬遮罩（hard mask)材料之傳統介 電材料的光阻材料等。為達此目的，該遮罩材料可藉由像 是旋轉塗佈（spin coating)、沈積等來沈積，以及基於已 發展成熟的微影技術來圖案化。例如，當以光阻材料的形 式予以設置時，根據所採用之光阻材料種類而定，可移除 暴光區域或未暴光區域，以暴露出電晶體15(^。在其他的 例子裡，可視需要使用相對應的光阻遮罩來圖案化硬遮罩 材料。 第lc圖緣出半導體裝置1〇〇在下.一步製造階段的示 15 94751 201027675 意圖，其中，「可棄式」間隔件結構1〇5a係形成在電晶 體150B的側壁上，而電晶體15〇A卻仍然被遮罩所覆 蓋。可按照已發展成熟的異向性的蝕刻技術來形成間隔件 結構105A，其中，可相對於遮罩層104選擇性地蝕刻遮罩 層105，之後再相對於半導體層1〇3選擇性地蝕刻遮罩層 =4。為達此目的，於本製造階段莎採用已發展成熟的現成 製程配方。在其他的例示性實施例中，只要相對應的飯刻 製程能可靠地停止在半導體層1〇3上，便可以不需要相對 於層104# 105之顯著的钮刻選擇性。此外在對應的㈣ Q 製程期間，額外的餘刻終止層153可保持蓋層15ic的完 整性，廷疋因為蝕刻終止層153在蝕刻製程期間可提供額 外的厚度’使得遮罩層1()4的暴露部分能夠被可靠地移 除，同時在蓋層151C上還保持至少一部份的蝕刻終止層 153。再者，如之前已解釋過，在一些例示性實施例中蝕刻 終止層153可藉由適當的沈積與/或表面處理程序來形 成’以便得到適度高的材料密度、以及相較於遮罩層1〇4 之降低的蝕刻率（即使包含同樣的材料’像是基於二氧化 © 矽的材料亦然）。其後，可實施進一步的蝕刻製程以形成 個別的空腔107 (如虛線所示），其中，間隔件結構1〇5A 可作為蝕刻遮罩，而遮罩106可仍然覆蓋著電晶體15〇A、 或可在對應的空腔蝕刻製程之前便被移除，端視整體製程 策略而定。例如，對於存在有二氧化矽、氮化矽等之以矽 為基礎的半導體材料而言，用來在半導體層103内形成空 腔107的適當姓刻配方已發展成熟。所以在本例中也能使 16 94751 201027675 * 用個別的蝕刻配方，藉此和傳統製程策略有高度相容性。 第Id圖繪出至少在空腔1〇7内形成有半導體合金1〇8 之半導體裝置100的示意圖。為達此目的，可應用已發展 成熟、具選擇性的蟲晶生長技術，其中，通常製程參數會 選擇成使得大量材料的沈積被限制在結晶矽的區域，同時 可忽略在介電表面區域的材料沈積，該介電表面區域像是 間隔件結構105A與遮罩層1〇5、或是遮罩1〇6 (見第lc 圖，如果仍然是以硬遮罩材料的形式呈現的話）。例如在 ❿一些例示性的實施例中，半導體合金1〇8能以矽/鍺合金 的形式而提供，因此會以壓縮應力的狀態生長在層1〇3之 剩餘之以石夕為基礎的材料上，故也會在相鄰之電晶體1 5〇B 的通道區域152上施加對應的壓縮應力。而在其他的例示 性貫施例中，應變引發半導體合金1〇8可以矽/碳材料的 形式提供，藉此在相鄰的通道區域152内引發拉伸應變， 這對於當電晶體150B代表N通道電晶體時可能是有利 ❹的再者’在選擇性蟲晶生長（selective⑺wth) 製程期間可藉由使用適當的前導材料（precursor material) 而形成其他的材料組成，像是矽/錫、矽/鍺/錫等。 立第le圖繪出半導體裝置1〇〇在下一步製造階段的示 思圖。如圖所示，可移除遮罩層105以及由遮罩層105之 材料所構成的間隔件結構 105A之部分。為達此目的，可 使用任何適當的蝕刻配方，例如當遮罩層105以氮化矽材 料的形式設置時’可使用基於磷酸的濕式化學蝕刻製程。 於一些例示性實施例中，當用來形成應變引發半導體合金 94751 17 201027675 108的選擇性磊晶生長製程期間 則在對應的姓刻製程期間，如一直保持遮罩1〇6時， 對應材科㈣成，那麼也可遮罩⑽由像是氮化發的 用成熟的蝕刻技術來移除$，丨 平〇因此，可使 ❹
而與或許是遮罩跳，而分的遮罩材料，像是層 則可維持電晶體15GB中1G4結合㈣終止層153 151C *與遮罩層1G5相同日)51C的完整性’即使蓋層 通常會使用氮化石夕作為蓋層15二的材料構成亦然。例如’ 晶石夕的閘極電極上形成適春的 的材料’藉此在基於多 順序的高度相容性。之後^可f曰材料時提供和傳統製程 如基於氫氟酸HF)以相對於開的姓刻製程（例 體材料⑽請而選擇性地移以W 對應的蝕刻製程相對於蓋層151C也具有言声4、此外，該 第If圖緣出半導體裝置100 "、、擇ί1 Φ a j* icnA 在經過上述製程順序後 =忍圖。電曰曰體15〇A、l5〇B因此包含處於「暴露」狀 態的閘極電極結構151，同時蓋声1 ❹ 1L 晟層151C可仍然被置於閘極 電極材料⑸A上。因此，在半導體裳置刚的後續製程 中（即藉由離子佈植來併入適當的摻雜物種，而在半導體 材料1〇3與半導體合金108内建立所需的推雜分佈），蓋 層151C可提供額外的擴散阻擋能力，特別是對p通道電 晶體而言，其中，通常是採用可快速穿透閘極絕緣層151B 並且最終穿入通道區域152的硼作為佈植物種。所以藉由 維持蓋層151C，對於後續的佈植循環（implantati〇ncycle) 可增加製程裕度（process margin)，其可因此增強電晶體 18 94751 201027675 • 的效能，廷是因為在後續佈植循環期間可使用增加的佈植 能里與/或劑量，或是對於已發展成熟的製程配方所用的 - 烚定佈植參數而言，可降低硼穿入閘極絕緣層151B與通 道區域152的程度。 r 第lg圖繪出半導體裝置100在下一步製造階段的示 意圖。如圖所不，由於需要界定出汲極與源極區域154適 當的摻雜分佈，因此在閘極電極結構151上形成側壁間隔 件結構155。例如在所示的實施例中，側壁間隔件結構I% φ <包含單一的間隔件元件15^A並結合蝕刻終止襯墊 155B ’而在其他的例子（未繪出）裡，可提供兩個或兩個 以上的個別間隔件元件（例如’間隔件155A結合適當的 楙墊材料），端視汲極與源極區域154之摻雜分佈的複雜 度而定。因此就所示的實施例來看，汲極與源極區域154 f具有淺延伸區域154£，該淺延伸區域154£可基於將包 拉有蓋層151C之閘極電極結構151使用作為佈植遮罩（第 If圖）的佈植製程來形成，並可能結合偏移間隔件元件。 么後’可例如藉由沈積襯墊材料155B與間隔件材料而形 成間隔件結構155，然後再以已發展成熟的異向性蝕刻技 漱圖案化間隔件結構155以得到間隔件元件155A。藉由使 辦侧壁間隔件結構155與蓋層151C作為佈植遮罩，可得 到更深的及極與源極區154D ;其中’蓋層151C可降低或 質質上避免（離子）穿入閘極絕緣層151B與/或通道區 威152 ’特別對於P通道電晶體（像是電晶體150B)更是 妒此。應了解的是對於電晶體150A、15〇Β可採用適當的 19 94751 201027675 . 遮罩策略以選擇性地佈植所需的摻雜物種。再者，對應的 , 佈植循環也可包括個別的非晶化前佈植 (pre-amorphization implantation)、用來併入對於沒極與 源極區域154之增加之反向推雜（counter doping)的佈植 區域的製程（也可稱為暈圈佈植（haloimplantation))， 等等。之後可實施適當的退火製程以活化摻雜物種，同時 再結晶化因為佈植而引發的損壞。 第lh圖描繪半導體裝置100於移除材料製程1〇9期 間的示意圖’該移除材料製程109係設計用來移除蓋層 ❿ 151C、並縮減侧壁間隔件結構155的寬度。如前所述，對 於閘極電極結構151的給定侧向距離151D (第la圖）， 側壁間隔件結構155可能會另外造成更複雜的表面型態， 而因此對於用來在後面的製造階段中形成高度應力介電材 料的對應沈積製程增加了限制。此外在一些例示性實施例 中’側壁間隔件結構155的初始寬度也被認為並不適合用 來定義將形成在沒極與源極區域154内之金屬;ε夕化物區域 的侧向偏移。所以在本例中亦然，縮減間隔件結構155的 © 寬度可增強電晶體150A、150B的整體性能。再者，也能 從閘極電極材料151A處移除蓋層151c，這在一個例示性 實施例中可藉由實施單一步驟的濕式化學蝕刻製程而完 成，該蝕刻製程應了解為一種根據濕式化學蝕刻的化學劑 所實施的蝕刻製程，而未中斷將骏置1〇〇暴露至製程1〇9 的反應性蝕刻環境。於此例中，間隔件結構155的材料移 除程度（如155C所指出者）可根據製程1〇9的濕式化學 94751 20 201027675 蝕刻的化學劑所提供之有效移除率來控制。此外’由於蓋 層151C可於製程1〇9期間被完全移除，故可遂擇蓋層151C 的厚度以獲得從間隔件結構155進行材料之移除155C所 需的程度，而不會不當地暴露閘極電極材料151A的表面 151S於製程1〇9的環境下。因此，可將蓋層151c的初始 厚度選擇成小於侧壁間隔件結構155的初始寬度，並因此
G 小於用來形成侧壁間隔件元件155A (第lg圖）之對應間 隔件層的初始厚度。所以在此例中，於製程1〇9期間便能 使用雖然具高度腐蝕性、但是非常有效率的清潔劑，從而 於對應移除製程的大部分期間提供表面151S之高度的完 整性，然而同時也以高度可控制及有效率的方式來移除間 隔件結構155的材料。當暴露出表面151S時，可中斷製 程應以限制表面151S僅暴露在腐蚀性環境1〇9内一段 非常短的時間’因此可維持多晶表面·具有適度高程 度的結晶品質，藉此也在後續的金財化物製程期間提供 增強的條件。在-項例不性實施例中，可基於氫氟乙二醇 (HFEG)來建立該濕式化學㈣環境。該環境對於氮化 石夕與一^⑦具有接近丨·· 13的蝴率，因此不但能可靠 地移除蓋層151C，同時也縮減包括㈣終止襯墊之 間隔件結構155 (第lg圖）的寬度。 、之後：可在暴露出的閘極電極材料 151A、以及汲極 Π二5:的暴露區域形成金屬石夕化物區域，以繼續 155 ;程°㈣側壁間隔件結橼 155二寬度被:縮。 所拍出），所以對應的金屬矽化物可置於更靠 94751 21 201027675 ♦ 近通道區域152的地方，藉此降低在電晶體150A、150B - 之導電路徑的整體串聯電阻。因此’電晶體150A、150B 的效能便得以增加，無論其導電種類為何皆然。 第li圖繪出半導體裝置100在下一步製造階段的示意 ' 圖。如圖所示，金屬矽化物區域156係形成在汲極與源極 區域154内、以及閘極電極結構151内。在閘極電極結構 151上已藉由之前實施的材料移除製程1〇9而形成有縮減 的侧壁間隔件結構155R (第lh圖）。應了解的是，由於 金屬矽化物區域丨56是根據間隔件結構155R而形成，且 ❹ 深的汲極與源極區154D則已經根據侧壁間隔件結構155 而形成（第lg圖），故相對於閘極電極151，金屬矽化物 區域156的侧向偏移156L係小於較深的汲極與源極區 154D的側向偏移154L。相較於根據側壁間隔件結構us 的初始寬度而形成金屬矽化物區域的電晶體組構（第lg 圖）’由於側向偏移156L被細減了 ’所以電晶體I%a、 150B的接觸電阻可以縮減。再者’於所顯示的製造階段 中，可在至少一些電晶體150A、150B之上形成一或多種 G 應變引發介電材料。於所示的實施例中，可在電晶體15〇A 之上形成應變引發層110A，其中，材料u〇A的内部應力 程度可在電晶體150A的通道區域152内部引發對應種類 的應變，以便增加通道區域152中的電荷載體移動:。例 如，可提供一種拉伸應力介電材料作為層u〇A，而該種材 料適合用來增強N通道電晶體的效能。此外，在電晶體 150B之上可形成有介電材料110仏而該介電材料11〇=具 94751 22 201027675 有间的内部應力程度以便提供和應變引發半導體合金⑽ 才:同種類的應變。例如，材料咖可能具備高壓縮應力， 田半導體D金1〇8也在相鄰的通道區域内提供壓縮應變。 如之前的解釋，由於間隔件結構155R的寬度已被縮減， 故和用來形成材料110A、11〇B的沈積製程之間隙填入能 ^有關的任何限制便不會那麼顯著，故可使用較多的材料 罝^即增加之層厚度）；並且/或是對於給定的層厚度， 義在提供—或多種受應力的介電材料11GA、11GB時可提升 ❺靈活性。 町』坑开 魯 可按照已發展成熟的製程技術來形成該___或多種受 應力的；丨電材料11GA、11GB ’惟需要調適像是關於提供 〜加的層厚度與/或較高内部應力程度的製程參數；這是 因為於對應沈積製程期間僅需考慮較少的限制之故，盆可 容許吾人轉缺供增加㈣應力減的縣參數。例 仙痛可藉由像疋電漿增強^ CVD —類的技術來沈積受拉 '、、力或文壓縮應力的介電材料，然後再以微影和钱刻技 :來移除其中不需要的部分。之後，可沈積不同種類之内 P應力的”電材料、以及移除其中不需要的對應部分，如 此，如第U圖所描繪的組構。應明白的是上述製程順 =也此包括沈積或是形成㈣有效圖案化對應之介電層所 j適纽刻終止材料或㈣控制材料^在其他的例子中 可能只設置—種受應力的介f材料，或許會結合在特定襄 置A或^方之對應的應力鬆弛（Stress relaxation)。例如，如 果⑽為半導體合金108的應變引發機制是適當的而毋須額 94751 23 201027675 外疊加之受應力的介電材料，則該介電材料可設置成具備 有增強電晶體150A效能的内部應力程度，盆中，當可不 需要考慮關於該材料的進一步圖案化、以及後續材料之沈 積與圖案化的任何限制時，可更進一步沈積更多拉伸應力 材料的量。如有必要，可實施應力鬆他佈植以降低在電晶 體謂之上的應力程度。然、而應明白岐，可採用任何 其他的製程桌略以便在至少一些電晶體i5〇A、丄观之上 形成高度受應力介電材料’其中，由縮減間隔件結構155r ❹ 而付到之增強的表面型態可相對於通道區域i52而縮減該 ^力材料關向偏移，以及當沈積該高度受應力介電_ 時用於大致上經放寬之沈積條件。 4 因此’本發明係提供下述之半導體裝置與製造 ^ ’可將金屬矽化物置於極接近通道區域的位置 ^在形成金屬魏物區域之前移_賴隔件結構的村 科也增強了介電材料的應力傳遞機制。此外，於用^ 出沒極與源極之摻雜分佈的對應佈 $ ==極電極結構上，由於結合蓋層材料之閘極 助。再者’當欲於早期製造階段形成埋置二 终止材料而提供經過適當設計二 蓋層材料，且同時保持和傳統製程策t 有冋度的相谷性。在一些例示性實施例中，於單 步称便能移除設置在諫電極材料頂層 3 «受到控制的方式來移除側壁間隔件結構的材料。^及 94751 24 201027675 不仁可獲得有致率的整體製程流程，同時藉由降低摻雜物 T入通區域、縮減金屬石夕化物區域以及高度應力介電材 料的侧向距離而增強裝置的效能，所以骑別適用於精密的 裝置幾何構形。 以上所揭露的特定實施例僅供說明之用’因為對得益 於此處教示的墒熟此技術者而言 ，本發明顯然可以不同但 是均等的方式被修改及實施。例如，以上所闡明的製程步 驟可按照不同順序實施。再者，除了以下的申請專利範圍 ❹所描述的内容之外，對於此處展示的構造或設計的細節並 無意欲設限。因此，顯然以上揭露的特別實施例可加以改 變或修改’並且所有此類變化皆認為隸屬於本發明的範圍 與精神之内；所以，此處要求保護的内容係闡明於如下列 申請範圍中。 【圖式簡單說明】 可藉由參照上文之敘述連同附圖來了解本發明，其 A 中，相同的元件編號代表相同的元件。 參 第la至Id圖係根據例示性實施例示意性地描繪包含 有複數個電晶體之半導體裝置在形成應變引發半導體合金 於至少一些電晶體内同時在對應的閘極電極結構上保持蓋 層的期間的多個製造階段時的剖視圖； 第le至lg圖係根據進一步的例示性實施例示意性地 描繪半導體裝置於根據適當設計之侧壁間隔件結構以形成 汲極與源極區域的下一步製造階段的剖視圖，其中，該蓋 層仍位於該閘極電極結構上； 25 94751 201027675 第lh圖係根據例示性實施例所描繪之半導體裝置的 示意圖，其係處於用來移除該蓋層並縮滅該侧壁間隔件結 構大小的共同飯刻製程期間； 第U圖係根據又進一步的例示性實施例所描繪之半 導體裝置的示意剖視圖’其係處於再下一步的製造階段， 其中，在該複數個電晶體之上可形成應變引發介電材料。 雖然此處揭露的主題内容可輕易修改成多種變化與 替代型式’但是仍賴由附圖中的範例來展示本發明特定 的實施例’並於此詳加說L應了解的是，此處對於 ίΓΓΓΓΓ非打算將本發明限制在所揭露的特别 型式，減地，本㈣㈣蓋落场 』 代界作定法之本發明的精神與範圍内所有的變“ 【主要元件符號說明】 100 半導體裝置 101 基板 103 半導體層 104, 105 遮罩層 105 A 間隔件結構 106 遮罩 107 空腔 108 半導體合金 109 移除材料製程 110A 應變引發層 94751 26 201027675 、 11 OB 介電材料 150A, 150B 電晶體 151 閘極電極結構 151A 問極電極材料 151B 閘極絕緣層 151C 蓋層 151D 給定側向距離 151S 表面 Φ 152 通道區域 153 姓刻終止層 154 汲極與源極區域 154D 深的汲極與源極區 154E 淺延伸區域 154L 侧向偏移 155 侧壁間隔件結構 ^ 155A 間隔件元件 155B 钱刻終止襯塾 155C 材料移除 155R 縮減的側壁間隔件結構 156 金屬矽化物區域 156L 側向偏移 27 94751

Claims (1)

  1. 201027675 七、申請專利範圍： 1. 一種方法，包含·· 在基板上的複數個電晶體之間極電極結構 極電極間隔件結構，而該閘極電極結構包含：閑 材科與形成在該閑極電極材料上的蓋層（cap 壁間隔件結構作為佈 並縮減該侧壁間隔件 使用該閘極電極結構與該側 植遮罩，以形成汲極與源極區域； 實施餘刻製程以除去該蓋層、 結構的尺寸；以及 2如申St 成一或多層應變引發層 專:範圍第1項的方法，尚包含於實施該钕則 程之後，在該沒極與源極區域形成金屬石夕化物區域。 3. 如申請專利範圍第1項的方法，其中，該_製程是3 式化學蝕刻製程。 ” 4. 如^月專利範圍第3項的方法，其中，該姓刻製程係邊 於氮說乙二醇（hydrofluorine ethylene glyco卜 HFEG) 而實施。 5.如申明專利範圍帛！項的方法，其中，形成該一或多層 應變引發層係包含在該複數個電晶體之N通道電晶體 上方形成受拉伸應力的介電材料，以及在該複數個電晶 體之P通道電晶體上方形成受壓縮應力的介電材料。 、申明專利範圍第1項的方法，尚包含於形成該汲極與 源極區域之前，形成鄰接到該複數個電晶體之至少一些 94751 28 201027675 -電晶體的應變引發半導體合金。 7. 如申請專利範圍第6項的方法，尚包含：在該等蓋層上 形成蝕刻終止層；及在該至少一些電晶體的該閘極電極 侧壁上形成可棄式間隔件結構，同時以遮罩層覆蓋該複 數個電晶體之其餘電晶體。 8. 如申請專利範圍第7項的方法，尚包含在共同的移除製 程中移除該可棄式間隔件結構及該遮罩層，並使用該蝕 刻終止層作為蝕刻終止物，以便實質上維持該蓋層。 Q 9.如申請專利範圍第6項的方法，其中，該應變引發合金 包含鍺、錫和碳至少其一。 10. 如申請專利範圍第1項的方法，其中，該側壁間隔件結 構所形成的寬度係等於或大於該蓋層的厚度。 11. 如申請專利範圍第1項的方法，尚包含在實施該蝕刻製 程之前，於該汲極與源極區域形成金屬矽化物區域。 12. —種方法，包含： φ 在半導體區域上方形成電晶體的閘極電極結構，該 閘極電極結構包含閘極電極材料與蓋層； 在該閘極電極結構的側壁上形成侧壁間隔件結構； 使用包括該蓋層與該侧壁間隔件結構的閘極電極 結構作為佈植遮罩，形成汲極與源極區域； 在單一步驟的濕式化學蝕刻製程中移除該蓋層與 一部份的該侧壁間隔件結構；以及 在該電晶體上方形成應變引發介電材料。 13. 如申請專利範圍第12項的方法，其中，在該單一步驟 29 94751 201027675 的濕式化學蝕刻製程中所 醇。 用的蝕刻劑包含氫氟乙二 14. 如申請專利範圍第13項的方法 成侧終止層，並於形成該側c該蓋層上形 蝕刻終止層。 Bl隔件結構之前移除該 15. 如申請專軸圍第12項的方法 間隔件結構之前，在側向地 二3於形成該側壁 導體區域中形成應變引發半導體^電極結構的該半 16. 如申請專利範圍第15項的方 發半導體合金係包含：在_鬥4 ，/、中，形成該應變弓丨 可棄弋門l 、 以甲極電極結構的侧壁上形忐 了棄式間㈣件結構；在該半導也成 至少在該等空腔内形成該半導體:金。’空腔，以及 17. 如申請專利範圍第16項的方法，° 間隔件結構，並使用紐刻終止層=二移除該可棄式 便實質上維持該蓋層。 料_終止物’以 18. 如申請專利範圍第12項的方法，尚包含 〇 步驟的濕式化學蝕刻製程之後，你、~早一 成金屬魏物區域。 錢祕與源極區域形 19. 一種半導體裝置，包含： 兮電晶體的_電極結構，形成在半導體 ^綱極結構包含:具有特定寬度的側壁間隔件結 没極與源㈣域’形成在财導魏域巾，該没極 與源極區域包含淺延伸區域和較深的汲極與源極區，該 94751 30 201027675 ，延伸區域界定出該電晶體的通道區域，而該較深的汲極 與源極區則具有相對於該通道區域的第一侧向偏移； 應變引發半導體合金，形成在至少一部份的該汲極 •與源極區域内，該應變引發半導體合金在該通道區域内 引發應變；以及 金屬矽化物區域，形成在該汲極與源極區域内，該 金屬矽化物區域具有相對於該通道區域的第二側向偏 移，而該第二側向偏移係小於該第一側向偏移。 脅20.如申請專利範圍第19項的半導體裝置，尚包含形成在 該電晶體上方的應變引發介電材料，其中，該應變引發 介電材料與該應變引發半導體合金在該通道區域中係 引發相同種類的應變。 21.如申請專利範圍第19項的半導體裝置，其中，該通道 長度小於約50 nm。 31 94751
TW098133119A 2008-09-30 2009-09-30 CMOS device comprising NMOS transistors and PMOS transistors having increased strain-inducing sources and closely spaced metal silicide regions TW201027675A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008049725A DE102008049725B4 (de) 2008-09-30 2008-09-30 CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements
US12/493,788 US20100078735A1 (en) 2008-09-30 2009-06-29 Cmos device comprising nmos transistors and pmos transistors having increased strain-inducing sources and closely spaced metal silicide regions

Publications (1)

Publication Number Publication Date
TW201027675A true TW201027675A (en) 2010-07-16

Family

ID=41794957

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098133119A TW201027675A (en) 2008-09-30 2009-09-30 CMOS device comprising NMOS transistors and PMOS transistors having increased strain-inducing sources and closely spaced metal silicide regions

Country Status (5)

Country Link
US (1) US20100078735A1 (zh)
CN (1) CN102217050A (zh)
DE (1) DE102008049725B4 (zh)
TW (1) TW201027675A (zh)
WO (1) WO2010039231A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777562B (zh) * 2010-01-15 2015-05-20 复旦大学 浮栅非挥发半导体存储器及其制造方法
CN101800251B (zh) * 2010-01-29 2015-04-15 复旦大学 电荷俘获非挥发半导体存储器及其制造方法
CN101859772A (zh) * 2010-06-10 2010-10-13 电子科技大学 一种具有复合应变沟道的cmos器件
DE102011005641B4 (de) * 2011-03-16 2018-01-04 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Leistungssteigerung in Transistoren durch Reduzierung der Absenkung aktiver Gebiete und durch Entfernen von Abstandshaltern
CN102201335A (zh) * 2011-06-01 2011-09-28 电子科技大学 一种应力稳定的mos晶体管的栅的制造方法
KR102061265B1 (ko) 2013-07-23 2019-12-31 삼성전자주식회사 반도체 장치 및 그 제조방법
US10084063B2 (en) * 2014-06-23 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9502418B2 (en) * 2014-10-02 2016-11-22 International Business Machines Corporation Semiconductor devices with sidewall spacers of equal thickness
US9659960B1 (en) 2015-12-09 2017-05-23 International Business Machines Corporation Extremely thin silicon-on-insulator silicon germanium device without edge strain relaxation
US11309402B2 (en) 2020-03-05 2022-04-19 Sandisk Technologies Llc Semiconductor device containing tubular liner spacer for lateral confinement of self-aligned silicide portions and methods of forming the same
CN113611669A (zh) * 2020-08-28 2021-11-05 联芯集成电路制造(厦门)有限公司 制作半导体元件的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335248B1 (en) * 2001-04-30 2002-01-01 International Business Machines Corporation Dual workfunction MOSFETs with borderless diffusion contacts for high-performance embedded DRAM technology
KR100441682B1 (ko) * 2001-06-14 2004-07-27 삼성전자주식회사 엘디디형 소오스/드레인 영역을 갖는 반도체 장치 및 그제조 방법
US7361973B2 (en) * 2004-05-21 2008-04-22 International Business Machines Corporation Embedded stressed nitride liners for CMOS performance improvement
US7012028B2 (en) * 2004-07-26 2006-03-14 Texas Instruments Incorporated Transistor fabrication methods using reduced width sidewall spacers
US7135372B2 (en) * 2004-09-09 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon device manufacturing method
US7550356B2 (en) * 2005-11-14 2009-06-23 United Microelectronics Corp. Method of fabricating strained-silicon transistors
JP2007220808A (ja) * 2006-02-15 2007-08-30 Toshiba Corp 半導体装置及びその製造方法
US7545006B2 (en) * 2006-08-01 2009-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS devices with graded silicide regions
US7402496B2 (en) * 2006-09-11 2008-07-22 United Microelectronics Corp. Complementary metal-oxide-semiconductor device and fabricating method thereof
JP5181466B2 (ja) * 2006-11-16 2013-04-10 ソニー株式会社 半導体装置の製造方法および半導体装置
US20080157118A1 (en) * 2006-12-29 2008-07-03 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing strained technology
US7714358B2 (en) * 2007-02-08 2010-05-11 International Business Machines Corporation Semiconductor structure and method of forming the structure
US7511348B2 (en) * 2007-03-13 2009-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. MOS transistors with selectively strained channels
DE102008011814B4 (de) * 2008-02-29 2012-04-26 Advanced Micro Devices, Inc. CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben

Also Published As

Publication number Publication date
CN102217050A (zh) 2011-10-12
DE102008049725A1 (de) 2010-04-08
DE102008049725B4 (de) 2012-11-22
US20100078735A1 (en) 2010-04-01
WO2010039231A1 (en) 2010-04-08

Similar Documents

Publication Publication Date Title
TW201027675A (en) CMOS device comprising NMOS transistors and PMOS transistors having increased strain-inducing sources and closely spaced metal silicide regions
TWI235457B (en) Fin FET devices from bulk semiconductor and method for forming
TWI438847B (zh) 阻止電晶體閘電極之預非晶化
TWI441282B (zh) 用於藉由基於受應力之植入遮罩的應力記憶法而形成受應變之電晶體的方法
TWI511273B (zh) 用於藉由使汲極及源極區凹陷而於電晶體中緊鄰通道區提供應力源之技術
TWI275137B (en) Semiconductor device fabrication method
TWI508145B (zh) 製作替代金屬閘極及接觸金屬之結構及方法
TWI438867B (zh) 具不同型式與厚度的閘極絕緣層之ｃｍｏｓ裝置及其形成方法
TWI525794B (zh) 包含金屬閘極及形成在隔離結構上之含矽電阻器的半導體裝置
TWI405304B (zh) 藉形成具有不同改質之本身應力的蝕刻阻礙層以於不同通道區域中產生不同機械應力之方法
US7723174B2 (en) CMOS device comprising MOS transistors with recessed drain and source areas and a SI/GE material in the drain and source areas of the PMOS transistor
CN103165675B (zh) 半导体器件及其形成方法
TWI404146B (zh) 提供半導體裝置中之應力均勻性
TWI483343B (zh) 含有具有製程容限組構之基板二極體之ｓｏｉ裝置以及形成該ｓｏｉ裝置之方法
KR101482200B1 (ko) 트랜지스터에서의 개선된 실리사이드 형성과 결합되는 리세스된 드레인 및 소스 영역
TWI497603B (zh) 具有具降低之保形性的受應力之接觸蝕刻停止層的場效電晶體
TW201236086A (en) A fin-transistor formed on a patterned STI region by late fin etch
TW200849596A (en) A technique for enhancing transistor performance by transistor specific contact design
TW201239984A (en) Semiconductor device with doped inter-level dielectric layers and method of fabrication thereof
TW201142928A (en) A self-aligned multiple gate transistor formed on a bulk substrate
TW200832676A (en) A semiconductor device comprising NMOS and PMOS transistors with embedded Si/Ge material for creating tensile and compressive strain
TW200933820A (en) Method of forming high-k gate electrode structures after transistor fabrication
TW200832526A (en) A transistor having a locally provided metal silicide region in contact areas and a method of forming the transistor
WO2010002448A1 (en) Cmos device comprising mos transistors with recessed drain and source areas and non-conformal metal silicide regions
TW200414371A (en) Circuit element having a metal silicide region thermally stabilized by a barrier diffusion material