TW201014004A - Methods for forming electrodes in phase change memory devices - Google Patents

Methods for forming electrodes in phase change memory devices Download PDF

Info

Publication number
TW201014004A
TW201014004A TW098113957A TW98113957A TW201014004A TW 201014004 A TW201014004 A TW 201014004A TW 098113957 A TW098113957 A TW 098113957A TW 98113957 A TW98113957 A TW 98113957A TW 201014004 A TW201014004 A TW 201014004A
Authority
TW
Taiwan
Prior art keywords
opening
electrode layer
layer
electrode
moving
Prior art date
Application number
TW098113957A
Other languages
English (en)
Inventor
Tyler Lowrey
Original Assignee
Ovonyx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ovonyx Inc filed Critical Ovonyx Inc
Publication of TW201014004A publication Critical patent/TW201014004A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8413Electrodes adapted for resistive heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

201014004 六、發明說明: 本申請案為美國專利申請案11/880,587的部分延續案,名稱 為「連接可程式電阻和交換裝置之液相沈積(Liquid Phase Deposition of Contacts in Programmable Resistance and Switching Devices)」其已於2007年7月23曰提出申請;以及為美國專利申 凊案12/075,222的部分延續案,名稱為「於製造中填入特性在電 子裝置的壓力擠壓方法(pressure Extrusi〇n Meth〇d f〇r Fming
Features m the Fabrication of Electronic Devices )」其已於 2008 年 3 ❹月10曰提出申請;以及為美國專利申請案12/075,180的部分延續 案,名稱為「填入特性在可程式電阻和交換裝置中的溫度和壓力 控制方法」其已於2008年3月10日提出申請;以上申請案所有 揭露之内容已併入於本文中。 【發明所屬之技術領域】 本發明是有關具有-個或多個電極的可程式化電阻及交換 (etching)裝置。更特別地’本發明是有關形成用於可程式化 電阻和交換裝置結構之電極的方法。最制地,本發明是有關再 ❹受限制之區域的電極形成’以易於可程式電阻和交換裝置的小型 化0 【先前技術】 可程式化電阻材料和快速交換材料是具有前景的主動材料 阻材料在電阻時具有兩個或多個不同狀態。 辕埴^ # 簡的—内部化學、電子或物理 轉換在該等狀態間反餘式化來顯示該_ ; 等不同的電阻狀態可以絲儲存_理數據。 、變。遠 3 201014004 决速父換材料有力在-相對電阻(relatively resistive )狀態 (二靜態⑽導狀態)和-姆導電㈤咖办―)狀態 間父換。-能量訊號的應用,典型的—電子能量訊號,包含從該 相對電阻狀態到該姆導餘態的該等改變。#該能量訊號作用 ,該相對導電狀態持續-段長時間。—旦該能量訊號移開後,該 交換材料购回本料靜止狀態。交蹄料可用於電壓射限裝 置犬波抑制裝置、號路由裝置以及固態記憶體存取裝置。 相變化材料是-種具有前景的可程式化電阻材料種類。一相 變化是-種能夠經歷轉換的材料,較佳是可逆於兩個或多個不同 ^結構m常見的實酬,—相變化材料為可逆的轉換於 -結晶態和hl在該結晶態該相變化材料具有較低的 電阻率’在該非晶態則具有較高的電阻率。在以下基礎下可以區 別該獨特的相變化材料之結構狀態,例如, 有序或無序、練結 (fraetiQnalerystallinity=m 同結構狀態之相對比例、-物理(例如電性、光學、磁性 或化學特性等。該轉換於結構狀態_可逆性允許該材/ 週期作業下重複利用。 夂 ❹ 典,地’藉由放置-主動材料形成—可程式電阻材料或交換 裝置,如-樣化材料,兩個電極之間。藉由提供—電料 兩個電極之間及穿過該主動材料使該裝置的作用。可雷\且= ^可以作為—記憶體裝置之魅動材料。寫人操作在_啡體^ 置:以參考以下的編程作業用於電脈衝至該記憶體襞 ς 該記憶體裝置之電阻或臨界電壓,藉由提供電Μ 電壓喊穿過該兩織極來完成。藉由_電極在連接該^ 料間提供—電流或電壓訊號,同樣導致—交換材料之軸= 狀態和相對導電狀態間的轉換。其中—個重要的現實^戰為= 201014004 式化電阻記Μ和交鋪置面對去減少乡個· 動材科的連接面積。藉由減少該連接面積 ^ 置或交換-交縣置仰齡_或魏高效钟t。讀體裝 户理體^㈣造諸如賴和記鐘裝置,典型地包含一此 -=:半導體裝置之不同的特徵部 夂或多層在-半導體晶賊其他騎絲的—表面上 曰 ❹ =(PVD)、化學氣相沈積(CVD)和其他沈積處理包含氣:目 液體或固體之反應、分解或塗佈可能用於成 爾成中微影是-種圖樣處理,通常二
徵掀奴-關在該裝置微型化的目的上。額 Z 2包=學機 ·)、聲退火、離子植入、電^ 導體晶=矩陣包含—大數量的半導體裝置形成在 盡可長度尺度或特徵部尺寸與 梦署㈣t 成一大量的襄置是令人嚮往的。當 ^,二特徵部尺寸是最小化時,該裝置的處理會變的更加困 處理。31的特卿變錢難去界定如解析度麵影關及更難去 如通===軸—㈣其⑽卿。開口諸 播伽ΐ 連接。典型地,形成該開口是藉由微影 近小』化=填:其他材料。當一開口減小該尺寸或長度尺度接 更加困2 材料製該開叫未在效能與耐用度妥協變的 如你田:開的尺寸減小至—晶粒尺寸(criticalsize)以下時,諸 J礼相沈積(PVC)或濺射等技術不足以提供密集或完整填 201014004 滿開口。提供一密集、非均句之填入的代替卷 這些技術越來越不完全地填入開口。當該特徵減小時, 趨勢,在該開口形成該材料的堆積密度,變化該 時有一 向尺寸,結果該層沈積在該開口内可能包含空的深度或横 細孔、鍵孔(keyholes)或其他非均勻區域。卷今工孔、缺口、 (該深度尺寸與該橫向尺寸的比率)增加時橫比 的明顯。例如深、窄的通道比淺、寬的通道更難 吉心會特別 ❹ 裝置特性發生於-系列的變異,以及 使 在該開口内,造成各贿置效能低於完纽t 陷性質 當特徵部尺寸減小時,沈積的正形性是另—個_ ❹ 程三半導體裝置的製造通常涉及—堆疊層的形成,其中該個別二 尺寸上及合成物是相異的(橫向或正常至該基底)。-半i 的製造過程通常涉及_層在—較低層(先前形成的) =的,積。最佳化裝置效能需要較晚形成層陳先形成層的正 廓符合構成該堆疊之該層的形狀與輪 *除了均勻填人的_以外’當該開口減小其大小時在開口 二現正物沈積也是同制難。—開口的邊界或周圍常藉由一邊 階梯或其他械不連續㈣徵部來界定。—開σ的形狀通常 疋藉由-侧壁或周_邊界和__較低表面或底部邊界來界定。例 如’-溝渠開Π是通常藉由垂直的㈣和—底部表面來界定,該 201014004 底部表面通常是平行該基底。 當製造半導體裝置時’通常必須先形成具有—開— 隨後沈積另-層於此層之上。正形性需要該隨後層準確地=目 有該開口之該優先層的形狀與結構。該隨後層必須 覆蓋該聽層部分,其中的開口不但尚未形成且未被覆】沈,且 性在該開口上需要均勻的覆蓋在形成於該開口底部之 = 梯上。當減小該開Π之該特徵部尺寸或增加該開口之該H 時’實現正形性在非連續特徵部上,變的越來越_。 頁 可程式化電阻和交換裝置的製造經常包含在一介電 開口的步驟’及將-導電材料填人該開口以形成—電連^ 式化電阻和交換裝置的小型化需要方法肋減小該電連= ^小的尺寸連接是有錢的,因材減対程式歓之 !和減小交換裝置的連接尺寸。因此,此為令人滿意的技術^ 成和填入小尺寸之開口,且沒有與一般的先前技術例^濺 射或物理氣相沈積侧之填人和正形性等瑕賴㈣。理想地 上、,該等技術會使臉可程式化電阻和交換裝置之料電連^的 製造具有相近的尺寸或小於微影限制。 參照圖1為描述-典型相變化材料裝置的結構,說明可能妒 成在-次微影尺寸之電連接中贼的性f,#該連接之沈積是= 由濺射或物理氣相沈積時。一傳導層1〇6形成在一基底1〇2之上。 一絕緣層110具有-開口形成其中而形成在傳導層1〇6之上。使 用-物理氣相沈積處理與CMP平坦轉成低電連接128在絕緣層 no之該開口中。-相變化材· 114是沈積在低電連接128之 上,而一頂部電極層116是沈積在該相變化層114之上。低電連 接128包含内部空隙120和非正形區域m等形成的瑕寐該等 瑕疲會減損裝置效能。 7 201014004 、改善電連接在高縱橫比裝置的品質’是需要新方法的。該等 方法必須提供該等開口更均勻的填入,形成該等電連接比現行方 法具更好的底層與周圍層正形性。 【發明内容】 本發明提供具有邏輯、記憶體、交換或處理功能之電子裝置, 其基於可料化電晴料、交册料或其魅崎料和製造方法。 •依照本發明其中—個實施例,一可程式電阻或交換裝置包 含· -基底具有複數堆疊層且包括一底部傳導層,一絕緣層具有 升(成於其巾之ϋ 口_^暴露該底部傳導層,—較低電極插頭(卩㈣)❹ 或襯套(liner)藉由沈積和平坦化形成在該開口上,一主動材料沈 積覆蓋該電極插頭且覆蓋該絕緣層,以及—頂部電極層沈積覆蓋 該主動材料。 該主動材料可以為一可程式電阻材料、交換材料或其他電子 材料。代表性的主動材料包含硫族化合物材料、相變化材料和臨 界交換材料。 在一個實施例中,一個或多個電極包含一傳導性或半電阻材 料,其中至少一部份之電極充滿或填入該開口。該電“可以為一 〇 插頭(plug)電極、一侧壁(sidewall)電極(例如環或襯套)、一 直線(rectilinear)電極或一平面電極,以及可以如同—電阻加熱 器之功能。該電極可以為一單層或複合電極,該複合電極包含複 數層或區域。該電極可以在電連接或具有字元線或位元線之通訊 允許傳輸或接收從外部電路之電信號。 該開口可以為圓形、橢圓、彎曲、直線或其他圓周形狀 (circumferential shape)。在一個實施例中,該開口為一圓洞其填 入或排列有一電極材料。在一個實施例中,該開口為一圓洞其填 8 201014004 —電極材料。口具有。·25至5間之-縱橫比和包 含近於或小於微影範圍之尺寸。 用於形錢極㈣之财法包含麵或喊(她w)。該電 ,形成方法為設計好將—電極材料選擇地和共形地以麵㈣ 、入或佔,销口。该等方法減小該電極材料内部開口之結構不 一致’和藉由減小該等雜的容義㈤㈣如 陷使開π更均自且时地填人。 ^ 〇 為了更瞭解本發明,連同其他和進一步說明其目的並參考以 下的描述,同時結合圖式與申請專利範圍。 【實施方式】 目前較_實關之製造和伽將魏於下文。然而應該認 έ、至本發明提供了許多創造性的概念可以實施於各種的實施例
上。特殊實施例的討論只是說明具體的方法來製作和使用本發 明,並非限定本發明的範圍。 X a本發明是陳包含兩個或乡個雜之電找置在連接或電通 ❿信亡具有—主動材料。如文中所使用的,主動材料—般關於一電 力光激發材料(electrically stimulablematerial)諸如使用於記憶體 之一可程式電阻材料、可程式邏輯或其他應用;其他 二. ,子交換材料(electriealswitehing聽rial)。_可程料 是一具有兩個或多個狀態之材料,該狀態基於電阻是可區分的。 該兩個或多個狀態可以為結構狀態、化學狀態、電子狀態、光學 ,態:磁狀態或為其組合。-可程式電阻材料藉由提供適當的^ 該材料時可轉化(可程式化)於任何成對狀態間。該提供之 能量可稱為“程式化能量(programmingenergy) ’,。當轉化(程 式)至一特定狀態時,該可程式電阻材料保持在那狀態直到添二 9 201014004 能量ft至該㈣時。在缺乏外部能4時可程式電阻材料之該不 同狀態是穩定的,及移職可程式能量來雜仍制—段相當長 的時間。可程式電阻材料包含相變化材料、硫族化合物材料、磷 族化合物材料和其他多電阻狀態材料(續听細繼她 material)。 相變化材料包含可雜於兩㈣多個不同結晶結構狀態 (crystallographically-distinct structural states) ° 〇 結晶狀態可以不同,單位晶胞幾何(滅dl geometry)、單^胞 尺寸(umt cell dimensi〇ns)、無序程度((Jegree㈣财如小顆粒
Q 大小(_ide size)、晶粒大小(細㈣或組合。硫族化合物 材料包含由兀素週期表第V!攔之一元素(例如s、Se^或Te)的 材料作為-重要組合物與一個或多個由元素週期表第πι搁(例如 ^^,、…、第以欄㈤如^㈤和/或第㈣⑷ 如Sb Βι P As)之改良元素。磷族化合物材料包含由元素週 期表第V攔之元素作為一重要組合物與一個或多個由元素週期表 第III、IV或VI攔之改良元素。許多硫族化合物和構族化合物為 才目變化材料轉化於-複數之結晶、部分結晶及非晶狀態之間和之 中。其他多電阻狀態材料包含具有薄絕緣層之
構,或導電氧化物材料如㈤家族用於_裝置。可程式t 材料可在記,It猶置作為絲材料,包含非揮發 本發明代表可料餘料⑽料美料利5,54H 5,694,146;6,087,674;6,967,344;6,969,867;7,020,006 中,通過引用 =將公開内容合併於本文中。這些引用文獻也揭露該等硫族化 合物相變化材料的基本操作特性。 ,子交歸财交胁_不_群的雜之間。該等兩 錄^從該相對電阻(如類似一介電質)至該相對傳導之不同導 201014004 電率(如類似一金屬)範圍。電子交換材料一般具有一靜止或鬆 弛狀態(relaxed state ),通常一相對更多電阻狀態(relativdy more resistive state)存在於電能缺乏時。當電能施加時,該交換材料轉 換至s亥更多傳導狀‘%( more conductive state )以及當從一外部來源 提供一能量臨界量時,該材料暫時持續該狀態一段時間。當該外 部能量減小低於該臨界值時,該交換材料鬆弛回本身的靜止狀 .%。父換材料包含雙向定限交換(〇v〇nic Thresh〇丨d Switch,OTS ) 材料、負微分電阻材料(negative differential resistance materials) ❹和金屬-絕緣-金屬結構。某些硫族化合物和磷族化合物組合展示電 子父換。說明性的交換材料包含在美國專利6,%7,344和 6,969,867通過引用方式將公開内容合併於本文中。 圖2說明一電子装置2〇〇具有兩個電極的一典型結構。該等 電極也可為本文提及之連接或電連接。該裝置2〇〇之結構主要部 分為在-基底202形成堆疊層。基底2G2可以是一梦基底或包含 其他半^體材料之一基底。基底2〇2可包含一摻雜的半導體材料, 也可以〇存取襞置、電源裝置或其他電子電路。該等堆疊層包含 ❿ _專^"層2〇6,低電連接206位於一絕緣層210之開口 212 之,’主動層214,一頂部電極層216。電連接228為一受限制 的幾何電極形成於開σ 212内,該開口與低傳導層施電連接。 低傳導層206允許在低連接228與外部電路間電通信。在一實施 例:低傳導層寫可以與一栅線(grid line )相符合,諸如一陣 / °構的予元線(word line)或一位元線(bit line)。儘管頂部 電木< 6在圖2中是描述為一覆面連接c〇ntact),也可以 為又限制的幾何電極,以及也可以互相連接其餘傳導層,諸如 -陣列袭置的—字元線或—位元線。 圖3顯示在製造中間階段該裝置結構200之較低部分的—横 11 201014004 切面圖。該低傳導層206形成在基底202上,及絕緣層210是形 成在低傳導層206上。低傳導層206可以為一金屬、金屬合金或 金屬化合物。用於低傳導層206之代表金屬包括鋁(A1)、銅(Cu )、 鎢(W)、鉬(Mo)、銳(Nb)、组(Ta)、鍊(Re)或其合金。該 較低傳道層206之電阻可以藉由變化該等元素層來控制,諸如氦 或矽結合進一金屬或金屬合金。複和材料可以用來形成傳導層2〇6 包含金屬氮化物、金屬螯合物(metal chelates)、有機金屬化合物 (organometallic compounds,)或其組合。典型例子包含葡、
TiSiN、TiAIN,、TiW、MoN、MoAIN,和 MoSiN。 在一實施例,低傳導層206在一濺鍍過程形成,及其電阻率 © 可以在或成長環境藉由改變氮對金屬比(nitr〇gen t〇_metal _〇 ) 來調整。較大的氮濃度會導致該電阻率的增加。另外,該低傳導 層206之電阻率可以.藉由改變該矽對金屬比來調整。較大的矽濃 度會導致該電阻率的增加。金屬在一氮或氧之氣圈(atm〇sphere) 中的反應性濺鍍(reactive sputtering)允許控制該低傳導層206的 電阻率。 絕緣層210提供低連接228電隔離和熱隔離。絕緣層21〇為 一氧化物、氮化物或其他介電質材料。用於絕緣層21〇的典型材〇 料包含氧化矽物(例如Si02、SiOx)及氮化矽物(例如si3N4、
SiNx)。絕緣層210可以使用化學或物理沈積處理來形成,包含電 漿輔助式處理(plasma-assisted processes )。 開口 212形成在在絕緣層210上及暴露低傳導層2〇6的一暴 露部分218如圖4所示。開口 212具有一預定深度、寬度和形狀。 典型的開口包含凹陷(depressions)、細孔(p0res)、溝槽(trenches)、 孔洞(holes)和管道(channels)。該等開口可以藉由圖案成形 (patterning)來形成和選擇性地移除部分絕緣層21〇。標準微影、 12 201014004 先罩和姓刻,以及反應性離子敍刻等技術可以用來形成開口 2i2。 可以穿過-基底去允許-_之敍触造來形成多重開口 212。 絕緣層210和低傳導層2〇6之暴露部分⑽相配合定義該開 口 212之尺寸。開口 212包含側壁表面22〇、側壁表面222和底部 226 (其符合低傳導層206之暴露部分218的該頂部表面)。開口 212之挪狀或橫切面可以藉由圖形成形處理來控制。開口加 之該代表性形狀可以為圓形的(例如圓形或橢圓)、曲線的、直線 的、正交直線(例如溝槽)、多角形的或彎曲的。因此,低連接228 ❿可以為圓形的或相形的卿狀,及可以形成―封閉空間或非封 閉空間(例如弧形、線、弓形)結構。圖案之全部範圍和光罩之 形狀在本發明領域内是習知的。在圖4的實施例中,側壁表面22〇 # 222可以不同的侧壁相符合(例如—溝槽的左及右侧壁)或該 相同侧壁的不同部分(例如一圓形孔洞之相對部分)。 /在本發明的-實施例,開口 212之該寬度或橫向尺寸位於該 微影極限。利用光微影成像處理性能,該微影極限為一特性尺寸 (feature size)或物理尺寸極限。該微影極限通常可歸因於縮短該 φ 光源之波長的極限能力以使用於圖形化或處理過程的部分特性。 根據目前技術,該特性尺寸極限用於快閃技術(flashtechn〇1〇gy) 為65 nm (NOR) /57 nm (NAND)。當技術改善過程時,該特性 尺寸極限會減小未來更小型化的目標。在2〇1〇年的未來尺寸極限 規劃為 45nm(NOR)/40mn(NAND)以及 2013 年 32nm(NOR) /28 nm (NAND)。當未來該特性極限減小時,文中描述的該等方 法用以形成連接將到達頂點並維持其效能。 在其他實施例,開口 212之該寬度或橫向尺寸為一次微影 (sublithographic)。在一實施例,藉由光學UV微影,一次微影尺 寸為一小於該最小尺寸是可以達成的。可以形成具有次微影尺寸 13 201014004 之in,例如藉由首絲成或接近—最小微影尺寸之一開口, 和隨後沈積一側壁層處理内部開口來縮小其尺寸。也可以形成具 有次微影尺寸之-開口,在另外的例子中,藉由形成一介電質^ 料在-下祕底(underfying subs她)上、在顧影極限下形成 具有-厚度之-犧牲層(saCTifieial丨啊)在該侧壁表面上、異向 性^刻該犧牲層移除其水平部分、形成一介電層覆蓋該犧牲層 垂直部分、平坦化該垂直犧牲層之該頂部表面以及移除 厘:ί!以形成一開口。在此後之方法,藉由沈積犧牲層的 口之該尺寸’及能夠容易製成厚度遠低於微影極 、並使用於I夕沈積技術(例如化學氣概積絲子層沈積> f-實施例中,開口 212之寬度或橫向尺寸小於麵入。在 另一貫施例中’開口 212之宽唐戎谱南纪-f· I / U棱向尺寸小於600A。然而在另 一實施例中,開口 212之寬度或橫向尺寸小於3 202的一平行方向上,該開口 212 隹忒丞泜 4 + 寬度或勤尺寸為—般的該 開口之物理尺寸。在圖4中,例如該寬度或 和侧壁222間的距離。當芎開口夕拟肋盔阿 可以為直徑或等同其開口⑽狀為_的時,該側向尺寸 ❹ 口之該高度或正常尺寸 對該開口之叙度或橫向尺寸之比。在垂直該基底搬 ^口 212之該高度或垂直尺寸為一般的該開口之物理尺寸。在 212之該高度或垂直尺寸與絕緣層210之厚 的—實施射,該開σ 212之高度或垂直尺 寸至夕為100 Α。在本發明的另一實施例中 垂直尺寸至少為5〇〇 A。缺而在太私明^開口 212之间度或 212之m古…、在本毛月的另一實施例中,該開口 212之冋度或垂直尺寸至少為麵A。在本發 該開口212之縱橫比至少為wi。在本發明的另-實施 201014004 該開口 212之縱橫比至少為2 :〗。然而在本發明的另一實施例中, 該開口 212之縱橫比至少為4 : i。 依照本發明以一電連接材料228填滿開口 212來形成裝置結 構200 (見圖2)。電連接材料228可以是-傳導性材料或半導體 材料的-單-’性層(hGmGgen⑽Slayej>)或者是兩層或多層相 異之成分及/或電阻率之一組合。電連接層228為—通常材料、金 屬合金或金屬化合物。本文所使用的名詞「電擊材料」、「電擊層」、 「電連接材料」、「電連接層」或「電連接」—般指的是材料或 ❹層’其為傳導材料或半導體材料。合適的電連接材料例如包含耐 火金屬(例如 Ni、Co、Cr、Pt、Ti、Ta、W、Mo、Nb)、财火金 屬合金(例如PtIr)耐火金屬氮化物(例如MoN、TiN、TiAIN、 T^iSiN、T!CN、TiSiC、TaN、TaCN、TaSiN、WN、WSiN、臟)、 石反、氮化碳以及雙層金屬和金屬氮化物的組合(例如 在7實施例,形成—雙層結構在-開日内,其中形成—第一層覆 蓋該開口之側壁上作為—擴散㈣層及形成-第二層在該第I層 散屏障層為防止該第二層内和該層材料間的原子遷“ ❹貝里父換’其中形成該開口。金屬氮化物(例如TiN)往往是做為 屏障來防止金屬(例如W)的擴散或遷移。 耸雷;所述’換雜氮在金屬或金屬合金之成分十允許控制該 等,極ft電阻率。電阻率控制是可以利用於主動材料上’其 至^部分是經由一熱機制來產生。在相變化材料部分,例如需 要足夠來熔化該材料的局部溫度〇〇cal加 晶態形成至一北社曰v J :件從結 寇#二、、# 相‘悲°當電流通過該裝置和提供一效率高的 '此里源(source 〇f pr〇gramming energy )由於焦耳加熱(知此 eatmg)使—電阻連接228局部地產生熱能。 藉由形成電連接228在一縮小尺寸之開口上,其可能縮小介 15 201014004 於電連接228和主動層214間的電通信面積。該縮小的電通信面 積是有益的,因為這允許該裝置在低電流時的運作。該縮小的電 連接228面積,例如更多效率高的通道藉由下傳導層2〇6接收外 部程式化電流。受限制的電連接228傳送工作電流到一更多的控 制和主動材料214之空間有限的區域。藉由減小該工作電流和減 小該總能量(overall energy)來轉換主動材料214的有效體積以降 低該裝置之運作,如電流損耗和熱損耗對部分主動層214並非規 劃成最小的。一旦填滿和平坦化該開口 212,一硫族化合物或其他 主動材料層214沈積在絕緣層210的上表面上和沈積層228的上 表面上,以及形成一頂部墊極層216在主動材料層214的頂部。© 為了瞭解減小電通信面積的益處’其必須電連接228填滿或 充滿開口 212在一均勻的樣式下,沒有空隙或裂口,以及電連接 228盡可能的共形地緊黏下傳導層206之暴露的頂部表面218和側 壁表面220和222 (見圖4)。空隙、裂口、非共形性和其他缺陷, 不管内部到電連接228或一周遭材料與電連接228之一界面,會 產生不受歡迎的連接電阻在電連接228的頂部和底部表面,和代 表特性能隨時間變化或週期性地損害裝置的财久性和可靠性。 如上文所述,物理性氣相沈積(例如濺鍍)用於形成電連接© 為一常見之方法。該方法是有益處的,因為其方法簡易且通用性 覆蓋廣泛的電極組成之上,但是允許從該趨勢到形成層具有空隙 和非共形性。這些趨勢變的更明顯’當在其沈積時該特性之該縱 板比出現增加’和主要是由於沈積的視線(line_〇f_sight)性質。 需要較好的技術來實現減小電極尺寸的益處。 申請中的美國專利11/880,587 ( ‘587申請案)描述一種用於 填滿具傳導性材料開口之液相方法。在‘587申請案中討論包含浸 塗(dip coating)、電鍍、無電電鍍和選擇性沈積。顯示這些方 16 201014004 法在該結構中提供更均勻的開口填滿和具有周圍層(surrounding layers)之該填入材料的更大正形性。填滿或沈積傳導材料或半導 材料之進一步方法以減小尺寸或高縱橫比特性如開口 212描述在 此申請案内。該等方法包含擠壓和回流。 擠壓是一種在整個沈積過程或之後施加一力量去密實或緊湊 一沈積薄層使之更完整更均勻填入該開口。申請中的美國專利 12/Q75’18()( ‘180申請案),描述基於該機械力程式化電阻或交換 材料之申請案的一種擠壓方法。在該方法中,一程式化電阻或交 ❺ 換材料形成在一開口上和藉由機械力施力進入該開口。該材料沈 積不完全地填入該開口並施加力量,使在該開口内之材料的具有 密實性與封裝以消除其空隙並提供較好均勻性。可以藉由機械力 擠壓在一剛性表面上的沈積材料使之移動並流動填入一特性中。 在一例子中,具有一光學性平坦表面之一衝壓管連接一主動材 料,其使用物理氣相沈積形成在一特性上。該沈積的主動材料包 含在開口内之内部空隙及在周圍層界面之裂口。擠壓在該沈積材 料表面上之5己憶導致空隙之體積率(volume fraction )減小和較大 的開口封裝密度。另外,穿過一矩陣裝置使之更一致地填入該開 ¥ 口。 在本發明之一實施例,下連接228是藉由一擠壓處理形成 的。圖5顯示圖4沈積傳導層224後之結構。傳導層224形成在 開口 212内和在絕緣層210的頂表面上。傳導層224包含說明性 的空隙215。在圖6,衝壓管250位於在傳導層224之該上表面上 和推壓導致空隙215的擠壓和崩潰來形成圖7所示之結構。力量 的施加具有密實的傳導層224和減小空隙215的體積率。藉由連 續或增加施加在衝壓管250的力量能大幅的減少空隙215。當完成 密實到所需要的程度時,移開衝壓管250以獲得^圖8所^結 17 201014004 $。猎由使用化學機械研磨或_來平坦化該結構,以移開傳導 層224之該超出部分來完全形成下連接228 (圖9)。 n藉該作為·積的傳導材料之該環_圍壓力也 σ以 ^。冑請中的美國專利12/075,222 ( ‘222辛社牵) 描述^高壓力_方法,其顯示以增加周遭氣 明剛 積的傳導材料,導致-主動電子材料的擠壓達到減小尺 更句勻真入以及具有更好的周圍層共形性。在本發明之一 ^傳上及内之周圍壓力_是使用來密
G :縣挪來施加機械力在料材料224的表面上作為5名 7所π ’-關觀氣體之該升隸力可 溃剛沈積的傳導材料使其空隙和其他内部不規則之結: 空隙回—料細_在特性内的 ❹ 可程式化電阻的填人密度和正形性及在電子裝置中内 發明之—實關巾,使用喊…;肖时隙和在電 :材=非正形性。在回流中’加熱一作為剛沈積的電極材料 /皿度足以軟化該材料使之流動。#珊料流 隙215)崩潰或渗出至該表面。因此,在該開口二 =極材料之密度增加,以及一更均勻的連接連同周圍層具有較 可達_ 理’如圖6_9所示用於說明機 =可比仔上所述效果以達到消除空隙和密實,以及允許具有空 隙或喊之-電連接材料轉換至更密實和更均勻填人—開口的— 電連接材料。 藉由加熱傳導材料224 (如圖5所示)至-軟化點,減少該材 18 201014004 料之黏滯性和該材料從本身之剛沈積狀態流動。驅使流動之運 轉,例如藉由重力或表面張力,其結果為凝聚或密實在開口 212 内之傳導材料224。加熱只需要存在至一足夠溫度使傳導材料224 流動’但也可以在更尚的溫度。進一步增加溫度超出該軟化點(例 如使溫度達到或接近炫化點)可以促進或加快該回流過程。一溶 化的傳導材料,例如比軟化的傳導材料更容易流動。然而較高的 溫度也可能促進蒸發、蒸汽壓力材料流失、相分離 (phase-s印aration)或傳導材料的反應性,所以必須平衡這些因素 〇 以預防熱誘發(thermally_induced)回流效力在傳導材料的一特別 的溫度用於一特別成分。在本發明的進一步實施例,回流可以結 合機械或高壓擠壓,以移除空隙及/或改善沈積在電子裝置之小尺 寸特性的傳導材料正形性。 該等瞬間擠壓和回流的方法用於在開口内形成電極,能夠應 用於任何具有小尺寸或高縱橫比開口的裝置結構上。如圖1〇_12 所描述之典型的裝置結構,其顯示該等裝置之中央部分包含一電 力光激發材料(electrically stimulable material)、在具有該電力光 Q激發材料之電通信上的電阻電極以及一周圍絕緣材料。藉由如圖 10-12所示的各種灰影,以個別地標示出該電力光激發材&、電阻 電極和該結構的絕緣區域。該電力光激發材料是—種反應一電 流、電壓或電場的材料,及包含如上所述之可程式化電阻材料电 相變化材料、硫族化合物材料和交換材料。 圖1〇顯示基於該孔晶胞和填入插頭晶胞之裝置。在該孔曰曰 胞,該電力光激發材料至下電阻電極連接方向逐漸變細成二縮= 的範圍,以及可以包含一不規則形狀的頂部表面,在其之上必須 形成一上電阻電極。圖10為顯示該孔晶胞的一例子,&成該上^ 阻電極在該電力光激發材料之該上表面的一凹陷上。—凹陷為本 201014004 文之一開口的一實施例’上所述的一孔晶胞、形狀、尺寸和該凹 陷之縱橫比可能不同於常見的電極沈積技術所形成具空隙或其他 瑕蘇之電極。該瞬間擠壓或回流技術的應用可以形成具有更大的 結構均勻性在凹陷内的上電阻電極。同樣地,該填入插頭晶胞之 該下電阻電極典型地形成在一周圍性介電材料之一高縱橫比開口 内,以及使用該瞬間擠壓和回流方法能形成更大均勻性和較少瑕 圖11顯不該嵌壁式填入插頭晶胞和該微溝渠晶胞之設計。該 嵌壁式填入插頭晶胞為該填入插頭晶胞的變異,其中部分該電力 光激發材料為嵌入該高縱橫比開口内形成該下電極。如‘222和〇 180申請案所描述的,擠壓和回流可以使用於具小尺寸電力光激 發材料之填入高縱橫比或開口。本發明包括一實施例,其中第一 被形成的是-電阻材料,其藉由—非正形技術、—高縱橫比或小 尺寸開Π,以及提供-鍵或回流處理改善該填人品質,其後形 f 一電力光激發材在該電阻㈣上和可能提供本身給^齊壓或回 流處理。、-下電極,例如可以藉由PVD、提供給擠壓或回流形成, 二及形成-可_化纽或交蹄料可哺著藉由PVD和提供擠 塗或回流。在—有關實施例,—混合電阻電極包含兩個或多個材❹ 不同電阻率之接鄰輯可以經由—連續處理來形成,其中 y、第1:阻電極材料和提供擠壓或回流,知随始漱士:一结一
(如濺鍍)以形成一鈦(Ti)層、 著藉由一非正形性技術(如反應性 仰印辦!我四流提供,以及接 濺鍍在一含氮氣體(例如N2或 "爪等蚁熱能接近該電力光激發 說,可以藉由一非正形性技術 藉由播壓或回流提供,以及接 20 201014004 NH3))和提供擠壓或回流來形成一氮化鈦(ΉΝ)層在該鈦層上。 该微溝渠晶胞為該孔晶胞之一變異,其中該下電阻電^減+ 一 或多個側面尺寸,是為了縮小該下連接面積。該微溝渠晶 上電阻電極或下電阻電極之其—或兩者_成,可叫含壓 或回流階段’接著沈積該電極材料。 圖12顯示兩個變異賴晶胞之設計。在細晶胞中, 是限制該電力光激發材料_積至最小尺寸,其最 =二 ❿ ❹ 運作電狀態的可允許解析度。藉由具有—低料―用围二 使小尺寸f要較少·量麟㈣化和外部_,藉由最小化從 損耗來進一步改善效率。在該密閉晶胞的其他 極(焦耳加熱)至—足夠溫度簡於程式化。在—相變化 鐵中’例如’程式化至該重置狀態需要產生足夠溫度來融化該 相Α化材料。藉由限繼等相變化材料及/或電極至小 ^ ί密度與i定之電流水平之增加和在較低電流水讨產生= :度::二亥:f間擠壓和回流的方法能夠用來在該密閉:: 光激發材料或電阻電極材料之其—或兩者的密閉 、〜下雜或上電極之其—或^者可以使帛本發明之 時、、b )時,擠壓和回流提供特殊的益處,因為在較低 二比擇—的正形技術更均勻的和更正形的電極 :料所形成的,以及當升高高溫時許== 發材料以在室溫或在高溫這些損*該電力光激 於兮•六止/ π成擠壓。同樣地,該回流溫度可以維持不利 …甩力先激發材料之溫度以下。在—實施例中,—電極材料之 21 201014004 -實發生之溫度在該電力光激發材料的熔化點以下。在另 電力光:發二壓;诚發⑽至少赋在該 =瞬剛鍾和回流方法通常地運作是減少在—開口内之空 歸挝AA和其他^均勻結構的體積率’以及增加在該開口内之電 由相料·^體機率。在—實施例中,該等賴擠壓和回流方法藉 ^剛沈積狀態至少減少5()%出現在—開口之—電極材料之 二茲i之工隙的體積率。在—實施例中,該等瞬間擠壓和回流方 〇 姐曰相對於剛沈積狀態至少減少出現在一開口之一電極材 ^結構中之空隙的體積率。在另-實施例中,該等瞬間擠壓和 回'饥方法藉由相對於剛沈積狀態至少減少9G%㈣在-開口之一 電本材料之t構中之空隙的體積率。藉由在該開口之一電極材料 u體積率的增加來補償在瑕巍體積率的減少。該指定的空隙體 積使之減少至具有縱橫比至少G 25 :丨上至5 :丨之開口是可達成 的。 本文所揭示及討論的内容,是說明而非意欲限制本發明的應 用。雖然深信所据述的本發明較佳實施例,但熟悉此方面技術之 人士應瞭解,這些都可做其它的變化及修改,不會偏離本發明的❹ 精神,且意欲要求所有這類變化及修改,都在本發明的完整範圍 内。本發明的範圍,由以下的申請專利範圍,包括所有的相等物, 連同前文的揭示與熟悉此方面技術之人士共有的知識所定義。 【圖式簡單說明】 為了更完整的瞭解本發明及其優點’請參考以下描述與圖式: 圖1為一概要的描述一常見的雙端電極裝置(two4erminal 22 201014004 —c device)在-電連接材料具有缺陷或空隙容納在一 (surrounding layer)的一開 口内。 曰 ,2制-雙魏極裝置具有—電連接材料,其為共形地和 均勻地填入一外圍層的一開口。 圓,====職物恤㈣截面 層内 圖4為-概要的描述在圖3之電子裝置具有—開口在該絕緣 圖5為—概要_述在圖4之電子裝置進—步包含一電極材 料’具有空隙和缺陷形成於該開口上。 圖6說明對圖5之電子裝置施予一初始力的—擠壓過程。 ❹ 圖7 v兒明圖6之電子裝置在一擠壓過程中的中間階段。 圖8說明圖6之電子裝置在一擠壓過程中的最終階段。 圖9說明圖8之電子裝置平坦化後。 圖是一概要的描述一孔晶胞(pore cell)裝置設計和〆填 入插碩晶胞(plug cell)裝置設計。 23 201014004 圖11是一概要的描述一嵌·壁式(recessed)填入插頭晶胞和 一微溝渠(microtrench)晶胞裝置。 圖12是一概要描述兩個密閉晶胞(confinedcell)裝置。 【主要元件符號說明】 100電子裝置 102基底 106傳導層 110絕緣層 112非正形區域 114相變化層 116頂部電極層 120内部空隙 128低電連接 200電子裝置 202基底 206低傳導層 210絕緣層 212 開口 214主動層 215空隙 216頂部電極 218暴露部分 24 201014004
G 220側壁表面 222側壁表面 224傳導層 226底部 228低連接 250衝壓管 25

Claims (1)

  1. 201014004 七、申請專利範圍: 1. 一種形成一電子裝置的方法,包括: 該開口具有一側 提供一絕緣層,其具有限定於其中的— 壁; # 形成一第一電極層覆蓋於該開口上;以及 移動該第一電極層。 2. 如申請專利範圍第1項之方法,其中該 層之厚度。 β 之深度等於該絕緣 3.如申請專利範圍第2項之方法,且 極層上,該開口暴露於該第二電極層之;=覆蓋於—第二電 電極層連接該第 4.如申請專利範圍第3項之方法,其中 — 電極層的該暴露部分。 Λ 5·如申請專利範圍第4項之方法, ❹ 善該第-電極層和該第二電極層的正雜H極層的該移動改 6,如申請專利範圍第1項之 讀開口。 ,、中5亥第一電極層部分地佔據 7.如申請專利範圍第6項之方法 在該開口的總量。 ’其中該移動增加該第一電極層 8. 如申請專概㈣!項之錢,其f該第—電極層非正形連接 26 201014004 該絕緣層和該開口的該側壁。 9. 如申請專利範圍第8項之方法,其中該第一電極層包含一個或 多個空隙,至少一個或多個該等空隙佔據該開口。 10. 如申請專利範圍第9項之方法,其中該移動減少佔據該開口之 該等一個或多個空隙的容量。 11. 如申請專利範圍第10項之方法,其中該移動減少佔據該開口 之該等一個或多個空隙的容量至少50%。 12. 如申請專利範圍第10項之方法,其中該移動減少佔據該開口 之該等一個或多個空隙的容量至少75%。 13. 如申請專利範圍第10項之方法,其中該移動減少佔據該開口 之該等一個或多個空隙的容量至少90%。 14. 如申請專利範圍第10項之方法,其中該移動導致該第一電極 層填滿該開口。 15. 如申請專利範圍第10項之方法,其中該開口具有一縱橫比至 少 0.25 : 1。 16. 如申請專利範圍第10項之方法,其中該開口具有一縱橫比至 少1 :卜 27 201014004 « Π.如申請專利範圍第10項之方法,其中該開口具有一縱橫比至 少3 ··卜 18. 如申請專利範圍第10項之方法’其中該開口的—尺寸是在該 微影的範圍。 19. 如申請專利範圍第1〇項之方法,其中該開口的—尺寸是次微 影。 2〇.如申請專利範圍第10項之方法,其中該開口的-尺寸小於❹ 1〇〇〇 A ° =·。如申請專利細第H)項之方法,其中該開口的―尺寸小於· ^如申請專利範圍第1G項之方法,其中該開口的—尺寸小於3〇〇 A。 ❹ 23. 如申請專利範圍第1項之方法,其中該方法包含該機械力施加 至該第一電極層。 24. 如申請專利範圍第23項之方法’其中施加該機械力是衝壓倚 靠於該第一電極層的一平面。 25·如申請專利範圍第24項之方法,其中該平面是熱的。 28 201014004 26.如申請專利賴» 1項之方法’其中該移動包含力喷該第一電 極層。 電力光激發 27.如申請專利範圍弟1項之方法’進〜步包含形成_ 材料覆蓋於該第一電極層。 28. 如申請專利範圍f 27項之方法,其中該電力光激發材料是選 自由非揮發性記憶體材料、可程式化電阻材料、電子交換材料、' ❹硫族化合物材料、相變化材料及磷族化合物材料所組成之群組。 29. 如申請專利範圍帛27項之方法,其中該電力光激發材料包含 Te 和 Sb。 請專利額第27項之方法,進—步包含機該電力光激 ❺31.如申請專利範圍第3〇項之方法,其中該電力光激發材料之該 移動增加該電力光激發材料在該開口的容積比。 32·如申請專利範圍第3〇項之方法,其中該電力光激發材料之該 移動改善具有对-電極層之該電力絲發材料的正形性。 33. 如申請專利範圍帛3〇項之方法,進一步包括形成一第二電極 層覆盍於該電力光激發材料。 34. 如申請專利範圍帛33項之方法,進一步包含移動該第二電極 29 201014004 ο 35. 如申請專利範圍第34項之方法,其中該第二電極層之該移動 發生在一溫度低於該電力光激發材料的揮發溫度'時。 36. 如申請專利範圍第1項之方法,進一步包含形成一第二電極層 覆蓋於該第一電極層。 37. 如申請專利範圍第36項之方法,進一步包含移動該第二電極 38. 如申請專利範圍第37項之方法,其中該第二電極層之該移動 增加該第二電極層在該開口的容積比。 39. 如申請專利範圍第1項之方法,其中該第一電極層藉由物理氣 相沈積形成。
    30
TW098113957A 2008-05-01 2009-04-28 Methods for forming electrodes in phase change memory devices TW201014004A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/113,566 US20090029031A1 (en) 2007-07-23 2008-05-01 Methods for forming electrodes in phase change memory devices

Publications (1)

Publication Number Publication Date
TW201014004A true TW201014004A (en) 2010-04-01

Family

ID=41255606

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098113957A TW201014004A (en) 2008-05-01 2009-04-28 Methods for forming electrodes in phase change memory devices

Country Status (5)

Country Link
US (1) US20090029031A1 (zh)
JP (1) JP2011519485A (zh)
KR (1) KR101620396B1 (zh)
TW (1) TW201014004A (zh)
WO (1) WO2009134328A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109638130A (zh) * 2013-06-27 2019-04-16 晶元光电股份有限公司 发光装置
US10297718B2 (en) 2013-06-20 2019-05-21 Epistar Corporation Light-emitting device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8250010B2 (en) * 2009-05-21 2012-08-21 International Business Machines Corporation Electronic learning synapse with spike-timing dependent plasticity using unipolar memory-switching elements
US8447714B2 (en) * 2009-05-21 2013-05-21 International Business Machines Corporation System for electronic learning synapse with spike-timing dependent plasticity using phase change memory
KR20130122693A (ko) * 2009-06-05 2013-11-07 헬리오볼트 코오퍼레이션 비-접촉 압력 용기를 통해 박막 혹은 복합층을 합성하는 프로세스
US8031518B2 (en) 2009-06-08 2011-10-04 Micron Technology, Inc. Methods, structures, and devices for reducing operational energy in phase change memory
US20110108792A1 (en) * 2009-11-11 2011-05-12 International Business Machines Corporation Single Crystal Phase Change Material
JP4874384B2 (ja) * 2009-12-25 2012-02-15 株式会社ニューフレアテクノロジー 基板カバーおよびそれを用いた荷電粒子ビーム描画方法
US8017433B2 (en) * 2010-02-09 2011-09-13 International Business Machines Corporation Post deposition method for regrowth of crystalline phase change material
US8597974B2 (en) 2010-07-26 2013-12-03 Micron Technology, Inc. Confined resistance variable memory cells and methods
KR101724084B1 (ko) * 2011-03-03 2017-04-07 삼성전자 주식회사 반도체 소자의 제조방법
US20120267601A1 (en) * 2011-04-22 2012-10-25 International Business Machines Corporation Phase change memory cells with surfactant layers
US9054295B2 (en) * 2011-08-23 2015-06-09 Micron Technology, Inc. Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials
US8853665B2 (en) 2012-07-18 2014-10-07 Micron Technology, Inc. Semiconductor constructions, memory cells, memory arrays and methods of forming memory cells
US9166159B2 (en) 2013-05-23 2015-10-20 Micron Technology, Inc. Semiconductor constructions and methods of forming memory cells
US10276555B2 (en) * 2016-10-01 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic cell usable in spin transfer torque applications and including a switchable shunting layer
US9859336B1 (en) * 2017-01-09 2018-01-02 Macronix International Co., Ltd. Semiconductor device including a memory cell structure
KR101948638B1 (ko) * 2017-03-15 2019-02-15 고려대학교 산학협력단 단일 나노 공극 구조를 이용한 산화물 기반 저항 스위칭 메모리 소자 및 그 제조 방법
US10741756B1 (en) 2019-05-29 2020-08-11 International Business Machines Corporation Phase change memory with a patterning scheme for tantalum nitride and silicon nitride layers
US11056850B2 (en) 2019-07-26 2021-07-06 Eagle Technology, Llc Systems and methods for providing a soldered interface on a printed circuit board having a blind feature
US11602800B2 (en) 2019-10-10 2023-03-14 Eagle Technology, Llc Systems and methods for providing an interface on a printed circuit board using pin solder enhancement
US11283204B1 (en) 2020-11-19 2022-03-22 Eagle Technology, Llc Systems and methods for providing a composite connector for high speed interconnect systems
US20240090353A1 (en) * 2022-09-12 2024-03-14 International Business Machines Corporation Sub-euv patterning heaters for bar mushroom cell pcm

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851152A (ja) * 1994-08-09 1996-02-20 Hitachi Ltd 電極配線の製造方法及びその処理装置
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
WO1997001863A1 (fr) * 1995-06-26 1997-01-16 Seiko Epson Corporation Procede de formation de film semi-conducteur cristallin, procede de production de transistor a couche mince, procede de production de cellules solaires et dispositif cristal liquide a matrice active
KR100189967B1 (ko) * 1995-07-20 1999-06-01 윤종용 반도체장치의 다층배선 형성방법
US6355554B1 (en) * 1995-07-20 2002-03-12 Samsung Electronics Co., Ltd. Methods of forming filled interconnections in microelectronic devices
JPH1079428A (ja) * 1996-09-03 1998-03-24 Hitachi Ltd 電極配線の製造方法及び処理装置
JPH1092820A (ja) * 1996-09-12 1998-04-10 Toshiba Corp 金属配線の形成方法および金属配線形成装置
US6060386A (en) * 1997-08-21 2000-05-09 Micron Technology, Inc. Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices
JP2000012540A (ja) * 1998-06-18 2000-01-14 Sony Corp 溝配線の形成方法
US6487106B1 (en) * 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
JP3967239B2 (ja) * 2001-09-20 2007-08-29 株式会社フジクラ 充填金属部付き部材の製造方法及び充填金属部付き部材
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US7510946B2 (en) * 2003-03-17 2009-03-31 Princeton University Method for filling of nanoscale holes and trenches and for planarizing of a wafer surface
JP2005032855A (ja) * 2003-07-09 2005-02-03 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
KR20050009352A (ko) * 2003-07-16 2005-01-25 주식회사 하이닉스반도체 알루미늄 플러그 공정을 이용한 반도체 소자의 콘택플러그형성 방법
KR100612906B1 (ko) * 2004-08-02 2006-08-14 삼성전자주식회사 상변화 기억 소자의 형성 방법
JP2006120751A (ja) * 2004-10-20 2006-05-11 Renesas Technology Corp 半導体装置
KR100780865B1 (ko) * 2006-07-19 2007-11-30 삼성전자주식회사 상변화막을 포함하는 반도체 소자의 형성 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297718B2 (en) 2013-06-20 2019-05-21 Epistar Corporation Light-emitting device
TWI661578B (zh) * 2013-06-20 2019-06-01 晶元光電股份有限公司 發光裝置及發光陣列
CN109638130A (zh) * 2013-06-27 2019-04-16 晶元光电股份有限公司 发光装置
CN109638130B (zh) * 2013-06-27 2020-08-25 晶元光电股份有限公司 发光装置

Also Published As

Publication number Publication date
WO2009134328A2 (en) 2009-11-05
KR101620396B1 (ko) 2016-05-12
WO2009134328A3 (en) 2010-01-28
US20090029031A1 (en) 2009-01-29
KR20110014998A (ko) 2011-02-14
JP2011519485A (ja) 2011-07-07

Similar Documents

Publication Publication Date Title
TW201014004A (en) Methods for forming electrodes in phase change memory devices
TWI326120B (en) Isolated phase change memory cell and method for fabricating the same
CN101047230B (zh) 相变存储器单元结构、相变存储器单元及其形成方法
CN102104055B (zh) 可变电阻存储器
TWI326925B (en) Method for making a self-converged memory material element for memory cell
US7566643B2 (en) Liquid phase deposition of contacts in programmable resistance and switching devices
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
US8110430B2 (en) Vacuum jacket for phase change memory element
TWI323939B (en) Memory device having wide area phase change element and small electrode contact area
TWI451569B (zh) 一種包含熱保護底電極的相變化記憶胞與其製作方法
TWI393253B (zh) 電流限制之相變化記憶體元件結構
TWI297948B (en) Phase change memory device and fabrications thereof
US7626191B2 (en) Lateral phase change memory with spacer electrodes
US7663135B2 (en) Memory cell having a side electrode contact
TW200908224A (en) Phase change memory device and method of fabricating the same
US20090275198A1 (en) Vapor Phase Methods for Forming Electrodes in Phase Change Memory Devices
CN101685825B (zh) 包含二极管存储器单元的集成电路
TW201208159A (en) One-mask phase change memory process integration
US9219231B2 (en) Phase change memory cells with surfactant layers
US7858961B2 (en) Phase change memory devices and methods for fabricating the same
US8344347B2 (en) Multi-layer electrode structure
TW201234529A (en) Method for forming a self-aligned bit line for PCRAM and a self-aligned etch back process
CN100524876C (zh) 相变化存储元件及其制造方法
US20160276585A1 (en) Graphene-inserted phase change memory device and method of fabricating the same
KR100713943B1 (ko) 상변화 메모리 소자 및 그 제조방법