TW200950339A

TW200950339A - Loop type clock regulation circuit and test device

Info

Publication number: TW200950339A
Application number: TW098111836A
Authority: TW
Inventors: Kazuhiro Fujita; Kazuhiro Yamamoto; Masakatsu Suda
Original assignee: Advantest Corp
Priority date: 2008-04-11
Filing date: 2009-04-09
Publication date: 2009-12-01
Also published as: JPWO2009125580A1; TWI380591B; US20110089983A1; KR20100133480A; KR101204142B1; US8198926B2; JP5028524B2; WO2009125580A1

Description

200950339 ^1Lzypu 六、發明說明：【發明所屬之技術領域】本發明是有關於一種環形時脈調整電路，其藉由、鎖住回路（Delay Locked Loop，DLL)或鎖相回路遲

Locked Loop，PLL)等來對生成的時脈和基準時脈^ 較，以調節時脈的相位或頻率。订比【先前技術】延遲鎖住回路或鎖相回路等的時脈調整電路具備· 變延遲電路或電壓控制振盪器（以下稱為vc〇)等^時脈: 成部（時脈調整部）；相位檢出部，對已生成的時脈和基= 叼俏位左進仃祓出；以及回路(1〇〇1))控制電路，其依相位差來對該時脈生成部進行回授(feedback)控制。、相位檢出部比較二個時脈的相位，依據相位差且具體地依據是否為進相位或遲相位，以生成高位準 level)、低位準(i〇wlevel)會發生變化的相位差信號。目前’針對回路控制電路是以計數器和數位/類比轉換電路(DAC)來構成時的情況進行檢討，其巾計數^依據相 ❹ 位差彳§號來進行向上計數(c〇unt up)或向下計數(c〇u^ down);數位/類比轉換電路將計數器的計數值進行數位/類比轉換，以控制時脈生成部。作為計數器，在使用二進位(binary)計數器時，在進位或借位時’漢明(Hamming)距離有時會發生大的遷移。因此，若漢明距離發生大的遷移，則計數器内部的多個正反器(flip-flop)會同時發生狀態遷移，則計數器本身會有雜訊 4 200950339 發生的問題。又’計數器的各位元的值對應於下一段的 DAC中所設置的開關(switch)的開啟(ON)、關閉(OFF)，因此有時亦會引起後段的DAC發生雜訊。例如，由二進位值[〇 11 1 1]向上計數而遷移至[10000]時，藉由開關的遷移的時間落後(time lag)，則由階段15(=[〇1111])—次遷移至階段0(=[〇〇〇〇〇])，隨後遷移至階段16(=[1〇〇〇〇])，或以階段 15、31、16([〇llll]、[iiin] [1〇〇_的順序來遷移， _ 則1)八€：的輸出中會重疊著雜訊。為了解決上述問題，考慮一種利用計數器的方法，其使用溫度計代碼(thermometer code)。此種情況下，在向上計數、向下計數時，由於溫度計代碼的漢明距離成為i，則在與使用二進位計數器的情況相比較下可使進行開關時的雜訊下降。然而，由於需要計數值的最大階段的位元數，因此需要設置對應於位元數的正反器或閂鎖(latch)電路的資料保持電路，這樣會有電路面積變大的問題。【發明内容】本發明的目的是鑑於上述課題而提供一種時脈調整電路，其可減低雜訊且又可抑制電路面積的增大。本發明的一種形態是與環形時脈調整電路有關。該時脈調整電路包括：可變延遲電路，其對基準時脈施加對應於類比信號的可變延遲，以生成延遲時脈；相位檢出部，其檢出該延遲時脈和基準時脈之相位差’以位差之位準的相位差信號；計數器，其位準以進行向上計數或向下計數；以及數位/類比轉換器， 200950339 J X JL^7pu. 其將計數器的計數值轉換成類比信號，以供應至可變延遲電路。計數器包括：第1計數器，其使用m位元(m是自然數)的第1溫度計代碼(thermometer code)，以依據相位差信號來對計數值的下位數進行計數；第2計數器，其使用 η位元(η是自然數)的第2溫度計代碼，以依據相位差信號來對計數值的上位數進行計數；以及控制電路，其在第i 计數器和第2計數器發生進位動作和借位動作時，亦可進行控制使漢明(Hamming)距離成為1。本發明的另一種形態亦與環形時脈調整電路有關。該時脈調整電路包括：電壓控制振盪器，其生成時脈，該時脈具有與所輸入的控制電壓相對應的頻率；相位檢出部，其檢出由電壓控制振盪器所生成的時脈和基準時脈之相位差，以生成對應於該相位差之位準的相位差信號；計數器，其依據來自相位檢出部的相位差信號之位準以進行向上計數或向下計數；以及數位/類比轉換器，其將計數器的計數值轉換成類比信號，以供應至電壓控制振盪器而作為控制電壓。計數器包括：第1計數器，其使用m位元(m是自然數)的第1溫度計代碼，以依據相位差信絲對計數值的下位數進行計數；第2計數器，其使用n位元(n是自然數）㈣2溫度計代碼’以依據相位差信縣對計數值的上位數進行計數；以及控制電路，其在第“十數器和第2計數器發生進位動作和借位動作時，亦可進行控制使漢明 (Hamming)距離成為1。、依據上述的形態’藉由使用溫度計代碼，使向上計數、 200950339 向下計數時的漢明距離成為〗，因此晶體的_動作所帶來的雜訊減少。β數器内部的電又，所謂「上位數」是指：與「下位數’未必含有最上位的位元臟一上相鄰接的位來對::上位數」更上位的位數進行計二=含有用計數器由第卜溫度計代碼進值而成，器。時，且使計數值維持同值一次。第2 ^度計代碼 Ο 鵪在進位(carry)動作時，若第丨溫度 :代碼進行遷移，則計數器的動作有可能數值的維持，則可確實地完成狀態^移。代4第2溫度計代碼借位而成如溫度計 η碼時，可使计數值維持同值一次。在借位(borrow)動作時，若第丨溫度計 ^十代^時進行遷移，則計數㈣動作有可能成為不ς 疋’但藉由計數值的轉，前確實地完成狀態遷移。第1計數器亦可在第1模式和第2模中進行切換，其中第1模式是以正邏輯來對第丨溫度計代碼進行計數，第 2模式是以相反邏輯來對第1溫度計代碼進行計數。藉由以2個模式來使第1溫度計代碼動作，則可使第 1溫度計代碼中發生進位或借位時的漢明距離變小，更可使雜訊減低。第1計數器亦可依據第2溫度計代碼是否為奇數或偶數，來對第1模式和第2模式進行切換。數位/類比轉換器是電流加算型轉換器，且數位/類比 200950339 轉換器心：可侧地進行開、__mxn個電流源， ^生成與計數值的1最低位元(LSB)對應的電流；卩及解碼器’其對第1溫度計代碼和第2溫度計代碼進行解碼，且生成用來控制mx η個電流源的開、關的控制信號。解碼器含有叹在每個電流源上的m χ η個邏輯閘(职切)群，第 k(k i + 0-i) X m、個邏輯閘群可對至少第1溫度計代碼的第i位元和第2溫度計代碼的第』位το進行邏輯運算，以生成用來㈣對應的糕源的信號。 ❹ 第k個邏輯閘群亦可形成如下的構成：在j=i時，依據第1溫度計代碼的第i位元和第2溫度計代碼的第』位兀的邏輯和來控制對應的電流源，的情況下，第2溫度計代碼的第(j-1)位元已確定(觀扣時，則依據第1溫度計代碼的第i位元和第2溫度計代碼的第』位元的邏輯和來控制對應的電流源；第2溫度計代碼的第(H)位元被否定(negate)時，使對應的電流源關閉。第k個邏輯閘群亦可包括反及閘、或閘。反及閘生成 ❹ 第1溫度計代碼的第i位元所對應的資料、和第2溫度計代碼的第(J-1)位元(j关1)所對應的資料的反邏輯積^或閘生成反及閘的輸出所對應的資料、和第2溫度計代碼的第j 位元所對應的資料的邏輯和。對應於j=1的反及閘中亦可輸入高位準以取代第2溫度計代碼的第(j_i)位元。第让個邏輯閘群亦可對應於或閘的輸出來控制對應的電流源。數位/類比轉換器是電流加算型轉換器，且數位/類比 200950339 d i L^,yyix 轉換器亦可包括：可個別地進行開、關控制的mx n個電流源，其生成與計數值的1最低位元(LSB)對應的電流；以及解碼器’其對第1溫度計代碼和第2溫度計代碼進行解碼’且生成用來控制m X n個電流源的開、關的控制信號。 m χ η個電流源的每一個亦可包含：第丨電晶體、放電電晶體、充電電晶體、第！開關和第2開關。充電電晶趙設置在第1電晶體的控制端和固定電壓端 ❹ 之間。第1開關的一端輸入規定的偏壓，另一端是與第i 電晶體的控制端相連接，以依據對應的控制信號來進行開、關。充電電晶體和第2開關串列地設置在固定電壓端和施加了偏壓的偏壓線之間。第2開關是與第i開關同相地進行開、關，且充電電晶體和放電電晶體亦可與第i開關、第2開關反相地進行開關。生成偏壓的偏壓電路具有不能忽視的輸出阻抗。因此，第1電晶體導通時，若充電電流供應至閘極電容，則 ❹會發生與充電流成比例的電壓下降。與電壓下降有關的偏壓會變動，由電流源所生成的電流亦會變動。依據此種形態，藉由設置充電電晶體，可使由偏壓電路所供給的電流減少，則可使偏壓的變動量進而使電流源所生成的電流的變動量都受到抑制。本發明的另外一種形態是測試裝置。此測試裝置具備環形時脈調整電路。此測試裝置中搭載有時序產生器或圖案產生器、介面(interface)電路等。這些單元中需要安定的時脈，生成此種時脈時藉由使用上述的時脈調整電路，則 200950339 Jll^ypu 可使測試裝置内所生成的雜訊減低。又，以上的構成要素的任意的組合或本發明的構成要素或表現、方法、裝置等之間互換後的形態亦為本發明的形態。【發明的效果】依據本發明’可使雜訊減低。 4為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例’並配合所附圖式，作詳細說明如下。 ' 【實施方式】以下，本發明將依據適當的實施形式且參照圖面來說明。各圖面中所示的同一或同等的構成要素、構件、處理是以同一符號來表示而省略重複的說明。又，實施形式不是用來限定本發明，實施形式中所述的全部的特徵或其組合未必限於發明的本質。本說明書中，「構件A連接至構件]3的狀態」包含以

下的情況：構件A和構件B在物理上直接連接、或構件A 和構件B經由不會影響電性的連接狀態的其它構件而地相連接。同樣，「構件C設置在構件A和構件B之間的狀態」除了構件A和構件〇或構件B和構件c直接連接的情況以外，亦包括經由不會影響電性的連接狀態的其它構件而間接地相連接的情況。圖1顯示一實施形式的延遲鎖住回路(DLL)IOO的構成 200950339 的電路圖。DLL100具備可變延遲電路1〇、相以及回路㈣電路14。可魏遲電路H)對基^2、 REFCLK施加對應於輸入的類比信號si的2時脈生成延遲時脈圓。例如’可變延遲電路1〇包^: 接的反相器（緩衝器），各反相器的電源電壓又據類比信號S1而以可變方式構成、结果，延量比信號S1來調節。殊篁依據類 ❹ 相位檢出部12檢出該延遲時脈CLKD和 REFCLK的相位差㈣，以生成對應於相位差的位= 位差信號PD。相位差信號PD在相位差△ 0較目標值時成為第1位準(例如，高位準），在相位差^ 0較目還小時成為與第1位準互補的第2位準(低位準）。不回路控制電路14依據顯示該相位差△必之相位差信號PD而以回授方式來控制該可變延遲電路1〇。回路控制電路14包括計數器20和數位/類比轉換器DAc 4〇。計數器20依據相位差信號PD的位準來進行向上計數或向下計數的計數動作。DAC 40將該計數器20之計數值 CNT轉換成類比信號si ’以供應至該可變延遲電路1〇。以上是DLL 100的全體構成。實施形式中的DLL 1〇〇在回路控制電路14中具有特徵’以下將詳細說明該計數器 20和DAC 40的構成。圖2顯示圖1的計數器2〇的構成的方塊圖。計數器 20包括第1計數器22、第2計數器24以及控制電路26。計數器20將計數值CNT以多分割的方式而分割成多 11 200950339

L 〇個位數，且使用每個位數上所設置的多個計數器數。對包含至少最下位的位元LSB之「下位數」= 的計數器、以及對與「下位數」相鄰的「上位數的計數器分別使用溫度計代碼(不是二進位碼)= 數動作。又’上位的位數存在時，_較佳是使用溫声= 代碼，但亦可使用二進位碼或其它的碼。以下為了 =二解’以計數值被二分割成「上位數/和「下位數」共 =的情況來說明。此時，「上位數」包括最上位的位元第1計數器22使用m位元(m是自然數)的第i溫度計代碼tci ’以依據相位差信號PD來對計數值cnt的下位數進行計數。此第1溫度計代瑪TC1的各位元由上位的位二依順序表喊Lm、U、&。在使鼓邏輯的溫度計代碼時’成為1的位元的個數表示1〇進位數的第丨計數器 22的計數值(以下，表示成第j計數值CNTl)。即第工 ❹ 計數值CNT1在10進位數是k(〇_m)時將成為 =〇、Ι^〜Ι^ = ；1 〇第2 a十數器24使用η位元(^是自然數)的第2溫度計壑碼=C2 ’以依據相位差信號pD來對計數值cnt的上位 _進行计數。此第2溫度計代碼TC2的各位元由上位的位 ^順序表示成Un、〜、...U〗。第2溫度計代碼TC2由乂疋第1溫度計代碼TC1的上位數，所以巧〜认分別在 10進位數時保持m的分量。使用正邏輯的溫度計代碼冑，第2計數器24的計數值 12 200950339 (以下’表示成第2計數值CNT2 時，將成為Un、U1+1=〇、切〜·^ j。進位數疋1(0·) 控制電路26控制該第j計數器22 間的進位動作、借位動作：第2计數器24 1計數器22的模式。㈣電路％控制後述的第其次，就第1計數器22、第 26的動作來進行說明。帛2找器24、控制電路 ❹ 計數器22接收—種表示向上計數或向下計數的相的正邊緣(Positive edge)的時序 t 下計數。時脈CLK的頻率較佳是可藉器來改變。藉由該頻率可改變，則可控制該Μ⑽ =路增益(loop gain)。例如，為了生成時脈CLK，亦可 j可變分頻器’其以可變的分頻比來對規定的時脈進行 j u十數器22將以下述的第i模式和第2模式的兩種八來動作β 第1模式中’第1计數器22以正邏輯(p0Sitive 1〇gic) 來進行計數動作。第2模式中，帛數器22以負邏輯 (negative logic)來進行計數動作。第1模式和第2模式中，由第j溫度計代碼TC1發生進位而至第2溫度計代碼TC2時，或由第2溫度計代碼 TC2發生借位而至第1溫度計代碼TC1時，進行切換。若由另一觀點來看’則第1計數器22的動作模式依據第2溫度計代碼TC1是奇數或偶數來進行切換。因此，第 200950339 1模式亦可稱為奇數模式，第2模式亦可稱為偶數模式。例如，第1溫度計代碼TC1是4位元時，以1(^進位數0、1、2、3、4、5、6、7、8、9...來向上計數時，其位 70 以（OOOOHOOOIMOOIIHOIIIWIIIIHOIU^OOH)、 (0001)、（〇〇〇〇)_··的方式來遷移。即，第i模式中，（〇〇〇〇) 表示’’0’，、（1111)表示”4” ；第2模式中，（1111)表示，，〇，，、 (0000)表示 ”4”。圖3顯示第1計數器22的狀態遷移圖。奇模式(〇DD Mode)對應於第1模式，偶模式(EVEN M〇de)對應於第2 ❹ 模式。UP對應於相位差信號pd，1的時候表示向上計數，〇的時候表示向下計數。在圖3的狀態遷移圖中，第1溫度計代碼TC1表示16位元的情況，其位元列以轉換成16 進位數來表示。即，在正邏輯的第1模式中，10進位數、溫度計代碼、16進位數的對應關係如下所示。 1 =(0 00000000000000 0) = 0x0000 2 = (〇〇〇〇〇〇〇〇〇〇〇〇〇〇 01) = 0x0001 3 = (〇〇〇〇〇〇〇〇〇〇〇〇〇〇 1 1) = 0x0003 Ο 4 = (0 00000000000011 1) = 0x0007

5 = (0 00000000000 1 1 1 1) = 〇x〇〇〇F 6 = (0 0000000000 1 1 1 1 1) = 〇x〇〇3F 中略

11 =(00000 1 1 1 1 1 1 1 1 1 1 1) = Ox 07FF

12 = (0000 1 1 1 1 1 1 1 1 1 1 1 1) = 0x0 FFF

13 = (0 00111111111111 l) = 0xlFFF 14 200950339

14 = (0 01 1 1 1 1 1 1 1 1 l i i 1 l) = 0x3FFF 15 = (0 1 lllllllllllii i) = 〇X7fff 16 = (1 llllllllllllll l) = 〇xpppp 對10進位數的1〜16而言’其對應於上述真值表被邏輯反相後的碼。為了控制第1計數器22、第2計數器22的進位、借位’則第1進位位元CY1、第2進位位元CY2、第1借位 ❹ 位元BL1以及第2借位位元BL2的旗標(flag)須藉由控制電路26來管理。向上計數動作(UP= 1)時，在奇模式中若tci=16 (= # F F F F)，則第1進位位元CY1的旗標成立(CY1=1)。又，偶模式中若TC1=16 (=#〇〇〇〇)，則第2進位位元CY2的旗標成立(CY2=1)。向下計數動作(UP = 0)時，在奇模式中若TC1=0(=#〇 0 0 0)，則第2借位位元BL2的旗標成立(BL2=1)。又，偶模式中若〇 (= # F F F F)，則第1借位位元BL1的旗標成 ® 立典1=1>。又，奇模式和偶模式的切換可依據向上信號Up和第j 溫度計代碼TC1的值來進行。此種切換中所使用的位元在圖3中以影線(hatching)來表示。第1進位位元CY1、第1借位位元BL1使用在第2計數器24所進行的第2溫度計代碼TC2的奇數位元的向上計數、向下計數中。又，第2進位位元CY2、第2借位位元BL2使用在第2計數器24所進行的第2溫度計代碼TC2 15 200950339 j i i^yyu. 的偶數位元的向上計數、向下計數中。以上是計數器20的基本構成。依據此種計數器2〇，計數值CNT分割成上位數和下位數，其分別藉由溫度計代碼來計數。因此，若著眼於下位數内的向上計數、向下計數，則由於漢明距離是丨，可使計數器2〇本身和後段的 DAC40中所發生的雜訊降低。此效果藉由以下的具體例即可明白。例如，在不使用溫度計代碼而是使用二進位計數器的情況下，則在計數值由7向上汁數至8時，二進位計數值由(〇 !〗遷移至(〗〇 ❹ 0 0)。因此，漢明距離成為4，計數器2〇内進行開關的閘 (gate)元件的個數增加，雜訊變大。對此，在使用了溫度計代碼的實施形式的技術中，同樣在向上計數時，溫度計代碼由(〇 1 1 1 1 1 1 G遷移至(1 1 1 1 1 1 1 1)，所以漢明距離是1，雜訊已減低。另一方面，若計數器20的計數值未分割，只使用一個溫度計代碼來計數時，由於漢明距離經常成為J，則由雜訊的觀點而言成為更期望的設計方式。然而，想要實現同 ❹ 樣的最大計數值時的溫度計代碼的位元數會有成為指數函數那樣而變多的問題。例如’在實現最大計數值256的計數器時’若使用二進位計數器，則8位元即已足夠，但使用溫度計代碼時則需要256個位元。由位元數的觀點而言，實施形式中所述的計數器2〇較優。例如’最大256階段之計數值分割成上位數和下位數’若分別以16位元的溫度計代碼來計數，則總共32位 16 200950339 j 1 i^ypu. 元即已足夠，在與使用單一的溫度計代碼來比較時，位元數可減少至1/8 〇計數器20由於使用正反器或閂鎖電路等的順序電路來構成，則該電路面積會與計數器的輪出位元數成比例而增加’但若依據實施形式中所用的計數器2〇，則在與二進位計數器相比較時正反器或閂鎖電路的個數會增加；且以溫度計代碼來計數全部位元的情況相比較下，電路面積可 φ 大大地減少。由上可知’實施形式中所用的計數器2〇同時具有以下二種優點：就電路面積的觀點而言，使用了較優的二進位碼的计數器的優點，以及就雜訊的觀點而言，使用了較優的單一的溫度計代碼的計數器的優點又，實施形式中所用的計數器20在構成上可藉由2 種動作模式來切換第1計數器22,藉此可解決以下的問題。若只在第1模式(正邏輯)來進行計數動作，則第1溫度計代碼TC1和第2溫度計代碼1^2之間發生進位、借位時，不能避開漢明距離變大的問題。例如，只使用第1 模式來對4位元的第〗溫度計代碼TC1進行計數時，在計數值由4遷移至5的情況下且在向第2溫度計代碼TC2進位的同時，第1溫度計代碼TC1會由(1 1 1 1)向(〇〇〇〇) 遷移，漢明距離會變大。第丨溫度計代碼TC1的位元數變成越大時，則上述問題越顯著。依據計數器20,藉由第1模式和第2模式的切換，則例如即使發生進位或借位時，漢明距離亦可成為1，可適 17 200950339 •ί uzypii 當地解決上述問題。'例如，計數值由4遷移至5的情況且在向第2溫度計代碼TC2的進位的同時，第丨溫度碼TC1亦由正邏輯的（1 1 ! 向反相邏輯的(〇1^^递移。，’#”表示反相邏輯。即，由於漢明距離是1，則可使= 訊減低。 m 計數器20中所生成的雜訊顯現成咖1〇〇所生時脈的跳動(jitt♦因此，藉由計數器2〇中所生却的減低，則可生成跳動少的時脈。 5 © 徵。計數器20具有使雜訊減低的特徵。以下將說明此種特计數器20在由帛1溫度計代喝Tc TC2時，使計數值在_次計數中第例:度第Ϊ溫度計代碼TC1在4位亓袢 ⑽以卜2、3、4、4、5、6=的汁數動作時’計數值 12、13、…的順序而遷移。 8、9、1〇、1卜12、進位動作時，若第！溫度計 ❹ 遷移同時進行，則計數器的動作有度计代碼的例如，計數值*4絲ΗΞ有時可能會變得不安定。計代碣和第2溫;，但此過程中若第1溫度遷移情況發生，DAC的輸心會即，4、卜5這樣的式中，藉由保掊料赵# 會有雜訊重叠著。在實施形雜訊進一步^低。則可確實地達成狀態遷移，使 18 200950339 jn^ypn 同樣’計數器20在由第2溫度計代碼Tc2 溫度計代碼TC1時，使钟螌佶户丄如丄㈠丑攻第] 如，第i溫度計二在;=數中保持同值。例计數值CNT以…、 4、4、3、2、1 0的順序而遷移

❿ 即1在借絲作時，若第丨溫度計代碼、第2溫度叶代碼的遷㈣時進行’則計數器的動作會變成不安定， DAC的輸出中可能會有雜訊重疊著，但實施形式中保持著計數值’可使雜訊受到抑制。、換έ之’若發生進位或借位，則只進行第！模式和第 2模式的切換。即，在—次計數中不進行向上計數或向下計數而保持原來的狀態(稱為保持(h〇ld)動作）。為了進行該保持動作，該控制電路26須對第i保持位元HLD1、第2保持位元HLD2進行管理。第1保持位元HLD1只有在第1進位位元cyi、第1 借位位元BL1同時為”〇，，時才成為” Γ，。第1保持位元11〇)1 使用在第1進位位元CY1、第1借位位元BL1以及第2溫度計代碼TC2的奇數位元的向下計數、向上計數、保持動作中。又，第2保持位元HLD2只有在第2進位位元CY2、第2借位位元BL2同時為，，〇，，時才成為”Γ，。第2保持位元 HLD2使用在第2進位位元CY2、第2借位位元BL2以及第2溫度計代碼TC2的偶數位元的向下計數、向上計數、保持動作中。 19 200950339 ju^ypu ds二H24的狀態遷移圖。第2計數器藉由時脈CLK的·Ρ遠的控制位兀CY1、BL1、HLD1，位元進行向上二，來對第2溫度計代碼TC2的奇數計數器24接收來自第二二數或進行保持動作。又，第2 , 梢器22的控制位元CY2·、 ^啦的正邊絲料2料械碍Μ 下計數或進行保持動作。

G 保柱第十代碼兀1同時進行遷移。未進行時’若計數值CNT由4向上計數至5，則會發生 ^ · 1 u D至(〇 1 : 0 1 1 1)之遷移，且第2溫度計〇 TTM、，，2和第1溫度計代碼TC1同時遷移。此處，如”(TC2 : 堪）’所不表示第1溫度計代碼TC1和第2溫度計代祐TC2的邊界。在進行下位的第丨溫度計代碼的邏 =反相時，藉由輸人至後述的圖5的反及哪and㈣ 2的信號’使供應至DAC 40巾的位元反相。位元反相的、、序、以及第1溫度計代碼TC卜第2溫度計代碼TC2的遷移的時序中若存在偏移(skew)，則後段的DAC 4〇中會發生所謂開關雜訊(switching noise>。以上是計數器20的構成和動作。DLL ι〇〇在計數器 20的後段的DAC 40中亦有幾個特徵。以下，就DAC 4〇 _來說明。圖5顯示數位/類比轉換器(DAC)40的構成的電路圖。 DAC 40具備解碼器42和多個電流源CSl〜cSmxn(簡單總 20 200950339 稱為CS)，DAC4O為所謂的電流加算s，多個電流源⑶ 〜CSm><n分別生成與前段的計數器2()所計數的計數值的 1LSB相對應的電流Ic。多個電流源CSi〜cu中分別設有開關，其可對應於各別所對應的控制信號 RS1〜RSmxn而個別地進行開、關控制。若第}個開關SWi 接通，則對第i個電流源CSi所生成的電流進行加算。又，開關SW的構成和設置位置並無特別限定，只要電流^可 Φ 開、關即可。被加算後的電流Itotal是與計數器20的計數值 CNT成比例。解碼器42接收第1溫度計代碼TC1和第2溫度計代碼TC2,以利用控制信號RS1〜RSmxn來對第1溫度計代碼 TC1和第2溫度計代瑪TC2進行解碼。解碼器42包含設在每個電流源cs1〜CSmxn上的mxn 個邏輯閘群。第 k(k = i + (j-l)xni、lSjgn)個邏輯閘群用來對第1溫度計代碼TC1的第i個位元Li和第 • 2溫度計代碼TC2的第j個位元％進行邏輯運算，以生成用於控制對應的第k個電流源cSk的控制信號RSk。即，邏輯閘群相對於第1溫度計代碼TC1和第2溫度計代碼 TC2的各位元成為矩陣形式而配置著。具體而言 * mxn 個邏輯閘群分別包括負邏輯輸入的或閘(OR gate)和反及問(NAND gate)。第k個邏輯閘群包括或閘0¾以及反及閘NANDji。或開〇巧的2個反相輸入端分別輸入了反及閘NANDji的輸出、以及使第2溫度計代碼TC2的第j個位元υ』被邏輯反相後的信號# q。 21 200950339 當j是奇數時，反及閘ΝΑΝΙ\的2個輸入端分別輸入第卜溫度計代碼TC1的第i個位元Li、以及第2溫度計代碼TC2的第(H)個位元叫。當M時，反及閉獄啊的2個輸入端分別輸入第i溫度計代碼τα的第i個位元 Li和高位準（即，1)。备j疋偶數時，反及閘NANDji的2個輸入端分別輸入第1溫度計代碼TC1的第i個位元的反相信號# Li、以及第2溫度計代碼TC2的第(j-Ι)個位元Uh。對上述構成的圖6之解碼器42的動作來作說明。著眼於用來控制第k個電流源CSk的邏輯閘群的動作。輸入至反及閘NANDy的一個下位的位元Uh在功能上是作為該邏輯閘群的致能(enable)信號。在第2溫度計代碼TC2的一個下位的位元口.】是1 時，反及閘NANDp將第1溫度計代碼TC1的第i個位元 Li(或#L〇反相後輸出。此時，負邏輯輸入的或閘的輸出成為第1溫度計代碼TC1的第i個位元lV#Li、以及第 2溫度計代碼TC2的第j個位元Uj的邏輯和。又，在NANDu'NANDim中’由於輸入了”h”，則通常處於致能狀態。負邏輯輸入的或閘〇Rji的輪出成為$ i 溫度計代碼TC1的第i個位元Li、以及第2溫度計代焉Tc〗的第1個位元Ur的邏輯和。反及閘NANDji在一個下位的位元％-!是〇時輪出是 1。此時，負邏輯輸入的或閘ORji的輸出成為0，電流源 CSk因此關閉。 200950339 jii^ypu 例如，uH群的下位位元Li〜Lm計數終止且全部的位兀成為1時，一個上位的Uj群的NANDjl〜NANDjm中輪入l，Uj的群成為可計數。即，u2〜Un的群的總和成為(n l) X m的分量。又，Ui的群的NAND中，由於輸入了，Ή”，加上該群的分量m’則可計數至 (n-1) X m + m = nx m 為止。、 . Φ 依據以上的解碼器42，對第1溫度計代碼TCI、第2 溫度計代碼TC2適當地進行解碼，以確實地控制相對應的電流源cs。又’使信號的邏輯位準反相、且使及閘(and gate)、或閘、反及閘、反或閘讲〇R gate)等互換後的物件亦包含在本發明的範圍。圖6顯不多個電流源CS^CS^^電路圖。各電流源由於構成上相同，因此以第1電流源（^心的構成作為代表來說明。電流源CSi具備第1電晶體JVQ、第1轉移閘(transfer gate)TG卜第2轉移閘TG2、充電電晶體M2、放電電晶體M3、.反相器INV1 〇第1電晶體Ml是N通道金氧半導體場效電晶體(MOSFET)且源極接地。第1轉移閘TG1在功能上作為第i開關，其一端輸入有規定的偏壓Vbias，另一端是與第i電晶體M1的控制端 (閘極)相連接。第1轉移閘TG1依據相對應的控制信號RSi 而進行開、關。該控制信號RS!成為高位準時，第丨轉移閘TG1導通，該偏壓Vbias供應至第1電晶體mi的閘極， 23 200950339 3112yplt 且與該偏壓Vbias相對應的汲極電流Ic流過第i電晶體M1。第1電晶體Ml的閘極和固定電壓端(接地端)之間設有放電電晶體M3。此放電電晶體M3在構成上可與該第i 轉移閘TG1互補地進行開、關。具體而言，藉由反相器INV1 使控制信號RS1反相且供應至放電電晶體M3的控制端（閘極）。藉由放電電晶體M3的設置，使該控制信號Rgi成為低位準且電流源CSi關閉時，則可使第1電晶體mi的^ 極電容高速地放電’第1電晶體Ml瞬時間即關閉^ 此處，著眼於第1電晶體Ml的開關速度。該控制信 ❹ 號RS!在低位準的狀態時，由於第丨轉移閘TG1關閉，則該偏壓Vbias未供應至第1電晶艘Ml的閘極，使第1電晶體Ml未有電流Ic流過。然後’若該控制信號RSi遷移至高位準，則第1轉移閘TG1接通，該偏壓Vbias供應至第1電晶體M1的閘極。關閉時，當第1電晶體Ml的下降至接地電位附近為止的閘極電壓，其上升至該偏壓Vbias時，有必要藉由圖中未顯示的偏壓電路所供應的充電電流Ichgl來對第i電晶體M1 Q 的閘極電容進行充電。由於偏壓電路具有不能忽視的輸出阻抗(output impedance)，則藉由與該充電電流Ichgi成比例的電壓下降而可使該偏壓Vbias下降，且使藉由第1電晶體 Ml所生成的電流ic減少。此時的減少量若寫成Aic，導通時的電流源CS的個數為η (η是自然數)時，則DAC 40 的整體將有Alcxn的電流變動發生。為了抑制該電流變動，須設有輔助的充電電路46，其 24 200950339 ^xizypu 與該偏壓電路並列設置著。此種充電電路46包括：串列地設置在偏壓線44和固定電壓端（電源端)之間的第2轉移閘 TG2以及充電電晶體M2。充電電晶體M2是p通道MOSFET，該控制信號RSj 輸入至充電電晶體M2的閘極上，充電電晶體M2的源極是與電源端相連接。充電電晶體M2在諺控制信號RSi j 為低位準時接通，即，在與第1轉移閘TG1比較下，充電電晶體M2是在該控制信號RSi反相時接通。第2轉移閘TG2設置在充電電晶體M2的汲極和偏壓線44之間。該控制信號亦輸入至第2轉移閘TG2中，且第2轉移閘TG2是與第1轉移閘TG1同相位地受到開、開控制。對設有充電電路46的DAC 40的動作進行說明。該控制信號RSi在低位準的狀態時，第1轉移閘tgi關閉，放電電晶體M3接通，且第1電晶體Ml的閘極電位固定在接地電位附近。在此種狀態下，充電電晶體M2導通，且該充電電晶體M2和第2轉移閘丁〇2的連接節點^[2的電位上拉(pull up)至電源電位，電荷儲存在充電電晶體M2 的電容中。然後’若該控制信號RS!遷移至高位準，則第1轉移閉TG1導通，藉由偏廢電路(未圖示)而來的充電電流^ 來對第1電晶體Ml的閘極電容充電。又，由於第2轉移閘TG2導通，則儲存在連接節點^^的電荷經由第2轉移閘TG2和第丨轉移閘TG1而補助地流入至第丨電晶體M1 25 200950339 31129ρίί 的閘極。因此，由驗電路所供應的充電電流丨邮在與未

設有充電電路46的情況比較下變小，所以可使偏麗I 的變動減低。結果，可使流至各別的第丨電晶體Μι中的電流Ic的變動受到抑制，進而使〇八(：4〇全部的工的變動量減少。巩t〇tal 又，藉由補助的充電電流Ichg2 ,則在與未設有充電電路46的情況比較下，可使第！電晶體奶㈣極電容的充電速度變快雨高速地導通。

以上是針對實施形式的DLL 100來進行說明。然後，就其應用來酬。實郷式的DLL⑽可適#地用於半導體測試裝置中。半導體測試裝置中搭載有時序產生器、圖案產生器、串接式介面(serial interface)等的利料脈的多個單元。在此種時脈的生成中，藉由利用實施形式的DLL 1〇〇 ’則可使DLL 100内部中所生成的雜訊減低。又，可生成跳動少的時脈。

^以上，本發明是依據實施形式來說明。這些實施形式只是例示，其各構成要素或各處理過程的組合亦可形成各種變形例，且這些變形例亦屬本發明的範圍，這是此行業者所理解者。以下，針對這些變形例來說明。實施形式中’以DLL 100作為時脈調整電路為例來說明。本發明亦可適用於鎖相回路(PLL)中。圖7是實施形式的鎖相回路(PLL)100a的構成的方塊圖。pLL隐具備 VCO 16和刀頰器π，以取代圖1的可變延遲電路。生成一種時脈CLK，其具有與VC〇 16、輸入的控制 26 200950339 ^nzypu 電壓SI相對應的頻率。分頻器18對時脈CLK進行分頻。相位檢出部12檢出已分頻的時脈CLK2和基準時脈 REFCLK的相位差。回路控制電路14的動作與圖1的Dll 1〇〇 —樣。與DAC 40所生成的類比信號S1相對應的控制電壓輸入至VCO 16中。實施形式的回路控制電路14使用在pLL i〇〇a中，藉此可與DLL 100的情況一樣，使開始時即可將雜訊減低， 0 以得到上述的各種效果。 " 實施形式中作為MOSFET而舉例的電晶體亦能以雙載子電晶體(bipolar transistor)來辑成。又，隨著上下相反的P通道和]^通道的互換或藉由電阻的插入等而形成的電路的變形例當然亦屬本發明的技術範圍。例如’圖6的電流源CS雖然可以電流進入(吸入)型來構成’但第1電晶體Ml亦可作為p通道M〇SFET而以電流流出（吐出）型來構成。 _ .實施形式中，計數值CNT分割成上位數和下位數，使用2種溫度計代碼來說明計數的情況，但本發明不限於此上位數更可分割成多個來進行計數。為了得到本發明的效果’計數值分割成多個’只要可藉由溫度計代碼來對至少最下位的位數和其次的位數進行計數即可。、右分割數增加，則可使多個溫度計代碼之合計位元數減少。例如，進行最大256階段的計數時，在分割成16 仅元16位元時雖然需要總共32位元，但使用8位元、& 位元、4位元的溫度計代碼時，可減少至總共加位元，使 27 200950339 ^u^ypit 電路面積減少β 又，在分割成3份或3份以上時，就由下位第3個以下的位數而言，未必需要使用溫度計代碼，亦可使用二進位碼來計數。雖然依據實施形式來說明本發明，但實施形式只不過表示本發明的原理、應用，實施形式中在未脫離以下申請專利範圍所規定的本發明的思想的範圍内，可形成很多變形例或作配置上的變更。【產業上的可利用性】依據本發明，可使雜訊減低。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神 =範圍内，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。【圖式簡單說明】圖1顯示一實施形式的延遲鎖住回路(DLL)的構成的電路圖。圖2顯不圖1的計數器20的構成的方塊圖。圖3顯示第1計數器的狀態遷移圖。圖4顯示第2計數器的狀態遷移圖。圖5顯不數位/類比轉換器的構成的電路圖。圖6顯示多個電流源的電路圖。圖7顯不一實施形式的鎖相回路(PLL)的構成的方塊圖0 28 200950339 【主要元件符號說明】 ❹ 參 100 延遲鎖住回路(DLL) 100a 鎖相回路(PLL) 10 可變延遲電路 12 相位檢出部 14 回路控制電路 16 電壓控制振盪器(VCO) 18 分頻器 20 計數器 22 第1計數器 24 第2計數器 26 控制電路 40 數位/類比轉換電路(DAC) 42 解碼器 44 偏壓線 46 充電電路 BL1 第1借位位元 BL2 第2借位位元 CLK 時脈 CLKD 延遲時脈 CNT 計數值 CS 電流源 CY1 第1進位位元 CY2 第2進位位元 29 200950339 3112ypit HLDl 第1保持位元 HLD2 第2保持位元 Ic 没極電流 Ichgl ' Ichg2 充電電流 IN VI 反相器 Ml 第1電晶體 M2 充電電晶體 M3 放電電晶韓 PD 相位差信號 REFCLK 基準時脈 RSfRSm】 ^控制信號 SI 類比信號 TGI 第1轉移閘 TG2 第2轉移閘 TCI 第1溫度計代碼 TC2 第2溫度計代碼 Vbias 偏壓 Δ ώ 相位差

30

Claims

200950339 iiizypu 七、申請專利範圍： 1. 一種環形時脈調整電路，包括：可變延遲電路，對基準時脈施加對應於類比信號的可變延遲，以生成延遲時脈；相位檢出部，檢出所述延遲時脈和基準時脈之相位差，以生成對應於相位差的相位差信號；計數器，依據所述栢位差信號以進行向上計數或向下計數；以及數位/類比轉換器’將所述計數器的計數值轉換成類比信號，以供應至所述可變延遲電路，其中，所述計數器包括：第1計數器，使用m位元(m是自然數)的第1溫度計代碼’以依據所述相位差信號來對所述計數值的下位數進行計數；第2計數器，使用n位元(^是自然數)的第2溫度計代碼，以依據所述相位差信號來對所述計數值的上位數進行計數；以及控制電路，在所述第1計數器和所述第2計數器發生進位動作和借位動作時，亦可進行控制使漢明(Hamming) 距離成為1 〇 2. —種環形時脈調整電路，包括：電壓控制振盪器’生成時脈，該時脈具有與所輸入的控制電壓相對應的頻率；相位檢出部，檢出由所述電壓控制振盪器所生成的時 31 200950339 Jiizypu 脈和基準時脈之相位差，以生成對應於該相位差的相位差信號；計數器，依據來自所述相位檢出部的相位差信號以進行向上計數或向下計數；以及數位/類比轉換器，將所述計數器的計數值轉換成類比信號，以供應至所述電壓控制振盪器而作為所述控制電壓，其中，所述計數器包括：第1計數器，使用m位元(m是自然數)的第1溫度計代瑪’以依據所述相位差信號來對所述計數值的下位數進行計數；第2計數器，使用n位元(n是自然數)的第2溫度計代碼’以依據所述相位差信號來對所述計數值的上位數進行計數；以及控制電路，在所述第1計數器和所述第2計數器發生進位動作和借位動作時，亦可進行控制使漢明(Hammin 距離成為1。幻 3.如申請專利範圍第1或2項所述的環形時脈調整電路’其中所述計數器由所述第1溫度計代碼進位而成為述第2溫度計代碼時，使所述計數值維持同值一次。* 4.如申請專利範圍第1或2項所述的環形時脈調整路’其中所述計數器由所述第2溫度計代碼借位而成電述第1溢度計代碼時，使所述計數值維持同值一次。‘所 5.如申請專利範圍第1至4項中任一項所述的環脈調整電路，其中所述第1計數器可在第1模式和篦形時 2楔 32 200950339 j i i^ypiL 、、二:碼進ί ::述第1模式是以正邏輯來對所述第1 溫度計第2模式是以相反邏輯來對所其中圍第5項所述的環形時脈調整電路，丄依據所述第2溫度計代碼是否為奇數 $ 7第1模式和所述第2模式進行切換。 ,7杜如申β月專利範圍第1至6項中任一項所述的環形時

、調電路’其中所述數位/類比轉換器是電流加算型轉換器’且所述數位/類比轉換器包括；、可個別地進行開、關控制的m χ η個電所述計數最健元(LSB)對應的驗；以及成與、，瑪器_所述第1溫度計代碼和所述第2溫度計代行解，’且生成用來控制所述m χ η個電流源的開、關的控制信號，個邏所述解碼器含有設在每個所述電流源上的皿χ 輯，群’第k(k = i + (H)xm七心、⑷_個邏輯閘巧至少所述第丨温度計代碼的第i位元和所述第 2溫度計代碼的第j位元進行邏輯運算，以生成用來控制對應的所述電流源的控制信號^ 8.如申請專利範圍第7項所述的環形時脈調整電路，其中所述第k個邏輯閘群形成如下的構成：在j-Ι時’依據第1溫度計代碼的第i位元和所述第2 溫度計代碼的第j位元的邏輯和來控制對應的電流源， j关1的情況下，所述第2溫度計代碼的第士”位元已 33 200950339 轉定時’則依據所述第丨溫度計代碼的第i位元和所述第 2溫度計代碼㈣j位元的邏輯和來控制對應的電流源，所述第2溫度計代碼的第㈣位元被否定時，使對應的流源關閉。 9.如申請蓴利範圍第8項所述的環形時脈調整電路，其中所述第k個邏輯閘群包括：反及閘，生成第1溫度計代碼的第丨位元所對應的資料、和所述第2溫度計代碼的第㈣位元(j>1)所對料的反邏輯積，以及胃或閘，生成所述反及閘的輸出所對應的資料、和所述第2溫度計代碼的第j位元所對應的資料的邏輯和，對應於j=l的所述反及閘中，輸入了高位準以取述第2溫度計代碼的第士丨)位元，所述第k個邏輯閘群對應於所述或閘的輸出來控應的電流源。 T ❹ 1〇.如申請專利範圍第1至6項中任-項所述的環形時脈調整電路，丨中所述數位/類比轉換器是電流加算型轉換器’且所述數位/類比轉換器包括：可個別地進行開、關控制的m χ η個電流源，生所述計數值的1最低位元(LSB)對應的電流；以及 ' 解碼器對戶斤述第1溫度計代碼以及所述第2溫声代碼進行解碼’且生成用來控制所述mxii個電流源^ 關的控制信號，”開所述mxn個電流源的每一個包括： 34 200950339 第1電晶體；放電電晶體，設在所述第1電晶體的控制端和固定電壓端之間；第1開關，一端輸入規定的偏壓，另一端是與所述第 1電晶體的控制端相連接’以依據對應的所述控制信號來進行開、關；以及充電電晶體和第2開關’串列地設置在固定電壓端和 0 施加有所述偏壓的偏壓線之間；所述第2開關是與所述第1開關同相地進行開、關，且所述充電電晶體和所述放電電晶體反相地進行開、關。 η.—種測試裝置，包括：如申請專利範圍第1至10項中任一項所述的環形時脈調整電路。 35