JPS6087504A - 可変発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は発振器に１３・コシ、そして１ｔ２に詳４Ｉｎ
には好ましいＪ、゛７ｊ波数の電気信−は振ｊｉＵ＋が
４ｉ）られるように′ｌｉ；ＩＩ御装置に応答して可変
である発振器に門する。

従来の技術及び発明がｆ＋”（決しようとする間１ｆｊ
’Ｉ点本発明は情報ビットストリーム（ｂｉｔ　５ｔｒ
ｅａ脩）のデータビット状態がピットストリームの周期
的サンプリングによって決定されるデイソクルイ６　Ｍ
夕、２信器回路において特に有用である。ピットストリ
ームがザンプルされる速さはクロック源の２つのＪｊｌ
、；４Ｃ的型式の１つによって通常決定される。ピット
ストリームムにおける信号変イｔ’ｒ（ａｒ、ｃｒｔｒ
ｓｉｏｎｓ）が４見則正しいＪ頃度（ｆｒｅｑｕｅｎｔ
　ｄｅｇｒｅｅ　）により漂・ｉ、ｆ、ｉ、的に／−ト
するま５合に＆−１．適切なタロツク源Ｖ１スクエアリ
ｙ　り（５ｑｕａｒｉｎａ　）　ｔｙ１１１ｍ器に次ぐ
高いＱ共振回路を含むことができる。信号変位がう、！
１讃ｊ正双しさの少ない」局舎にＣ１、高いＱ共振回路
はスクエアリング（５ｑｕａｒｉｎｒｔ　）増幅器を連
れ的に動作するために充分な振１！！１１信号４！Ｊ幅
を維持するのに充分なエネルギーをピットストリームか
ら受取ることができない。この」１−Ｓ合には、より高
価なフェーズロックループＣＰＬＬ）クロック源が通常
使用される。ずぺてのディジタル回路ＰＬＬＩｒ１クロ
ツク信月・を発生ずるのに必大なりロック信号の周波数
よりも非常に高い周波数の周波数信号を使用する。可変
分周比（ｄｉｕｉｄｅｒａｔｉ、ｏ　）論Ｊｊｌ！回路
に［できるだけ小さいが、高い周波数４１１号のｙ、Ｊ
ＪＪＪの半分よシも小さくない増分によって同位相にｎ
；１５￥：されて、クロック４４−村にｌｉ制御されだ
位オＩＨａ：捉供する。

その他の方法でＱ：Ｉｌ、他のアナログフェーズロック
ループは、ＰＬＬクロック渇ｔの出力とピットストリー
ムにおけるイ１１−号変位との間に位相誤差（ｅｒ−ｒ
ｏｒ　）を表わす１１す差１Ｈ＜　＋；を発生するだめ
の位相比較器を通常含む。発振器、即ち通常増幅器を横
切って接わＹ、されているタンク回路を有する増幅器が
必ンｙなりロックパルスの包として使用される。−１ｋ
＜動周波数は通常バラクタダイオードと呼ばれる用亥、
キャパシタンスダイオードをう［伯器内に含むことによ
って可変に作られており、従って振動周波数６誤差信号
に応答して変化される。

ＰＬＬクロック源の費用を減少する１つのσｊ〒決法ｔ
１それをシリコン技術で典型的なディジ゛タル信号受信
器の他の駆子と年；ｔ、’ｉ　ｉ“ることであった。最
も釘か的な現在の集イ六回路技術の１つケ、１コンプレ
メンタリ金Ｎｒ　Ｗ化物シリコンａ　ｌｌ’ｆｓ即ちシ
ーモス（ＣＭＯ５）として知られている。残念乍らラベ
てのディジタル１す１路ＰＬＬは化４責されたＣ　Ｍ　
ＯＳ技術において都合よく利用できない回路格能速度を
必要とする。その他のアナログＰＬＬの場合では、高周
波問題は回避されるがコストが高くなる点で典型的なＣ
’　ＡＩ　ＯＳ集積回路構造体内に可変キャパシタンス
ダイオードをバませることは回状１紅である。

問題点を解決する／ξめの手段 不発明番ツ発振器回路及びクロック源として有用である
方法を提供する。発振器回路は集積回路構造体内に會ま
せるのに特に遇している。振動周波数の制動された口」
変性は容量性リアクタンスと、その容量性リアクタンス
を発振器に接続するだめの電界効果トランジスタスイッ
チとを提供することによって達成される。１１１．界効
果トランジスタ（・ま、平均振動周波数がデイソタル受
ｆｉｆ　器をｉσ）１作するのに必袂な平均振７ｊｌ＋
周波数であるように発振器の振ｉｉ］１１周波数を変化
するため容量性リアクタンスに時折接イゾ（、されるよ
うに制６１１１される。

本発明はまだロックルーグイｊ１ｖ成と１１１１位相の
発振器回路を含み、１．１つ長期的に安定性を有してい
て、）ヅ［望のル山作周火・２．（の方へ魚、速に小中
するようにＩ・１１作可能なフェーズロックループ回ｈ
”１１を含んでいる。

本発明によれば可変発振器はタンク回路への接続のだめ
の端子をイ晶えた、増幅器を鳴している光（辰器回路を
虐んでいる。受動リアクタンス集子を発振器回路に接続
又は接続をｊｉｊｌつ７°ヒめにスイッチ力司ａｌｔ口
」能であり、従ってう６振器回路は第１の及び第２の同
波数において動作可能である。

又本発明によれば受信器に使用するクロックイ。

号を提供するための方法は： ａ）　受は取った（Ｍ号の周波数の整数倍よシもそれぞ
れ低い及び高い２つの周ｖＯ数のいづれかで発振器を動
作せしめること； ｂ）　受は取った信号と発振器の％１作１〜波数との間
の位相比較に応答して位相誤差信号を発生するとと； Ｃ）　位相誤差信号の平均値が好ましい所定の値の位相
誤差信号に対応するように発振器を２つの周波数間で前
・俵にスイッチすること５のステップを含んでいる。

添付図面を参照して実施例について論述する。

第１図を参照して説明すると、反転型１１’ｔ１’＋器
ｉ。

が振動動作のための端子１２及び１３を経てタンク回路
９の両端に＠続されている。コンデンサ１４がスイッチ
１５と直列に接１：４．されておシ、このスイッチ１５
ｋｌ：制御可能であって２つの発振周波数、高及び低、
が利用できるようにＩ’ｉｉ’ｌ閉される。

第２図を参照して説明すると、第１図の素子と同じ機能
の素子が対応するナンバーで明示されている。クリスタ
ル１９によって提イ１１．されたタンク回路を除き、す
べての素子し、し半導体材料基体にある。第１図のタン
ク回路９の（〉埴能を提伊、するクリスタル１９の接続
のため端子１２及び１３が設けられている。増幅外１０
の出力＆：Ｊ：パツファ増中ｊｉ器１１によってオン・
フオロイング（ｏｎ−ｆｏｌ　ｌｏｗ−ｉｎｇ　）回路
（図示せず）の起り得るローディング（ｌｏαｄｉｎｇ
　）効果からシールドされている。容４１４−性リアク
タンスネ子２２がアースと増１１１ｉ；“１器入力との
間にｐｐ：ｒスイッチ２４を経て結合されている。同様
に容土１゛性リアクタンス素子２５がアースと」曽幅器
１０の出力との間にＦＥＴスイッグー２４’ｔｆＦＪ（
’：て結合されている。容鼾性すアクタンス駆子２２及
び２５←に各々基体における他の導’ｉｌｉ、層上に形
成された絶縁１層上に保持されているそれぞれの２器２
電体の領域によって都合よく提供されている。

作１曲において、ＦＥＴ２３及び２４は制御経路（ｃｏ
ｆＬｔｒｏｌ　ｐａｔｈ）　２１　？（経て梼通又Ｈ−
非漕−通となるように制御される。Ｆ　Ｅ　Ｔが７器１
通であるとき、発４）・５器の周波数１：　Ｆ　Ｅ　Ｔ
が非導通であるときよシも低い。従って発振器の平均周
波数１必要なとき２つの周波数間でスイッチすることに
よシ低いＪｉｌ　置数と高い周波ｄ′４との間にあるよ
うに制御可能である。

ａｌ）３図を参照すると　ｇ’４２図の素子と同じ機能
の素子が対し５するナンバーて１ｐ］示されている。発
」辰器２０はその高低制側１人力ＩＩ　／　Ｌの２逓信
号状態に従って高周γ）ひ赦及び低周波数において動作
される。発振器２０の出力＆Ｊ回路ブロック３０に例示
された如き２分割（ｄｉｖｉｄｅ−ｂｙ−１ｗｏ　）回
路へ接続される。うＧ　’１Ｆｊ−：’＋’＜回路２０
の出力が２１１１のクロックイ計／７ＣＫ　１をｖ１１
βＩ、シ、これが２つに分割されてＣＫ２及びデイソタ
ル信１；−、：、、、、ｒ、　４ｉ豚１１（１ζ４１示
せず）の関連した回路に１ノ４用するため反転されブζ
ＣＫ２の２つのべ☆相のり−１ツタ化号を発生する。フ
レームリードｉ゛、１１！がクロック１、ｊ　）；　Ｃ
Ａ＝　２及び反転ＣＫ２の発生及び半Ｊ１，１期位相を
ｉｆｉ制御するため提（Ｊｉ、されている。各１３図の
回ｂ′：’＋　＋ニー１．２　、ｉｉ信借上ストリーム
で伝送のためねチ化されることができる如く、２進デー
タの受信器のだめのクロック借上を提供するのに市゛に
適している。２相信号ストリーム（−，１、ＲＸＤＳで
明示されだ受イｕ２相イム号リード線上で関連した２相
情号受信器（図示せず）の出力から夕・−け取られる。

回路ブロック４３の回Ｆ１１によって世」示されたスト
ロープヅエネレータがＤ型ノリツブフロップ４１のクロ
ック人力ＣＫにおいてλ卑い、１９ジテイプになるスト
ローブをアザートする（　ａｓｓｅｒｔｉｎｇ）ことに
より２相イトｊ号ストリームの各：Ｉｔメ移（ｆｒａｎ
−ｓｉｔｉｏｎ）に応答する。これｉｑ＋フリップ７０
ツゾ４１内ヘ内口クロックるべき第１のクロックイ１）
号ＣＸ１の腎１ト１１状（−Ｎ′を生ずる。ＣＫｌの状
態が高ければ、その位相Ｑ」早く、そしてその状Ｆ；、
ｌ；が低ければ、その位（目は遅い。ＣＫ１の位相が１
１８．けれは、フリラグフロップ４１のＱ出力ｄ、高に
クロックされる。クロック（Ｅｉ号ＣＫｌの位相が遅け
れば、Ｑ出力は低にクロックされる。フリツプフロツフ
０４１のＱ出力の状仰′ζ」゛リード録２１　（Ｌに現
われ、そして高又は低周波数に対応すべき発振器２０の
周数数を直接制御するのに使用されることができる。し
かし乍ら、これは晶Ａ’ｊ’Ｌ器２０の出力に好ましく
ない位相偏移又はブリッヂを生ずることがある。ＥＦＴ
２３及び２４がクロック信号ＣＫｌに関係なく一度にオ
ンにスイッチされると、コンデンサ２２及び２５に蓄電
された電圧が端子１２及び１３における瞬時（１ｎｓｔ
α〕ｔｔ）　電圧と異なることがよくある。発振器２０
のバ・ｊ１作ｔユその１１　／　Ｌ入力における位相間
”１１７Ｊ信号ン、“Ｈ４によって改善される。図示の
如＜　４＞ｌｐ’ｊ＋’、されたＩ）　４＋、＋１フリ
ツゾフロツゾ２７はリード線２１α上のｆｉ１１坤１１
信すの変化をリタイム（ｒｅｔｉｍｅ　）するのにイリ
！用され、従ってう賢移し１．据１ｎｉｌ性信号ＣＫｌ
に刻して箱始−貫して同様な位相角モーメント（ｍｏｍ
ｅｎ、ｔ　ｏｆ　ｐｈａｓｅ　ａｎｇｌｅ　）でリード
線２１上に牛する。

第４図において、前の図における素子と同様な機能を有
している素子は対応するナンバーで明示されている。第
４図を参照して説明すると、デイソタル信号受信器１０
２が例えばバイポーラゼロ復帰（ｒｅｔｒｂｒｎ　ｔｏ
　ｚｅｒｏ　）、　（Ｂ　Ｐ　ｌ？　Ｚ　）信号ストリ
ームを受け取るために、変圧器１０１を経て伝送ライン
端子１００へ結合されている。Ｂ　ｐ　ＲＺ信号ストリ
ームは１つの状態の２進情報ビツトが交番極性の信号変
位（ｅｒ；ｃｔｂｒｓｉｏｎｓ　）によって表わされ、
一方、他の伏仰の２進情報ビツトが信号変位の不在によ
って表わされることを特徴としている。従って前述の２
相信号と比較するとき、ＢＰＲＺ信号ストリームが同様
な情報ピットコンチン）　（ｃｏｍｔｅｎｔ　）　の２
相信刊ストリームに比べてかなり少ないタイミング情報
を有しているとき時間周期があることがある。ディジタ
化信号受信器１０２ｄ発振器回路２０及び２分割回路３
０からのクロック信号ＣＫｌ及びＣＫ２に応答して動作
し、ＲＸＤＡＴＡで明示された受信データリード線１０
３上に２進データビツトストリームを生じ、この２進デ
ータビツトストリームは受取ったＢ　Ｐ、　ＲＺ信号ス
）　ＩＪ−ムの情報コンテントに対応している。デイソ
タル受（ｆ’４器１０２はまたＲＩＪＳで明示されたリ
ード線１０５上に生ビット（ｒαＷｂｉｔｅ　）ストリ
ームを提供するよう″に動作する。

この生ビットストリームは２進データビツトストリーム
をジＩ；生ずるときの中間副産物（ｂｙ−ｐｒｏｄｕｃ
ｔ）であり、且つ前述の如くタイミング情報に貴重であ
る。

第４図における発振器２０のＩＩ　／　７．制御入力は
リード１）２１をメ（１′てマルチプレクサ２８の出力
に接Ｆテ１−される。マルチプレクサ２８ζ７［アドレ
ス入力２８（Ｉｔを含んでおり、その信号状態が入力２
８ｂ及び２８Ｃにおける信号のいづれの信号が発振器２
０のインスタント周波数を妃択するのに使用されるかを
決定する。入力２８ｂにおける早い制御信号が発振器を
制御するのに使用されて速かに好ましい位相に達し、そ
して５１〜６０で明示されている第１のグループの回路
素子を含んでいる回路によって生ずる。制御人力２８Ｃ
における迎い１；ｊ１珪１１１信号は、一旦そのような
位相関係が達成すると、発振器２０を好ましい位相関係
に実質的に維持せしめるのに使用されるＪ遅い制御（ｉ
ｔ号は７０〜７７で明示された第２のグループの回路素
子によって生じる。

第１のグループの回路素子では、４ビツトアツゾ／ダウ
ン２進カウンタ６０がそのカウント入力ＣＴにおいて印
加された信号に応答して受ｉ１（つたデータビットスト
リームのポジティブになる部分（ｐｏｓｉｔｉｖｅ　ｇ
ｏｉｎｇ　ｐｏｒｔｉｏｎｓ　）をカウントする。ＡＤ
型フリップ７０ツブ５１、ナンドグート５２．５４及び
５５、排他的（Ｅｘｃｈｂｓｉｖｅ　）　／アゲート５
３及びインバータ５６が１゛？１示の如く接続されてお
り、４ピットアップ／ダウン２進カウンタ６０の方向及
びカウントｊｌｌ＋能を１ｌｌｉｌＪ　ｉｉ！ｌｌする
。リード線１０５　Ｊ二の生ピットストリーム信→じ状
態ｄクロック信号ＣＩ（Ｌ及びＣＫ’２の論理ナンド（
ＮＩＮＩ）ｉｎｇ　）に応答し°Ｃフリップフロップ５
１内ヘクロツクされる。フリップフロップ５１のＱ出力
ｉ、ｉ二そのアップ／ダウン人力Ｕ　／　ｉ）を経てカ
ウンタ６０のカウント方向を）ｌ・１ｌｆｉｉｉｌする
のに使用される。フリップフロッグ０５１の出力１ｔ、
ｆ、　’ｉ”　−）　５３によってカウンタ６０の爪有
；ｉｉ　（ｍｏｓｔ　５１ｇｎ１ｆｉ−ｃａｎｔ　）出
力Ｑ４により排他的ノアにされる。カウンタ６０が、そ
のキャリ出力（ｃａｒｒｙ　ｏｕｔｐｕｔ）ＣＡのアザ
ーシ＝＋　ン（ａｓｓｅｒｔｉｏｎ　）　Ｋ　ｊ、ツー
ｔ［：示される如く、そのカウント範Ｖ、ｉＪの／、λ
端にあり、月つ最重量ビット及びカウント方向が同一状
態であるより台にｉｔｌ　ストップカウントＶＬナンド
ケ゛−ト５４によってアザート（ａｓｓｅｒｔ　）され
る。これ１−ｔカウント人力ＣＴにおける受Ｊ１・４ら
れだデータビットストリームのいかなるそれ以上のアザ
−ジョンをも妨げる。（ｊＬつてカウンタ６０にｔ　Ｅ
ｆｔ定９・１−囲の以＋）ｔ＋のいづれかの☆；１，１
をカウント−４ることがら防＋ｌＺされて、フリラフ０
フロツｆ５１のＱ出力の状１ｉｊが変化するとき、即ち
それがカウンタ６０の出力Ｑ４の状７７１％の逆となる
とき再びカウントし始める。

カウンタ６０のＱ４出力の状＜ｂ　ｔ、ｔクロック侶−
けＣＫ２Ｖ−ト（ｒａｔｅ　）の１／６４において生ず
る非対称クロック信号ＣＫ３によってＤ型フリツゾフロ
ツフ０５７内にクロックされる。クロック（ｉｊ号ＣＫ
　３１６：　ｌ！、ｌＪ路ツブロック３１例示されてい
る如き回路によって発生される。フリップフロッグ５７
のＱ出力はバカ２８ｂにむξ＃：、７．されて速い制御
信号ケ供給する。フリップフロッグ５７のＱ出力及びＱ
の反転出力１八それぞれノアケ゛−ト５８及び５９にお
いてクロック信号ＣＫ３によってノアとなる（　Ｎ０Ｒ
ｅｄ　）。カウンタ６０の５ＥＴ７及び５ＥＴ８の入力
は各々それぞれのノアケ゛−トの出力からのポジティブ
になるエツゾ（ｐｏｓｉｔｉτｅｇｏｉｎｇ　ｅｄｇｅ
　）に応答し、従って７又は８のカウントでカウンタ６
０をセットする。

マルチプレクサ２８＆ゴＤ ６３を経てアドレスされ、このフリップフロップ６　３
　ｉｌ：ｉ　２進カウンク６０の出力Ｑ３及びＱ４の状
ｆ４７：のＪｕト仙的ノア（　ＮＯＲｉｎｇ　）によっ
てクロックＣＫ３に応答して周期的に更新される。徒っ
てこれ会・ｊの出力状ｐ・１が同一であれば、マルチプ
レクサ２８が高及び低俣−振器ｊ１・、１波数の蕉：ｌ
パをフリップフロップ５７の状Ｐ′−によって決定され
るようにせしめる。その他の方法では、選択１１ｇに　
２のグループの回路駆子７０〜７７におけるセットのリ
セットフリップフロッグ７７の状ｐ，ｉｊｊによって決
定される。

２Ｊ２のグループの回ｈ゛１１素子は５・ビット２進ア
ツプ／ダウンカウンタ７０を具１ｊｉする。図示の如く
接４７シされた論ｌＬ！ｌ！回路７１〜７４６．に爪有
意信−ｊ３（５）とカウンタ７０のキャリ出力ＣＩとの
：ｌＫ７．！：及び回路ブロック３１からのダートクロ
ックパルスへのフリツプフー〕ツブ６３の状ｊ）ｉ，＋
　、回路ブロック３１からのＣＫ３クロックレート（　
ｒａ．ｔａ　）　（１）状態に応答する。アツゾ／グウ
ンカウンタ７１１ケ８−トシた（　ｇａｔｅｄ　）り「
１ツクパルスがそのカウンタ入力ＣＴにおいてフリップ
フロッグ５７の状態によって、カウントアツノ又Ｃカウ
ントダウンするだめアザートされるとき、ゲートしたタ
ロツクパルスに応答する。従ってＣＫ２クロックパルス
の６４番日の発生（　ｏｃｃｕｒｅｎｃｅ　）　４σに
カウンタ７０はカウンタ６０のＱ４出力のインスタント
状Ａ−ηに従ってアップＸ　１．ｌ、ダウンのいづれか
に」゛１１分される。５ピツト２誰カウンタ７６はタイ
ムレ７エＬ／７ス（ｔｉｍｅ　ｒｅｆｅｒｅｎｃｅ　）
　をｆ、＝−ＩＪＩするだめ単独にクロック信号゛ＣＫ
２に応２トしてカウントするように接ｔうｊ−されてい
る。カウンタ７６及び７０の出力番−１比’ｉ：Ｑｒ：
ｒ　７　ｓにおいて互に比１１つされる。

フリップフロップ７７４：ｌ、クロック信号ＣＫ３によ
って周期的にリセットされ、その後カウンタ７゜及び７
６の出力間の各整合の発生（ηＬαｔｃｈｏｃｃｕｒｒ
ｅｎｃｅ　）に応答してセットされる。従って、発振器
２０が；Ｌ！、’ｌ！い制御（ｉｉ　’ｉ４によってり
・Ｉｆ　吊’、１されているとき、クロックイ１−ｉ−
ｉじＣ１（ｌの−：＋ｌ−の１２８〕ぐルスにおいて、
いくつかのノ９ルスは高ｆ、’Ｊｉ：υ数において発Ｊ
・ｑ器２０によってＪ・１生され、ぞしてｌｔ、ｉＸり
は低周波数においてヴ１１生される。

これ（１１、仙の１１１合と対照的に、発ｊ１．・↓器
２ｏが泥１のグループの回路素子５１〜６ｏの直４４ｒ
、制御下にあるとき、１６’４器出カの位オ］１角に：
］’、　ＣＫ　１の各ブロックの１２８−８ルス全体に
亘シー株に前進又Ｖ１後退される。

ＢｐＲＺビットストリームの多少ノ、ｌ！、）ｉ’、ｌ
正しい正、移中、Ｃｉ’：、　４１；’−，１における
回Ｗ；１のｎノ１イ’Ｉ　（ｏｐｅｒａｔｉｏｎ　）結
３ｉ−は遅い制御化）じによって支配的に指令される（
　ｄｉｃｔａｔｅ　）非當に正６（ｆに位相制御された
クロック信勺荀提供することである。ＢｐＲＺピットス
トリームにおけろ過移の長引いた不在中、？［ｔｌ　ｌ
ｉｌ！　ｌ；Ｊ近い制御信号によって指令されｆｆＪｊ
ける。しかし乍ら制御部＋３の高及び低周波数制御部分
の比率ｔ、ｊカウンタ６０のＱ４出力の状た２に％ｅつ
てアップ又し１、ダウンのいづれかにＪ着分される。カ
ウンタ６０がＢｐＲＺ信号における道イ多の不在で静的
（５ｔａｔｉｃ）であるとき、これ（・よ結局遅い制御
信号を不飽和にせしめる。しかし乍ら遷移が度々ある規
則性をもってＩＪ　ｌ）　ＲＺ信号内に再び牛じ始ると
き、一様な位相誤差がフリップフロッグ５１によって検
出され、このフリップフロッグ５１が更に発振器２゜の
１１作を［４令せしめて、この発振器２０が好ましい位
相の方へクロック（ｉｉ号の位相の急速な補正を生ずる
。

【図面の簡単な説明】

第１図はＡ１発明による可変発振器の概略的ダイアダラ
ムである； 第２図Ｕ１、第１図に類似しており、且つ年債回路形状
に製造するのに特に都合のよいようになっている可変発
振）：：ンのれｌ’Ｌ（的ダイアグラムである；第３図
は２′Ａ１１のイ計シＪディソタル受信÷ｌ：９のため
のクロック信号を捺供するため第２図の可変ｆｉ３振器
に使用するフェーズロックルーフ’　［ｉ’、ｉｊ路の
概略的ブロックダイアダラムである； Ｔ（ｆ　４図（ｄ：バイポーラディジタル信号受イ８器
のためのクロック信ＪＩルを提供するため第２回の可変
発振器に使用するフェーズロックループ回路の概略、的
なブロックダイアダラムである。 １０・・・・・・反転増幅器 １１・・・・・・バッファ増幅器 ２０・・・・・・発振器（回路） ／ ２２　、２５・・・・・・容１ミ；：リアクタンス２８
・・・・・・マルチプレクサ ４１・・・・・・フリップフロッグ ５１〜６０・・・・・・泥１のグループの回路素子７０
〜７７・・・・・・第２のグループの回路素子１０１・
・・・・・変圧士Ｉ！ン

Claims (1)

1. 【特許請求の範囲】 １、半導体基体内に規定されている金属酸化物半導体デ
   バイスの配置によって提供されている増幅器（１０）と
   、第１の周波数で振動動作を生せしめるためにタンク回
   路（９）を増幅器に接続するだめの端子手段（１２，１
   ３）とを含む可変発振器において； また該半導体基体内に規定されている受動リアクタンス
   素子（１４）と今月酸化物半導体スイッチデバイス（１
   ５）とを有しておシ、該スイッチデバイスが、該振１１
   ・１１１：７１作を第２の周波数で生せしめるために該
   受１′！・）Ｊリアクタンスを該増幅器と組合せて接続
   するようにＩｌ＋作可能であることを特徴とする可変発
   振２：・）。 ２　該容量性リアクタンスが該シン体において他の導電
   層上にある絶縁材゛料Ｉ番によって保持されている導電
   性利料の領域を具備する’Ｉ’Ｊ’　Ｒ’Ｆ請求の範囲
   第１項記載の可変発振器。 ３、該スイッチデバイスが複数の電界効果トランジスタ
   スイッチを含み、該端子手段の各々が該電界効果トラン
   ジスタスイッチの１つと直列に接ｆｌｙされておシ、且
   つ該端子手Ｂ“′の各々に対応していて、それぞれの該
   電界効果トランソスタスイツチを経てそれと直列に電気
   的に接続可能である容量性リアクタンスを含む特許請求
   の範囲第２項記載の可変発振器。 ４、該容量性リアクタンスの各々が絶縁材料層によって
   保持されている導電性利料偵域をｆｌ渾１１シ、該絶縁
   材料層が該基板の共通の導電層−ヒにある特許請求の範
   囲力）、３項記ｉｊ′ｉｌ；の可変発振器。 ５、受信器に使用するためのクロック信号を提イＩＩ、
   する方法にして、 ａ）う゛とけｊｉ／られる１１４号周？７Ｉ′々の整数
   倍よりもそれぞれ低い及び高い２つの周波Ｃのいづれか
   で発孔１器をメカ作ぜしめること、 ｂ）該受は取られプζ信−弓と該発４ｉ！、器の該ｆ：
   ・Ｊ１作周波数との間のイ）シ相比１トシに応答して位
   相誤差伊丹を発生するとと； Ｃ）肢位’Ｉ’Ｏ：ｔ！’！差イ１１シシの５１２均値
   が該位相；、咥ルー差信号Ｉ′ｒ才しい所２；テの値に
   対応慢゛るように該元払ｒ：÷を２つの周７１！　？ｌ
   Ｉ、間で前・後にスイッチすること、のステップを含む
   ことを動機とする方法。 ６　該発振ｚ；しの該メイッグ〜ング力脣亥低１ｒ８波
   数を１）Ｊるだめ量菖１：；１ｊ丁リアククンスイ１：
   該￥１ｈ：、８．つ：）にｒ古合することにより、１１
   つ；−ト高１、・１１直数をイ１）るため該容−ＩＶ１
   リノアクタンスを＃１’ｉ合かｒ）ＩＩすことによって
   達成される１１な許請求の１，１・凹デ“ｒ）、５傾言
   ｆ憚゛″５：の方法。 ７、　ディジタル化−Ｈピットストリームの受信ｚしに
   使用する好ましい平均周波数のクロック信号を発生する
   だめの所定の低及び高１１泪７．ｖ数でｒＪ１作月能で
   ある発１ぷ器を制御する方法にして、：）該ピットスト
   リームにおける遷移に対し。 て遅い又は早いクロックの位相に応答して該ピットスト
   リームムに所定の４．’ｉ　Ｉ’Ｊ、、の５；７．７４
   Ｈカウンテイングの上・下方向をｆｌｔｌ津１’するこ
   と、及びカウント値がＰｉ定の偵゛】４間の１沢胛に；
   ２「−するときｔフカランティングを終るとと； １１）該クロック借上のｒ７．Ｊ　Ｊリコの１１壬数倍
   である周期を有しているｆｆ、ＪＪｊＴｊ的タイミング
   インターバルを規駕するとと； ：：ｌ　）　該タイミングインターバルによって却、斧
   される％ｌ　１）ｇｌに該カウントの最有意ピッ）・に
   対応する皐い制御１信号を提供し、その後カウントの値
   を該限界ξπ囲の中（ｕｊのイ直に設定すること、ｉｖ
   　）　該タイミングインターバルによって規定される瞬
   間に２ｉ＜　Ｉｔｒ島’１１Ｆｊ１４　ＩＩＩの１つに
   対応するカウントに応２１シて、藺、′ｉ’ｌ’；　Ｊ
   ！ｉＶ盟に早い制ｊで１）イ馴℃をケ゛−卜すること； ■）計゛早い付１（御信−）Ｉが該発ｔＧぐＫにケ゛−
   トされるとき対応するす１．い制御信号状ス６・可に応
   １ｔシてタイミングインターバル発生カウンティングの
   上・下方向をテ；制御すること； ｖｌ）各タイムインターバルイし生の終りにおいてカウ
   ント値によってノ、（（、定される２つの状Ｖ′間の遷
   移の１１１１間に、４’ｒ　ｎ　’、）間インターバル
   中に第１及び第２の信−′；じ：Ｌｌｚ　Ｙパ１を有し
   ている；＋こい制イｆ′：ｉ！イ（’ｉ−ｊ’：ｊ−を
   ケ・−１・−Ｊ−ること、 Ｖ！ｌ　）　Ｎ″２２タイミングインターバルってノ’
   、’！Ｌ　’ｊ’＋−二されるｌ゛１間に１県界１１．
   １１．凹の中間にある１）ステップのカウントに応ぺし
   て、１で“ｌｌ５１１．“器に藺ｊ１．−い’ｉ：ｉｉ
   イｉｌｌ信−じをケ゛−１・すること のステップ庖イ）゛むこ、１−をＪ）、、′ｊ　ｊｌｌ
   とするフｊ？ｊ−０