TW200947675A - Phase change memory cell with constriction structure - Google Patents

Description

200947675 六、發明說明： 【先前技術】

=及其他電子產品(例如，數位電視、數位相機及蜂 巢：電話)常常具有儲存資料及其他資訊的記憶想器件。 :些習知記憶體器件可基於記憶體單元之儲存節點上之電 :量：：: 子資訊。儲存節點通常包括諸如梦之半導體材 ^儲存㈣上之電荷之不同值可表讀存於記憶體單元 :的責訊之位元之不同值(例如，二進位 「1 I、。 」及 其他習知記憶體器件（例如，相變化記憶體器件）可基於 記憶體單元之記憶體元件之電阻狀態來儲存資訊。記憶體 儿件可具有-在經程式化時可在不同相（例如，晶體相與 非晶相)之間改變的材料。材料之不同相可使得記憶體單 凡具有具不同電阻值的不同電阻狀態。記憶體元件之不同 電阻狀態可表示齡於記憶體中之資訊的不同值。 -些習知相變化記憶體器件在記憶體單元之程式化期間 可施加電流以使得記憶體元件加熱至某—溫度從而改變記 憶體元件之材料的相。I自記憶體元件之熱可傳送至耦接 至記憶體元件之諸如電極的其他特徵。在一些狀況下，至 電極之熱傳送可能影響程式化操作及器件的效能。 【實施方式】 圖1展示根據本發明之一實施例的具有一具相變化記憶 體單元100之記憶體陣列102的記憶體器件1〇1之方塊圖二 記憶體單元100可連同線104(例如，具有信號WL〇至wLm 139038.doc 200947675 之字線）及線106(例如，具有信號BL0至BLn的位元線）以列 及行排列。記憶體器件101可使用線104及線106來傳送至 及自記憶體單元100之資訊。列解碼器107及行解碼器1〇8 可解碼線109(例如，位址線）上之位址信號A0至AX以判定 將存取哪些記憶體單元100。感測放大器電路11 〇可操作以 判定自記憶體單元100讀取之資訊之值，且將呈信號形式 之資訊提供至線106。感測放大器電路11 〇亦可使用線1 〇6 上之信號來判定待寫入至記憶體單元100之資訊的值。記 憶體器件1 01可包括在記憶體陣列i 02與線（例如，資料 線）105之間傳送資訊的電路112。線1〇5上之信號dq〇至 DQN可表示自記憶體單元1〇〇讀取或寫入至記憶體單元1〇〇 中的資訊。線105可包括記憶體器件101内之節點或記憶體 器件ιοί可駐留之封裝上的插腳（或焊球）。記憶體器件ι〇ι 外部之其他器件（例如，記憶體控制器或處理器）可經由線 105、109及120與記憶體器件101通信。 記憶體器件101可執行記憶體操作，諸如，自記憶體單 7G100讀取資訊之讀取操作及將資訊程式化（例如，寫入）至 記憶體單元100中之程式化操作（有時稱為寫入操作卜記憶 體控制單元118可基於線12〇上之控制信號來控制記憶體操 作線120上之控制信號之實例可包括—或多個時脈信號 及其他信號以指示記憶體器件ι〇ι可執行哪一操作(例如广 程式化操作或讀取操作）。記憶體器件101外部之其他器件 (例如’記憶體控制器或處理器)可控制線120上之控制信號 的值。線上之錢之組合的特定值可產生—可能使得^憶 139038.doc 200947675 體器件101執行相應記憶體操作 的命令（例如，程式化或讀取命令）。’程式化或讀取操作） 記憶體單元100中之每一者可經 4ir τι- ί - % ^ 程式化以儲存表示單一 位兀（一進位位兀）之值或多 此几（S#如，兩個、- 個或其他數目個位元)之值的 兩個-個、四 „ J頁訊。舉例而言，記恃贈罝 兀100中之每一者可經程式化 " 存表不单一位元之二進 位值 〇」或「1」的資訊。在其—祖 1ΛΛ .. 另—實例中，記憶體單元 100中之每一者可經程式化以

璿存表不多個位元之值（諸 如，兩個位元之四個可能值「00」、「01」'「10」及「U 中的一者）之資訊。 」 記憶體器件101可接收包括分別在線130及132上之電源 電壓信號Vcc及Vss的電源電壓。電源電壓信號Vss可以接 地電位（例如具有為大約零伏特之值）操作。電源電麼信 號Vcc可包括自諸如電池組之外部電源或交流至直流(AC· DC)轉換器電路供應至記憶體器件1〇1的外部電壓。

記憶體器件ιοί之電路112可包括一選擇電路115及一 1/0(輸入/輸出）電路116。選擇電路115可回應信號8£1^至 SELn以選擇線106及113上之可表示自記憶體單元1〇〇讀取 或程式化至記憶體單元1 〇〇中之資訊的信號。行解碼器1 〇8 可基於線109上之A0至AX位址信號來選擇性地啟動SEL1 至SELn信號。選擇電路115可選擇線106及ι13上之信號以 在讀取及程式化操作期間提供記憶體陣列102與I/O電路 116之間的通信。 熟習此項技術者可認識到，記憶體器件101可包括並未 139038.doc 200947675 展示以有助於集甲於本文中所描述之實施例的其他組件。 記憶體器件101可包括一相變化記憶體器件，使得記憶 體單元100中之每-者可包括一材料，其中該材料之至少 一部分可藉由使得該部分在不同相（例如，晶體相與非晶 相）之間改變從而改變記憶體單元之電阻狀態而程式化。 儲存於圮憶體單元中之資訊的值可視記憶體單元具有哪一 電阻狀態而定。不同電阻狀態可對應於儲存於記憶體單元 100中之每一者中的資訊之不同值。 記憶體單元100中之每一者可包括具有一具壓縮結構之 記憶體元件的記憶體單元，諸如，下文參看圖2至圖56所 描述之記憶體單元中的彼等記憶體單元。 圖2至圖4展示根據本發明之各種實施例的具有不同存取 組件211、3 11及411以及記憶體元件222、333及444之不同 記憶體單元200、300及400的實例之示意圖。圖記憶體 單/0 100中之每一者可包括圖2至圖4之記憶體單元2〇〇、 3 00及400中的一者。在圖2至圖4中，標記為WL之線及標 §己為BL之線可對應於圖1之線丨〇4中的一者及線1〇6中的一 者。在圖4中，可調換標記WL及BL。圖2至圖4之存取組件 211、311及411可分別包括金氧半導體場效電晶體 (MOSFET)、雙極接面電晶體（BJT)及二極體以存取記憶體 元件222、333及444。圖2至圖4展示MOSFET、BJT及二極 體作為實例存取組件。可使用其他類型之存取組件。 如圖2至圖4中所展示，記憶體元件222、333及444中之 每一者可耦接於兩個電極之間，諸如，電極251與252(圖 139038.doc 200947675 2)、電極351與352(圖3)或電極451與452(圖4)之間。圖2至 圖4將電極251、252、351、352、451及452示意性地展示 為點。在結構上，此等電極中之每一者可包括導電材料。 在圖2至圖4中，存取組件211、311及411在程式化及讀取 操作期間可賦能信號（例如’電壓或電流）經由電極25 i、 252、351、352、451及452傳送至及自記憶體元件222、 333及444 。 舉例而δ ’在程式化操作中’線WL上之信號可接通存 參 取組件211、311及411以將信號（例如，來自圖2、圖3或圖 4中之線BL的信號）施加至記憶艘單元2〇〇、300及400以產 生流過記憶體元件222、33 3及444的電流。電流可使得記 憶體元件222、333及444之材料之至少一部分加熱且接著 冷卻，藉此改變材料之相，諸如，自晶體相（或晶體狀態） 至非晶相（或非晶狀態）’且反之亦然。不同相可使得記憶 體元件222、333及444具有具不同電阻值之不同電阻狀 ❹，態，該等不同電阻值對應於藉由程式化操作正儲存於記憶 體元件222、333及444中之資訊的不同值。 在讀取操作中’線WL上之信號可接通存取組件211、 • 311及411以將信號（例如’來自圖2、圖3或圖4中之線BL的 信號）施加至記憶體單元200、300及400以產生流過記憶體 元件222、333及444且接著至線BL(圖2至圖4)的電流。在 記憶體單元200、300及400中之每一者中，視記憶體單元 之記憶體元件的電阻值而定，線BL上之信號可具有不同 值。基於線BL上之信號’記憶體器件之其他電路（例如， 139038.doc 200947675 諸如圖1之I/O電路116的電路）可判定儲存 於記憶體元件

阻值以判定資訊的值。

信號（例如，來自圖2、圖3或圖4中之線BL的信號）之值可 足以使得記憶體元件之至少一部分的材料在不同相之間改 變，以基於待儲存於記憶體元件322、433及544中之資訊 的值來更改記憶體元件的電阻值。在讀取操作中產生流 過記憶體元件之電流的信號（例如，來自圖2、圖3或圖4中 之線BL的信號）之值可足以產生電流但不足以使得記憶體 元件之任何部分在不同相之間改變，使得儲存於記憶體元 件中之資訊的值在讀取操作中可保持不變。 圖1至圖4之§己憶體單元1〇〇、200、300及400中之每一者 可包括一具有一在下文參看圖5至圖56描述之壓縮結構的 記愧體元件。 圖5展示根據本發明之各種實施例的具有一具壓縮結構 之δ己憶體元件5 5 5的記憶體單元5 0 0之部分橫截面。記憶體 單元500可對應於記憶體單元1〇〇、200、300或400(圖1至 圖4)。如圖5上所示，記憶體單元500可包括記憶體元件 555以及電極551及552。為了清楚，圖5展示具有橫載面線 (陰影線）之記憶體元件555及無橫載面線的電極551及552。 139038.doc 200947675 記憶體單元500可包括包圍記憶體元件555以及電極551及 552的絕緣材料。圖5為了清楚而省略絕緣材料。記憶體單 元500亦可包括其他組件，諸如，可能類似於或等同於存 取組件211、311或411(圖2至圖4)的存取組件。然而，圖5 省略其他組件以有助於集中於本文中所論述的實施例。 電極551及552中之每一者可包括導電材料，且充當傳送 至及自記憶體元件555之信號的電極。電極551及552可對 應於在圖2至圖4中示意性展示為點的電極251及252(圖2)、 電極351及352(圖3)或電極451及452(圖4)。電極551及552 可包括材料，該材料可展現相對低之電阻率（例如，相對 於記憶體元件555)，且在不與記憶體元件555之材料相互 景夕響的情況下經受相對高之溫度的操作。電極55丨及552之 實例材料可包括：耐火金屬之氮化物、碳化物及硼化物， 諸如 TiN、ZrN、HfN、VN、NbN、TaN、TiC、ZrC、 HfC、VC、NbC、TaC、TiB2、ZrB2、HfB2、VB2、NbB2、 TaB2、Cr3C2、M〇2C、WC、CrB2、M〇2b5、W2B5 ;化合 物，諸如 TiAIN、TiSiN、TiW、TaSiN、TiCN、SiC、 IC、WSix、MoSi2 ;金屬合金，諸如NiCr ;及元素材 料’諸如經摻雜之石夕、碳、鉑、銳、鎮、鉬。在一些狀況 下，電極551、5 52或兩者可包括具有不同電阻率之不同材 料的多個層。在此等狀況下，具有較高電阻率之層可與記 憶體元件555直接接觸，以促進記憶體元件555的局部加熱 (例如，在程式化操作期間）。 在圖5中，記憶體元件555可包括與電極551直接接觸之 139038.doc 200947675 部分501、與電極552直接接觸之部分5〇2，及部分5〇ι與 502之間的部分5〇3。圖5將部分5〇3展示為定位於藉由虛線 圓指不之通用區域處，以指示部分5〇3可包括部分5〇ι之一 部分、部分502的一部分或兩者D如圖5中所示，部分5〇3 可與電極551及552間接接觸，使得部分5〇3可藉由部分5〇1 與電極551隔離，且藉由部分5〇2與電極552隔離。記憶體 兀件555可經程式化為多個可能電阻狀態中之一者以儲存 表示單一位元或多個位元之值的資訊。資訊之值可係基於 記憶體元件555可具有之電阻狀態（例如，已程式化為記憶 體元件555的電阻狀態）。記憶體元件555之不同電阻狀態 可表不貢§fL的不同值。 如在下文參看圖6至圖11更詳細解釋’記憶體元件555之 部分503可稱為可程式化部分（或可程式化容量），此係因為 δ己憶體元件555經程式化所在之電阻狀態可主要視部分 之材料的特性（諸如，相）而定，記憶體元件555針對部分 501、502及503可包括相同或不同材料。材料可經組態以 在多個相之間（例如，在晶體相與非晶相之間）改變。記憶 體元件555可包括一相變化材料或多種相變化材料。一些 相變化材料可包括具有鍺、銻、碲及其他類似材料之各種 組合的硫族化物材料。相變化材料之實例可包括：二元組 合物，諸如碲化鍺（GeTe)、硒化銦（InSe)、碲化銻（SbTe)、 銻化鎵（GaSb)、銻化銦（InSb)、碲化砷（AsTe)、碲化鋁 (AlTe);二元組合物，諸如鍺銻碲化物（GeSbTe，例如， Ge2Sb5Te5)、蹄鍺钟化物（TeGeAs)、銦銻_化物（InSbTe卜 139038.doc •10- 200947675 碲錫硒化物（TeSnSe)、鍺硒鎵化物（GeSeGa)、鉍硒銻化物 (BiSeSb)、鎵硒碲化物（GaSeTe)、錫銻碲化物（SnSbTe)、 銦綈鍺化物（InSbGe);及四元組合物，諸如碲鍺綈硫化物 (TeGeSbS)、碲鍺錫氧化物（TeGeSnO)，及碲鍺錫金 (TeGeSnAu)、鈀碲鍺錫（PdTeGeSn)、銦硒鈦鈷（InSeTiCo)、 鍺銻碲鈀（GeSbTePd)、鍺銻碲鈷（GeSbTeCo)、銻碲鉍硒 (SbTeBiSe)、銀銦銻碲（AglnSbTe)、鍺銻硒碲（GeSbSeTe)、 鍺錫銻碲（GeSnSbTe)、鍺碲錫鎳（GeTeSnNi)、鍺碲錫鈀 (GeTeSnPd)及鍺碲錫鉑（GeTeSnPt)之合金。此描述中之一 些材料成份僅列出組成元素。每一組成元素在此等材料成 份中之每一者中的相對量不限於特定值。 圖5展示記憶體元件5 5 5可具有電阻狀態5 3 3之實例，其 中部分501、502及503處之材料（記憶體元件555之材料）具 有相同晶體相5 13。電阻狀態533可對應於記憶體元件555 的一電阻值。在圖5之電阻狀態533情況下，記憶艎元件 555可儲存表示單一或多個位元之特定值的資訊。記憶體 元件555可經程式化以具有不同於圖5之電阻狀態533的電 阻狀態以儲存表示單一或多個位元之一或多個其他值的資 訊。 圖6至圖8展示圖5之具有對應於各種電阻值之各種其他 可能電阻狀態633、733及833的記憶體元件555。程式化操 作可使得圖5之記憶體元件555具有電阻狀態533、633、 733及833中的一者。圖5至圖8展示記憶體元件555可具有 對應於表示兩個位元之四個可能組合（例如，「〇〇 139038.doc 200947675 或「Hj )的資訊之四個電阻狀態533、 633、733及833的四個實例❶然而，記憶體元件555可經組 態以經程式化從而具有對應於表示兩個以上位元（三個、 四個或其他數目）之值的資訊之不同數目（例如，八個、十 六個或其他數目）的電阻狀態。 如圖5至圖8中所示，記憶體元件555可具有壓縮結構， 使得部分503處之尺寸（例如，如在圖9中詳細所示之部分 503的橫截面）可窄於部分501及502中之每一者的尺寸。由 於記憶體元件555之壓縮結構，部分501、5〇2及5〇3處之材 料在記憶體元件555經程式化時可不同地表現。舉例而 言，在程式化操作期間，部分501及502處之材料可保持於 相同晶體相513(圖5至圖8)，而部分503處之材料可自晶體 相5 1 3(圖5)改變至非晶相（圖6至圖8)。 在圖6至圖8中，非晶區613、713及813中之每一者可表 示部分503處之材料在程式化操作期間可自晶體相513改變 至非晶相的區。因此，部分503之非晶區613、713及813中 之每一者亦可稱為部分503之在程式化操作期間已「非晶 化」（自晶體相改變至非晶相）的區。 非晶區613、713及813可具有不同大小，例如具有不同 厚度614、714及814的不同容量。如上所提及，記憶體元 件555經程式化所在之電阻狀態可主要視部分5〇3之特性而 定。在圖6至圖8中’部分503之特性可包括非晶區613、 713或813(已非晶化之區）在程式化操作期間的大小。因 此，記憶體元件555經程式化所在之電阻狀態（例如，電阻 139038.doc •12· 200947675 狀態633、733或833)可視非晶區6U、713或813的大小而 定。 〜在程式化操作期間，基於待儲存於記憶體元件555中之 -貝 值用以程式化記憶體元件555之信號的值（例如， . 振^脈衝寬度、上升時間、下降時間或此等參數之組 合）可經適當控制以控制部分5〇3處之可非晶化之材料的大 小（例如，非晶區⑴、川或⑴之大小），使得記憶體元件 555可具有儲存具有預期值之資訊的適當電阻狀態。如在 圖6至圖8中所不’非晶區613可具有小於非晶區713或813 中之每纟之大小的大小。用以程式化記憶體元件奶之 信號之不同值可使得部分5〇3具有不同大小。舉例而言， 在程式化期間’第一電流量可用以獲得非晶化區6叫圖 6)’使得記憶體元件555可具有儲存具有第一值之資訊的 電阻狀態633(圖6)。大於第一電流量之第二電流量可用以 獲得電阻狀態733(圖7)，使得記憶體元件555可具有儲存具 〇 有第二值之資訊的電阻狀態733。大於第二電流量之第三 電抓量可用以獲得電阻狀態833(圖8)，使得記憶體元件555 可具有儲存具有第三值之資訊的電阻狀態833。記憶體元 -件555之壓縮結構可允許較容易地控制在程式化操作期間 使用以獲得各種非晶化區（例如，非晶化區6 13、713或8 ^ 3) 之對應於記憶體元件555之各種電阻狀態的各種厚度（例 如，厚度614、714及814)之信號的值。因此，可達成記憶 體元件555之相對精確之電阻狀態，藉此可改良對應於電 阻狀態之資訊（例如，多個位元之值）的可靠性值。此外， 139038.doc 200947675 如在圖6至圖8中所示，由於部分503定位於部分5〇1與502 之間’所以部分503之非晶化區613、713或813可完全阻斷 可能在部分501與502之間流動的電流路徑。因此，部分 5 01與5 02之間的電流浪漏路徑之發生可減少，藉此可改良 §己憶體元件555之程式化或讀取（或兩者）期間的器件可靠 性。 圖9展示圖5之記憶體單元500之記憶體元件555以及電極 551及552的3-D視圖。如圖9中所示，記憶體元件555具有 一壓縮結構，使得部分501可具有一類錐形形狀，該類錐 形形狀具有一具有橫截面區域（具有陰影線之區域）9〇1的較 大部分（或底部）’及具有橫截面區域9 03的錐形部分（或尖 端）913。橫截面區域901可包括部分901之與電極551直接 接觸的區域。部分5〇2可具有一橫截面區域9〇2，該橫截面 區域902可包括部分902之與電極552直接接觸的區域。部 分503可包括錐形部分913之至少一部分。如圖9中所示， 橫截面區域903可小於橫截面區域901及902中的每一者。 在程式化操作期間，用以程式化記憶體元件555之信號 可使得電流IA(在圖9中象徵性地展示為標記為「Ia」的箭 頭）通過記憶體元件555在電極551與552之間（例如，自電極 551至電極552)流動。由於橫截面區域903可小於橫截面區 域901及902中之每一者，所以橫截面區域903處之電流密 度可高於橫截面區域901及902中之每一者處的電流密度。 不同電流密度可使得部分5〇1、502及503處之材料在程式 化操作期間不同地表現，從而導致記憶體元件555具有一 139038.doc -14· 200947675 具厚度914的非晶區913。圖9中之厚度914可表示圖ό至圖8 之厚度614、714及814中的一者。非晶區913之橫截面（在 垂直於兩個電極551及552或平行於電流^之方向的方向上 截取）在圖6至圖8中展示為圖6至圖8之非晶區613、713及 813中的一者。下文參看圖10及圖^描述圖5及圖9之部分 501、502及503處之材料在程式化操作期間的行為。 圖10為根據本發明之各種實施例的在重設圖5之記憶體 元件555的實例程式化操作期間部分503處之材料的溫度對 時間之曲線圖。以下描述提及圖5至圖1〇。在圖1〇中，箭 頭1001象徵性地展示部分503處之材料自晶體相改變至非 晶相。如圖9中所示，由於部分503可具有小於部分501及 502中之每一者之橫截面區域的橫截面區域（例如，橫截面 區域903) ’所以部分503處之材料可自晶體相改變至非晶 相，而部分501及502處之材料可保持於相同晶體相。因 此’圖10之曲線圖集中於部分503處之材料的溫度對時 間。 在時間Τ0處，記憶體元件555之部分501、502及503可具 有相同晶體相（例如，圖5之晶體相513)，使得記憶體元件 555可具有諸如電阻狀態533(圖5)的電阻狀態。 自圖10中之時間T0至時間T3，信號（例如，類似於或等 同於來自圖2、圖3或圖4之線BL的信號之信號）可施加至記 憶體元件555以程式化記憶體元件555。電流（例如，圖9之 電流IA)可流過記憶體元件555，且使得部分503處之材料自 加熱。在時間T0與T1之間，信號之值可經控制，使得部分 139038.doc •15- 200947675 503處之材料之溫度可 度超出其阳化（或破璃化轉變）溫 接著達到或超出其熔點温度丁仿。在時 部分503處之材料可炫融且變為㈣。 撤之間’信號之值可經控制(例如，減小或 允許部分如處之材料冷卻，例如，允許在時間T1 、之間快逮冷卻。接著，部分5〇3處之材料可進入非晶 相（例如，在時間乃與丁3之間），從而導致記憶體元件… 具有诸如非晶區613、713及813(圖6至圖咐之一者的非晶 〇 八如圖9中所示’部分5〇1及5〇2中之每一者可具有大於部 分5〇3之橫截面區域的橫截面區域（例如，橫截面區域9〇1 或902)。因此，部分5〇1及5〇2中之每—者處之電流密度可 小於部分503處的電流密度。因此，在圖1〇之時間別與^ 之間的程式化操作期間，在部分5〇3處之材料可加熱、熔 融、冷卻並變為「非晶化」的同時，部分5〇1及5〇2處之材 料亦可加熱，但可保持於晶體相，此係因為部分5〇1及5〇2 處之電流密度可能不足以使得部分5〇 1及502處之材料達到 熔點溫度Tm。結果’在程式化操作期間，部分5〇1及502 處之材料可保持於晶體相（例如，圖5至圖8之晶體相513)。 如圖9中所示’部分503可與電極551及552間接接觸（或 藉由部分501及502與電極551及552隔離），電極551及552 對部分503之散熱效應可為相對低的，此係因為部分501及 5〇2可防止或減少來自部分503之熱傳送（或「散發」）至電 極551及552。因此，部分503在圖10中之時間T0與T1之間 139038.doc -16- 200947675 產生之大部分熱可主要停留於部分503處，且允許部分5〇3 快速達到熔點溫度。因此，可減少程式化時間，可使用相 對較低量之電流，且可節省功率。此外，由於部分5〇3與 電極551及552間接接觸，所以此等電極與電極551或552或 兩者與部分503直接接觸之狀況相比可停留於相對較低之 溫度，藉此可改良器件可靠性。此外，部分5〇3之相對於 部分501及502之橫截面區域901及902較小的橫截面9〇3(圖 9)亦可降低在程式化操作期間使用之電流及功率。 自圖10中之時間T0至時間T3執行之活動可稱為「重設」 兄憶體元件555(例如’將記憶體元件555之至少一部分之 材料自晶體相改變至非晶相）的重設活動。在重設活動之 後（例如，在時間T3之後），記憶體元件555可具有不同於 其在時間T0之前的電阻狀態（圖5之電阻狀態533)之電阻狀 態（例如’圖6至圖8之電阻狀態633、733及833中的一者）。 因此，在時間T3之後儲存於記憶體元件555中之資訊可具 有不同於其在時間T0之前具有之值的值。 上文參看圖10描述之重設活動可藉由其他活動（例如， 「設定」活動）來反轉，使得記憶體元件555之具有非晶區 的電阻狀態（例如，圖6至圖8之電阻狀態633、733或833)可 改變回至無非晶區之電阻狀態（例如，圖5之電阻狀態 533)。 圖11為在設定圖6至圖8中之一者之記憶體元件555的實 例程式化操作期間溫度對時間的曲線圖。以下描述提及圖 5至圖11。在圖11中，箭頭11〇1象徵性地展示部分5〇3處之 139038.doc •17· 200947675 材料自非晶相改變至晶體相。 在時間T4處’記憶體元件555(圖6至圖8)之部分501及 502中之每一者處的材料可具有晶體相，且部分jog處之材 料可具有非晶相’使得記憶體元件555可具有諸如電阻狀 態63 3、733及83 3(圖6至圖8)中之一者的電阻狀態。 在圖11中，自時間T4至時間T7，信號（例如，類似於或 等同於來自圖2、圖3或圖4之線BL的信號之信號）可施加至 記憶體元件555以程式化記憶體元件555。電流（例如，圖9 之電流IA)可流過記憶體元件555，且使得部分5〇1、5〇2及 503處之材料加熱。在時間丁4與丁5之間，信號之值可經控 制，使得部分503處之材料之溫度可上升，超出其晶化溫 度Tc，但停留於熔點溫度Tm以下。舉例而言，信號可經 控制，使得其在圖11中之時間丁4與丁6之間的振幅可小於在 圖10中之時間刊與！^之間使用的信號之振幅。 在圖U中之時間T5與T6之間，信號之值可經控制，使得 部分501、502及503處之材料之溫度可保持怪定（或實質上 恆定）。在此加熱條件下，部分503之材料（在時間T4處具 有非晶相）可「重新晶化」，亦即，離開非晶相且進入晶體 相口此，在時間T5與T6之間（或自時間T6起且在時間T6 之後）口Ρ刀503之非晶區（諸如，圖6至圖8之非晶區⑴、 713及8 13中的-者）可重新晶化，從而產生具有具諸如圖$ 之Β曰體相513的相同晶體相之部分5〇i、逝及⑽的記憶體 元件555。 自圖11中之時間T4至時間T7執行之活動可稱為「設定」 139038.doc 200947675 記憶體元件555(例如，將記憶體元件555之材料改變為諸 如晶體相之相同相）的設定活動。在設定活動之後（例如， 在時間T7之後），記憶體元件555可具有不同於其在時間T4 之前的電阻狀態（例如，圖6至圖8之電阻狀態633、733及 833中的一者）之電阻狀態（圖5之電阻狀態533)。因此，在 時間T6之後儲存於記憶體元件555中之資訊可具有不同於 其在時間T4之前具有之值的值。 此描述中之術語「重設」及「設定」僅為了方便而使用 以有助於區分在諸如上文參看圖10及圖11描述之程式化操 作的程式化操作期間之活動❶可交換術語「重設」及「設 定」，使得與圖10之描述相關聯的活動可稱為「設定」（而 非「重設」），且與圖11的描述相關聯之活動可稱為「重 δ又」（而非「設定」）。 上文參看圖5至圖11之描述提及包括結構、材料及操作 之諸如記憶體單元500的記憶體單元。圖12至圖22展示各 種其他記憶體單元。 圖12及圖13展示根據本發明之各種實施例的具有一記憶 體元件1222之記憶體單元1200的部分橫截面，該記憶體元 件1222具有一壓縮結構及記憶體元件1222之部分之間的一 中間材料1220。記憶體單元1200除圖12之中間材料1220外 可包括類似於或等同於記憶體單元5〇〇(圖5至圖11)之結 構、材料及操作的結構、材料及操作（例如，程式化操 作）°如圖12中所示，記憶體元件丨222可包括與電極1251 直接接觸之部分1201、與電極1252直接接觸之部分1202及 139038.doc -19- 200947675 與電極1251及1252間接接觸之部分1203(例如，可程式化 部分）’使得部分1203可藉由部分1201與電極1251隔離， 且藉由中間材料1220及部分1202與電極1252隔離。當記憶 體元件1222經程式化時，部分1203處之材料可非晶化以提 供具有厚度1314之非晶區1313(圖13)，而部分1201及1202 處之材料可保持於晶體相。 中間材料1220可包括導電材料，且可具有低於部分 1201、1202及1203之電阻值的電阻值。中間材料122〇可包 括類似於或等同於圖5之電極551及552之材料的材料，或 其他導電材料。中間材料1220之較低電阻在程式化操作期 間可減小部分1202處之電流密度以防止非晶區1313(圖13) 擴展至部分1202中。因此，非晶區1313之大小的改良之控 制可達成，且基於非晶區13 13之大小按記憶體單元針對多 個位元組態記憶體元件13 3 3可獲得。 圖14及圖15展示根據本發明之各種實施例的具有一記憶 體元件1444之記憶體單元1400的部分橫截面，該記憶體元 件1444具有一壓縮結構及元件1444之部分之間的一中間材 料1420。記憶體單元14〇〇除圖14之中間材料142〇外可包括 類似於或等同於圖12及圖13之記憶體單元12〇〇之結構、材 料及操作的結構、材料及操作（例如，程式化操作）。如圖 14中所示，記憶體元件1444可包括與電極1451直接接觸之 部分1401、與電極1452直接接觸之部分14〇2及與電極丨^】 及1452間接接觸之部分（例如，可程式化部分）14〇3，使得 部分1403可藉由部分14〇1與電極1451隔離，且藉由中間材 139038.doc -20- 200947675 料1420及部分1402與電極1452隔離。當記憶體元件1444經 程式化時，部分1403處之材料可非晶化以提供具有厚度 15 14之非晶區1513(圖15) ’而部分1401及1402處之材料可 保持於晶體相。 中間材料1420可包括在形成部分14〇ι期間已使用之光罩 之一部分，其中該光罩之該部分可保留於記憶體元件14料 . 中作為如圖14中所示的中間材料1420。中間材料142〇可包 括類似於或等同於圖5之電極551及552之材料的材料，或 β 其他導電材料。在圖14中，由於中間材料1420可為光罩之 一部分，所以可能跳過額外處理步驟（例如，移除光罩之 步驟），藉此可簡化形成記憶體元件1444的程序。 圖16及圖17展示根據本發明之各種實施例的具有一記憶 體元件1666之記憶體單元1600的部分橫截面，該記憶體元 件1666具有一壓縮結構及元件1666之部分之間的一中間材 料丨620。記憶體單元1600除圖16之中間材料162〇外可包括 ❿ 類似於或等同於圖14及圖15之記憶體單元1400之結構、材 料及操作的結構、材料及操作（例如，程式化操作）^記憶 體元件1666可包括與電極1651直接接觸之部分16〇1、與電 .極1652直接接觸之部分16〇2及與電極1651及間接接觸 之邛为（例如，可程式化部分）〗6〇3，使得部分〗6〇3可藉由 邛刀1601與第一電極1651隔離，且藉由中間材料及部 分1602與電極1652隔離。中間材料1620可包括子材料1621 及1 622。當圮憶體元件1 666經程式化時，部分1603處之材 料可非晶化以提供具有厚度1714之非晶區1713(圖17)，而 139038.doc 21 200947675 部分1601及1602處之材料可保持於晶體相。 子材料1621及1622可包括導電材料，且可具有低於部分 1601、1602及1603之電阻值的電阻值。子材料1621及1622 兩者可包括相同材料，其中該材料可為類似於或等同於圖 5之電極551及552之材料的材料，或其他導電材料。子材 料1621及1622可包括不同於彼此之材料。子材料1621及 1622之包括可提供具有類似於或等同於圖12之記憶體元件 U22及圖14之記憶體元件14料兩者之益處的益處之記憶體 元件1666。 圖18至圖21展示根據本發明之各種實施例的具有一具壓 縮結構之記憶體元件1888的記憶體單元18〇〇之部分橫截 面。記憶體單元1800亦可包括傳送至及自記憶體元件1888 之信號的電極1851及1852。電極1851及1852以及記憶體元 件1888可包括類似於或等同於圖5之電極551及552以及記 憶體元件555之材料的材料。記憶體單元18〇〇可包括包圍 記憶體元件1888以及電極1851及1852的絕緣材料。如圖18 中所示’記憶體元件1888可包括與電極1851直接接觸之部 分1801、與電極1852直接接觸之部分1802及部分1801與 1802之間的部分18〇3。圖18將部分18〇3展示為定位於藉由 虛線圓指示之通用區域處，以指示部分18〇3可包括部分 1801之 4刀、部分1802的一部分或兩者。如圖18中所 不’部分1803可與電極1851及1852間接接觸，使得部分 1803可藉由部分18〇1與電極1851隔離，且藉由部分18〇2與 電極1852隔離。圖18之部分1803可稱為記憶體元件1888的 139038.doc •22- 200947675 可程式化部分（或可程式化容量）。 圖18展示記憶體元件1888可具有電阻狀態1833之實例， 其中部分1801、1802及1803處之材料（記憶體元件1888之 材料）具有相同晶體相1813。記憶體元件1888可經程式化 以具有其他電阻狀態，諸如’電阻狀態1933、2〇33及 2133(圖19至圖21)。類似於或等同於上文參看圖5至圖 描述之程式化操作的程式化操作可使得圖丨8之記憶體元件 1888具有對應於表示兩個位元之值的資訊之電阻狀態 ❹ 1833、1933、2033及2133中的一者。記憶體元件1888可經 組態以經程式化從而具有對應於表示兩個以上位元（三 個、四個或其他數目）之值的資訊之其他數目（例如，八 個、十六個或其他數目）的電阻狀態。 如圖18至圖21中所示，記憶體元件1888可具有壓縮結 構’使得部分1803處之尺寸（例如’如在圖22中詳細所示 之部分1803的橫截面）可窄於部分18〇1及18〇2中之每一者 ❿ 的尺寸。由於δ己憶體元件丨888之壓縮結構，部分丨8〇1及 1802處之材料在記憶體元件1888經程式化時可不同地表 現。舉例而言，在程式化操作期間，部分18〇1及18〇2處之 ，材料可保持於相同晶體相1813(圖18至圖22)，而部分1803 . 處之材料可自晶體相1813(圖18)改變至非晶相，以提供具 有厚度1914之非晶區1913(圖19)、具有厚度2〇14之非晶區 2013(圖20)或具有厚度2114的非晶區2113(圖21)。 圖22展示圖18之記憶體元件1888以及電極1851及1852的 三維視圖。如圖22中所示，記憶體元件1888具有壓縮結 139038.doc •23- 200947675 構使得部分1801可具有錐形部分226丨，且部分丨8〇2可具 有錐形部分2262。部分1803可包括錐形部分2261及2262中 的至少一者。記憶體元件1888可具有不等橫截面區域（具 有陰影線之區域）2201、2202及2203。橫截面區域2201可 包括部分1801之可與電極1851直接接觸的區域。橫截面區 域2202可包括部分18〇2之可與電極1852直接接觸的區域。 橫截面區域2203可包括部分18〇3的一區域。如圖22中所 示’橫截面區域2203可小於橫截面區域2201及2202中的每 一者。在程式化操作期間’用以程式化記憶體元件丨888之 仏號可使得電流IB(在圖22中象徵性地展示為標記為「ιΒ」 的箭頭）通過記憶體元件1888在電極185 1與1852之間（例 如’自電極1851至電極18 52)流動。由於橫截面區域2203 可小於橫截面區域2201及2202中之每一者，所以橫截面區 域2203處之電流密度可高於橫截面區域2201及2203中之每 一者處的電流密度。不同電流密度可使得部分〗8〇〗、1 8〇2 及1803處之材料在程式化操作期間不同地表現，從而導致 記憶體元件1888具有一具厚度2214的非晶區2213。圖22之 厚度2214可表示圖19至圖21之厚度1914、2014及2114中的 一者。非晶區22 13之橫截面（在垂直於兩個電極丨851及 1852之方向上截取）在圖19至圖21中展示為圖19至圖21之 非晶區1913、2013及2113中的一者。 圖5至圖22之記憶體單元500、1200、1400、1600及1800 可藉由類似於或等同於下文參看圖23至圖56描述之程序的 程序來形成。 139038.doc -24- 200947675 圖23至圖34展示根據本發明之各種實施例的形成具有具 壓縮結構之記憶體元件的記憶體單元之各種程序。圖34展

示在元成參看圖23至圖3 4所描述之各種程序之後的記憶體 單兀3400。圖23至圖33展示在正形成記憶體單元34〇〇之同 時記憶體單元3400(圖34)的部分。為了清楚，圖23至圖％ 展示具有橫截面線之一些組件（例如，記憶體元件）及無橫 截面線的一些其他組件。此外，為了有助於集中於本文中 所描述之實施例，圖23至圖56省略諸如存取組件之額外組 件的形成’該等額外組件可經形成以存取本文中所描述的 記憶體單元（例如，記憶體單元34〇〇、38〇〇、42〇〇、 44〇0、4900、5100、52〇〇、53〇〇及56〇〇)。用於此等記憶 體單元之存取組件可類似於或等同於示意性展示於圖2至 圖4中的存取組件211、311及411。 圖23展示基板2310及形成於基板231〇上的導電材料 2351。基板2310可包括其他電路元件，該等其他電路元件 可形成可耦接至導電材料2351之—或多個存取組件的至少 -部分。形成導電材料2351可包括將導電材料沈積於基板 上導電材料2351之讨料可包括類似於或等同於圖$ 之電極551或552之材料的導電材料。 在圖24中，電極2451以及絕緣體2411及2412可經由此項 技術中已知之技術來形成。形成電極“幻可包括移除導電 材料2351《冑刀。开〉成電極⑷阿包括圖案化導電材料 2351(例如，使用光罩來圖案化）。形成絕緣體期及麗 可包括將絕緣材料(例如，諸如二氧化石夕之介電材料或其 139038.doc •25· 200947675 他絕緣材料）沈積於基板23 10及電極245 1上方，且接著（例 如）經由化學機械研磨（CMP)平坦化絕緣材料以形成絕緣體 2411及2412。絕緣體2411及2412以及電極245 1亦可藉由替 代技術形成。舉例而言’替代技術可包括將絕緣材料沈積 於基板2310上方，且在絕緣材料中形成通路，藉此形成諸 如絕緣體2411及2412的絕緣體。接著，可將導電材料沈積 至通路中，繼之以例如CMP之程序以平坦化導電材料從而 形成電極2451。 在圖25中，材料2501、光罩2511及光阻2512可形成於電❹ 極2451以及絕緣體2411及2412上及/或上方。如本文中所 使用，關於兩個或兩個以上材料使用之術語「上」（一材 料在另一材料「上」）意謂材料之間的至少某-接觸，而 「上方」意謂材料係在附近，但可能具有一或多個額外介 入材料，使得接觸為可能的但並不要求。「上」或「上 =」皆不暗示如本文中所使用之任何方向性，除非如此規 定。在圖25中，材料2501可包括類似於或等同於圖$之記 憶體單元500之部分501的材料之導電材料，諸如，可經組〇 態以在不同相之間改變的材料（例如，基於硫族化物之材 )在圖25中，形成光罩2511可包括將此項技術中已知 石之材料沈積於材料25G1上。光罩25ιι可包括諸如二氧化 氮化石夕、非晶碳或透明碳之材料，或類似於或等同於 圖5之電極551及552之材料的其他材料（諸如，氮化鈦）。如 下文參看圖27所描述’光罩25u及光阻2512可用以移除 (例如，蝕刻）材料25〇丨的一部分。 139038.doc -26- 200947675 在圖26中，在（例如）藉由使用諸如光微影及蝕刻之技術 圖案化圖25之光罩2511及光阻2512而移除圖25的光罩2511 之某一部分及光阻2512之某一部分之後，形成光罩2511的 剩餘部分及光阻25 12之剩餘部分。在圖26中，如藉由箭頭 2610所表示，光罩2511之剩餘部分及光阻2512之剩餘部分 可用作一用於藉由諸如蚀刻之技術來移除材料2501之某一 • 部分的遮蔽結構。 在圖27中’形成部分2701。部分2701為圖26之材料2501 參 之在移除材料2501之某一部分之後的剩餘部分。如圖27中 所示，部分2701可具有具較大部分2711(或底部）及錐形部 分27 13的類錐形形狀。 在圖28中，可形成絕緣體2811及2812。在移除圖27之光 罩2511之剩餘部分及光阻2512的剩餘部分之前或之後，可 形成絕緣體2811及28 12。形成絕緣體2811及28 12可包括將 絕緣材料沈積於展示於圖27中之其他組件（在尚未移除剩 φ 餘部分的情況下包括光罩2511之剩餘部分及光阻25 12的剩 餘部分）上及/或上方，且接著平坦化（例如，包括CMp平坦 化）絕緣材料以形成絕緣體2 8丨丨及2 8丨2。 • 在圖29中，可形成材料2902、光罩2911及光阻2912。形 • 成材料2902可包括將材料沈積於部分27〇丨以及絕緣體mu 及28U上及/或上方。材料29〇2可包括類似於或等同於部 刀2701(圖29)或圖5之記憶體單元5〇〇之部分5〇2的材料之導 電材料It如’可經組態以在不同相之間改變的材料(例 如，基於硫族化物之材料）。在圖29中，形成光罩2911及 139038.doc -27* 200947675 光阻2912可包括將材料（例如，二氧化碎、氮化石夕、非晶 碳，或透明碳，或其他材料）沈積於材料29〇2上及/或上方 及將光阻材料沈積於光罩2911上方。如下文參看圖31所描 述，光罩2911及光阻2912可用以移除材料29〇2的一部分。 在圖30中，在（例如）藉由使用諸如光微影及蝕刻之技術 圖案化光罩2911及光阻2912而移除光罩2911及光阻 2912(圖29)之某一部分之後，形成光罩2911的剩餘部分及 光阻2912之剩餘部分。在圖3〇中，如藉由箭頭3〇ι〇所表 示，光罩2911之剩餘部分及光阻2912之剩餘部分可用作一 用於藉由諸如蝕刻之技術來移除材料29〇2之某一部分的遮 蔽結構。 在圖31中，形成部分31〇2。部分31〇2為圖3〇之材料29〇2 之在移除材料2902之某一部分之後的剩餘部分。 在圖32中，可形成絕緣體3211及3212。絕緣體3211及 3212可包括諸如二氧化矽之材料或其他絕緣材料。在移除 光罩2911(圖31)之剩餘部分及光阻2912(圖31)的剩餘部分 之前或之後，可形成絕緣體321丨及3212。在圖32中，形成 絕緣體3 211及3 212可包括將絕緣材料沈積於部分3丨〇 2以及 絕緣體28 11及2812上方，且接著平坦化（例如，包括〔ΜΡ 平坦化）絕緣材料以形成絕緣體3211及3212。 在圖33中’導電材料3352可形成於部分31〇2以及絕緣體 3211及3212上。形成導電材料3352可包括將導電材料沈積 於部分3102以及絕緣體3211及3212上。導電材料3352可包 括類似於或等同於圖5之電極551或552之材料的材料。 139038.doc • 28 - 200947675 在圖34中’可形成電極3452以及絕緣體3411及3412。形 成電極3452可包括移除（例如，圖案化）導電材料3352之一 部分。形成絕緣體3411及3412可包括將絕緣材料（例如， 二氧化矽或其他絕緣材料）沈積於電極3452以及絕緣體 3211及3212上，且接著平坦化（例如，包括cmp平坦化）絕 緣材料以形成絕緣體3411及3412。圖34之電極3452及部分 3102亦可藉由替代技術來形成。如上文所述，圖之部分 3 102由圖29之材料2902形成。替代技術可包括在形成光罩 ❹ 〕911及光阻2912之前將導電材料（例如，導電材料3352)順 序地沈積於圖29之材料2902上，且接著在導電材料及材料 2902兩者上方形成光罩2911及光阻2912。因此，替代技術 可使用同一光罩2911及光阻2912(圖29)來圖案化導電材料 (以產生圖34之電極3452)及材料2902(以產生圖34的部分 31 02)兩者。在替代技術中，在（例如）藉由將絕緣材料沈積 於電極3452以及絕緣體2811及2812(圖34)上方且接著平坦 化（例如，包括CMP平坦化）絕緣材料而形成電極3452及部 β 分3102之後’可形成絕緣體3211、3212、3411及3412(圖 34)。 如圖34中所示’記憶體單元3400可包括一具有部分 2701、部分3102及部分3403的記憶體元件3444。部分34〇3 可包括部分2701或部分3102之至少一部分，或兩者。部分 3403可對應於圖5之部分503，且可稱為圖34之記憶體元件 3444的可程式化部分。記憶體單元34〇〇可對應於圖$之記 憶體單元500。因此，類似於或等同於上文參看圖23至圖 139038.doc -29- 200947675 34所描述之程序的程序可用以形成圖5之記憶體單元$⑼。 圖35至圖38展示根據本發明之各種實施例的形成具有具 壓縮結構及中間材料之記憶體元件的記憶體單元之各種程 序。圖38展示在參看圖35至圖38所描述之各種程序之後的 記憶體單元38GG。圖35至圖37展示在正形成記憶體單元 3800之同時圖38之記憶體單元38〇〇的部分。 除形成展示於圖35至圖48中之中間材料352〇的程序外， 參看圖35至圖38所描述之程序可包括類似於或等同於上文 參看圖28至圖34所描述之程序的程序。因此，為了簡單， 向圖28至圖38中之類似或等同程序及組件提供相同參考數 字。 圖35展示形成於部分27〇1、絕緣體2811及2812、電極 2451絕緣體2411及2412以及基板2310上方之中間材料 3520 °形成中間材料3520可包括將材料沈積於部分2701以 及絕緣體2811及28 12上。中間材料3520可為類似於或等同 於圖13之中間材料122〇的材料，或其他導電材料。 在圖36中’材料2902、光罩2911及光阻2912可使用類似 於或等同於上文參看圖29及圖30描述之程序的程序而形成 於中間材料3520上及/或上方。 在圖37中，材料2902之一部分及3520之一部分已經移 除’從而留下部分3 102及中間材料352〇的一剩餘部分。 在圖38中’絕緣體3211及3212、電極3452以及絕緣體 3411及3412可使用類似於或等同於上文參看圖34所描述之 程序的程序來形成。此外，圖38之電極3452、部分3102及 139038.doc -30- 200947675 中間材料3520可使用同一圖案化程序同時形成。舉例而 言’在圖36中，在形成光罩2911及光阻2912之前，導電材 料可順序地沈積於圖36之材料2902上（材料2902上方）。接 著，光罩2911及光阻2912可用以在同一圖案化程序中形成 圖38的電極3452、部分3102及中間材料3520。 如圖38中所示’記憶體單元3 800可包括一具有部分 2701、部分3 1〇2及部分3 803的記憶體元件3888。部分3803

可包括部分2701或3 102之至少一部分，或兩者。部分3803 可對應於圖12之部分1203，且可稱為圖38之記憶體元件 3888的可程式化部分。記憶體單元38〇〇可對應於圖12之記 憶體單元1200。因此，類似於或等同於上文參看圖35至圖 38所描述之程序的程序可用以形成圖12之記憶體單元 1200。 圖39至圖42展示根據本發明之各種實施例的形成具有具 壓縮結構與巾’料之記憶體元件的記憶體單元之各種程 序。圖42展示在參看圖外至圖心所描述之各種程序之後的 體單元4200。因此，圖39至圖42僅展示圖之記憶體 單元4200的某一部分。 除在形成記憶體單元4200之後在記憶體單元侧（圖42) 中留下光罩2川（圖40至圖42)之一部分的程序外，參看圖 39至圖42所描述之程序可包括類似於或等同於上文參看圖 3至圖38所描述之程序的程序。& 了簡單，向圖28至圖42 中之類似或等同程序及組件提供相同參考數字。 圖39展示類似於或等同於圖26之組件的組件，諸如，光 139038.doc •31 · 200947675 罩2511、光阻2512、材料2501、電極2451、絕緣體2411及 2412以及基板2310。如藉由箭頭391〇所表示，光罩2511及 光阻25 12可用作一用於藉由諸如蝕刻之技術來移除材料 2501之某一部分的遮蔽結構。 在圖40中，在移除材料25〇1(圖39)之某一部分之後形成 部分2701。圖40亦展示光罩2511在部分27〇1上及/或上方 的一部分。如上文參看圖39所描述，光罩2511及光阻2512 可用作用於移除材料2501之某一部分的遮蔽結構。材料 2501之某一部分之移除（例如，蝕刻）可經控制使得整個 光阻2512及光罩2511之某一部分亦可被移除（例如，在蝕 刻期間），從而在部分2701上留下光罩25丨丨之部分。圖4〇 中之光罩2511之此部分可保留於記憶體單元42〇〇(圖4幻 中，且可類似於或等同於圖14之中間材料142〇的部分。因 此，圖39之光罩25U可包括類似於或等同於圖14之中間材 料1420之材料的材料，或其他導電材料。 在圖4丨中，可形成絕緣體4111及4112。形成絕緣體4ιιι 及4112可包括將絕緣材料沈積於展示於圖41中之其他組件 上及/或上方（包括光罩25H之部分的上方），及接著平坦化 (例如，包括CMP平坦化）絕緣材料以形成絕緣體“丨丨及 4112。 圖42展示具有在形成展示於囷41中之組件之後形成的組 件之記憶體單元4200。類似於或等同於上文參看㈣至圖 34所描述之程序的程序可用以形成圖42之記憶體單元侧 的額外組件。如圖42中所示，記憶體單元4200可包括記憶 139038.doc -32· 200947675 體元件4222及諸如光罩2511之光罩的剩餘部分。在圖42 中，§己憶體元件4222可包括一部分2701、一部分3102 及一 部分4203。部分4203可包括部分2701或部分3102之至少一 部分’或兩者。部分4203可對應於圖14之部分1403，且可 稱為圖42之記憶體元件4222的可程式化部分。記憶體單元 4200可對應於圖14之記憶體單元14〇〇。因此，類似於或等 同於上文參看圖35至圖42所描述之程序的程序可用以形成 圖14之記憶體單元14〇〇。 圖43及圖44展示根據本發明之各種實施例的形成具有具 壓縮結構之記憶體元件的記憶體單元之各種程序。除形成 展示於圖43中之中間材料4322的程序外，參看圖43及圖44 所描述之程序可包括類似於或等同於上文參看圖23至圖42 所描述之程序的程序。因此，為了簡單，向圖28至圖44中 之類似或等同程序及組件提供相同參考數字。 圖43展示中間材料4321及中間材料4322，絕緣體4111、 4112、2411、2412，電極2451及基板2310。中間材料4321 可類似於或等同於圖41之光罩2511的部分。因此，圖43之 中間材料43 21可藉由類似於或等同於上文參看圖29至圖42 所描述之程序的程序來形成（例如，中間材料4321可包括 諸如圖39之光罩25 11之光罩的剩餘部分）。在圖43中，形 成中間材料4322可包括將導電材料沈積於圖43之其他組件 上。以替代方式’兩個中間材料4321及4322可在一沈積步 驟中同時形成。舉例而言，在圖27中，在可形成部分2701 之後，絕緣體2811及2812可形成，同時光罩2511或光阻 139038.doc -33· 200947675 2512或兩者可保留於部分上方。接著，諸如平坦化程 序之程序可經執行以平坦化絕緣體2811及2812。平坦化程 序可在光罩2511處停止。在平坦化程序之後，光罩2511可 被移除，從而在部分2701上方留下開口（例如，在圖G中 藉由中間材料432H占用的開口）。導電材料（例如，形成圖 43之中間材料4321及4322兩者的材料）可在—步驟中沈積 於部分27〇1以及絕緣體4111及他上方以填充開口並亦覆 蓋絕緣體4⑴及4112。因此，在圖43中，中間材料彻及 他可在-沈積步驟巾㈣形成。兩財間材料彻及 4322可包括相同材料’其中該材料可為類似於或等同於圖 16之子材料1621及1622之材料，或其他導電材料。中間材 料4321及4322亦可包括不同於彼此之材料。如圖44中所 不，中間材料4322之一部分可經移除（例如，藉由圖案化） 以獲得中間材料4322的剩餘部分。 圖44展示具有在形成展 攻展不於圖4 3中之組件之後形成的組 件之記憶體單元侧。類似於或等同於上文參看圖Μ至圖 42所描述之料的料可^形成圖W體單元顯 的額外組件。如圖44中所示，記憶體單元4400可包括-具 有。Ρ刀2701冑分31〇2及部分*彻的記憶體元件物4。部 分彻可包括部分咖或部分3iq2之至少—部分，或兩 者。部分侧可對應於圖16之部分16〇3，且可稱為圖料之 記憶體元件4444的可鞋—* 式化部分。記憶體單元4400可對應 於圖16之記憶體單元】fin 。因此，類似於或等同於上文參 看圖43及圖44所描述之程序的程序可用以形成圖狀記憶 139038.doc -34· 200947675 體單元1600。 圖45至圖49展示根據本發明之各種實施例的形成具有具 壓縮結構之記憶體元件的記憶體單元之各種程序。圖49展 示在完成參看圖45至圖49所描述之各種程序之後的記憶體 單元4900。圖45至圖Μ展示在正形成記憶體單元49〇〇之同 時記憶體單元4900(圖49)之部分》 • 圖45展示形成於基板2310上方之電極2451以及絕緣體 2411及2412。形成展示於圖45中之組件的程序可類似於或 © 等同於上文參看圖23及圖24所描述的程序。 在圖46中’可形成部分46〇1，絕緣體46〇5、46U、4612 及4621、4622。部分4601可包括類似於或等同於圖5之記 憶體單兀500之部分501的材料之導電材料，諸如，可經組 態以在不同相之間改變的材料（例如，基於硫族化物之材 料）。圖46之絕緣體4605可包括諸如氮化矽之絕緣材料。 絕緣體4611及4612可包括諸如二氧化矽之絕緣材料。絕緣 ❹ M4621及4622可包括諸如氮化石夕或氧化紹之絕緣材料。絕 緣體4621及4622可充當額外保護層（例如，氧或氫障壁 層），該等額外保護層在製造程序期間可囊封部分牝…及 絕緣體4605以保護部分彻^會無意地經熱、化學或孰及 化學地更改（❹，氧化）。在一些狀況下，可省略絕緣體 21及4622纟@46中’形成部分彻!及絕緣體彻$可包 括將導電材料沈積於電極2451以及絕緣體期及則上方 (以形成部分健），將絕緣材料沈積於導電材料上方（以形 成絕緣體46〇5)，且接著移除（例如，藉由圖案化）導電及絕 139038.doc -35· 200947675 緣材料中之每—者的一部分 P 77 M形成部分4601及絕緣體 。在形成部分娜及料體伽之後可形成 4611 、 4612、 4621及4622。 在圖47中，開D伽可形成於絕緣體侧中以曝露部分 〇=-部分（例如，表面區域的—部分）。形成開口侧 移除（例如，藉由钱刻）絕緣體4605之-部分以形成 八有雜形部分4713之開口侧（例如，通路），該錐形部分 4713具有如圖47中所示的斜率。 ❿ 在@48中’可形成部分侧。部分侧可包括類似於或 同於部分4601之或圖5之記憶體單元5〇〇之部分5〇ι的材 ❹ 料之導電材料，諸如，可經組態以在不同相之間改變的材 料（例如’基於硫族化物之材料）。在圖48中形成部分 侧可包括將導電材料沈積於絕緣體顿$上方（包括由導 電材料填充開口 47〇5以覆蓋部分侧的經曝露部分），及 接著（例如请由⑽程序來料導電材敎-部分以獲得 導電材料的剩餘部分’該剩餘部分對應於圖牦的部分 侧。如圖48中所示，由於㈣之開〇侧包括錐形部分 (例如® 47中之錐形部分4713)，所以部分彻2亦可包括 可與開口 4705之錐形部分一致的錐形部分。 在圖49中，可形成電極4952以及絕緣體4911及4912。電 極4952可包括類似於或等同於圖5之電極乃〗或μ?之材料 的導電材料。絕緣體侧及㈣可包括類似於或等同於絕 緣體4611及4612之材料的材料。形成電極4952可包括將導 電材料沈積於圖49之其他組件上方，且接著移除（例如， 139038.doc -36- 200947675 圖案化）導電材料之一部分以獲得電極4952。形成絕緣體 4911及4912可包括將絕緣材料沈積於電極4952以及絕緣體 4611及4612上，且平坦化（例如，包括CMP平坦化）絕緣材 料以形成絕緣體4911及4912。 如圖49中所示，記憶體單元49〇〇可包括一具有部分 4802、部分4601及部分4903的記憶體元件4999。部分4903 可包括部分4802或部分4601之至少一部分，或兩者。部分 4903可稱為圖49之記憶體元件4999的可程式化部分。 圖50及圖51展示根據本發明之各種實施例的形成具有具 壓縮結構之記憶體元件的記憶體單元之各種程序。除形成 材料5002及5052(圖50)以及部分5102及電極5152(圖51)的 程序外’參看圖50及圖51所描述之程序可包括類似於或等 同於上文參看圖45至圖49所描述之程序的程序。因此，為 了簡單，向圖45及圖5 1中之類似或等同程序及組件提供相 同參考數字。 圖50展示形成於圖5〇之其他組件上方的材料5〇〇2及材料 5 052。材料5〇〇2可包括類似於或等同於部分46〇1之材料的 導電材料。材料5052可包括類似於或等同於圖49之電極 4952之材料的導電材料。在圖5〇中，形成材料5002及5〇52 可包括將第一導電材料沈積於圖49之其他組件上方（以形 成圖51的部分51〇2)，及將第二導電材料沈積於第一導電 材料上方（以形成電極5152)。 在圖51中’可形成部分51〇2、電極5152，以及絕緣體 5111、5112、5 121及5122。形成部分5102及電極5152可包 139038.doc -37- 200947675 括在一移除步驟中移除（例如，當場圖案化）材料5002及 505j(圖50)中之每-者的—部分以獲得材料則2及中 之每#的剩餘部分’ s亥等剩餘部分可對應於圖5】之部分 51 02及電極5152。在形成部分51〇2及電極51 52之後可形成 絕緣體5111、5112、5 121及5122。絕緣體5111及5112可包 括諸如二氧化碎之絕緣材料。、絕緣體5121及5122可包括諸 如氮化矽或氧化鋁之絕緣材料。絕緣體5丨2〗及5丨Μ可充當 額外絕緣，該等額外絕緣可囊封部分51〇2及電極5152以保 護。P刀5 102在製造程序期間不會無意地氧化。在一些狀況❹ 下’可省略絕緣體5121及5122。 如圖51中所示，記憶體單元5100可包括一具有部分 4601、部分5102及部分51〇3的記憶體元件5155。部分51〇3 可包括部分46〇1或部分5102之至少一部分，或兩者。部分 5 103可稱為圖51之記憶體元件5 155的可程式化部分。 圖52展不記憶體單元52〇〇。除形成圖52之記憶體元件 5222中之中間材料522〇的程序外，形成記憶體單元52〇〇可 包括類似於或等同於上文參看圖45至圖48所描述之程序中 ❹ 的至少一些之程序。形成中間材料5220可包括將材料沈積 於刀4601與絕緣體4605之間（例如，在上文參看圖46所 描述之程序期間）。圖52中之中間材料522〇可包括類似於 或等同於圖12之中間材料1220之材料的材料，或其他導電 材料。 圖53展示記憶體單元53〇〇。除形成圖53之記憶體元件 5333之中間材料532〇的程序外，形成記憶體單元53〇〇可包 139038.doc • 38 - 200947675 括類似於或等同於上文參看圖50及圖51所描述之程序中的 至少一些之程序。形成中間材料5320可包括將材料沈積於 部分4601與絕緣體46〇5之間（例如，在上文參看圖牝所描 述之程序期間）。圖53中之中間材料5320可包括類似於或 等同於圖12之中間材料1220之材料的材料。 圖54至圖56展示根據本發明之各種實施例的形成具有具 壓縮結構之記憶體元件的記憶體單元之各種程序。除形成 圖55中之s己憶體元件μ 55之程序外’參看圖54至圖56所描 述之程序可包括類似於或等同於上文參看圖28至圖34所描 述之程序中的至少一些之程序。因此，為了簡單，向圖Μ 至圖34及圖54至圖56中之類似或等同程序及組件提供相同 參考數字。 圖54展示光罩5411及光阻5412、材料54〇1、電極2451、 絕緣體2411及2412以及基板2310。材料5401可包括類似於 或等同於圖26之材料2501之材料的材料。圖54之組件可類 似於或等同於圖26之組件，諸如，光罩2511、光阻2512、 材料2501、電極2451、絕緣體2411及2412以及基板231〇。 圖55展示記憶體元件5555，該記憶體元件5555可藉由可 包括移除圖54之材料5401的一部分之程序來形成（記憶體 元件5555為圖54之材料5401的一部分）。舉例而言，圖54 之材料5401之至少某一部分可籍由蝕刻（例如，在方向 5510上使用各向同性蝕刻）來移除以形成具有部分55〇1、 5502及5503的記憶體元件5555。因此，部分5501、55〇2及 5503可藉由一材料移除步驟來形成，該材料移除步驟可包 139038.doc •39- 200947675 括移除材料5401之第一量的材料以形成部分5503，移除材 料5401之第二量的材料以形成部分55〇1，及移除材料54〇1 之第三量的材料以形成部分5502。材料之第一量可大於材 料之第二量及第三量中之每一者，使得第一部分55〇1及第 二部分5502中之每一者可具有錐形部分。舉例而言，如圖 55中所示，部分5501可包括錐形部分5561，部分55 02可包 括錐形部分5562，且部分5503可包括錐形部分5561及5562 中的至少一者。 圖56展示具有在形成展示於圖55中之組件之後形成的組 件之記憶體單元5600。類似於或等同於上文參看圖32至圖 3 4所描述之程序的程序可用以形成圖56之記憶體單元56〇〇 的額外組件，諸如，電極5652以及絕緣體5611及5612。電 極5652亦可藉由替代技術來形成。舉例而言，在替代技術 中’光罩5411(圖54及圖55)可包括一導電光罩，使得電極 5652(圖56)可為光罩5411之在形成記憶體元件5555之後的 剩餘物部分。此外’在圖56中’絕緣材料（例如，類似於 或等同於圖46之絕緣體4621及4622之材料的材料）可形成 於£域5621及5622中以囊封記憶體元件5555從而保護記憶 體元件5555。在圖56中，部分5503可對應於圖18之部分 1803，且可稱為圖56之記憶體元件5555的可程式化部分。 記憶體單元5600可對應於圖18之記憶體單元18〇〇。因此， 類似於或等同於上文參看圖54及圖56所描述之程序的程序 可用以形成圖18之記憶體單元1800。 熟習此項技術者可認識到，上文參看圖23至圖％所描述 139038.doc -40- 200947675 之形成記憶體單元 3400、3800、4200、4400、4900、 5100、5200、5300及5600的各種程序可包括形成諸如類似 於或等同於展示於圖2至圖4中之存取組件211、311及411 的存取組件之其他組件的其他程序。本文中之描述省略形 成記憶體單元之其他組件之程序的描述以有助於集中於本 文中所描述的實施例。 裝置（例如，記憶體器件101及記憶體單元200、300、 400、500、1200、1400、1600、1800、3400、3800、 ® 4200、4400、4900、5100、5200、5300及 5600)之說明意 欲提供各種實施例之結構的一般理解，且並非意欲提供可 能利用本文中所描述之結構之裝置的所有組件及特徵的完 整描述。 上文所描述之組件中之任一者可以包括經由軟體進行之 模擬的多種方式來實施。因此，上文所描述之裝置（例 如，記憶體器件101及記憶體單元200、300、400、500、 1200 ' 1400、1600、1800、3400、3800 ' 4200 ' 4400、 ❷ 4900、5100、5200、5300及5600)在本文中可皆特徵化為 「模組」。如由裝置（例如，記憶體器件101及記憶體單元 . 200、300 ' 400、500 ' 1200、1400、1600 ' 1800 ' 3400 ' 3800 、 4200 、 4400 、 4900 、 5100 、 5200 ' 5300及5600)之 設計師所需要且如對於各種實施例之特定實施為適當的， 此等模組可包括硬體電路、單及/或多處理器電路、記憶 體電路、軟體程式模組及物件及/或韌體，及其組合。舉 例而言，此等模組可包括於系統操作模擬封裝中，諸如軟 139038.doc • 41 · 200947675 體電信號模擬封裝、功座你田、 功羊使用及分配模擬封裝、電容-電 感模擬封裝、功率/熱耗散模擬封裝、信號傳輸_接枚模擬 封裝及/或用以操作或模擬各種潛在實施例之操作的軟 體及硬體之組合。

各種實施例之裝晋0Γ &A 罝了L括以下各項或包括於以下各項 中用於门速電腦中之電子電路、通信及信號處理電路、 記憶體模組、攜帶型記憶鱧儲存ϋ件（例如，拇指驅動）、 單或多處理器模組、單一或多個嵌入式處理器、多核心處 理器、資料交換器，及包括多層之特殊應用模組、多碼片 模組。此裝置可進-步作為子組件而包括於多種電子系統 内，諸如，電視、蜂巢式電話、個人電腦（例如，膝上型 電腦、桌上型電腦、掌上型電腦、平板電腦等）、工作 站、無線電、視訊播放器、音訊播放器（例如，ΜΡ3(運動 圖像專家、组’音訊第3層）播放器）、車輛、醫療器件（例 如，心臟監視器、也壓監視器等）、視訊轉接器及其他。 本文中所描述之—或多個實施例包括具有記憶體單元之 ❹ 裝置及方法，該記憶體單元具有第一電極及第二電極以及 與第一及第二接觸直接接觸的記憶體元件。記憶體元件可 包括-可程式化部分，該可程式化部分具有經組態以在多 個相之間改變的材料。可程式化部分可藉由記憶體元件之 第一部分與第一電極隔離，且藉由記憶體元件之第二部分 與第二電極隔離。上文參看圖！至圖56描述包括額外裝置 及方法的其他實施例。 以上描述及圖式說明本發明之一些實施例以使得熟習此 139038.doc -42- 200947675 項技術者能夠實踐本發明的實施例。其他實施例可併有結 構、邏輯、電氣、程序之改變及其他改變。在圖式中，相 似特徵或相似數字貫穿若干視圖描述實質上類似之特徵。 實例僅代表可能之變動。—些實施例之部分及特徵可包括 ;其他實施例之部分及特徵中或被其他實施例之部分及特 徵取代。許多其他實施例對於熟習此項技術者在研讀並理 ' 冑以上描述後即為顯而易見的。因此，本發明之各種實施 w之^ w藉由所附中請專利範圍連同向此等中請專利範圍 提供權利之等效物的全範圍來判定。 [摘要]經提供以遵循37 C.FR. §1 72(b)，該37 c fr §1.72(b)要求一將允許讀者快速確定技術揭示内容之本質 及要點的[摘要]。在[摘要]將不用以解譯或限制申請專利 範圍之範疇或意義之理解情況下提出[摘要]。 【圖式簡單說明】 圖1展示根據本發明之-實施例的具有-具相變化記憶 φ 體單70之記憶體陣列的記憶體器件之方塊圖； 圖2至圖4展示根據本發明之各種實施例的具有不同存取 組件及記Μ元件之*同記憶體單元的㈣之示意圖； .圖5展示根據本發明之各種實施例的具有一具壓縮結構 之纪憶體元件的記憶體單元之部分橫截面； 圖6至圖8展示圖5之具有對應於各種電阻值之各種可能 電阻狀態的記憶體元件； 圖9展示圖5之§己憶體元件及電極的三維（3D)視圖； 圖10為根據本發明之各種實施例的在重設記憶體元件之 139038.doc •43- 200947675 實例程式化操作期間圖5之記憶體元件之可程式化部分處 的材料之溫度對時間之曲線圖； 卩乃處 圖1為在〇又疋圖6至圖8中之一者的記憶體元件奶之 例程式化操作期間溫度對時間的曲線圖； 圖12至圖22展示根墙士 2欠 很據本發明之各種實施例的具有具壓縮 結構之記憶體元件的記憶體單元之部分橫截面； 圖3至圖56展不根據本發明之各種實施例的形成具有具 壓縮結構之記憶體元件的記憶體單it之各種程序。 【主要元件符號說明】 100 相變化記憶體單元 101 記憶體器件 102 記憶體陣列 104 線/字線 105 線/資料線 106 線/位元線 107 列解碼器 108 行解碼器 109 線/位址線 110 感測放大器電路 112 電路 113 線 115 選擇電路 116 ι/ο(輸入/輸出）電路 118 記憶體控制單元 139038.doc • 44 · 200947675

120 線 130 線 132 線 200 記憶體單元 211 存取組件 222 記憶體元件 251 電極 252 電極 300 記憶體單元 311 存取組件 333 記憶體元件 351 電極 352 電極 400 記憶體單元 411 存取組件 444 記憶體元件 451 電極 452 電極 500 記憶體單元 501 部分 502 部分 503 部分 513 晶體相 533 電阻狀態 139038.doc -45 200947675 551 電極 552 電極 555 記憶體元件 613 非晶區/非晶化區 614 厚度 633 電阻狀態 713 非晶區/非晶化區 714 厚度 733 電阻狀態 813 非晶區/非晶化區 814 厚度 833 電阻狀態 901 橫截面區域/部分 902 橫截面區域/部分 903 橫截面區域/橫截面 913 錐形部分/尖端/非晶區 914 厚度 1001 箭頭 1101 箭頭 1200 記憶體單元 1201 部分 1202 部分 1203 部分 1220 中間材料 139038.doc -46- 200947675

1222 記憶體元件 1251 電極 1252 電極 1313 非晶區 1314 厚度 1400 記憶體單元 1401 部分 1402 部分 1403 部分 1420 中間材料 1444 記憶體元件 1451 電極 1452 電極 1513 非晶區 1514 厚度 1600 記憶體單元 1601 部分 1602 部分 1603 部分 1620 中間材料 1621 子材料 1622 子材料 1651 電極/第一電極 1652 電極 139038.doc •47- 200947675 1666 記憶體元件 1713 非晶區 1714 厚度 1800 記憶體單元 1801 部分 1802 部分 1803 部分 1813 晶體相 1833 電阻狀態 1851 電極 1852 電極 1888 記憶體元件 1913 非晶區 1914 厚度 1933 電阻狀態 2013 非晶區 2014 厚度 2033 電阻狀態 2113 非晶區 2114 厚度 2133 電阻狀態 2201 橫截面區域 2202 橫截面區域 2203 橫截面區域 139038.doc •48 200947675 2213 非晶區 2214 厚度 2261 錐形部分 2262 錐形部分 2310 基板 2351 導電材料 2411 絕緣體 2412 絕緣體 ® 2451 電極 2501 材料 2511 光罩 2512 光阻 2610 箭頭 2701 部分 2711 較大部分/底部 ^ 2713 錐形部分 2811 絕緣體 2812 絕緣體 • 2902 材料 2911 光罩 2912 光阻 3010 箭頭 3102 部分 3211 絕緣體 139038.doc -49- 200947675 3212 絕緣體 3352 導電材料 3400 記憶體單元 3403 部分 3411 絕緣體 3412 絕緣體 3452 電極 3520 中間材料 3800 記憶體單元 3803 部分 3888 記憶體元件 3910 箭頭 4111 絕緣體 4112 絕緣體 4200 記憶體單元 4203 部分 4222 記憶體元件 4321 中間材料 4322 中間材料 4400 記憶體單元 4403 部分 4444 記憶體元件 4601 部分 4605 絕緣體 139038.doc -50 200947675 4611 絕緣體 4612 絕緣體 4621 絕緣體 4622 絕緣體 4705 開口 4713 錐形部分 4802 部分 4900 記憶體單元 ❹ 4903 部分 4911 絕緣體 4912 絕緣體 4952 電極 4999 記憶體元件 5002 材料 5052 材料 5100 記憶體單元 5102 部分 5103 部分 • 5111 絕緣體 5112 絕緣體 5121 絕緣體 5122 絕緣體 5152 電極 5155 記憶體元件 139038.doc -51 200947675 5200 記憶體單元 5220 中間材料 5222 記憶體元件 5300 記憶體單元 5320 中間材料 5333 記憶體元件 5401 材料 5411 光罩 5412 光阻 5501 部分/第一部分 5502 部分/第二部分 5503 部分 5510 方向 5555 記憶體元件 5561 錐形部分 5562 錐形部分 5600 記憶體單元 5611 絕緣體 5612 絕緣體 5621 區域 5622 區域 5652 電極 A0 〜ΑΧ 位址信號 BL 線 139038.doc -52- 200947675 ❹ BL0〜BLn 信號 DQ0 〜DQN 信號 Ια 電流 Ιβ 電流 SEL1〜SELn 信號 Tc 晶化（或玻璃U TO 時間 T1 時間 T2 時間 T3 時間 T4 時間 T5 時間 T6 時間 T7 時間 Tm 熔點溫度 Vcc 電源電壓信號 Vss 電源電壓信號 WL 線 WLO 〜WLm 信號 139038.doc •53-

Claims (1)

1. 200947675 七、申請專利範圍： 1. 一種器件，其包含： 一第一電極及一第二電極；及 一與該第一電極及該第二電極直接接觸之記憶體元 :’該記憶體元件包括一可程式化部分，該可程式化部 分具有一經組態以在多個相之間改變的材料其中該可 程式化部分藉由該記憶體元件之一第一部分與該第—電 極隔離’且其中該可程式化部分藉由該記憶體元件之— 第二部分與該第二電極隔離。 2. 如请求項1之器件，其中該記憶體元件經組態以使得該 式化邛刀之該材料具有該等多個相中之一第一相， ^使得該第-部分及該第二部分中之每—者的—材料具 有該等多個相_的一第二相。 、 φ 3·如：t項2之器件，其中可程式化部分之該材料及該第 物^及該第二部分中之每—者處的該材料包括硫族化 4·::求項1之器件’其中該可程式化部分之該材料具有 -非晶相，且該第一部分及該第二 ㈣m “。 者的 5·如5月求項1之件，其中 該第—部分及該第二部分中之 开^八的包括""錐形部分’ ^該可程式化部分包括該錐 形。卩分的至少一部分。 器件…該記憶體元件包括該分 與該第二部分之間的—中間材料，且其t該中間材料不 139038.doc 200947675 同於該第一部分、該第二部分及該可程式化部分中之每 一者的一材料。 7. —種器件，其包含： 一第一電極及一第二電極；及 一包括一材料之記憶體元件，該材料經組態以在不同 相之間改變且在該第一電極與該第二電極之間傳遞一電 流’該記憶體元件包括： 一耦接至該第一電極且具有—第一橫截面區域之第 一部分，该第一部分經組態以允許該電流通過； ❹ 柄接至該第二電極且具有一第二橫截面區域且經 組態以允許該電流通過的第二部分；及 一耦接於該第一部分與該第二部分之間且具有一第 二橫截面區域之第三部分，該第三部分經組態以允許該 電級通過，其中该第三橫截面區域小於該第一橫截面區 域及s亥第二橫截面區域中的每—者。 8. 如請求項7之器件，其中該第_部分該第二部分及該 第三部分包，括一等同材料。 〇 9· U項7之器件，其中該材料包括鍺、娣及碲之一化 合物。 10.如:月求項7之器件，其中該記憶體元件包括該第一部分 與該第_部为之間的一中間材料該中間材料具有一低 於該第冑分、該第二部分及該第三部分中之每一者的 一電阻值之電阻值。 如月长項7之器件’其中該記憶體元件包括該第一部分 139038.doc -2- 200947675 與該第二部分之間的一中間材料，該中間材料包括以下 各物中之一者：TiN、ZrN、HfN、VN、NbN、TaN、 TiC、ZrC、HfC、VC、NbC、TaC、TiB2、ZrB2、HfB2、 VB2 ' NbB2 ' TaB2 ' Cr3C2 ' Mo2C ' WC ' CrB2 ' Mo2B5、W2B5、TiAIN、TiSiN、TiW、TaSiN、TiCN、 SiC、B4C、WSix、MoSi2、NiCr、經摻雜之碎、碳、 翻、銳、鎢及la。 12. —種方法，其包含： 將一信號施加至一記憶體器件之一記憶體單元以產生 一流過該記憶體單元之一記憶體元件的電流，該記憶體 元件與該記憶體單元之一第一電極及一第二電極直接接 觸，該記憶體元件包括一可程式化部分，該可程式化部 分具有一經組態以在多個相之間改變的材料，其中該可 程式化部分藉由該記憶體元件之一第一部分與該第一電 極隔離，且其中該可程式化部分藉由該記憶體元件之一 第二部分與該第二電極隔離。 13·如請求項12之方法，其中該信號在該記憶體器件之一程 式化操作期間經施加以將該可程式化部分之該材料自該 等多個相中之一第一相改變至該等多個相中之一第二 相，以將資訊儲存至該記憶體單元中。 14. 如請求項13之方法，其中該信號在該記憶體器件之—讀 取操作期間經施加以讀取儲存於該記憶體單元中的資 訊。 15. —種方法，其包含： 139038.doc 200947675 形成一第一電極； 形成一第二電極；及 形成一與該第一電極及該第二電極直接接觸之記憶體 元件’其中形成該記憶體元件包括形成該記憶體元件之 一可程式化部分，該可程式化部分藉由該記憶體元件之 一第一部分與該第一電極隔離，且藉由該記憶體元件之 一第二部分與該第二電極隔離。 16. 如請求項15之方法，其中形成該記憶體元件包括：

   將一材料沈積於該第一電極上方；及 移除該材料之一部分以獲得該材料之一剩餘部分，該 材料之該剩餘部分具有一錐形部分，且該第一部分包括 該材料之該剩餘部分的至少一部分。 17. 如請求項16之方法，其中形成該記憶體元件包括將一額 外材料沈積於該材料之該剩餘部分上方，該第二部分包 括該額外材料之至少一部分，且該可程式化部分包括該 ❹ 材料之該剩餘部分之一部分及該額外材料之該部分中的 至少一者。 18·如請求項15之方法，其中形成該記憶體元件包括 將—材料沈積於該第一電極上方；及 材料移除步驟中移除該材料之一部分以形成該第 邻分、該第二部分及該等可程式化部分。 9如叫求項18之方法，其中移除該材料之該部分包括移除 糾料之—第—量以形成該可程式化部分，移除該材料 之第一量以形成該第一部分，及移除該材料之一 139038.doc -4- 200947675 一量大於該材 量以形成該第二部分，且龙6 '刀 i再中材料之該第 料之該第二量及該第三量中的每一者。 20.如請求項15之方法，其中形成該記憶體元件包括在該第 -部分與該第二部分之間形成一中間材料，該中間材料 包括一第一材料，且該第-部分及該第二部分包括一不 同於該第一材料的第二材料。 21·如請求項2〇之方法’其中形成該記憶體元件包括：

   將該第二材料沈積於該第一電極上方；及 在該弟二材料上方形成一光罩；及 使用該光罩來移除s亥第二材料之一部分以獲得該第二 材料之-剩餘部分，其中該第一部分包括該第二材料之 該剩餘部分的至少-部分’且該中間材料包括該光罩之 在移除該第二材料之該部分之後的至少一部分。 22.如請求項15之方法，其中形成該記憶體元件包括： 將一第-材料沈積於該第-電極上方，其中該記憶體 元件之該第一部分包括該第一材料的至少—部分；及 在該第一部分上方形成一絕緣體，其中在該絕緣體中 具有一開口以曝露該第一部分的一經曝露部分；及 沈積一第二材料以填充該開口並覆蓋該第一部分的該 經曝露部分；及 移除該第二材料之一部分以獲得該第二材料之一剩餘 部分，其中該記憶體元件之該第二部分包括該第二材料 之該剩餘部分的至少一部分。 23·如請求項22之方法，其中形成該第二電極包括在移除該 139038.doc -5- —第三材料沈積於該第二材料 之一部分以獲得該第三材料的 第二材料之該部分之前將 上方，及移除該第三材料 一剩餘部分’且其中該第二電極包括該第三材料之該剩 餘部分的直少一部分。 139038.doc -6 -