JP2007165710A - 不揮発性メモリ素子の製造方法 - Google Patents

不揮発性メモリ素子の製造方法 Download PDF

Info

Publication number
JP2007165710A
JP2007165710A JP2005362024A JP2005362024A JP2007165710A JP 2007165710 A JP2007165710 A JP 2007165710A JP 2005362024 A JP2005362024 A JP 2005362024A JP 2005362024 A JP2005362024 A JP 2005362024A JP 2007165710 A JP2007165710 A JP 2007165710A
Authority
JP
Japan
Prior art keywords
recording layer
nonvolatile memory
manufacturing
memory element
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2005362024A
Other languages
English (en)
Inventor
Takeshi Kawagoe
剛 川越
Isamu Asano
勇 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2005362024A priority Critical patent/JP2007165710A/ja
Priority to US11/637,069 priority patent/US20070141786A1/en
Priority to TW095146620A priority patent/TW200737498A/zh
Priority to CN200610170067.5A priority patent/CN1983660B/zh
Publication of JP2007165710A publication Critical patent/JP2007165710A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H10N70/046—Modification of the switching material, e.g. post-treatment, doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Abstract

【課題】記録層と絶縁膜との間の十分な接着性を確保しつつ、セット状態とリセット状態との間で所望の抵抗比を得る。
【解決手段】不揮発性メモリ素子１０は、コンタクトホール１１ａを有する層間絶縁膜１１と、コンタクトホール１１ａ内に設けられた下部電極１２と、層間絶縁膜１１上にこの順に設けられた接着層１４、記録層１５及び上部電極１６とを備えて構成されている。記録層１５は相変化材料によって構成され、記録層１５には窒素が添加されている。この窒素は、相変化材料の結晶相とアモルファス相との間の十分な抵抗比を得るのに役立ち、初期化工程が行われていない製品完成直後の段階から所望の抵抗比を得ることができる。
【選択図】図１

Description

本発明は、電気的に書き替え可能な不揮発性メモリ素子の製造方法に関し、特に、相変化材料を含む記録層を備えた不揮発性メモリ素子の製造方法に関する。
パーソナルコンピュータやサーバなどには、階層的に構築された種々の記憶装置が用いられる。下層の記憶装置は安価で且つ大容量であることが求められ、上層の記憶装置には高速アクセスが求められる。最も下層の記憶装置としては、一般的にハードディスクドライブや磁気テープなどの磁気ストレージが用いられる。磁気ストレージは不揮発性であり、しかも、半導体メモリなどに比べて極めて大容量のデータを安価に保存することが可能である。しかしながら、アクセススピードが遅く、しかも、多くの場合ランダムアクセス性を有していない。このため、磁気ストレージには、プログラムや長期的に保存すべきデータなどが格納され、必要に応じてより上層の記憶装置に転送される。
メインメモリは、磁気ストレージよりも上層の記憶装置である。一般的に、メインメモリにはＤＲＡＭ（Dynamic Random Access Memory）が用いられる。ＤＲＡＭは、磁気ストレージに比べて高速アクセスが可能であり、しかも、ランダムアクセス性を有している。また、ＳＲＡＭ（Static Random Access Memory）などの高速半導体メモリよりも、ビット単価が安いという特徴を有している。
最も上層の記憶装置は、ＭＰＵ（Micro Processing Unit）に内蔵された内蔵キャッシュメモリである。内蔵キャッシュメモリは、ＭＰＵのコアと内部バスを介して接続されることから、極めて高速なアクセスが可能である。しかしながら、確保できる記録容量は極めて少ない。尚、内蔵キャッシュとメインメモリとの間の階層を構成する記憶装置として、２次キャッシュや３次キャッシュなどが使用されることもある。
ＤＲＡＭがメインメモリとして選択される理由は、アクセス速度とビット単価のバランスが非常に良いからである。しかも、半導体メモリの中では大容量であり、近年においては１ギガビットを超える容量を持つチップも開発されている。しかしながら、ＤＲＡＭは揮発性メモリであり、電源を切ると記憶データが失われてしまう。このため、プログラムや長期的に保存すべきデータの格納には適していない。また、電源投入中も、データを保持するためには定期的にリフレッシュ動作を行う必要があるため、消費電力の低減に限界があるとともに、コントローラによる複雑な制御が必要であるという課題を抱えている。
大容量の不揮発性半導体メモリとしては、フラッシュメモリが知られている。しかしながら、フラッシュメモリは、データの書き込みやデータの消去に大電流が必要であり、しかも、書き込み時間や消去時間が非常に長いというデメリットを有している。したがって、メインメモリとしてのＤＲＡＭを代替することは不適切である。その他、ＭＲＡＭ（Magnetoresistive Random Access Memory）やＦＲＡＭ（Ferroelectric Random Access Memory）等の不揮発性メモリが提案されているが、ＤＲＡＭと同等の記憶容量を得ることは困難である。
一方、ＤＲＡＭに代わる半導体メモリとして、相変化材料を用いて記録を行うＰＲＡＭ（Phase change Random Access Memory）が提案されている（特許文献１，非特許文献１〜３参照）。ＰＲＡＭは、記録層に含まれる相変化材料の相状態によってデータを記憶する。つまり、相変化材料は、結晶相における電気抵抗とアモルファス相における電気抵抗が大きく異なっていることから、これを利用して、データを記録することができる。
相状態の変化は、相変化材料に書き込み電流を流し、これにより相変化材料を加熱することによって行われる。データの読み出しは、相変化材料に読み出し電流を流し、その抵抗値を測定することによって行われる。読み出し電流は、相変化を生じさせないよう、書き込み電流よりも十分小さな値に設定される。このように、相変化材料の相状態は、高熱を印加しない限り変化しないことから、電源を切ってもデータが失われることはない。
記録層を構成する相変化材料としては、Ｇｅ２Ｓｂ２Ｔｅ５等のカルコゲナイド材料が好ましく用いられる。記録層は基本的にシリコン酸化膜等の絶縁膜上に形成されるが、カルコゲナイド材料とシリコン酸化膜等の絶縁膜とは密着性があまりよくないため、通常は、シリコン酸化膜と記録層との間に接着層としてチタン（Ｔｉ）等を設けることが多い（特許文献１参照）。こうすることで、製造プロセス中に記録層が剥がれてしまう事態が防止される。
特開２００３−１７４１４４号公報 A. Pirovano, A. L. Lacaita, A. Benvenuti, F. Pellizzer, S. Hudgens, and R. Bez, "Scaling Analysis of Phase-Change Memory Technology", 2003 IEEE Y. N. Hwang, S. H. Lee, S. J. Ahn, S. Y. Lee, K. C. Ryoo, H. S. Hong, H. C. Koo, F. Yeung, J. H. Oh, H. J. Kim, W. C. Jeong, J. H. Park, H. Horii, Y. H. Ha, J. H. Yi, G. H. Hoh, G. T. Jeong, H. S. Jeong, and Kinam Kim, "Writing Current Reduction for High-density Phase-change RAM", 2003 IEEE Y. H. Ha, J. H. Yi, H. Horii, J. H. Park, S. H. Joo, S. O. Park, U-In Chung, and J. T. Moon, "An Edge Contact Type Cell for Phase Change RAM Featuring Very Low Power Consumption", 2003 Symposium on VLSI Technology Digest of Technical Papers
しかしながら、チタン等からなる接着層の電気抵抗は、一般的な相変化材料と比べるとかなり低い値を有している。このため、トランジスタより供給される電流を用いて相変化状態を遷移させようとしても、ジュール熱の発生領域が下部電極との接触部分に集中せず、平面方向に広がって発生することから、発熱効率が低下するという問題があった。その結果、トランジスタの電流供給能力によっては、製造後の初期状態であるセット状態（結晶化状態）からリセット状態（アモルファス状態）へ遷移させることができず、メモリとして機能しないおそれがあった。
したがって、本発明の目的は、製造プロセス中における記録層と絶縁膜との間の十分な接着性を確保しつつ、発熱効率が高められた相変化型の不揮発性メモリ素子の製造方法を提供することにある。
本発明の上記目的は、下部電極と電気的に接続されるよう、層間絶縁膜上に接着層を形成する第１の工程と、前記接着層上に相変化材料を含む記録層を形成する第２の工程と、前記記録層と電気的に接続される上部電極を形成する第３の工程と、少なくとも前記下部電極と前記記録層との間に位置する前記接着層の一部を前記記録層内に拡散させる第４の工程を備えることを特徴とする不揮発性メモリ素子の製造方法によって達成される。
本発明において、前記第２の工程は、添加物が混合された不活性ガス雰囲気中で前記相変化材料を成膜する工程を含むことが好ましく、前記添加物が窒素であることが好ましい。これによれば、記録層に窒素等の添加物を添加することができる。記録層に窒素等の添加物を添加した場合、記録層の結晶粒は従来の無添加のものよりも小さくなり、結晶粒界も増えるため、接着層は記録層中に拡散しやすくなる。そのため、熱処理等を行った場合には、接着層の構成元素が記録層の粒界に沿って徐々に記録層中に拡散し、最終的には接着層の影響がなくなるものと考えられる。また、窒素を添加した記録層の抵抗率は無添加の記録層の抵抗率に比べて大きいため、書き換え電流を低減する効果もある。
前記窒素の添加量は、前記不活性ガスに対する流量比で１〜１０％であることが好ましい。窒素の添加量がこれよりも少ないと接着層の拡散に必要な記録層の結晶粒界が得られず、これよりも多いと記録層の結晶が細かくなりすぎて結晶状態とアモルファス状態との間で十分な抵抗比を取ることができないからである。
本発明においては、前記層間絶縁膜が酸化シリコン（ＳｉＯ２）を含むことが好ましく、前記接着層がチタン（Ｔｉ）を含むことが好ましい。記録層とシリコン酸化膜等の層間絶縁膜との間にチタンを設けた場合には、記録層と層間絶縁膜との接着性を十分に高めることができるからである。
前記接着層の膜厚は、記録層の接着性を確保できる限りにおいてできるだけ薄く設定することが好ましく、１〜４ｎｍであることがより好ましい。接着層の膜厚が１ｎｍ未満であると、十分な接着性を確保できないおそれがあるからであり、４ｎｍ超であると、接着層の拡散が困難となるおそれがあるからである。
本発明においては、前記相変化材料がカルコゲナイド材料を含むことが好ましく、前記カルコゲナイド材料がＧｅ２Ｓｂ２Ｔｅ５（ＧＳＴ）であることが特に好ましい。Ｇｅ２Ｓｂ２Ｔｅ５に窒素を添加した場合には、従来の無添加のＧｅ２Ｓｂ２Ｔｅ５よりも結晶粒が小さくなり、結晶粒界も増えるため、接着層がＧｅ２Ｓｂ２Ｔｅ５中に拡散しやすくなる。熱処理や書き換え電流の供給を行うことにより、接着層は記録層を構成する粒子の粒界に沿って徐々に記録層中に拡散し、最終的には接着層の影響はなくなるものと考えられる。また、窒素を添加したＧｅ２Ｓｂ２Ｔｅ５の抵抗率は無添加のＧｅ２Ｓｂ２Ｔｅ５の抵抗率に比べて大きいため、書き換え電流を低減する効果もある。
本発明において、前記第４の工程は、所定の温度で熱処理する工程を含むことが好ましく、前記所定の温度が３５０℃以上であることがより好ましい。熱処理を行った場合には、接着層の構成元素が記録層の粒界に沿って徐々に記録層中に拡散し、最終的には接着層の影響はなくなるものと考えられる。したがって、結晶相とアモルファス相との間で所望の抵抗比を得ることが可能となる。また、窒素を添加した記録層の抵抗率が無添加の記録層の抵抗率に比べて大きいため、書き換え電流を低減する効果もある。
本発明において、前記第４の工程は、前記記録層の書き換えを繰り返す初期化工程であってもよい。この場合、前記書き換えの繰り返し回数が１０５回以上であることが好ましい。初期化工程を行った場合には、接着層の構成元素が記録層の粒界に沿って徐々に記録層中に拡散し、最終的には接着層の影響はなくなるものと考えられる。したがって、結晶相とアモルファス相との間で所望の抵抗比を得ることが可能となる。
このように、本発明によれば、記録層と絶縁膜との間の十分な接着性を確保しつつ、製造プロセス中における記録層と絶縁膜との間の十分な接着性を確保しつつ、発熱効率が高められた相変化型の不揮発性メモリ素子の製造方法を提供することができる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１乃至図１０は、本発明の好ましい第１の実施形態による不揮発性メモリ素子の製造方法を示す略断面図である。
本実施形態による不揮発性メモリ素子の製造では、まず半導体基板上にトランジスタ層１００を形成する（図１）。トランジスタ層１００の構造及び形成方法は特に限定されず、周知の方法により形成することができる。図示のトランジスタ層１００は２つのトランジスタＴｒを有しており、トランジスタＴｒのゲート１０４はそれぞれワード線Ｗｉ，Ｗｉ＋１を構成している。ゲート１０４は、ポリシリコン膜１０４ａ及びタングステンシリサイド（ＷＳｉ）１０４ｂからなるポリサイド構造を有しており、ゲート絶縁膜１０３上に形成されている。ゲート１０４の上部にはゲートキャップ１０５ａを有し、その側面にはサイドウォール１０５ｂを有している。また、素子分離領域１０２によって区画された一つの活性領域には、３つの拡散領域１０７が形成され、これによって、一つの活性領域に２つのトランジスタＴｒが形成されている。これら２つのトランジスタＴｒのソースは共通であり、層間絶縁膜１０６に設けられたコンタクトプラグ１０８を介して、グランド配線１０９に接続されている。また、各トランジスタＴｒのドレインは、それぞれのコンタクトプラグ１１０を介して、後述する不揮発性メモリ素子の下部電極に接続される。
次に、トランジスタ層１００上に層間絶縁膜１１を形成する（図２）。層間絶縁膜１１の材料としては、シリコン酸化膜などを用いることができる。層間絶縁膜１１の形成方法としては、一般的なＣＶＤ法を用いることができる。
次に、層間絶縁膜１１に２つのコンタクトホール１１ａを形成する（図３）。コンタクトホール１１ａは下部電極１２を埋め込むためのものであり、その径は電気的導通を得るための通常のコンタクトホールの径よりも十分小さく設定されている。コンタクトホール１１ａの形成位置は、トランジスタＴｒのドレインに接続されたコンタクトプラグ１１０の直上である。コンタクトホール１１ａの形成方法としては、一般的なフォトリソグラフィ法及びドライエッチング法を用いることができる。
次に、コンタクトホール１１ａの内部が完全に埋まるよう、層間絶縁膜１１上に下部電極１２を形成する（図４）。この下部電極１２はヒータープラグとして用いられ、データの書き込み時において発熱体の一部となる。このため、下部電極１２の材料としては、電気抵抗の比較的高い材料、例えば、メタルシリサイド、メタル窒化物、メタルシリサイドの窒化物など用いることが好ましい。特に限定されるものではないが、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＡｌＮなどの高融点金属及びその窒化物、或いは、ＴｉＳｉＮ、ＷＳｉＮなどの高融点金属シリサイドの窒化物、さらには、ＴｉＣＮ等の材料を好ましく用いることができる。上述のとおり、下部電極１２の径は、通常のコンタクトプラグの径よりも小さいことが好ましい。これにより、電流パスを下部電極１２に集中させることができ、発熱領域を下部電極１２の先端部近傍に絞ることができる。下部電極１２の形成方法としては、ステップカバレッジの優れた成膜方法、例えば、ＣＶＤ法によって形成することが好ましく、これにより、コンタクトホール１１ａの内部を完全に埋めることができる。
その後、層間絶縁膜１１の上面が露出するまで下部電極１２を研磨する（図５）。研磨はＣＭＰ法を用いることが好ましい。これにより、コンタクトホール１１ａ内に下部電極１２が埋め込まれた状態となる。
次に、下部電極１２の端面を含む層間絶縁膜１１の全表面に接着層１４を形成する（図６）。接着層１４の材料としては、Ｔｉ等の金属、或いはＴｉＮ等の金属化合物を好ましく用いることができる。接着層１４の膜厚は、記録層の接着性を確保できる限りにおいてできるだけ薄く設定することが好ましく、１〜４ｎｍにすることが好ましい。これは、接着層１４の膜厚が１ｎｍ未満であると、十分な接着性を確保できないおそれがあるからであり、４ｎｍ超であると、後述する接着層１４の拡散が困難となるおそれがあるからである。接着層１４の形成方法としては、スパッタリング法、熱ＣＶＤ法、プラズマＣＶＤ法、ＡＬＤ（Atomic Layer Deposition）法等を用いることができる。これにより、下部電極１２の端面を含む層間絶縁膜１１の全表面が接着層１４に覆われた状態となる。
次に、接着層１４上に記録層１５を形成する（図７）。記録層１５には相変化材料が用いられる。相変化材料としては、２以上の相状態を取り、且つ、相状態によって電気抵抗が異なる材料であれば特に制限されないが、いわゆるカルコゲナイド材料を選択することが好ましい。カルコゲナイド材料とは、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、インジウム（Ｉｎ）、セレン（Ｓｅ）等の元素を少なくとも一つ以上含む合金を指す。一例として、ＧａＳｂ、ＩｎＳｂ、ＩｎＳｅ、Ｓｂ２Ｔｅ３、ＧｅＴｅ等の２元系元素、Ｇｅ２Ｓｂ２Ｔｅ５、ＩｎＳｂＴｅ、ＧａＳｅＴｅ、ＳｎＳｂ２Ｔｅ４、ＩｎＳｂＧｅ等の３元系元素、ＡｇＩｎＳｂＴｅ、（ＧｅＳｎ）ＳｂＴｅ、ＧｅＳｂ（ＳｅＴｅ）、Ｔｅ８１Ｇｅ１５Ｓｂ２Ｓ２等の４元系元素を挙げることができる。本実施形態においては特に、Ｇｅ２Ｓｂ２Ｔｅ５（ＧＳＴ）を選択することが好ましい。
記録層１５の膜厚は特に限定されないが、本実施形態では、例えば１０〜２００ｎｍに設定することができる。記録層１５の成膜方法としては、スパッタリング法を用いることができる。その際、チャンバー内にアルゴンガス（Ａｒ）等の不活性ガスと共に窒素ガス（Ｎ２）を流し込むことで、記録層１５には窒素が添加される。この窒素は、相変化材料の結晶粒径を微細化するために添加されている。詳細は後述するが、相変化材料に窒素が添加されていない場合には、相変化材料の結晶粒径が大きくなり、粒界も少ないため、接着層１４が拡散しにくくなるが、相変化材料、特にＧｅ２Ｓｂ２Ｔｅ５（ＧＳＴ）に窒素が添加されている場合には、いくつかの窒素原子はカルコゲナイド材料の格子間にうまく入り込めず、窒化物として結晶粒中或いは結晶粒界中に析出する。つまり、相変化材料の結晶粒径が小さくなり、粒界も多くなるため、接着層１４を記録層１５内に拡散させることが容易となる。
窒素の添加量は、アルゴンガス（Ａｒ）に対する流量比で数％程度、より具体的には１〜１０％程度であることが好ましい。窒素の供給量がこれよりも少ないと接着層１４の拡散に必要な記録層１５の結晶粒界が得られず、これよりも多いと記録層１５内の結晶が細かくなりすぎて結晶状態とアモルファス状態との間で十分な抵抗比を取ることができないからである。
次に、記録層１５上に上部電極１６を形成する（図８）。上部電極１６は、下部電極１２と対をなす電極である。上部電極１６の材料としては、通電により生じた熱が逃げにくいよう、熱伝導性の比較的低い材料を用いることが好ましい。具体的には、下部電極１２と同様、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴｉＣＮ等の材料を好ましく用いることができる。
次に、上部電極１６上にビット線Ｂｊを形成する（図９）。そして、ビット線Ｂｊ、上部電極１６、記録層１５及び接着層１４を所定の形状にパターニングする。ビット線Ｂｊは、２つの不揮発性メモリ素子１０の上部電極１６に対して共通に接続されている。このため、２つの不揮発性メモリ素子１０の上部電極１６を分離する必要はなく、図示に示すように連続的な電極形状とすることができる。
その後、最終製品として完成するまでには、層間絶縁膜の形成といった４００℃程度の加熱を伴う工程が何度かあるため、そのような熱処理工程を経ることで接着層１４のＴｉは徐々に記録層１５の内部へと拡散し、不揮発性メモリ素子１０を内蔵する不揮発性半導体記憶装置として完成した時には、接着層１４はほぼ消滅する（図１０）。これにより、トランジスタＴｒを介して電流を供給すると、ジュール熱の発生領域がヒーターである下部電極１２との接触部分に集中するため、高い発熱効率を得ることができる。このため、製造後の初期状態であるセット状態（結晶化状態）からリセット状態（アモルファス状態）への遷移を容易に行うことが可能となる。なお、接着層１４のＴｉが拡散することで記録層１５の接着性の問題も生ずるが、無添加の記録層１５の圧縮応力が０Ｍｐａであるのに対し、窒素を添加した記録層１５は−２０〜−３０ＭＰａの圧縮応力を有する記録層１５に変化しており、接着性が向上するため、接着層１４はその役割を終えているものと考えられる。
このような構成を有する不揮発性メモリ素子１０は、対応するビット線Ｂｊが共通である２つのメモリセルＭＣ（ｉ，ｊ），ＭＣ（ｉ＋１，ｊ）を構成しており、このメモリセルＭＣをトランジスタＴｒと共にマトリクス状に配置することによって、電気的に書き替え可能な不揮発性半導体記憶装置を構成することができる。
図１１は、ｎ行×ｍ列のマトリクス構成を有する不揮発性半導体記憶装置の回路図である。
図１１に示す不揮発性半導体記憶装置は、ｎ本のワード線Ｗ１〜Ｗｎと、ｍ本のビット線Ｂ１〜Ｂｍと、各ワード線と各ビット線の交点に配置されたメモリセルＭＣ（１，１）〜ＭＣ（ｎ，ｍ）とを備えている。ワード線Ｗ１〜ＷｎはロウデコーダＲＤに接続され、ビット線Ｂ１〜ＢｍはカラムデコーダＣＤに接続されている。各メモリセルＭＣは、対応するビット線とグランドとの間に直列に接続された不揮発性メモリ素子１０及びトランジスタＴｒによって構成されている。トランジスタＴｒの制御端子は、対応するワード線に接続されている。
このような構成を有する不揮発性半導体記憶装置は、ロウデコーダＲＤによってワード線Ｗ１〜Ｗｎのいずれか一つを活性化し、この状態でビット線Ｂ１〜Ｂｍの少なくとも１本に電流を流すことによって、データの書き込み及び読み出しを行うことができる。つまり、対応するワード線が活性化しているメモリセルでは、トランジスタＴｒがオンするため、対応するビット線は、不揮発性メモリ素子１０を介してグランドに接続された状態となる。したがって、この状態で所定のカラムデコーダＣＤにより選択したビット線に書き込み電流を流せば、不揮発性メモリ素子１０に含まれる記録層１５を相変化させることができる。
図１２は、記録層１５の相状態を制御する方法を説明するためのグラフである。
記録層１５を構成する相変化材料は、アモルファス相（非晶質相）及び結晶相のいずれかの相状態をとることができ、アモルファス相では相対的に高抵抗状態、結晶相では相対的に低抵抗状態となる。相変化材料をアモルファス状態とするためには、図１２の曲線ａに示すように、高電圧で短いパルスを加え、融点Ｔｙ以上の温度に一旦加熱した後、急冷すればよい。一方、カルコゲナイド材料を含む相変化材料を結晶状態とするためには、図１２の曲線ｂに示すように、低電圧で長いパルスを加え、結晶化温度Ｔｘ以上、融点Ｔｙ未満の温度に保持すればよい。加熱は、通電によって行うことができる。加熱時の温度は通電量、すなわち、単位時間当たりの電流量や通電時間によって制御することができる。
データの読み出しを行う場合も、ロウデコーダＲＤによってワード線Ｗ１〜Ｗｎのいずれか一つを活性化し、この状態で、ビット線Ｂ１〜Ｂｍの少なくとも１本に読み出し電流を流せばよい。記録層１５がアモルファス相となっているメモリセルについては抵抗値が高くなり、記録層１５が結晶相となっているメモリセルについては抵抗値が低くなることから、これを図示しないセンスアンプによって検出すれば、記録層１５の相状態を把握することができる。
記録層１５の相状態は、記憶させる論理値に対応させることができる。例えば、アモルファス相の状態を「０」、結晶相の状態を「１」と定義すれば、１つのメモリセルによって１ビットのデータを保持することが可能となる。また、アモルファス相から結晶相に相変化させる際、記録層１５を結晶化温度Ｔｘ以上、融点Ｔｙ未満の温度に保持する時間を調節することによって、結晶化割合を多段階又はリニアに制御することも可能である。このような方法により、アモルファス相と結晶相との混合割合を多段階に制御すれば、１つのメモリセルに２ビット以上のデータを記憶させることが可能となる。さらに、アモルファス相と結晶相との混合割合をリニアに制御すれば、アナログ値を記憶させることも可能となる。
以上説明したように、本実施形態の不揮発性メモリ素子１０によれば、ＧＳＴ等のカルコゲナイド材料で構成された記録層１５に窒素が添加されていることから、下部電極１２と記録層１５との界面にある接着層１４を製造プロセス中に拡散させることができる。これにより、発熱効率が高められることから、セット状態（結晶化状態）からリセット状態（アモルファス状態）への遷移を容易に行うことが可能となる。また、層間絶縁膜１１と記録層１５との間に接着層１４が設けられていることから、記録層１５の形成後の加工工程や洗浄工程において記録層１５が剥がれてしまう事態を防止することができる。
尚、本実施形態では、記録層１５に窒素を添加することによって接着層１４の拡散を促進させているが、相変化材料の結晶粒径が小さくなる効果がある限り、窒素以外の材料を記録層１５に添加しても構わない。また、本実施形態において記録層１５に窒素などを添加することは必須でなく、例えば、熱処理を長時間行うことによって接着層１４を拡散させても構わない。
このように、本実施形態においては、特別なプロセスを追加することなく、記録層１５の成膜に使用するスパッタリングガスに窒素を混入させるだけで良いことから、生産性の低下等が生じることがない。
上述した第１の実施形態においては、接着層１４を記録層１５内に拡散させるため、記録層１５を構成するＧＳＴ等のカルコゲナイド材料に窒素を添加し、その後の熱処理により接着層１４を構成するＴｉの拡散を促しているが、窒素が添加されていないカルコゲナイド材料を用いて結晶相とアモルファス相との間の十分な抵抗比を取ることも可能である。以下、そのような方法について詳細に説明する。
図１３は、本発明の好ましい第２の実施形態による不揮発性メモリ素子の製造方法を示すフローチャートである。
図１３に示すように、本実施形態による不揮発性メモリ素子の製造では、まず窒素が添加されていない記録層１５を有する不揮発性メモリ素子を形成する（Ｓ１０１）。この不揮発性メモリ素子は、図１乃至図１０に示した製造工程に準じて製造することができる。その際、記録層１５の形成工程（図７）において、チャンバー内に窒素ガス（Ｎ２）を流し込まないようにすることで、窒素が添加されていない記録層１５を形成することができる。その後は、上記と同じ工程を行うことによって、不揮発性メモリ素子を作製する。
次に、記録層１５の結晶相とアモルファス相との間の抵抗比を確保するための初期化工程を行う（Ｓ１０２〜Ｓ１０６）。初期化工程ではまず、結晶状態の記録層１５をアモルファス化するためのリセット電流を供給する（Ｓ１０２）。トランジスタを通じてリセット電流が供給されると、電流パスが下部電極１２に集中するので、下部電極１２の先端部近傍の記録層１５が加熱される。こうして、高電圧で短いパルスを加え、記録層１５を融点Ｔｙ以上の温度に一旦加熱した後、急冷すれば（Ｓ１０３）、記録層１５はアモルファス相となる。こうしたリセット動作では、記録層を融点以上の温度まで加熱するのに必要な通電時間を確保すると共に、加熱された記録層を急冷する必要があることから、リセット動作に要する時間は数十ｎｓとなる。この工程において発生した熱により、接着層１４を構成するＴｉなどの低抵抗材料が記録層１５内へ僅かに拡散し、その分、接着層１４の膜厚は低減する。但し、初期化工程の当初においては、電気抵抗の低い接着層１４の存在により、ジュール熱の発生領域がヒーターである下部電極との接触部分に集中せず、熱が平面方向に広がってしまう。このため、当初はリセット電流を印加しても、アモルファス相へ遷移しないことがある。
次に、アモルファス状態の記録層１５を結晶化するためのセット電流を供給する（Ｓ１０４）。トランジスタを通じてセット電流が供給されると、電流パスが下部電極１２に集中するので、下部電極１２の先端部近傍の記録層１５が加熱される。こうして、低電圧で長いパルスを加え、結晶化温度Ｔｘ以上、融点Ｔｙ未満の温度に保持すれば（Ｓ１０５）、記録層１５は結晶相となる。こうしたセット動作では、記録層を結晶化温度まで加熱するのに必要な通電時間を確保すると共に、加熱された記録層を徐冷する必要があることから、セット動作に要する時間は数百ｎｓとなる。この工程においても、発生した熱により、接着層１４を構成するＴｉなどの低抵抗材料が記録層１５内へ僅かに拡散し、その分、接着層１４の膜厚は低減する。
初期化工程では、以上のようなリセット電流とセット電流の供給によるジュール熱の印加を繰り返し行い（Ｓ１０２〜Ｓ１０５、Ｓ１０６Ｎ）、所定の繰り返し回数、例えば１０６回〜１０７回程度に到達したとき（Ｓ１０４Ｙ）、初期化工程を終了する。このような初期化工程を行うことにより、接着層１４を構成するＴｉなどの低抵抗材料はほぼ全て拡散し、接着層１４は実質的に消滅する。つまり、初期化工程を行うことによって、不揮発性メモリ素子の発熱効率が高められ、セット状態（結晶化状態）からリセット状態（アモルファス状態）への遷移を容易に行うことが可能となる。
図１４は、書き換え動作時における記録層１５の抵抗値を示すグラフである。図１４において、横軸は書き換え動作の繰り返し回数、縦軸は抵抗値（Ω）を示している。
図１４に示すように、書き換え回数が１０５回くらいまではリセット電流を印加してもアモルファス化せず、結晶状態のままであるため、リセット電流供給後の抵抗値とセット電流供給後の抵抗値との差はほとんどないが、記録層１５の書き換え動作を繰り返し行い、書き換え回数が１０５回を超えたあたりからアモルファス相の形成による抵抗値の増加がみられ、１０６回の時点でのリセット電流印加後の抵抗値は１０ｋ（１０４）Ω程度になる。そして、１０７回〜１０８回程度の書き換えにより、十分な抵抗比が取れるようになる。なお、記録層１５の書き換えを繰り返すことで抵抗比が取れるようになる理由は、上述のとおり、書き換えを繰り返すことによって、接着層１４のＴｉが記録層１５を構成するＧＳＴ等の粒子の粒界に沿って徐々に拡散し、１０６回〜１０７回程度の書き換えを行った頃には、Ｔｉの影響がなくなるためである。
以上説明したように、本実施形態による不揮発性メモリ素子の製造方法によれば、層間絶縁膜１１と記録層１５との界面にＴｉ等の接着層１４を設ける場合に、窒素が添加されたＧＳＴを記録層として用いることなく、トランジスタより供給される比較的弱い電流を用いて接着層１４のＴｉを記録層１５中に拡散させることができる。これにより、ユーザが使用する際には、既に発熱効率が高められていることから、セット状態（結晶化状態）からリセット状態（アモルファス状態）への遷移を容易に行うことが可能となる。
このように、本実施形態では、記録層１５内に窒素を添加する必要がないことから、記録層１５を構成するカルコゲナイド材料の特性が、窒素によって何らかの影響を受ける可能性が無くなる。但し、本実施形態において記録層１５から窒素を排除することは必須でなく、ある程度の窒素を添加しても構わない。これによれば、初期化に必要な書き換え回数を減らすことが可能となる。なお、初期化工程としては、リセット電流の供給とセット電流の供給を交互に繰り返すのではなく、リセット電流のみを断続的に供給することも可能である。
また、本実施形態によれば、初期化工程を行う直前まで、接着層１４はほぼそのまま残存することから、製造プロセス中における記録層１５の剥離を確実に防止することができる。また、初期化工程を終えた後も、接着層１４の拡散はヒーターである下部電極１２の近傍に限定され、その他の領域の接着層１４はそのまま残存することから、初期化による接着性の低下もほとんど生じない。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、図１等に示したトランジスタＴｒの構造は一例であって、本発明による不揮発性メモリ素子を駆動するためのトランジスタとしては種々の構造を取ることができる。また、２つの不揮発性メモリ素子１０の上部電極１６は、共通のビット線Ｂｊに接続されているため、連続的な電極形状を有しているが、上部電極１６がそれぞれの不揮発性メモリ素子１０ごとに分離されていても構わない。さらに、上部電極１６とビット線Ｂｊとを別個に設けるのではなく、上部電極１６自体をビット線Ｂｊとして利用しても構わない。
不揮発性メモリ素子１０の製造工程の一部を示す略断面図である。 不揮発性メモリ素子１０の製造工程の一部を示す略断面図である。 不揮発性メモリ素子１０の製造工程の一部を示す略断面図である。 不揮発性メモリ素子１０の製造工程の一部を示す略断面図である。 不揮発性メモリ素子１０の製造工程の一部を示す略断面図である。 不揮発性メモリ素子１０の製造工程の一部を示す略断面図である。 不揮発性メモリ素子１０の製造工程の一部を示す略断面図である。 不揮発性メモリ素子１０の製造工程の一部を示す略断面図である。 不揮発性メモリ素子１０の製造工程の一部を示す略断面図である。 不揮発性メモリ素子１０の製造工程の一部を示す略断面図である。 ｎ行×ｍ列のマトリクス構成を有する不揮発性半導体記憶装置の回路図である。 記録層１５の相状態を制御する方法を説明するためのグラフである。 本発明の好ましい第２の実施形態による不揮発性メモリ素子の製造方法を示すフローチャートである。 記録層１５の抵抗値の変化をそれぞれ示すグラフである。
符号の説明
１０ 不揮発性メモリ素子
１１ 層間絶縁膜
１１ａ コンタクトホール
１２ 下部電極
１３ 薄膜絶縁層
１３ａ ピンホール
１４ 接着層
１５ 記録層
１６ 上部電極
２０ 不揮発性メモリ素子
１００ トランジスタ層
１０１ シリコン基板
１０２ 素子分離領域
１０３ ゲート絶縁膜
１０４ ゲート電極
１０４ａ ポリシリコン膜
１０４ｂ タングステンシリサイド膜
１０５ａ ゲートキャップ絶縁膜
１０５ｂ サイドウォール絶縁膜
１０６ 層間絶縁膜
１０７ 拡散領域
１０８ コンタクトプラグ
１０９ グランド配線
１１０ コンタクトプラグ
ＣＤ カラムデコーダ
ＲＤ ロウデコーダ
Ｗ１〜Ｗｎ ワード線
Ｂ１〜Ｂｍ ビット線
ＭＣ メモリセル
Ｔｒ トランジスタ

Claims (13)

  1. 下部電極と電気的に接続されるよう、層間絶縁膜上に接着層を形成する第１の工程と、
    前記接着層上に相変化材料を含む記録層を形成する第２の工程と、
    前記記録層と電気的に接続される上部電極を形成する第３の工程と、
    少なくとも前記下部電極と前記記録層との間に位置する前記接着層の一部を前記記録層内に拡散させる第４の工程を備えることを特徴とする不揮発性メモリ素子の製造方法。
  2. 前記第２の工程は、添加物が混合された不活性ガス雰囲気中で前記相変化材料を成膜する工程を含むことを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
  3. 前記添加物が窒素であることを特徴とする請求項２に記載の不揮発性メモリ素子の製造方法。
  4. 前記窒素の添加量が、前記不活性ガスに対する流量比で１〜１０％であることを特徴とする請求項３に記載の不揮発性メモリ素子の製造方法。
  5. 前記層間絶縁膜が酸化シリコンを含むことを特徴とする請求項１乃至４のいずれか1項に記載の不揮発性メモリ素子の製造方法。
  6. 前記接着層がチタンを含むことを特徴とする請求項１乃至５のいずれか１項に記載の不揮発性メモリ素子の製造方法。
  7. 前記接着層の膜厚が１〜４ｎｍであることを特徴とする請求項１乃至６のいずれか１項に記載の不揮発性メモリ素子の製造方法。
  8. 前記相変化材料がカルコゲナイド材料を含むことを特徴とする１乃至７のいずれか１項に記載の不揮発性メモリ素子の製造方法。
  9. 前記カルコゲナイド材料がＧｅ２Ｓｂ２Ｔｅ５であることを特徴とする請求項９に記載の不揮発性メモリ素子の製造方法。
  10. 前記第４の工程は、所定の温度で熱処理する工程を含むことを特徴とする請求項１乃至９のいずれか１項に記載の不揮発性メモリ素子の製造方法。
  11. 前記所定の温度が３５０℃以上であることを特徴とする請求項１０に記載の不揮発性メモリ素子の製造方法。
  12. 前記第４の工程は、前記記録層の書き換えを繰り返す初期化工程であることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
  13. 前記書き換えの繰り返し回数が１０５回以上であることを特徴とする請求項１２に記載の不揮発性メモリ素子の製造方法。
JP2005362024A 2005-12-15 2005-12-15 不揮発性メモリ素子の製造方法 Abandoned JP2007165710A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005362024A JP2007165710A (ja) 2005-12-15 2005-12-15 不揮発性メモリ素子の製造方法
US11/637,069 US20070141786A1 (en) 2005-12-15 2006-12-12 Method of manufacturing non-volatile memory element
TW095146620A TW200737498A (en) 2005-12-15 2006-12-13 Method of manufacturing non-volatile memory element
CN200610170067.5A CN1983660B (zh) 2005-12-15 2006-12-15 非易失存储元件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005362024A JP2007165710A (ja) 2005-12-15 2005-12-15 不揮発性メモリ素子の製造方法

Publications (1)

Publication Number Publication Date
JP2007165710A true JP2007165710A (ja) 2007-06-28

Family

ID=38166017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005362024A Abandoned JP2007165710A (ja) 2005-12-15 2005-12-15 不揮発性メモリ素子の製造方法

Country Status (4)

Country Link
US (1) US20070141786A1 (ja)
JP (1) JP2007165710A (ja)
CN (1) CN1983660B (ja)
TW (1) TW200737498A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049183A (ja) * 2007-08-20 2009-03-05 Fujitsu Ltd 抵抗変化素子、抵抗変化メモリおよびそれらの作製方法
JP2009071314A (ja) * 2007-09-07 2009-04-02 St Microelectronics Srl マルチビット記憶装置用相変化メモリデバイス
WO2009044769A1 (ja) * 2007-10-02 2009-04-09 Ulvac, Inc. カルコゲナイド膜およびその製造方法
JP2013175570A (ja) * 2012-02-24 2013-09-05 National Institute Of Advanced Industrial & Technology 半導体記憶装置およびその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772120B2 (en) * 2007-01-09 2010-08-10 International Business Machines Corporation Chemical vapor deposition method for the incorporation of nitrogen into materials including germanium and antimony
US7981102B2 (en) 2007-05-21 2011-07-19 Asante Solutions, Inc. Removable controller for an infusion pump
US7892199B2 (en) 2007-05-21 2011-02-22 Asante Solutions, Inc. Occlusion sensing for an infusion pump
IL208815A0 (en) 2010-10-19 2011-01-31 Raphael Valves Ind 1975 Ltd An integrated ultrasonic flowmeter and hydraulic valve
US10325639B2 (en) * 2017-11-20 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Initialization process for magnetic random access memory (MRAM) production
US10505106B1 (en) * 2018-10-18 2019-12-10 Toyota Motor Engineering & Manufacturing North America, Inc. Encapsulated PCM switching devices and methods of forming the same
CN110534643B (zh) * 2019-08-16 2021-02-09 华中科技大学 一种提高成品率的相变存储器及制备方法
CN112133825A (zh) * 2020-09-03 2020-12-25 中国科学院上海微系统与信息技术研究所 一种高稳定性相变存储单元及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US7129531B2 (en) * 2002-08-08 2006-10-31 Ovonyx, Inc. Programmable resistance memory element with titanium rich adhesion layer
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
US7893419B2 (en) * 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
US20070170413A1 (en) * 2004-05-14 2007-07-26 Yuichi Matsui Semiconductor memory
KR100632948B1 (ko) * 2004-08-06 2006-10-11 삼성전자주식회사 칼코겐화합물 스퍼터링 형성 방법 및 이를 이용한 상변화 기억 소자 형성 방법
EP1677357A1 (en) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Phase change memory device having an adhesion layer and manufacturing process thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049183A (ja) * 2007-08-20 2009-03-05 Fujitsu Ltd 抵抗変化素子、抵抗変化メモリおよびそれらの作製方法
JP2009071314A (ja) * 2007-09-07 2009-04-02 St Microelectronics Srl マルチビット記憶装置用相変化メモリデバイス
KR101534500B1 (ko) * 2007-09-07 2015-07-06 에스티마이크로일렉트로닉스 에스.알.엘. 멀티비트 스토리지를 위한 위상 변경 메모리 소자
WO2009044769A1 (ja) * 2007-10-02 2009-04-09 Ulvac, Inc. カルコゲナイド膜およびその製造方法
JP5106539B2 (ja) * 2007-10-02 2012-12-26 株式会社アルバック カルコゲナイド膜およびその製造方法
JP2013175570A (ja) * 2012-02-24 2013-09-05 National Institute Of Advanced Industrial & Technology 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
CN1983660A (zh) 2007-06-20
US20070141786A1 (en) 2007-06-21
TW200737498A (en) 2007-10-01
CN1983660B (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
JP4577694B2 (ja) 不揮発性メモリ素子及びその製造方法
JP4847743B2 (ja) 不揮発性メモリ素子
JP2007165710A (ja) 不揮発性メモリ素子の製造方法
US10879459B2 (en) Phase change memory cell with constriction structure
JP4577693B2 (ja) 不揮発性メモリ素子及びその製造方法
US7589364B2 (en) Electrically rewritable non-volatile memory element and method of manufacturing the same
KR100818498B1 (ko) 불휘발성 메모리 소자 및 그 제조 방법
US8284596B2 (en) Integrated circuit including an array of diodes coupled to a layer of resistance changing material
US7545668B2 (en) Mushroom phase change memory having a multilayer electrode
JP4577692B2 (ja) 不揮発性メモリ素子及びその製造方法
JP4800017B2 (ja) 半導体記憶装置
US7528402B2 (en) Electrically rewritable non-volatile memory element
KR20080096456A (ko) 스페이서 물질 층을 포함하는 집적 회로
US8916414B2 (en) Method for making memory cell by melting phase change material in confined space
JP5634002B2 (ja) 相変化型不揮発性メモリ及び半導体装置
US7679074B2 (en) Integrated circuit having multilayer electrode
JP2010282989A (ja) 半導体記憶装置及びその製造方法、並びに、データ処理システム及びデータ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081110

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20100407