TW200939434A - Semiconductor apparatus - Google Patents

Description

200939434 六、發明說明： 【發明所屬之技術領域】 -本發明係關於半導體裝置’且特定地係關於電子組件配置於 兩個增層電路板之間的半導體裝置。 【先前技術】 作為習知半導體裝置之一類型，存在電子組件配置於兩個增 層電路板之間的組態（參見圖1)。 _ 圖1為習知半導體裝置之剖面圖。 1 參考圖1時，習知半導體裝置400包括：第一電路板401、 第一電子組件402及403、外部連接端子404、内部連接端子 405、第二電路板408、密封樹脂411、及第二電子組件412及 413。 第一電路板401為核心增層板’且包括具有板狀形狀之核心 板421、饋通電極422、導線424及438、絕緣層426及439、 G 介層428及441、佈線圖案431至434、内部連接端子焊墊435、 及外部連接端子焊墊443。 饋通電極422在多個位置處形成於核心板"I中且穿過核心 板421。導線424係放置於核心板421之上部面421A上，真 連接至饋通電極422之上部端。接著絕緣層4沈形成於核心板 421之上部面421A上’以覆蓋導線。 介層428形成於覆蓋導線424之絕緣層426之部分中且穿過 該等部分’介層428之下部端連接至導線424。 097145456 5 200939434 佈線圖案431至434形成於絕緣層426之上部面426A上， 且連接至介層428之上部端。佈線圖案431包括··第一電子組 件安裝焊墊445，第一電子組件402安裝於該第一電子組件安 裝知墊445上，内部連接端子焊塾446，内部連接端子405安 裝於該内部連接端子焊墊446上；及導線447，該導線447與 該第一電子組件安裝焊墊445及該内部連接端子焊墊446整體 地形成’且電性連接該第一電子組件安裝焊墊445與該内部連 接端子焊墊446。 内部連接端子焊墊446之長度（大小）係足夠用於安裝連接 端子405’該連接端子405具有允許將第一電子組件4〇2及4〇3 定位於第-電路板4Q1與第二電路板之間的適當直徑。就 此而言，假定第-電子組件備中之每一者之高度為^% mm(其大於另—第一電子組件搬之高度），内部連接端子概 之直徑為0. 5 mm，且内部連接端子焊塾描在平面圖中實質 上為圓形’則内部連接端子焊墊446之直徑可例如為働卿 佈線圖案432包括：第一電子組件安裝焊塾働，第一電子 組件402安裝於該第一電子組件安裝辉塾糊上；第一電子組 件安裝雜451，第-電子、纟赠钱於該第—電子安 料墊45丨上；及導線452，解線似與卜電子組件安襄 焊塾449及451整體地形成1電性連 墊449與45卜 ㈣電子組件女褒焊 佈線圖案434包括··第—電子組件安裝焊塾45?，第一電子 097145456 200939434 組件403安裝於該第一電子組件安裝焊墊457上；内部連接端 子焊墊458’内部連接端子4〇5配置於該内部連接端子焊墊458 上，及導線459，該導線459與該第一電子組件安裝焊墊457 及該内部連接端子焊墊458整體地形成，且電性連接該第一電 子組件女裝焊墊457與該内部連接端子焊墊458。 内部連接端子烊塾458之長度（大小）係足夠用於安裝連接 端子405,該連接端子405具有允許將第一電子組件4〇2及4〇3 ❹定位於第一電路板401與第二電路板棚之間的適當直徑。因 此，假定第一電子組件403中之每一者之高度為〇 33咖（其 大於另-第-電子組件402之高度），内部連接端子4〇5之直 徑為0.5 mm，且内部連接端子焊墊458在平面圖中實質上為 圓形，則内部連接端子焊墊458之直徑可例如為働 内部連接端子谭墊435配置於絕緣層傷之上部面426八 上’且連接至介層428之上部端。内部連接端子焊塾435之長 ©度（大小）係足夠用於安裝連接端子娜，該連接端子概具有 允許將第-電子組件402及403定位於第一電路板4〇1與第二 電路板408之間的適當直徑。就此而言，假定第一電子組件 顯其高於另-第-電子組件4〇2)中之每一者具有〇33職 之高度，内部連接端子4〇5之直徑為〇 5職，且内部連接端 子焊墊435在平面圖中實質上為圓形，則内部連接端子焊塾 435可例如具有400 # m之直徑。 導線438設置於核心板421之下部面421B上且連接至饋 097145456 7 200939434 通電極422之下部端。絕緣層伽形成於核心板421之下邻面 421B上且覆蓋導線438。 「°丨面 介層441形成於覆蓋導線438之絕緣層439之部分中 »亥等4刀且其上端連接至導線438。外部連接焊塾4 j 成於絕緣層439之下部面娜上，且連接至介層44i之下^ 端。 口 第-電子組件402安裝於第一電子組件安裝焊墊桃及姻 上。且關於第-電子組件搬，可使用例如半導體晶片。 第-電子組件彻安裝於第一電子組件安裝焊墊45丨、似、 455、及457上，且經由佈線圖案432及概而電性連接至第 -電子組件402。例如晶片電容器、晶片電阻器、或晶片電感 器可使用作為第-電子組件4〇3,且外部連接端子侧安裝於 外部連接焊墊443上。 内部連接端子405安裝於内部連接端子焊墊435上。使用内 部連接端子405以將第-電路板4()1電性連接至第二電路板❹ 408(其增層立於該第一電路板4〇1上），且亦設置在第一電路 板401與第二電路板4〇8之間的間隙，使得安裝於第一電路板 401上之第一電子組件402及403可容納於該間隙内❶假定第 一電子組件403(其高於另一第一電子組件4〇2)具有〇. 33丽 之高度，則内部連接端子405之直徑可例如為0.5匪。 第二電路板408為核心增層板，且包括：具有板狀形狀之核 〜板463、饋通電極464、導線466及481、絕緣層467及483、 097145456 8 200939434 介層469及484、第二電子組件安裝焊塾472、佈線圖案仍 至476、及内部連接端子焊墊485。 ' 饋通電極464在多個位置處形成於核心板463中且穿過核心 '板463。導線466沿核心板463之上部面463A延伸，且連接 至饋通電極464之上部端。絕緣層術形成於核心板棚之上 部面463A上，以覆蓋導線466。 ”層469係位於使其穿過上面放置有導線侧之絕緣層術 ❹之部分’且介層之下部端連接至導線傷。第二電子組件 安裝焊塾472安裝於絕緣層術之上部面術A上且連接至 介層469之上部端及第二電子組件413。 佈線圖案473至476形成於絕緣層467之上部面467A上， 且連接至介層469之上部n線圖案473包括：第二電子組 件女裝知墊491及492，第二電子組件413安裝於第-雷+ _ 件安裝焊謹及搬上;及導請，該導^ ©子組件安裝輝墊491及492整體地形成，且電性連接第二電子 組件安裝焊墊491與492。 佈線圖案474包括：第二電子組件安裝焊墊4的，第二電子 組件413安裝於該第二電子組件安裝焊墊沾5上；第二電子組 件安裝焊塾彻，第二電子組件412安裝於該第二電子組件安 f焊塾496上；及導線497，該導線術與第二電子組件安震 焊塾495及496整體地形成，且電性連接第二電子組件安 墊 495 與 496。 097145456 200939434 佈線圖案475包括：第二電子組件安裝焊塾5G卜第二電子 組件412安裝於該第二電子組件安裝焊墊5〇1上；第二電子組 件安裝焊墊502 ’第二電子組件413安裝於該第二電子組件= 装焊墊502上；及導線503，該導線5〇3與第二電子組件安裝 焊塾501及502整體地形成’且電性連接第二電子組件安襄焊 墊 501 與 502。 佈線圖案476包括：第二電子組件安裝焊墊咖，第二電子 組件413安裝於該第二電子組件安裝焊墊娜上；及導㈣6，◎ 該導線506與該第二電子組件安裝焊墊5〇5整體地形成，且連 接至介層469。 導線481在多個位置處設置於核心板463之下部面犯 上，且連接至饋通電極464之下部端。絕緣層483沈積於核心 板463之下部面463B上，且覆蓋導線48卜介層狀4形成於

位於導線481下方的絕緣層483之部分中且穿過該等部分，且 其上部端連接至導線481。 Q 内部連接端子焊墊485位於絕緣層483之下部面483A上， 且連接至内部連接端子405，該内部連接端子4〇5連接至第一 電路板401。在此配置之情況下，第二電路板4〇8經由内部連 ' 接知子405電性連接至第一電路板4〇1。内部連接端子谭墊485 具有足夠大之長度（大小）用於安裝内部連接端子4〇5 ,該等内 部連接端子405具有一適當直徑，在其中第一電子組件4〇2及 403可安裝於第一電路板上且容納於第一電路板與第 097145456 10 200939434 二電路板408之間。就此而言，假定第一電子組件4〇3(其高 於另一第一電子組件402)中之每一者具有〇.33 mm之高度， -- 且内部連接端子405之直徑為〇. 5 mm，且内部連接端子焊墊 ' 485之形狀在平面圖中實質上為圓形，則内部連接端子焊墊 485之直徑可例如為4〇〇 。（關於以上描述，參見例如專利 文件1)。 [專利文件 1] WO 2007/069606 ❹ 根據習知半導體裴置400，增加用於電性連接第一電路板 401與第二電路板4〇8之内部連接端子405之直徑，使得可獲 得在第一電路板401與第二電路板408之間的空間，安裝於第 一電路板401上之第一電子組件4〇2及4〇3可裝配於該空間 中。結果，半導體裝置400之高度增加，且不可減小。 另外，當内部連接端子405之直徑增加時，相應地，内部連 接端子焊墊435、446、458、及485(内部連接端子405連接至 ©該等内部連接端子焊墊）因此必須在平面方向上擴大（其尺寸 增加）。結果，第一電路板4〇1及第二電路板4〇8之尺寸在平 面方向上擴大，且因此半導體裝置400不可能縱向地縮小大 小。 作為用於減小半導體裝置4〇〇之尺寸之一方法，具有低高度 (0.2麵或更小）之電子組件可作為第一電子組件4〇2及4〇3 安裝於第一電路板401上。然而，目前可用的電子組件之陣容 僅包括少數昂貴的具有令人滿意之高度的電子組件，且在普遍 097145456 11 200939434 =内:】該等電子組件用於半導想裝請為不可行的。 當考慮上朝題時，本發明之—目的為提供可藉由減小高度 及長度（如沿上部表面平面所量測）_小大小之半導體裝置。 根據本發明之―第—態樣，提供—種半導體裝置，其包括： 第一電子組件， -第-電路板，其包括第一電子組件安裝焊塾，其中該等第 電子組件安裝於該等第一電子組件安裝谭墊上，及χ -第二電路板’其位於該第—電路板之上，其中 電路板之第一面上， 二 第一電子組件安裝焊墊配置於第—電路板之1相對於該第 子而 第一電路板與第二電路板藉由位於其間之内部連 電性連接，且 〇 :凹人料相對於該等第—電子轉㈣成於該第二電路 ，以谷納該等第一電子組件之部分。 置 根據本發明之一第二態樣，提供根據該第一態樣之半導體裝 ’其中 第-電子組件在多個位置處安裝於第一電路板上，且 路成於第二電路板之—相對於钱於該第一電 株 _—電子組件的部分之部分巾，鱗第-電子組 連接端子之高度 件之該部分係高於位於第—雷路板之間的内部 097145456 12 200939434 根據本發明之一第:r能样4日 半導體裝置，其更包二，據第一態樣或第二態樣之 一密封樹脂，其設置以密封第-電路板與第二電路板之間的 空間。 根據本發明之一第四能梯 ,上 〜、樣，^供根據第一態樣至第三態樣中 之任一者之半導體裝置，其中 ’且穿過第二電路板之對應 一饋通部分形成於第二電 ❹ 於該凹入部分之—底部的部分。 j本發Θ之第五態樣，提供根據第—態樣 樣中之 任一者之半導體裴置，其中 =二電子組件安料魏置於第二電路板之—相對於一形 成有凹入部分之面的面上，且 一第二電子組件安裝於該第二電子安裝焊墊上。 根:本:明之第六態樣，提供根據第-態樣至第五態樣中之 任一者之半導體骏置，其中 該内部連接端子為導電球，其包括： ^ 、用於維持第—電路板與第二電路板之間的預定距 ，及 一塗層部分，λ覆蓋該核心。 第一態樣至第六態樣中之 路板之一相對於該第一面 根據本發明之第七紐，提供根據 任-者之半導體裝置，其更包括： 外部連接㈣，其配置於該第一電 097145456 13 200939434 之第二面上且電性連接至該第二電路板。 根據本發明，JEI為形成以容㈣—電子組件之部分所設置的 凹入部分在第二電路板之相對於安裝於第—電路板上之第一 電子、’且件巾戶斤以相較於習知配置，可減小第一電路板與第二 電路板之間的距離。因此，可減小半導體裝置之高度。 此外因為自第—電路板至第二電路板之距離已縮短（該等 内部連接端子位於第-電路板與第二電路板之間），所以内部 =接端子之直徑可減小直至小於習知内部連接端子的直捏，且 叹置於第-電路板及第二電路板上之驗附接内部連接端子 之谭塾的尺寸亦可跨越其表面之平面而減小（其大小可減 小）。因此，第-電路板及第二電路板之長度可，且半導 體裝置可縱向地縮小大小。 提供一種半導體裝置，其包括： 根據本發明之第八態樣 第一電子組件， 一第 電路板’其包括第-電子組件安裂焊墊，該等第 子組件安裝於該等第-電子組件安裳焊塾上，及 該第 :第二電路板’其位於該第—電路板下方，該第二電路板面 向文褒於該第一電路板上之該等第一電子組件，其中 端 電路板與該第二電路板藉由位 子而電性連接4 _由位於其間之内部連接 一用於容域等第-電子組叙料 部分係形成於該第二電路板中’且穿過該第二電路 097145456 200939434 該等第一電子組件之部分。 置根 ^本發明之第九態樣’提供根據該第八態樣之半導體裝 該等第一電子組件安裝於多個位置處，且 —該電子組件容納饋通部分形成於該第二電路板之— 參 安裝於 々該第-電路板上之該等第一電子組件的部分之部二 中’該等第-電子組件之該部分高 刀 等内部連接端子的下部端。 第冑路板之該 間的-一密=脂，其設置以密封該第一電路板與該第二電路板之 φ 二本:::= 第二電子组件安裝焊塾配置於該第—電路板之—相對於一 形成有該等第-電子組件安裝焊塾之面的面上，i 、 —第二電子組件安裝於該第二電子組件安裝焊墊上。 根據本發明之第十二態樣，提供㈣第八態樣至第十一態樣 中之任一者之半導體裝置，其中 ^ 該内部連接端子為導電球，其包括： 定2心及其用於維持該第一電路板與該第二電路板之間的預 097145456 15 200939434 一塗層部分’其覆蓋該核心。

根據本發明，電子組件容納饋通部分形成於該第二電路板中 且穿過該第二電路板之面向安裝於第—電子電路板上的該等 第-電子組件之部分，且使用於容納該等第—電子組件之部 分。因此’第-電路板與第二電路板之_距離（内部連接端 子配置於第-電路板與第二電路板之間）可減小 減小半導«置之紐。 T 此外’因為自第一電路板至第二電路板之距離已縮短（該等 内部連接端子位於第—電路板與第二電路板之間），所以内部 連接端子之直桎可減小直至小於習知内部連接端子的直徑，且 -又置於第t路板及第二電路板上之驗附接内部連接端子 之焊墊之尺寸亦可跨越其表面的平面m (其大小可減 小）°因此，第-電路板及第二電路板之長度可縮短，且半導 體裝置可縱向地縮小大小。 根據本發明，半導體裝置可藉由減小高度及長度（如沿其上 部表面之平面而量測）而縮小大小。 【實施方式】 現將參考圖式描述本發明之具體例。 (第一具體例） =為根據本發明之第—具體例之半導體裝置之剖面圖。 ^圖2，第一具體例之半導體裳置1〇包括：第一電路板 電子組件12及13、外部連接端子14、第二電路板 097145456 200939434 17、内部連接端子19、密封樹脂21、及第二電子組件23及 24 ° - 第一電路板11為核心增層板，且包括：核心板31、饋通電 . 極33、導線34及47、絕緣層35及49、介層36及51、饰線 圖案41至44、内部連接端子焊墊45、及外部連接焊墊52 ° 核心板31為板狀形狀，且可為藉由以樹脂浸入玻璃纖維而 形成之樹脂層。 ❹ 饋通電極33在多個位置處形成於核心板31中且穿過核心板 31，且可使用例如Cu且藉由電鍵而形成。 導線34係放置於核心板31之上部面31A上，且連接至饋通 電極33之上部端。導線34可使用例如Cu且藉由利用減成法 而形成。 沈積於核心板31之上部面31A上以覆蓋導線34之絕緣層 35可為由例如環氧樹脂或聚醯亞胺樹脂所形成之樹脂層。 ® 介層36形成於覆蓋導線34之絕緣層35之部分中且穿過該 等P刀且其下部端連接至導線34。介層36可在形成佈線圖 案41 S 44及内部連接端子焊墊奶的同時使用例如cu且藉由 利用半加成法而形成。 佈線圖案41形成於絕緣層35之上部面35A之對應於第一電 路板11之周邊部分的部分上，且連接至介層36之上部端。佈 線圖案41包括：内部連接端子焊塾％，内部連接端子μ連 接至該内部連接端子焊墊54 ;第一電子組件安裝谭塾.第 097145456 200939434 一電子組们2安裝於該第—電子組件安料墊55_^及導線 56 ’該導線56將該内部連接端子厗墊％電性連接至該第一電 子組件安裝焊墊55。 形成内部連接端子焊墊54，以使鱗越其表面之平面小於 (亦即，在尺寸上小於）設置用於習知半導體裝置彻之内部連 翻子焊墊435、446、458、及伽（參見圖D。當内部連接 端子19之直徑為〇. 26麵，且内部連接端子焊墊54之形狀在

平面圖中實質上為_時，内部連接端子焊墊54之直徑可例 如為200以m。 佈線圖案42形成於絕緣層35之上部面脱之對應於第一電 =^之中心的部分上，且連接至介層36之上部端。佈線圖 〇括.第一電子組件安裝焊塾57，第一電子組件12 =第-電子組_„57上；第—電子組件安裝焊塾 …第-電子組件13安裝於該第—電子组件安裝焊墊上丨 ^導線59，該導線59電性連接第一電子組件安裝焊墊57與〇 佈線圖案43形成於絕緣層35之上部面35A之對應於第 :=4^:部分的部分上’且連接至介層36之上部端。佈 、、’ ” 匕括·第一電子組件安裝焊墊61及62，第—雷早 第一電子組件綱塾61及62上;及導線63, "··電丨生連接第一電子組件安裝焊墊61與62。 佈線圖案44形成於絕緣層35之上部面35A之對應於第一電 097145456 18 200939434 路板π之周邊部分的部分上，且連接至介層％之上部端。佈 線圖案44包括：第一電子組件安裝焊墊65，第一電子組件13 *安裝於該苐—電子組件安裝焊墊65上,·内部連接端子烊墊 *' 66 ’内部連接端子19連接至該内部連接端子焊塾66 ;及導線 6 7，該導線6 7將該第-電子組件安裝焊墊6 5冑性連接至該内 部連接端子烊墊66。 形成内部連接端子焊墊66，减其跨越其表面之平面小於 ❹（亦即’在尺寸上小於）設置用於習知半導體裝置彻之内部連 接端子焊塾435、碰、458、及娜（參見圖D。當内部連接 端子19之直徑為〇. 26 mm，且内部連接端子焊墊66之形狀在 平面圖中實質上為圓形時，内部連接端子焊塾66之直徑可例 如為 200 in。 介層36及佈線圖案41至44可使用例如Cu且藉由利用半加 成法而同時形成。 © ㈣連接端子焊㉟45形成於絕緣層35之上部面35A(第一 電路板11之第面）之對應於第一電路板11之周邊部分的部 分上。當内部連接端子19安裝於内部連接端子焊墊奶上時， 内部連接端子焊墊45可經由内部連接端子19電性連接至設置 用於第二電路板17之内部連接端子焊塾97 ’將在稍後描述該 等内部連接端子焊塾97。形成内部連接端子焊墊45，以使其 跨越其表面之平面小於（亦即，在尺寸上小於)設置用於習知半 導體裝置400之内部連接端子焊塾435、446、伽、及顺參 097145456 19 200939434 見圖1)。當内部連接端子19之 罝瓜為〇. 26 mm，且内部連接 鳊子知墊45之形狀在平面圖中 , 實質上為圓形時，内部連接端 子知墊45之直徑可例如為200々m。 内部連接端子焊墊45可為报士 了在形成介層36的同時使用例如Cu 且藉由利用半加成法而形成。 =線47形成於核心板31之下部面上且連接至饋通電 之下部端。導線47可使用例如cu且藉由利用減成法而 形成。 〇 絕緣層49形成於核心板w 級㈣AQ ^扳31之下部面⑽上以覆蓋導線47β

亞胺樹脂所形成之樹月I 、邑緣層49可為由例如環氧樹脂或聚酿 層0 等二層51:成於導線47下方的絕緣層49之部分中且穿過該 : 端連接至導線47,51可在形成外部連 齡塾52的同時制例如α且藉由彻半加成法而形成。 ❹ ^部連接焊塾52形成於絕緣層49之下部面顿第一電路 η第二面)上，且電性連接至第一電子組件12及13，該 專第一電子紐件12及13安裝於第—電路 因為外部連接焊墊52安裝於絕緣 ,、，士播_ 个耳抑之下部面49Α上，所 ㈣可經由外部連接端子14電性連接至諸如母板 之女裝板（未圖示）。 料連料墊52可在形成介層51的同時使用例如c 由利用半加成法而形成。 097145456 20 200939434 第一電子組件12安裝於第一電子組件安裝焊墊55及π 上’且經由佈線圖S 41電性連接至内部連接端子19。第—電 子組件12之高度Hl小於位於第一電路板n與第二電路板η 之間的内。ρ連接端子19之高度jj3。半導體晶片可用作實例第 電子組件12。當半導體晶片用作第-電子組件12時，安裝

於第一電子組件安裝焊墊55及57上之第一電子組件12之高 度Hi可例如為〇. 1咖^。 D 第一電子組件13安裝於第一電子組件安裝焊墊⑽邝卜犯、 及65上，且經由佈線圖案42電性連接至第一電子組件a。 第-電子組件13之高度H2大於位於第一電路板u與第二電路 板17之間的内部連接端子19之高度出。第一電子組件u可 例如為晶片電容器、晶片電阻器、或晶片_器。當晶片電容 器、晶片電阻器、或晶片電感器用作第一電子組件13時，安 Φ 裝於第-電子組件安裝焊墊58、6卜62、及μ上之第1子 組件13之高度Hz可例如為〇. 33咖。 安端Μ配置於外部連接焊墊52上以將諸如母板之 =板（未圖不）電性連接至半導縣置1()。焊球可用於外部 連接端子14,且外部連接端子Μ之形成可在第二電子组件23 ，24已安裝於第二電路板17上之後（亦即在處理 :。應注意，可首先形成外部連接端子14，且其後，= 第二電子組件23及24。 褒 第二電路板17為核心增層板，且位於第 電路板11上方。 097145456 21 200939434 第二電路板π經由内部連接端子19電性連接至第一電路板 η，該等内部連接端子19配置於第—電路板u與第二電路板 17之閱。 第二電路板17包括：核心板7卜饋通電極73、導線74及 9卜絕緣層75及93、介層76及95、佈線圖案81至⑽及87、 第二電子崎絲焊墊85、狀科94、㈣料接端子焊 墊97。 核心板71為板狀形狀板，且具有穿職錢71之對應於形 成凹入部分94之區域之部分的饋通部分72。因此，饋通部分 72為用於界定凹入部分94之形式之組件中之—者。核心板w 可為例如藉由以樹脂浸入玻璃纖維而形成之樹脂層。 饋通電極73在多個位置處形成於核心板71中且穿過核心板 71。饋通電極73可使用例如Cu且藉由電鍍而形成》 導線74延伸跨越核心板71之上部面71A，且連接至饋通電 極73之上部端。導線74可藉由使用例如Cu且藉由利用減成 方法而形成。 絕緣層75沈積於核心板71之上部面71A上，以覆蓋饋通電 極72及導線74。如上所述，因為絕緣層75沈積於核心板71 之上部面71A上以覆蓋設置用於核心板71之饋通部分72，所 以相較於設置饋通部分用於絕緣層Y5之相對於饋通部分72之 部分的情況（取代凹入部分94形成饋通部分之情況）而言，可 改善絕緣層75之上部面75A之平面化。因此，第二電子組件 097145456 22 200939434 23及24可精確地安裝於設置於絕緣層75之上部面75A上之 第二電子組件安裝焊墊85、101、1〇2、1〇5、106、111、及112 上，稍後將描述該等第二電子組件安裝焊墊。絕緣層75可為 由例如環氧樹脂或聚醯亞胺樹脂所製成之樹脂層。 介層76形成於覆蓋導線74之絕緣層75之部分中且穿過該 等部分，介層76之下部端連接至導線74。 佈線圖案81形成於絕緣層75之上部面75A之對應於第二電 〇路板17之周邊部分的部分上，且連接至介層76之上部端。佈 線圖案81包括：第二電子組件安裝焊整101及102，第二電 子組件24安裝於第二電子組件安裝焊塾1G1及102上；及導 線103 ’該導線103電性連接第二電子組件安裝焊塾1〇1盘 102。 ’、 佈線圖案8 2形成於絕緣層7 5之上部面7 5 A之對應於第二電 ❹ 路板17之t心部分的部分上，且連接至介層76之上部端。佈 線圖案82包括·第二電子組件安裝焊墊105，第二電子組件 24曰安裝於該第二電子叙件安裝焊塾ι〇5上，·第二電子組件安 裝焊墊106 ’第二電子组件23安裝於該第二電子崎安震焊 墊106上；及導線107，該導線107 t性連接第二電子組件安 裝焊墊105與1〇6。 佈線圖案83形成於絕緣層乃之上部面—之對應於第二電 路板17之周邊部分&、 邻为上，且連接至介層76之上部端。佈 «案⑽包括：第二電子組件安裝烊墊⑴，第二電子組件 097145456 23 200939434 23安裝於該第二 二電子組件安裝焊墊ill上；

裝焊墊1Π與112。 年蛩111上；第二電子組件安 女裝於該第二電子組件安裝焊 該導線113電性連接第二電子組件安

如上所述’因為佈線圖案87形成於絕緣層75之上部面75a ，對應於形成凹入部分94(設置用於容納第一電子組件W之 I5刀的凹人。卩分）之區域的部分巾，所以可增加半導體裝置 之封裝密度。作為另_方法，取代凹人部分94，可形成穿過 第-電路板17(具體言之’在此具體例中之核心板71及絕缘❹ 層75及93)之饋通部分，然而，在此情況下，佈線圖案耵不 忐在第一電子組件13之上形成，且封裝密度不能增加。 介層76、佈線圖案81至83、第二電子組件安裝焊墊85、 及佈線圖案87可使用例如Cu且藉由利用半加成法而同時形 成。 導線91形成於核心板71之下部面71B上，且連接至饋通電 極73之下部端。導線91可使用例如Cu且藉由利用減成法而 097145456 24 200939434 形成。 沈積於核心板71之下部面71B上以覆蓋導線91之絕緣層 93包括饋通部分114 ’該饋通部分114為凹入部分94之組件 中之-者且穿過對應於形成凹人部分％之區域的絕緣層93。 絕緣層93可為由例如魏義歧邮職麟製成之樹脂 層0 ❹ ❹ 凹p刀94形成於第二電路板17之相對於第一電子組件 m安裝於第—電路板u上之多個第—電子組之部 :中該等第-電子組件13之高度大於位於第一電路 板11與第二電路板17之間的内部連接端子19中之每-者之 间度H3。凹八部分94包括形成於絕緣層93巾之饋通部分114 及穿過核錢71之觀部分I且祕容納絲於第一電路 板11上的第一電子組件13之部分。 =述：於容納第_電子組㈣之部分之凹入部分％ 形成於弟一電路板17 電路板U上之乡轉1子 (安裝於第一 中，該等第-電子組m組们2及13中之兩個）的部分 與第二電路W㈣驗19 f者=3 H”因此，由此設置於第—電路板„與第二 : 上面定位有内部連接端子19 之間的 子焊墊45、54、及66至;^ 内部連接端 ,。卩連接端子焊墊97之距離）小於f 知地权置之如，使得铸體Η)之高度可減小。 097145456 25 200939434 此外’當第一電路板11與第二電路板17之間形成内部連接 端子19之部分處可用的空間較小時’配置於其中之内部連接 端子19之直徑可減小為小於設置用於習知半導體裝置*⑽之 内部連接端子405(參見圖1)的直徑（例如，〇 5咖）。因此， 可減小設置用於第一電路板U之連接端子焊墊45、54、及邮 以及設置用於第二電路板17之内部連接端子焊墊97跨越表面 平面之尺寸，亦即，可減小内部連接端子焊墊45、54、恥、 及97的大小。因此，第—電路板u及第二電路板p之尺寸 可在其表面平面之方向上減小，且半導體裝置1〇可縱向地縮〇 小大小。 另外’因為用於容納第-電子組件13之部分之凹人部分％ 僅相對於第-電子、组件13而形成於第二電路板I?中（第一電 子組件13之高度大於内部連接端子19之高度H〇，所以形成 於第二電路板17中之凹入部分94的尺寸應與環境允許一樣 乂此方式’可防止第二電路板之強度之由於凹入部分 94之形成的過度惡化。 取代如前所述在第二電路板17中形成凹入部分94，可形成 穿過、、邑緣層93及核^板71的相對於安裝於第—電路板u上 μ第電子組件12及13之凹入部分。亦在此情況下，半導體 咸置10亦可藉由減小其高度及其長度（如沿其上部表面之平 面所量測）而縮小大小。 |層95形成於導線91下方之絕緣層93之部分中且穿過該 097145456 26 200939434 等部分，介層95之上部端連接至導線91。 ο 内部連接端子焊墊97配置於沿絕緣層93之下部面⑽之多 個位置處，且連接至介層95之下部端，部連接端子焊塾打 用於安裝内部連接端子19，且經由内部連接端子19電性連接 至内部連接端子輝墊45中之一者或電性連接至内部連接端子 焊塾54或66，所有該等焊墊均設置用於第_電路板^。如所 形成之跨越其表面平面的内部連接端子焊塾97小於(在大小 上小於）設置用於習知半導體裝置侧之内部連接端子焊墊 伽、權、458、及485(參見圖υ。當内部連接端子19之直 ，為〇. 26 mm，且内部連接端子焊塾97之形狀在平面圖中實 質上為圓形時，内部連接端子谭墊97之直徑可例如為細。 以上所述之介層95及内部連接端子焊塾97可使用例如⑸ 且藉由利用半加成法而同時形成。 ❹ 内部連接端子19位於第—電路板11與第二電路板17之 間’且連接至内部連接端子焊塾45中之一者或連接至内部連 接知子谭塾54或66(所有該等轉係設置用於第一電路板 二），且連接至設置用於第二電路板17之内部連接端子焊墊 .因此，内部連接端子19將第1路板u電性連接至第二 二217。内部連接端子19可例如為導電球，其包括核心115 == 部分116’該等導電球維持在第一電路板心 第一電路板17之間的預定距離。 如上所述’使用導電球作為用於維持第-電路板U與第二 097145456 27 200939434 電路板17之間的預定距離之内部連接端子19，對該等内部連 接端子19設置核心115。因此，即使當外力施加於半導體裝 置10時，第一電路板u與第二電路板17之間的預定距離仍 可維持。此外’内部連接端子19亦用作間隔物，該等間隔物 能使第二電路板Π在第—電路板u上之精確、接近平行的設 置。 核〜115可例如為金屬球（例如，Cu球）或樹脂球。用於樹 脂球之實例材料可為聚苯乙烯、聚丙烯酸醋、及聚氯乙婦，且❹ 用於塗層部分116之材料可例如為焊料。内料接端子Μ之 直控可例如為〇· 26咖，且在此情況下，核心115之直捏可例 為0.20 mm。另外，當内部連接端子19之直徑為0.26細 且核匕115之直徑為〇. 2〇 _時，位於内部連接焊墊45、μ、 及66與内部連接端子焊墊97之間的内部連接端子ΐ9之高度 Η3可例如為2〇〇 。 又 =封树月a 21填充由第—電路板n及第二電路板17所界定 之空間（包括在凹入部分94内之空間），内部連接端子19及第 件12及13係位於該空間中，亦即，密封樹脂2丨用 於封閉配置於第—電路板u與第二電路板m的内部 J2. 1 Q xt 及第一電子組件12及13。密封樹脂21可例如為環 樹脂。 根據此配置，因為密封樹脂21係設置以填充第-電路板u 與第一電路板17之間配置有内部連接端子19及第-電子組件 097145456 28 200939434 12及13的空間’所以可防止對内部連接端子u及第一電子 、·且件12及13之損害。此外，可增加半導财置w之強度。 ， 錢助於内部連接端子之連接已在第—電路板ιι(在其上 '安以—電子組件12幻3)與第二電路板m其上尚未安裝第 -電子組件23及24)之間完成之後設置密封樹脂2卜 第二電子組件23安裝於配置於第二電路板17上之第二電子 組件安裝焊墊106及111上。例如半導體晶片可用作第二電子 ❹組件23 ’且在此情;，底部填充樹脂可設置於第二電子組 件23與第二電路板17之間。 第二電子轉24安裝於配置於第二板Π上之第二電子 組件安裝焊墊85、ΗΗ、102、105、及112上。晶片電容器、 晶片電阻器、或晶片電感器可用作第二電子組件24。用於將 第二電子組件23及24安裝於第二電路板17上之製程係在已 設置密封樹脂21之後執行。 ❹ 根據此配置，因為第二電子組件安裝焊墊85、1〇1、102、 105、106、111、及112安裝於第二電路板17之絕緣層75之 上部面75Α(第二電路板17相對於形成凹入部分94之面的面） 上，且因為苐二電子組件23及24安裝於第二電子組件安裝焊 墊85、101、102、105、106、m、及112上，所以可增加半 導體裝置10之封裝密度。 具有此配置之半導體裝置10可使用熟知方法而製造，除了 第二電路板17係使用具有饋通部分72之核心板71及具有饋 097145456 29 200939434 通部分U4之絕緣層93而形成。饋通部分？2及114可例如使 用繞送器（router)而形成。 根據此具體例之轉體裝置1◦，餘容納第-電子组件13 之部分之凹入部分94形成於第二電路板π之相對於第一電子 :件13_-電路板π上之多個第一電^ 2兩者）的部分中，該等第1子組件13之共嶋大於位 ;第一電路板11與第二電路板Π之間的内部連接端子19中 之每一者之高度H3。因此，由此設置於第—電路板u與第二 電路板17之_上面定位有内部連接端子19之空間（具體言 之’自内部連接端子焊墊45、54、及66至内部連接端子焊: 97之距離）小於f知地設置之如，使射削、料 高度。 此外，當第-電路㈣與第二電路板17之間形成内部連接 端子19之部分處可用的”制、_，配置於其中之内部連 接端子19之絲可減小為小於設置胁習知料«置侧 之内部連接端子4G5(參見圖1)的直徑（例如，^ 因此， 設置用於第-電路板n之連接端子焊墊45、54、及邸以及 設置用於第二電路板17之内部連接端子焊塾97之跨越表面平 面之尺寸可減小，亦即’可減小㈣連接端子焊塾45、％、 66、及97的大小。因此，第一電路板u及第二電路板^之 尺寸可在其表面平面之方向上減小，且半導體裝置1()可縱向 地縮小大小。 097145456 30 200939434 在此具體例中’已藉由利用在使用形成於絕緣層的丄 中之饋 通部分114及穿過核心板71之饋通部分72界定凹入Ar、 、邠分94 之情況而給出描述。然而，凹入部分94可使用形成於 、、、色緣層 93中之饋通部分114及未穿過核心板71之開口來界定。 圖3為本發明之第一具體例之半導體裝置之第一修改的剖 面圖。在圖3中，對於對應於第一具體例之半導體裝置之 組件的組件提供與用於第一具體例中之元件符號相同的元 ❹ 符號。 ^ 參考圖3時，用於第一具體例之第一修改之半導體裝置 具有與半導體裝置10相同之配置，除了饋通部分131形成於 第一具體例之半導體裝置1〇的絕緣層75中。饋通部分l3i在 對應於凹入部分94之底部之位置處形成為絕緣層75中之通 孔。在此情況下，例如通孔可用作饋通部分131。當通孔用作 饋通部分131時’通孔之直徑可例如為5〇〇 #πι。 ® 因為自凹入部分94之底部穿過絕緣層75而形成饋通部分 131，所以在執行以將密封樹脂21注入至第一電路板u與第 二電路板17之間的空間（包括凹入部分94之空間）中之製程期 間，第一電路板11與第二電路板17之間的空氣經由饋通部分 131自半導體裝置10排出。因此，第一電路板丨丨與第二電路 板17之間的空間可精確地以密封樹脂21填充（而不存在空 隙）。 根據第一具體例之第一修改之半導體裝置，因為饋通部分 097145456 31 200939434 131在對應於凹入部分94之底部之位置處穿過絕緣層75，所 以第一電路板11與第二電路板17之間的空間可精確地以密封 樹脂21填充（而不存在空隙）。 第一具體例之第一修改之半導體裝置130可提供與第一具 體例之半導體裝置10可提供之效果相同的效果。為了進一步 說明，第一修改已藉由利用在使用形成於絕緣層93中之饋通 部分114及穿過核心板71之饋通部分72界定凹入部分94之 情況來描述。然而，凹入部分94可使用形成於絕緣層93中之 饋通部分114及未穿過核心板71之開口來界定❶在此修改中， 可如在第一修改中而設置通孔。 圖4為根據本發明之第一具體例之第二修改之半導體裝置 的剖面圖。在圖4中，對於對應於第—具體例之半導體裝置 10之組件的組件提供與躲第—具體例中之元件符號相同的 元件符號。 》考圖4時’第-具體例之第二修改之半導體裝置wo具有 與第-具體例之半導體裝置1G _的配置，除了湘在高度 上低於安制解導體裝置狀第1子組件13之第一電子 組件U2，且利用第二電路板141取代用於半導體裝置ι〇之 秦—電路板17。 第-電子組件142安裝於配置於第—電路板u上之第一, 子組件安裝焊墊58、61、62、及65 !樓^ 古 久的上。第一電子組件142戈 局度H4小於第一電子組件13之高声η 门度迅。第一電子組件142〒 097145456 32 200939434 例t為晶片電容器、晶片電阻器、或晶片電感器。 ^電路板⑷哺用於料體裝置1Q之_方式形成， =1: 分143而取代圖2中之凹人部賴，該凹入 刀94形成於第二電路板17中。 =入部分U3由形成於絕緣層93中之頻通部分ιΐ4及核心 :1之下邹面取其一起對應於饋通部分1⑷界定。亦即， e ❹ 圖展不之饋通部分72未形成於核心板71中。 如上所述，因為第一電子組 之π度队係小的，所以 用於谷、、内第一電子組件142之部 r ^ M 7 刀之凹入部分143可藉由僅在 =93中軸嫩114而製備。_此配置，因為饋 通口P刀72未形成於核心板71中， 〇 .½ λ* 第一電路板141之強度 將大於圖2中之第二電路板17的強度。 根據此配置，第—具體例之第 扯盥笛文之+導體裝置140可提 供與第-具體例之半導體裝置1()相_ 體例中，饋通部分可自凹入部分143 卜，在此… 75 -λ. 底部穿過核心板71及 絕緣層75而域，亦即，可形成具有 分⑶相同的功能之饋通部分。圖3所展不之饋通部 此具體例之第二修改已藉由在利用 絕緣層93令之饋通部分Π4及核心板7/ 由形成於 起對應於饋通部分114)來界定 之下部面71Β(其一

浓赤不办入穿况而侍到描述。然而，可 形成不凡王穿過的絕緣層93中之 J 143。 ，且此可用作凹入部分 097145456 33 200939434 (第二具體例） 圖5為根據本發明之第二具體例之半導體裝置之剖面圖。在 圖5中，對於對應於第一具體例之第二修改之半導體裝置H0 之組件的組件提供與第一具體例中之元件符號相同的元件符號。 參考圖5時，第二具體例之半導體裝置150具有與第一具體 例之第二修改之半導體裝置140相同的配置，除了設置第一無 核心電路板151及第二無核心電路板152來取代第一電路板 Π及第二電路板141 ’第一電路板11及第二電路板14ι為用 於半導體裝置140之核心增層板。 第一電路板151具有與第一電路板11相同之結構，除了設 置絕緣層161及介層163來取代設置用於圖4展示之第一電路 板11的核心板31及饋通電極33，且導線34、佈線圖案41至 44、及内部連接端子焊墊45配置於與用於第一電路板n之位 置不同之位置處。 絕緣層161位於絕緣層35與絕緣層49之間，且例如由環氧 樹脂或聚醯亞胺樹脂所製成之樹脂層可用作絕緣層161。導線 47及覆盖導線47之絕緣層49設置於絕緣層161之下部面161 b 上。 佈線圖案34形成於絕緣層161内部’使得饰線圖案34之連 接介層36之面可實質上與絕緣層161之上部面161八在相同的 平面上。 介層163穿過絕緣層161之位於導線34與導線47之間的部 097145456 34 200939434 分而形成，且連接導線34與導線47。亦即，介層i63、導線 34、及導線47係電性連接。 佈線圖案41及44及内部連接端子焊墊45形成於絕緣層35 之内部’使得佈線㈣41至4技内部連接端子焊塾45的上 面安裝有内部連接端子19之面可實質上與絕緣層如之上部面 35A在相同的平面上。 第二電路板152⑽第-電路板151上方，使得第二電路板 152相對於第-電路板151之上面安裝有第一電子組件及 142之面。第二電路板152經由内部連接端子19冑性連接至 第一電路板151 ’料内部連接端子19位於第—電路板i5i 與第二電路板152之間。與用於圖4中之第二電路板i4i之配 置相同的配置用於第二電路板152，除了形成絕緣層m及介 層Π3來取代設置用於第二電路板141之核心板7ι及饋通電 極73 ’導線74、佈線圖案81至83及87、及第二電子组件安 85 gk電路板141之位置不同的位置 處，且額外地形成凹入部分153。 絕緣層m位於絕緣層75與絕緣層93之間，且例如㈣氧 樹脂或聚隸胺樹賴製成之樹脂層可料絕緣層，覆罢 之 導線91且具有饋通部分114之絕緣層93形成於絕緣層17f 下部面171B上。 曰 佈線圖案74設置於絕緣層171内部，使得佈線圖㈣之連 接至介層7㈣面可實質上在與絕緣層m之均面皿在相 097145456 35 200939434 同的平面上。 介層173形成於位於導線74與導線91之間之絕緣層m 的^刀中且穿過該等部分’且電性連接導線74與導線91。 佈線圖案81至83及87及第二電子組件安裂烊塾85配置於 絕緣層75之内部’使得佈線圖案81至83及87及第二電子組 件安裝焊墊85之上面安裝有第二電子組件23及24之面可實 質上與絕緣層75之上部面75A在相同的平面上。佈線圖案幻 至83及87及第二電子組件安裝焊墊舫可例如為堆積 膜（其藉由使Ni膜（例如，具有5.Mm之厚度）及^層（例如，〇 具有〇. 5 /zni之厚度）以指定順序在絕緣層？5之上部面下 方向内堆積而形成）、Ni/Pd/Au堆積膜（其藉由使Ni層、pd層 及Au層以指定順序在絕緣層？5之上部面75八下方向内堆積而 形成）、或Pd/Au堆積膜（其藉由使Pd層及Au層以指定順序在 絕緣層75之上部面75A下方向内堆積而形成）。 凹入部分153由形成於絕緣層93中之饋通部分114及絕緣〇 層171之下部面171β(對應於凹入部分153之底部之面）界定。 凹入部分153用於容納第一電子組件142之部分。 柜據此具體例，因為薄於核心增層板之無核心板用作第一電 路板151及第二電路板152以構成半導體裝置15〇，所以半導 體裝置150之高度可減少更多。 藉由上述配置，第二具體例之半導體裝置可提供與第一 具體例之半導體裝置1〇所提供之效果相同的效果。 097145456 36 200939434 此具體例已藉由利用無核心板用作第一電路板151及第二 電路板152之情況而被描述。然而，第一及第二電路板中之一 者可為無核心板’且另-電路板可為核心增層板。此配置仍可 提供與第-具體例之半導體裝置10所提供之效果相同的效 果。 此外，在此具體例之描述中’凹入部分153已使用形成於絕 緣層93中之馈通部分114及絕緣層m之下部面17取對應 ©於凹入部分153之底部之面）來界定。然而’未完全穿過絕緣 層93之開口可形成於絕緣層93中且可用作凹入部分脱。 (第三具體例） 圖6為根據本發明之第三具體例之半導體裝置之剖面圖。在 圖6中，對於對應於第—具體例之第二修改中之半導體裝置 刚的組件之組件亦提供與用於第一具體例之第二修改中之元 件符號相同的元件符號。

參考圖6時，第三具體例之半導體農置 板⑻、第一電子組件12及 弟電路 d第二電子組件182、第二電 路板184、外部連接端子η、肉m 内°卩連接端子19、及密封樹脂 61 ° 第一電路板181具有與圖4展_ 之轉…之第二電路板141(圖4中 之半導體裝置140之組件中之〜 考）相同之配置，除了不雪要 凹入部分143,設置佈線圖案187 『不需要 及第二電子組件安裝焊墊188 來取代設置用於第二電路板141 w之佈線圖案81至83及第二電 097145456 200939434 子組件安裝焊墊85，且額外地形成佈線圖 案 191 至 194。 佈線圖案187位於絕緣層75之上部面75A之對應於第一電 路板181之周邊部分的部分上，且連接至介層76之上部端。 佈線圖案187包括：第二電子組件安裝焊塾2〇1，第二電子組 件182安裝於該第二電子組件安裝焊墊2〇1上；及導線2〇2， 其與第二電子組件安裝焊墊201整體地形成，且連接至介層 Μ。佈線圖案187可使用例如Cu且藉由利用半加成法而與介 層76同時形成。 第二電子組件安裝焊墊188位於絕緣層75之上部面75A之 對應於第-電路板181之中心部分的部分上，且連接至介層 Μ之上部端。在此配置之情況下’第二電子組件182安裝於 第二電子組件安裝焊墊188上。第二電子組件安裝焊墊188可 使用例如Cu且藉由利用半加成法與介層π同時形成。 佈線圖帛191配置於絕緣層93之下部面93A之對應於第一 電路板181的周邊部分且連接至介層95之下部端的部分上。❹ 佈線圖案191包括：内部連接端子焊墊2〇5，内部連接端子 配置於該内部連接端子焊墊娜上；第一電子組件安裝焊塾 206，第—電子組件12安裝於該第一電子組件安裝焊塾咖 _ 上’及導線207 ’該導線207將該内部連接端子焊墊2〇5雜 -連接至該第一電子組件安裝焊墊2〇6。 形成内部連接端子焊墊205，以使得其跨越其表面之平面小 於（亦印，在大小上小於）設置用於習知半導體裝置働之内部 097145456 38 200939434 連接端子焊墊435、446、458、及485(參見圖1)❶當内部連 接鈿子19之直徑為〇. 26 mm，且内部連接端子焊墊205之形 狀在平面圖中實質上為圓形時，内部連接端子焊墊2〇5之直徑 可例如為200 // m。 佈線圖案192形成於絕緣層93之上部面93A之對應於第一 電路板181之中心的部分上，且連接至介層95之下部端。佈 線圖案192包括：第一電子組件安裝焊墊211，第一電子組件 © 12安裝於該第一電子組件安裝焊墊211上；第一電子組件安 裝焊墊212，第-電子組件13安裝於該第一電子組件安装焊 塾212上，及導線213，該導線213 t性連接第一電子組件安 裝焊墊211與212。 佈線圖案193形成於絕緣層93之下部面93A之對應於第一 電路板181之中心部分的部分上，且連接至介層95之下部端。 佈線圖案193包括：第一電子組件安裝焊墊犯及训，第一 ©電子組件13安裝於第-電子組件安裝焊塾215及21 導線2Π ’該導線217電性連接第一電子組件安裝焊墊215與 216。 佈線圖案194形成於絕緣層93之下部面93A之對應於第一 電路板181之周邊部分的部分上，且連接至介層％之下部端。 佈線圖案194包括：第-電子組件安裝焊塾221，第一電子組 件13安裝於該第-電子組件安裝焊塾221上；内部連接端子 焊墊222，内部連接端子19連接至該内部連接端子焊塾挪’· 097145456 39 200939434 及導線223 ’該導線223將該第一電子組件安裝焊墊221電性 連接至該内部連接端子焊墊222。 形成内部連接端子焊墊222，以使得其跨越其表面之平面小 於（亦即，在大小上小於）設置用於習知半導體裝置侧之内部 連接端子焊墊435、446、458、及485(參見圖1)。當内部連 接端子19之直徑為〇.26醒，且内部連接端子焊墊222之形 狀在平面圖中實質上為圓形時，内部連接端子焊墊M2之直押 可例如為2 0 0 // m。 〇 具有上述結構之佈線圖案191至194可使用例如α且藉由 利用半加成法而與介層95同時形成。 第一電子組件12安裝於設置於第—電路板181之下部面（相 對於第二電路板184之面）上的第一電子組件安裝焊塾咖及 211 上。 第-電子組件13安裝於配置於第一電路板181之下部面上 之第-電子組件安裝焊塾212、215、216、及221上。在此情 〇 況下’在安裝於第-電路板181上之多個第一電子組件12及 13中’第-電子組件13為具有高出連接至第一電路板⑻之 内部連接端子19之下部端的高度之組件。 第二電子組件182安裳㈣己置於第-電路板181之上部面上 之第二電子組件安裝烊墊188及2〇1上。 相對於安裝於第一電路板181上之第-電子組件12及13 之第二電路板184係位於第一電路板181之下。且第二電路板 097145456 40 200939434 184經由設置於第一電路板181與第二電路板184之間的内部 連接端子19電性連接至第一電路板I"。 ·- 第二電路板184具有與圖4中之第一電路板^(圖4中之半 ,導體裝置14G之組件中之一者）相同之配置，除了不需要佈線 圖案41至44，且電子組件容納饋通部分225係形成以容納第 一電子組件13之部分。 電子組件容納饋通部分225係形成穿過核心板31及絕緣層 © 35及49之與第-電子組件13相對的部分，第一電子組件u 具有高出連接至第-電路板181之内部連接端子19之下部端 的高度。 ❿ 根據此配置’因為用於容納第—電子組件13之部分之電子 組件容納饋通部分225形成於第二電路板184的相對於第一電 子組件13之部分中，該等第—電子組件13安裝於第-電路板 ⑻上且具有高出連接至第—電路板181之内部連接端子W 之下部端的高度，所以第一電路板181與第二電路板侧 的距離連接端子19之_輯（具體言之，内部 子焊㈣與内部連接端子焊墊97备及您之間的距離 小於習知距離。因此，可減小半導體18〇之高度。 ^外，當在第-電路板181與第二電路板184又之間於形成内 柯接端子19之位置處可㈣空間制、的時，配置於1中之 内部連接料19之餘可減小為侍設置贿胃 置棚的内部_子裂直_如，^)。因= 097145456 200939434 置用於第冑路板⑻之内部連接端子焊塾45以及設置用於 第二電路板184之内部連接端子焊塾97、2()5、及挪之跨越 表面平面之尺寸可減小，亦即，内部連接端子焊墊奶、打、 205及222的大小可減小。因此，第一電路板⑻及第二電 路板184之尺寸可在其表面平面之方向上減小，且半導體襄置 180可縱向地縮小大小。 ^卜部連接端子14安裝於配置於第二電路板184上之外部連 接焊整52上。③置内部連接端子19以將設置用於第二電路板 184之内部連接端子焊墊&連接至設置驗第—電路板⑻ 之内部連接端子焊墊97、2〇5、或222。 子树月日21用於填充第—電路板⑻與第二電路板⑻之 間的I間及在電子組件容納饋通部分挪中的空間。因此，密 =樹脂21封閉位於第-電路板181與第二電路板184之間的 =電子組们2及！3及内部連接端子19。㈣樹㈣之界 疋電子_容納饋通部分225的下部面2u實質上與絕緣層 49之下。卩面49A在相同的平面上。 2第三具_之何趙裝置⑽，用於容納第—電子組件 之==電子組件容納饋通部分225形成於第二電路請 SHI 3的部分中，該等第-電子組件13安 == 具有高出連接至第-電路板181之内 :=9之下部端之高度。因此， -電路板⑽之間配置有内部連接端子19 097145456

Ο 42 200939434 内部連接端子焊墊45與内部連接端子焊墊97、205、及222 之間的距離）可小於習知距離。因此，可減小半導體18〇之高 度。 ，此外，當在第一電路板181與第二電路板184之間於形成内 部連接端子19之部分處可用的空間係小的時，配置於其中之 内部連接端子19之直徑可減小為小於設置用於習知半導體裝 置400之内部連接端子405的直徑（例如’ 5 mm)。因此，設 © 置用於第一電路板184之内部連接端子焊塾45以及設置用於 第一電路板181之内部連接端子焊墊97、205、及222之跨越 表面平面之尺寸可減小，亦即，可減小内部連接端子焊墊45、 97、205、及222的大小。因此，第一電路板181及第二電路 板184之尺寸可在其表面平面之方向上減小，且半導體裝置 180可縱向地縮小大小。 此具體例已藉由利用將核心增層板用作第一電路板181及 ® 第二電路板184之情況而得到描述；然而，不具有核心板之無 核心板（圖5展示之電路板）可用作第一電路板“I及第二電路 板184。在此情況下，仍可獲得使用此具體例之半導體裝置18〇 所獲得之效果。 此外’在針對此具體例給出之描述中，第一電子組件12已 安裝於第一電路板181上。然而，第一電子組件12可安裝於 第二電路板184上（具體言之，安裝於第二電路板184之相對 於第一電路板181之部分上）。 097145456 43 200939434 、體例。然而，本發明不限於此 襟的之範嘴內進行不同地修改 已詳細描述了本發明之較佳具 等特定具體例，且可在本發明之轉 或改變。 本發明可制於電子組件配置於兩個增層電路板之間的半 導體裝置。 【圖式簡單說明】 圖1為習知半導體裝置之剖面圖。 圖2為根據本發明之第—具體例之半導體裝置之剖面圖。〇 圖3為根據本發明之第一具體例之第一修改的半導體裝置 之剖面圖。 圖4為根據本發明之第一具體例之第二修改的半導體裝置 之剖面圖。 圖5為根據本發明之第二具體例之半導體裝置之剖面圖。 圖6為根據本發明之第三具體例之半導體裝置之剖面圖。 【主要元件符號說明】 ❹ 1〇 半導體裝置 11 第一電路板 12 第一電子組件 13 第一電子組件 14 外部連接端子 17 第二電路板 19 内部連接端子 097145456 44 200939434 21 密封樹脂 21A 饋通部分的下部面 , 23 第二電子組件 , 24 第二電子組件 31 核心板 31A 核心板之上部面 31B 核心板之下部面 ❿ 33 饋通電極 34 導線 35 絕緣層 35A 絕緣層之上部面 36 介層 41 佈線圖案 42 佈線圖案 Q 43 佈線圖案 44 佈線圖案 45 内部連接端子焊墊 47 導線 49 絕緣層 49A 絕緣層之下部面 51 介層 52 外部連接焊墊 097145456 45 200939434 54 内部連接端子焊墊 55 第一電子組件安裝焊墊 56 導線 57 第一電子組件安裝焊墊 58 第一電子組件安裝焊墊 59 導線 61 第一電子組件安裝焊墊 62 第一電子組件安裝焊墊 63 導線 65 第一電子組件安裝焊墊 66 内部連接端子焊墊 67 導線 71 核心板 71A 核心板之上部面 71B 核心板之下部面 72 饋通部分 73 饋通電極 74 導線 75 絕緣層 75A 絕緣層之上部面 76 介層 81 佈線圖案 097145456 46 200939434 82 佈線圖案 83 佈線圖案 85 第二電子組件安裝焊墊 87 佈線圖案 91 導線 93 絕緣層 93A 絕緣層之下部面/絕緣層之上部面 〇 94 凹入部分 95 介層 97 内部連接端子焊墊 101 第二電子組件安裝焊墊 102 第二電子組件安裝焊墊 103 導線 105 第二電子組件安裝焊墊 Φ 106 第二電子組件安裝焊墊 107 導線 111 第二電子組件安裝焊墊 112 第二電子組件安裝焊墊 113 導線 114 饋通部分 115 核心 116 塗層部分 097145456 47 200939434 130 半導體裝置 131 饋通部分 140 半導體裝置 141 第二電路板 142 第一電子組件 143 凹入部分 150 半導體裝置 151 第一無核心電路板 152 第二無核心電路板 153 凹入部分 161 絕緣層 161A 絕緣層之上部面 161B 絕緣層之下部面 163 介層 171 絕緣層 171A 絕緣層之上部面 171B 絕緣層之下部面 173 介層 180 半導體裝置 181 第一電路板 182 第二電子組件 184 第二電路板

097145456 48 200939434

187 佈線圖案 188 第二電子組件安裝焊墊 191 佈線圖案 192 佈線圖案 193 佈線圖案 194 佈線圖案 201 第二電子組件安裝焊墊 202 導線 205 内部連接端子焊墊 206 第一電子組件安裝焊墊 207 導線 211 第一電子組件安裝焊墊 212 第一電子組件安裝焊墊 213 導線 215 第一電子組件安裝焊墊 216 第一電子組件安裝焊墊 217 導線 221 第一電子組件安裝焊墊 222 内部連接端子焊墊 223 導線 225 電子組件容納饋通部分 400 習知半導體裝置 097145456 49 200939434 401 第一電路板 402 第一電子組件 403 第一電子組件 404 外部連接端子 405 内部連接端子 408 第二電路板 411 密封樹脂 412 第二電子組件 413 第二電子組件 421 核心板 421A 核心板之上部面 421B 核心板之下部面 422 饋通電極 424 導線 426 絕緣層 426A 絕緣層之上部面 428 介層 431 佈線圖案 432 佈線圖案 433 佈線圖案 434 佈線圖案 435 内部連接端子焊墊

097145456 50 200939434 438 導線 439 絕緣層 439A 絕緣層之下部面 441 介層 443 外部連接端子焊墊 445 第一電子組件安裝焊墊 446 内部連接端子焊墊

447 導線 449 第一電子組件安裝焊墊 451 第一電子組件安裝焊墊 452 導線 454 第一電子組件安裝焊墊 455 第一電子組件安裝焊墊 457 第一電子組件安裝焊墊 458 内部連接端子焊墊 459 導線 463 核心板 463A 核心板之上部面 463B 核心板之下部面 464 饋通電極 466 導線 467 絕緣層 097145456 51 200939434 467A 469 472 473 474 475 476 481 483 483A 484 485 491 492 493 495 496 497 501 502 503 505 絕緣層之上部面 介層 第二電子組件安裝焊墊 佈線圖案 佈線圖案 佈線圖案 佈線圖案 導線 絕緣層 絕緣層之下部面 介層 内部連接端子焊墊 第二電子組件安裝焊墊 第二電子組件安裝焊墊 導線 第二電子組件安裝焊墊 第二電子組件安裝焊墊 導線 第二電子組件安裝焊墊 第二電子組件安裝焊墊 導線 第二電子組件安裝焊墊 097145456 52 200939434 506 導線

Hi 高度 H2 高度 r H3 尚度 H4 南度 ❹

097145456 53

Claims (1)

1. 200939434 , A 七、申請專利範圍： 1. 一種半導體裝置，其包含： 第一電子組件， 第電路板，包括第一電子組件安裝焊塾，該等第一電子 組件安裝於該等第-電子組件安料塾上，及 一第二電路板，位於該第—電路板上方，其中， 該等第電子組件安裝焊墊配置於該第—電路板之一相對 於該第二電路板之第一面上， 〇 該第t路板與該第二電路板藉由位於其間之内部連接端 子而電性連接，且 凹入。P刀相對於該等第一電子組件而形成於該第二電路 板中，以容納該等第一電子組件之部分。 2·如中請專利範圍第1項之半導體裝置，其中， 該等第-電子組件安裝於該第一電路板上多個位置處，且 該凹入部分職於該第二電路板之—相對於安裝於該第/ 〇 電路板上之該等第一電子組件的部分之部分中該等第一電子 件卩刀回於位於該第一電路板與該第二電路板之間的 該等内部連接端子之一高度。 3.如申請專利朗第1項之半導體裝置，更包含： 一密封樹脂’設置以密封該第一電路板與該第二電路板之間 的一空間。 4·如申請專利範圍第w之半導體裝置，其中， 097145456 54 200939434 一饋通部分形成於該第二電路板中，且穿過該第二電路板之 對應於該凹入部分之一底部的一部分。 5. 如申請專利範圍第1項之半導體裝置，其中， 第二電子組件安裝焊墊配置於該第二電路板之一相對於一 形成有該凹入部分之面的面上，且 一第二電子組件安裝於該第二電子安裝焊墊上。 6. 如申睛專利範圍第1項之半導體裝置，其中， ❹ 該内部連接端子為一導電球，包含： 一核心，用於維持該第一電路板與該第二電路 定距離，及 1的—預 一塗層部分，其覆蓋該核心。 7·如申請專利範圍第1項之半導體裝置，更包含. 外部連接料，其配置於料—電路板之—彳目對 的第二面上且電性連接至該第二電路板。 'W第一面 © & —種半導體裝置，其包含·· 第一電子組件， 一第-電路板，包括第—電子組件安裝焊塾， 組件安裝於該等第-電子組件安料塾上，及i第一電子 一第二電路板’位於該第—電路板下方，該第 安裝於該第一電路板上之該等第一電子組件，〜路板面向 該第-板無第二魏_由位於其間 子而電性連接；且 内部連接端 097145456 55 200939434 一用於容納該等第一電子組件之部分的電子組件容納饋通 部分形成於該第二電路板中，且穿過該第二電路板之一面向該 等第一電子組件的部分。 9. 如申請專利範圍第8項之半導體裝置，其中， 該等第一電子組件安裝於多個位置處，且 該電子組件容納饋通部分形成於該第二電路板之一相對於 安裝於該第一電路板上之該等第一電子組件的部分之部分 中，該等第一電子組件之該部分高出連接至該第一電路板之該 等内部連接端子的下部端。 10. 如申請專利範圍第8項之半導體裝置，更包含： 一密封樹脂，設置以密封該第一電路板與該第二電路板之間 的一空間。 11. 如申請專利範圍第8項之半導體裝置，其中， 第二電子組件安裝焊墊配置於該第一電路板之一相對於一 形成有該等第一電子組件安裝焊墊之面的面上，且 一第二電子組件安裝於該第二電子組件安裝焊墊上。 12. 如申請專利範圍第8項之半導體裝置，其中， 該内部連接端子為一導電球，包含： 一核心，用於維持該第一電路板與該第二電路板之間的一預 定距離，及 一塗層部分，其覆蓋該核心。 097145456 56