TW200841781A - Wiring board and method of manufacturing the same - Google Patents
Wiring board and method of manufacturing the same Download PDFInfo
- Publication number
- TW200841781A TW200841781A TW097112599A TW97112599A TW200841781A TW 200841781 A TW200841781 A TW 200841781A TW 097112599 A TW097112599 A TW 097112599A TW 97112599 A TW97112599 A TW 97112599A TW 200841781 A TW200841781 A TW 200841781A
- Authority
- TW
- Taiwan
- Prior art keywords
- support plate
- wiring board
- alignment mark
- resin layer
- conductive patterns
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49224—Contact or terminal manufacturing with coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
200841781 九、發明說明: 剎t申明案根據及主張2007年4月9日所提出之日本專 1二請案第2007-101465號之優先權,在此以提及方式併 入该日本專利申請案之整個内容。 ,【發明所屬之技術領域】 、本揭露係有關—種具有電極塾及對準記號之佈線板及 该佈線基板之製造方法。 _ 【先前技術】 二種不同組恶的佈線板(電子裝置)已被提出,其安裝諸 如3體晶片之零件。近年來,因為使該半導體晶片之厚 薄及尺寸變小,所以明顯需要使一上面安裝有該半導 體晶片之佈線板的厚度變薄及尺寸變小。 Η 已知種所谓增層法(bui Id-up method)做為一 用以製造具有薄厚度之該佈線板的方法。在該增層法中, • j 一核心板上堆疊一由環氧樹脂所製成之增層(增層樹 脂)’以形成一内層絕緣層,藉此製造一佈線板。 該核心板係由預浸料之類所製成。在一佈線板之製造方 .法中,σ亥核心板支撐一尚未硬化之軟式增層。此外,該核 、〜板防止該佈線板因該增層之硬化而翹曲。然而,當試圖 、在上述增層法中使該核心板進一步變薄時,做為該佈線板 之底部的核心板在厚度方面會有問題。 為了在上述增層法中使該核心板進一步變薄,已提出一 種方法’其中在一用以支撐(增層)一佈線板之支撐板上形 成該佈線板及然後移除該支撐板(例如,見曰本未審查專 97112599 6 200841781 利申請案公告第2005-5742號)。 然而’因為黏著劑在該由金屬所製成之支撐板與該由樹 脂所製成之増層間沒有牢固的黏著力,所以需要對策以改 善黏著。已研究-種藉由粗化—金屬表面來改善黏著之方 法做為匕的一個範例。 然而’當粗化該支撐板時,將該支撐板之粗化表面的狀 悲轉移至該佈線板之—表面。例如,當在與該支撐板接觸 之該佈線板的表面上形成—用於對準(定位)之對準記號 時二粗化該對準記號之一表面。於是,很難在定位該佈線 板時識別該對準記號,以及因此,製程準確之可靠性可能 降低。 【發明内容】 為了解決上述問題,本發明之示範性具體例提供一種佈 線板之新且有用的製造方法及該佈線板。 本^月之特疋目的係要提供一種佈線板之製造方法 及該佈線板,其能使佈線板變薄及改善對準之準確性。 依據本發明之-或多個態樣,—種佈線板之製造方法包 括(i)形成複數個導電圖案與一支撐板接觸;(i i )形成 一樹脂層,以覆蓋該複數個導電圖案及與該支撐板接觸; (Hi)形成連接至該複數個導電圖案中之至少一導電圖案 的另-導電圖案;以及(iv)移除該支撐板,其中該支樓板 之在步驟(i)中與該複數個導電圖案中之至少一導電圖案 接觸的第-區域具有不同於該支撐板之在步驟⑴)中與 該樹脂層接觸的第二區域之表面粗糙度。 97112599 7 200841781 依據本發明之-或多個態樣,_種佈線板包括:一财 層,-對準記號;以及一電極墊,其: 極塾被嵌入該樹脂層中,以及該對準記號及該電; 面從該樹脂層暴露出來,以及其中該樹脂: 有不同於該對準記梦及兮帝托埶占 〜。表面具 面之粗韆度。 %極塾中之至少—者的暴露表 依據本發明,提供—種佈線板之製造方法,其 線板變薄及改善對準之準確性。 吏^佈 從下面敘述、圖式及中請專利範圍將明 其它態樣及優點。 令月之 【實施方式】
圖1係描述在相關技藝中之一佈線板(電子裝置)之制 造方法的示意圖。參考圖卜在-由像銅之金屬材料所: 成之支撐板11上形成一對準記號(導電圖案)13及一樹脂 層12,以及然後藉由蝕刻之類移除該支撐板11,藉二^ j一佈線板。基於此理由,可使該製造佈線板變薄,同時 藉由使用該支撐板在製造該佈線板中抑制該樹脂層之^ 曲。在該圖式中,諸如電極墊及佈線結構之結構未被顯示= 然而,在上述製造方法中,為了改善該由金屬材料所製 成之支撐板11與該樹脂層12之黏著,會有使該支撐= 11之表面經歷一粗化處理以增加表面粗糙度之情況。在 此情況中,將該支撐層u之表面粗糙度轉移至諸如該樹 脂層12及該對準記號13之佈線板側。 W 例如,當粗化該對準記號13之表面及因而該表面粗糙 97112599 8 200841781 度支大¥ ’可▲很難識別該對準記號i 3。例如,當移除 6玄支樓板π及然後在—f極墊(未顯示)上形成諸如悍料 之接點部時’很難識別該對準記號及因此在該佈線板之製 程準確性方面會發生問題。 一 在本毛月中如以下所述,該支撐板之與該對準記號接 ‘觸的區域具有不同於該支撐板之與該樹脂層接觸之區域 的表面粗糙度。基於此理由,減少該對準記號之表面粗糙 #度,同時確保該樹脂層及該支撐板之黏著,以及因此,容 易識別該對準記號。 圖2係描述依據本發明之佈線板(電子裝置)之製造方 法的示意圖。給定相同元件符號至上述部件,以及省略其 敛述。參考圖2,如該圖式所示,在該由銅所製成之支撐 板11的與該佈線板接觸之表面上形成具有彼此不同表面 粗糙度之一第一區域(非粗糙表面)UA及一第二區域(粗 糙表面)11B。 >例如,該第一區域11A具有像該一般金屬板(銅板)之表 面加工的表面粗糙度(Ra),該第一區域11A之表面粗糙度 小於該第二區域11B之表面粗糙度,以及表示表面粗糙度 之Ra為l〇〇nm或更小。以粗化處理形成該第二區域, 該第二區域11B之表面粗糙度大於該第一區域lu之表面 粗糙度,以及表示表面粗糙度之Ra為約2〇〇nm至6〇〇⑽。 基於此理由,因為將該平滑第一區域UA之表面狀態原 原本本地轉移至該對準記號(導電圖案)13,所以該對^記 唬13之表面粗糙度變小了。於是,在移除該支撐板u後, 97112599 9 200841781 容易識別該料記號,#以改善對準之準確性。 此外,目4^:善在該具有大表面粗链度之第二區域 11B(祕表面)與該樹脂層12(與該第二區域ιΐβ接觸)間 之4著戶斤以可允許在製造該佈線板之過程中防止 層12之剝離。 、雖然未顯示於圖2中,在相同於該對準記號之平面上形 成-電極墊(導電圖案),形成諸如圖案佈線及連接至該電 極墊之介層插塞的導電圖案,以及然後,以蝕刻移除該支 撐板11。通常可以彼此使用該對準記號及該電極墊,以 及可以使用該電極墊來實施該對準。 再者’當該電極塾比在其周圍中之樹脂層12平滑時, 可允許實施—難科。再者,藉由制該電極墊做為- 對準記號’改善該對準之能見度。當在該要安裝-晶片之 佈、、泉板的表面上形成該對準記號及該電極墊時,大大地 改善該晶片之安裝準確性。 士以上所述,可允許製造具有對準之高準確性及易於變 薄之佈線板(電子裝置)。 、 。在/支撐板11上开乂成具有彼此不同表面粗糖度之數 個區域時’例如會有下面方法:υ形成像—對準記號及一 電極墊之導電圖案於該支撐板之表面上及然後使用該等 導電圖案做為一罩幕來粗化該支撐板之表面的方法(第一 方法)’以及2)粗化該支撐板之全部表面、形成一覆蓋該 表面之罩幕圖案及然後平滑化從該罩幕圖案所暴露之粗 糙表面的方法(第二方法)。 97112599 200841781 接下來’將參考具體例1及具體例2連續描述使用該第 方法及δ亥第二方法製造該佈線板之更詳細範例。 [具體例1] 圖3Α至31係連續描述依據具體例1之佈線板(電子裝 置)之衣以方法的圖式。在該等圖式中,給定相同元件符 號至上述σ卩件,因而省略其敘述(相同情況應用至下面具 體例及圖式)。 在圖3Α所示之製程中,藉由使用光阻之微影技術在一 以電鍍由銅膜所形成之支撐才反101上形成-具有開口 102Α及1G2B之罩幕圖案1Q2。該支撐板之表面係處 於一般金屬板狀態中,以及該表面係一具有1〇〇nm或更小 之Ra的非粗糙表面(第一區域)1〇1Α。該支撐板並非侷限 於金屬膜(銅膜),而可以使用該一般金屬板做為該支撐 板。 在圖3B所不之製程中,形成一對準記號(導電圖案)1⑽ 及-電極墊(導電圖案)1()4,以與該支撐板謝之從該等 開口 102A及102B所暴露之表面(第一區域1〇1A)接觸。 亦即’在言亥支撐板1〇1之具有,】、表面粗链度的第一區域 (非粗糙表面)101A上形成該對準記號1〇3及該 104。 例如,该對準記號103及該電極墊1〇4係形成於相同平 面上且以相同製程及方切成。例如,以電鐘形成該對準 記號103及該電極塾1〇4, Λ中使用該由—導電材料所製 成之支撐板101做為一饋電路徑。此外,以一金層及一鎳 97112599 11 200841781 層之堆豐結構(ό亥金層罪近該支撐板ιοί)形成諸如該對準 記號103及該電極墊104之導電圖案。可以使用各種結 構,例如,一金層、一鎳層及一銅層(該金層靠近該支撐 板101),或者一金層及一銅層之堆疊結構(該金層靠近該 支撐板101)。 在圖3C所示之製程中,移除在該支撐板1〇1上所形成 之罩幕圖案102。在此情況中,在移除該罩幕圖案1〇2後, 例如,以含諸如甲酸之有機酸的化學品實施一濕式處理, 粗化該支撐板101之表面,以及該支撐板1〇1之未以該對 準記號103及該電極墊104(導電圖案)覆蓋之區域變成一 粗糙表面U二區域)1G1B。亦即,以該濕式處理粗化該支 撐板101之表面(第一區域)1()1A,其中使用包含該對準記 號103,該電極墊1〇4之導電圖案做為一罩幕。在此情況 中’該第二區域101B之表面粗链度Ra最好是2〇〇⑽至 600nm(例如,4〇〇nm)。 丄圖3D所示之製程中’例如,形成一環氧基樹脂層㈤ 二板ιοΓ覆蓋該對準記號1G3及該電極$ 1G4及與該支 :該樹^粗糙表面(第二區域)1G1B接觸。例如以雷射 i〇5^ g a 105上形成一到達該電極塾104之介層孔 之表:上不之製程中’以銅之無電錢在該樹脂層105 S ^、—種子層(未顯示),以及然後在該種子層上 ‘及形成―^ (未顯示)。以-介層插塞填充該介層孔, 乂導電圖案(另一導電圖案)1〇6,該導電圖案106 97112599 12 200841781 佈線。在形成該導電圖案 以蝕刻移除因光阻層之剝 包括一與該介層插塞連接之圖案 106後,剝除該光阻圖案,以及 除所暴露之種子層。 在圖3F所示之製寇中,舌、> 衣枉肀重锼圖3D及3E所述之赞藉, 以在該樹脂層105上遠蜻裕 衣狂 、 成對應於該樹脂層105之樹脂 ^ ,以及形成對應於該導電圖案106之導電圖 案108及11〇。 心夺电圖
在該樹脂屬109上形成一由防焊層所形成且具有1 口 111A之絕緣層lu,其中經由該開口 n 圖案11 0之一部分。 ^私 在圖3G所示之製程中’例如藉由使用化學品之濕式餘 刻移除該由銅所製成之支撐板1〇1。在此一方式中,可以 形成該佈線板(電子裝置)1〇〇。 在該佈線板100中,因為形成該對準記號(導電圖 案)103以與該第一區域1〇1A(該支撐板1〇1之非粗链表面) 接觸’所以該對準記號103之表面係平滑L,當在 電極墊104上形成一像焊料之接點部時,改善對準之^確 性。此外,因為形成該樹脂層105以與該第二區域i〇ib(該 支撐板ιοί之粗糙表面)接觸,所以改善該支撐板ι〇ι與 該樹脂層105間之黏著。於是,在製造該佈線板中可防止 該樹脂層剝離,以及因此’可允許以高可靠性製造該佈線 板了以個別形成该對準記號及該電極塾,然而可以使用 該複數個電極墊之至少一部分做為該對準記號(亦即,該 電極墊及該對準記號之共同使用)。 97112599 13 200841781 :::所述,可以在佈線板1〇〇上形成 叙诸如半導體晶片之零件。 以女 例如’如圖3 Η所示,使用兮斜進咕丨n 0 — 使用該對準记號103實施對準。 d後’例如藉由印刷或藉由 1制飞猎由知球之轉移及該烊料之回流 -¾ "墊104上形成一由焊料所形成之接點部112。 ,圖31所示之製程中’安裝諸如半導體晶片之愛件 ⑴’以與該接點部112接觸,以及可以以諸如底部填充 樹脂材料114填充該零件113與該樹脂層1〇5間之空 間0 y以安装該零件113,以與從該絕緣層ln之開口 mA 斤I i。之V龟圖案Π 〇連接。在該佈線板1 〇 〇上安裝該零 件113後’可以移除該支撐板ι〇1。 [具體例2] 圖4A至4E係連續描述依據具體例2之佈線板(電子裝 置)之製造方法的圖式。 在圖4Δ所示之製程中,使一由諸如銅之金屬所製成之 支撐板201經歷一使用含諸如曱酸之有機酸的化學品之 濕式處理’因而形成一粗糙表面(第二區域)201B。在此情 況中,該第二區域201B之表面粗糙度Ra最好是2〇〇nm至 600nm(例如,400nm)。 在圖4B所示之製程中,在該支撐板2〇1之第二區域201B 上形成一具有開口 202A及202B之罩幕圖案202。
在圖4C所示之製程中,藉由一使用含例如過硫酸鈉之 化學品的濕式處理來平滑化該罩幕圖案202之開口 202A 97112599 14 200841781 及202B所暴露之第二區域2〇1B,以形成一非粗糙表面(第 一區域201A)。例如,該第一區域2〇u之表面粗糙度Ra 最好是1 OOnm或更小。 在圖4D所示之製程中,形成一對準記號2〇3及一電極 墊204,以與該支撐板2〇1之從該等開口 2〇以及2〇2β所 •暴露之表面(第一區域201A)接觸。亦即,在該支撐板2〇1 之具有小表面粗糙度的第一區域(非粗糙表面)2〇1A上形 _成該對準記號203及該電極墊204。例如,可以以相同於 具體例1所述之對準記號103及電極墊1〇4的情況之方式 形成该對準記號203及該電極墊204。 在圖4E所示之製程中’移除在該支撐板201上所形成 之罩幕圖案202。 ,然後,實施相同於在具體例!之圖3D所示之製程後的 製私,以形成像具體例i所需要之該等樹腊層iG5、1〇了 及1〇9、該絕緣層1U、該等導電圖案106、108及11〇及 «玄接』112。接著,在其上安裝—零件,藉此製造該 線板(電子裝置)。 >在本具體例m現相同於具體例i之效果,平滑化 該對準記號203之表面,改善'對準之準確性,以及防止與 該支撐板201接觸之樹脂層剝離。 [具體例3] 在具體例1及具體例2中 對準記號及該電極墊兩者, 如,可以對應於該非粗糙表 ’對應於該非粗糙表面形成該 然而本發明並非侷限於此。例 面形成該對準記號及該電極墊 97112599 200841781 中之至少該對準記號,以及如以下所述,可以對應於該粗 糙表面形成該電極墊。 圖5A至5G係描述依據本發明之具體例3的佈線板(電 子裝置)之製造方法的圖式。 在圖5A所示之製程中,使一由諸如銅之金屬所製成之 支撐板301經歷一使用含諸如曱酸之有機酸的化學品之 濕式處理’因而形成一粗糙表面(第二區域)301B。在此情 況中’該第二區域301B之表面粗糙度Ra最好是200nm至 600nm(例如,4〇〇nm)。 在圖5B所示之製程中,在該支撐板3〇1之第二區域3〇1β 上形成一具有開口 302A之罩幕圖案302。 在圖5C所示之製程中,藉由一使用含例如過硫酸鈉之 化,品的濕式處理來平滑化該罩幕圖案3〇2之開口 3〇2a 所J I之第—區域3 〇 1 β,以形成一非粗糙表面(第一區域 301Α)例如,戎第一區域301Δ之表面粗糙度最好暑 lOOnm或更小。 疋 在圖5D所示之製程中,移除該罩幕圖案3〇2。 在圖5E所示之製程中,在該支撐板3〇1上形成一且 開口 320A及32〇B之罩幕圖案32◦。在此情況中,從該 口 320A恭露該第一區域(非粗糙表面,以 開 3,暴露該第二區域(粗糙表面獅。亦即= 圖5C所示之萝鋥φ齡丁馬於在 腫。之衣私中所形成之開口 302Α來形成該開口 在圖5F所示之製程中 形成一對準記號303及一電極 97112599 16 200841781 墊304,以與該支撐板3〇1之從該等開口 3〇2A及3〇2b所 暴露之表面接觸。亦即,在該支撐板3〇1之具有小表面粗 糙度的第一區域(非粗糙表面)3〇1A上形成該對準記號 303’以及在該支撐板3()1之具有大表面粗糖度的第二區 或301B上开^成。玄电極塾304。例如,可以以相同於且體 例1所述之對準記?虎103及電轉1〇4的情況之方式:成 5亥對準5己號3 0 3及該電極塾3 〇 4。
在圖5G所示之製程中 之罩幕圖案320。 移除在該支撐板3()1上所形成 然後’實施相同於在具體例!之圖3])所示之製程後的 製程,以形成像具體例!所需要之該等樹脂層ig5、i〇7 及⑽、該絕緣層⑴、該等導電圖案1〇6、⑽及u 該接點部112。接著,在並F龙壯 兩, 線板(電子裝置)。 女^零件,藉此製造該佈
在本具體例中,亦呈現相同於具體例^ 該對準記號3G3之表面,改善對準之準“禾十'月化 _ ± ΟΛ1 ϋ奵+之準確性,以及防止與 该支撐板301接觸之樹脂層剝離。 如在本具體例中所述, 準記號之表面粗縫度,然 表面粗糙度。 該%極塾不需要具有相同於該對 而可以具有大致等於該樹脂層之 依據本發明,可允許提供一佈線板 該佈線板變薄及改善對準之準確性。' ^ 技本發明之示範性具體例,但是_項 * 易知在不脫離本發明下可以實施各種變更 97112599 17 200841781 及修改。因此,意欲在所附申請專利範圍中涵蓋落在本發 明之精神及範圍内之所有此等變更及修改。 【圖式簡單說明】 圖1係描述在相關技藝中之電子裝置之製造方法的示 意圖; 圖2係描述依據本發明之電子裝置之製造方法的示意 圖; 圖3A係描述依據具體例丨之電子裝置之製造方法的圖 式(#1); 圖3B係描述依據具體例丨之電子裝置之製造方法的圖 式(#2); 圖3C係描述依據具體例丨之電子裝置之製造方法的圖 式(#3); " 圖3D係描述依據具體例〗之電子裝置之製造方法的圖 式(#4) ; ^ 圖3E係描述依據具體例丨之電子裝置之掣造方法的圖 式(#5); " 圖3F係描述依據具體例丨之電子裝置之 方法的圖 式(#6); " 圖3G係描述依據具體例丨之電子裝置之制造方法的圖 式(#7) ; ^ 圖3H係描述依據具體例1之電子裝置之制造方法的圖 式(#8); ^ 圖31係描述依據具體例丨之電子裝置之製造方法的圖 97112599 18 200841781 式(#9); 圖4A係描述依據具體例 式(#1); 圖4B係描述依據具體例 式(#2); 圖4C係描述依據具體例 式(#3); 圖4D係描述依據具體例 式(#4); 圖4E係描述依據具體例 式(#5); 圖5A係描述依據具體例 式m); 圖5B係描述依據具體例 式(#2); 圖5 C係描述依據具體例 式(#3); 圖5D係描述依據具體例 式(#4); 圖5E係描述依據具體例 式(#5); 圖5F係描述依據具體例 式(#6);以及 圖5G係描述依據具體例 之電子裝置之製造方法的圖 之電子裝置之製造方法的圖 之電子裝置之製造方法的圖 之電子裝置之製造方法的圖 之電子裝置之製造方法的圖 之電子裝置之製造方法的圖 之電子裝置之製造方法的圖 之電子裝置之製造方法的圖 之電子裝置之製邊方法的圖 之電子裝置之製造方法的圖 之電子裝置之製造方法的圖 之電子裝置之製邊方法的圖 97112599 19 200841781 式(#7)。 【主要元件符號說明 11 支撐板 I1A 第一區域 11B 第二區域 12 樹脂層 13 對準記號(導電圖案) 100 佈線板(電子裝置) 101 支撐板 101A 非粗糖表面(第一區域) 101B 粗链表面(第二區域) 102 罩幕圖案 102A 開口 102B 開口 103 對準記號 104 電極墊 105 環氧基樹脂層 105A 介層孔 106 導電圖案 107 樹脂層 108 導電圖案 109 樹脂層 110 導電圖案 111 絕緣層 97112599 20 200841781 111A 開口 112 接點部 113 零件 114 樹脂材料 201 支撐板 * 201A 非粗链表面(第一區域) .201B 粗Μ表面(第二區域) φ 202 罩幕圖案 202A 開口 202B 開口 203 對準記號 204 電極墊 301 支撐板 301A 非粗链表面(第一區域) 30 IB 粗链表面(第二區域) • 302 罩幕圖案 302A 開口 303 對準記號 ’ 304 電極墊 * 320 罩幕圖案 320A 開口 320B 開口 97112599 21
Claims (1)
- 200841781 十、申請專利範園: 1. 一種佈線板之製造方法,該方法包括: U)形成複數個導電圖案與一支撐板接觸; (Π)形成一樹脂層,以覆蓋該複數個導電圖案及與該 撐板接觸; ^ ~ (iii) 形成另一導電圖案,其連接至 *中之至少一導電圖案;以及 W圖木 (iv) 移除該支撐板, 其中’該支撐板之在步驟⑴中與該複數個導電圖案中 之至少-導電圖案接觸的第-區域具有不同於該支撐板 :在步驟㈤中與該樹脂層接觸的第二區域之表面粗糖 度。 2. 如申請專利範圍第丨項之方法,進一步包括: (v) ^該複數個導電圖案中之至少_導電圖案做為一 2 ’在该支撐板之一表面上實施一濕式處理,以粗化該 支撑板之表面。 3. 如申請專利範圍第丨項之方法,進一步包括: (vi) 在该支樓板之一表面上膏余、曰4 士 + 田上貝苑一撫式處理,以粗化該 支撐板之表面;以及 成-罩幕圖案於該支撐板上及平滑化從該罩幕 圖案所恭露的該支撐板表面, 其_ ’在該從該罩幕圖孝所異雨从丁、a + β 亊口茶所秦路的平滑支撐板表面上形 成該禝數個導電圖案中之至少一導電圖案。 4·如申請專利範圍第1項 二 貝之方法,其中,以電鍍形成該 97112599 22 200841781 複數個導電圖案,其中使用該支撐板做為一^ 5.如申請專利範圍第1項之方法,進—步:$路經。 (v i i i)形成一由焊料所構成之接點部於二匕括: 圖案中之該至少一導電圖案;以及 ^啜數個導電 (IX)安裝一電零件,以與該接點部連接。 6· —種佈線板,包括: 一樹脂層; 鲁一對準記號;以及 一電極墊, j其中,該對準記號及該電極墊被喪人該樹脂層中 該對準記號及該電極墊之表面從該樹脂層暴露出來,以及 =由該樹脂層之暴露表面具有不同於該對準記號及該 电極墊中之至少一者的暴露表面之粗糙度。 7·如ΐ請專利範_ 6項之佈線板’其巾’該對準纪號 及該電極塾中之至少—者的表面粗链度小於該樹脂層之 ί 表面粗糙度。 8·如申明專利範圍第6項之佈線板,其中,該電極墊係 做為一對準記號。 97112599 23
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007101465A JP2008258520A (ja) | 2007-04-09 | 2007-04-09 | 配線基板の製造方法及び配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200841781A true TW200841781A (en) | 2008-10-16 |
TWI413461B TWI413461B (zh) | 2013-10-21 |
Family
ID=39825957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097112599A TWI413461B (zh) | 2007-04-09 | 2008-04-08 | 佈線板之製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7954234B2 (zh) |
JP (1) | JP2008258520A (zh) |
KR (1) | KR101474261B1 (zh) |
CN (1) | CN101286457B (zh) |
TW (1) | TWI413461B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI500373B (zh) * | 2010-01-13 | 2015-09-11 | Shinko Electric Ind Co | 配線基板、其製造方法、以及半導體封裝 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8502398B2 (en) * | 2007-10-05 | 2013-08-06 | Shinko Electric Industries Co., Ltd. | Wiring board, semiconductor apparatus and method of manufacturing them |
JP4981712B2 (ja) * | 2008-02-29 | 2012-07-25 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体パッケージの製造方法 |
US9049807B2 (en) * | 2008-06-24 | 2015-06-02 | Intel Corporation | Processes of making pad-less interconnect for electrical coreless substrate |
US8132321B2 (en) * | 2008-08-13 | 2012-03-13 | Unimicron Technology Corp. | Method for making embedded circuit structure |
US8686300B2 (en) * | 2008-12-24 | 2014-04-01 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
JP5350830B2 (ja) * | 2009-02-16 | 2013-11-27 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
KR101133049B1 (ko) * | 2010-07-22 | 2012-04-04 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조방법 |
JP5675443B2 (ja) * | 2011-03-04 | 2015-02-25 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
US11127664B2 (en) | 2011-10-31 | 2021-09-21 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof |
TWI489918B (zh) * | 2012-11-23 | 2015-06-21 | Subtron Technology Co Ltd | 封裝載板 |
US9165878B2 (en) * | 2013-03-14 | 2015-10-20 | United Test And Assembly Center Ltd. | Semiconductor packages and methods of packaging semiconductor devices |
JP6131135B2 (ja) * | 2013-07-11 | 2017-05-17 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP6223909B2 (ja) * | 2013-07-11 | 2017-11-01 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
KR20160099381A (ko) * | 2015-02-12 | 2016-08-22 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
JP2016207893A (ja) * | 2015-04-24 | 2016-12-08 | イビデン株式会社 | プリント配線板およびその製造方法 |
US9685411B2 (en) * | 2015-09-18 | 2017-06-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit dies having alignment marks and methods of forming same |
JP6773518B2 (ja) * | 2016-10-24 | 2020-10-21 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置 |
CN108012402B (zh) * | 2016-11-02 | 2020-06-23 | 欣兴电子股份有限公司 | 线路板及其制作方法 |
JP7271081B2 (ja) * | 2017-10-18 | 2023-05-11 | 日東電工株式会社 | 配線回路基板 |
US10170441B1 (en) * | 2017-11-07 | 2019-01-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
JP2019121771A (ja) * | 2018-01-11 | 2019-07-22 | イビデン株式会社 | プリント配線板 |
EP3817525A4 (en) * | 2018-06-26 | 2022-03-30 | Kyocera Corporation | PCB |
CN109524303B (zh) * | 2018-11-23 | 2021-03-19 | 京东方科技集团股份有限公司 | 导电图形及其制作方法、显示基板、显示装置 |
WO2023243903A1 (ko) * | 2022-06-17 | 2023-12-21 | 삼성전자주식회사 | 복합필름, 리지드 플렉서블 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60147192A (ja) * | 1984-01-11 | 1985-08-03 | 株式会社日立製作所 | プリント配線板の製造方法 |
US6036809A (en) * | 1999-02-16 | 2000-03-14 | International Business Machines Corporation | Process for releasing a thin-film structure from a substrate |
JP2001044589A (ja) * | 1999-07-30 | 2001-02-16 | Nitto Denko Corp | 回路基板 |
JP2003060356A (ja) | 2001-08-09 | 2003-02-28 | Ngk Spark Plug Co Ltd | 多層プリント配線基板の製造方法 |
CN1224305C (zh) | 2001-10-31 | 2005-10-19 | 新光电气工业株式会社 | 半导体器件用多层电路基板的制造方法 |
JP3861669B2 (ja) * | 2001-11-22 | 2006-12-20 | ソニー株式会社 | マルチチップ回路モジュールの製造方法 |
JP2003163459A (ja) * | 2001-11-26 | 2003-06-06 | Sony Corp | 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。 |
JP3956204B2 (ja) * | 2002-06-27 | 2007-08-08 | 日本特殊陶業株式会社 | 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板 |
JP2004039867A (ja) * | 2002-07-03 | 2004-02-05 | Sony Corp | 多層配線回路モジュール及びその製造方法 |
JP2006186321A (ja) * | 2004-12-01 | 2006-07-13 | Shinko Electric Ind Co Ltd | 回路基板の製造方法及び電子部品実装構造体の製造方法 |
-
2007
- 2007-04-09 JP JP2007101465A patent/JP2008258520A/ja active Pending
-
2008
- 2008-04-04 KR KR1020080031529A patent/KR101474261B1/ko active IP Right Grant
- 2008-04-07 US US12/098,583 patent/US7954234B2/en active Active
- 2008-04-08 TW TW097112599A patent/TWI413461B/zh active
- 2008-04-09 CN CN2008100906650A patent/CN101286457B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI500373B (zh) * | 2010-01-13 | 2015-09-11 | Shinko Electric Ind Co | 配線基板、其製造方法、以及半導體封裝 |
Also Published As
Publication number | Publication date |
---|---|
KR101474261B1 (ko) | 2014-12-18 |
KR20080091709A (ko) | 2008-10-14 |
CN101286457B (zh) | 2012-05-09 |
US20080245549A1 (en) | 2008-10-09 |
CN101286457A (zh) | 2008-10-15 |
US7954234B2 (en) | 2011-06-07 |
JP2008258520A (ja) | 2008-10-23 |
TWI413461B (zh) | 2013-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200841781A (en) | Wiring board and method of manufacturing the same | |
TWI246753B (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
TWI307142B (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
TW200824082A (en) | Manufacturing method of semiconductor device | |
TWI374697B (en) | Process for producing wiring circuit board | |
CN103416109B (zh) | 印刷电路板及其制造方法 | |
TWI731195B (zh) | 配線基板的製造方法 | |
CN112969300A (zh) | 一种柔性电路板蚀刻加工方法 | |
TW200538000A (en) | Method for forming printed circuit board | |
KR101082778B1 (ko) | 미세 피치의 인쇄회로기판 제조방법 | |
TW200841793A (en) | Wiring board and method of manufacturing the same | |
TW201126623A (en) | Circuit board and method of manufacturing the same | |
JP4975581B2 (ja) | 配線基板及びその製造方法 | |
JP4256454B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP2005244104A (ja) | 配線基板の製造方法 | |
TW201244561A (en) | Multilayer wiring board | |
JP2005317901A (ja) | 回路部品モジュールおよびその製造方法 | |
TWI357290B (en) | Structure with embedded circuit and process thereo | |
US20240203935A1 (en) | Method of embedding a bare die in a carrier laminate | |
TW466733B (en) | Resin laminated wiring sheet, wiring structure using the same, and production method thereof | |
TWI337398B (en) | Packaging substrate structure and method for fabricating thereof | |
JP2009117600A (ja) | バンプ付き回路配線板の製造方法 | |
JP2005303260A (ja) | 転写配線の製造方法 | |
TW201019813A (en) | Printed circuit board and manufacturing method thereof | |
TWI306367B (en) | Flexible wiring substrate and manufacturing method of the same |