TW200834913A - Phase change memory cell with filled sidewall memory element and method for fabricating the same - Google Patents

Phase change memory cell with filled sidewall memory element and method for fabricating the same Download PDF

Info

Publication number
TW200834913A
TW200834913A TW097105051A TW97105051A TW200834913A TW 200834913 A TW200834913 A TW 200834913A TW 097105051 A TW097105051 A TW 097105051A TW 97105051 A TW97105051 A TW 97105051A TW 200834913 A TW200834913 A TW 200834913A
Authority
TW
Taiwan
Prior art keywords
layer
memory
hole
cup
width
Prior art date
Application number
TW097105051A
Other languages
English (en)
Other versions
TWI357154B (en
Inventor
Hsiang-Lan Lung
Chieh-Fang Chen
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW200834913A publication Critical patent/TW200834913A/zh
Application granted granted Critical
Publication of TWI357154B publication Critical patent/TWI357154B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/068—Patterning of the switching material by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Description

200834913 九、發明說明： 【相關申請案資料]
本申明案係主張於2007年2月14日之美國臨時專利申請案 60/889,856 ’及2008年1月18曰申請之美國正式專利申請案 5 12/016,842 的優先權，申請標題為「PHASE CHANGE MEMORY CELL WITH FILLED SIDEWALL MEMORY ELEMENT AND METHOD FOR FABRICATING THE SAME j 〇 本案係與下列美國申請案相關，其申請曰均為2〇〇6年 _ 12月6日’且具有相同的發明人及申請人，申請號第
10 11/567,300 號，發明名稱為” METHOD FOR MAKING A SELF-CONVERGED MEMORY MATERIAL ELEMENT FOR MEMORY CELL”，律師檔案編號為 ΜχκΜ?^ ;
申請號第11/567,314號，發明名稱為” METHOD FOR MAKING A KEYHOLE OPENING DURING THE 15 MANUFACTURE OF A MEMORY CELL”，律師檔案編號 為MXICM775-1 ;申請號第ll/567,326號，發明名稱為” METHOD FOR MAKING A SELF-CONVERGED VOID • AND BOTTOM ELECTRODE FOR MEMORY CELL，，，律 師檔案編號為MXKM761-1 ;在此均引為參考資料。 20 【聯合研究合約之當事人】 紐約國際商業機械公司、台灣旺宏國際股份有限公司 及德國英飛凌技術公司（Infineon Technol〇gies A.G·)係為聯 合研究合約之當事人。 25 200834913 【發明所屬之技術領域】 本發明係關於基於可程式電阻材料為基礎的高密度記憶體裝 置’其包含如硫屬化物(chalcogenide)等相變化材料，以及製造該 裝置的方法。
【先前技徇J 相交化材料為基礎的記憶材料，已經廣泛運用於非揮發隨機 存取記憶胞中。相變化材料，諸如硫屬化物材料等，可藉由施加 適當的電流以在結晶態解晶態之_換相細被應麟積體電 路中。大致為非晶態者較大致為結晶態者具有較高的電阻率，由 此即可感知資料。 從非晶至結晶狀態的改變通常是一較低電流的操作。從結晶 15 改變’在此絲為重置(_)，通常是—較高電流的 操作，其包卜短的高電流密度脈衝以融化或分解該結晶結構， 之後1¾相變化材料快速的冷卻，抑制謝目變化的過程，允許至少 :部份的婦储構歡德非晶織。喊人輕減少被用於 導致相變化娜的觀_結晶狀駐私狀_重置電流的大 小。用以重·重置電触大小，可靖由齡在細胞中該相變 化材料兀件的大小和減少介於電極和該相變化材 ’使得較躺魏統可罐她小輯魏健變^ 料元件來達成。 在这類相變化記憶裝置有著—些問題，因為重置操作所 電流大小係與此相變化材料中必須相變化的體積相關 用標準化積體電路製程所製的記憶胞會受到其所用製程設備的= 小特徵尺切艮制。此外，此記憶胞臨界尺寸的變異通常!$ 用來生成此記憶胞之標準化微影製程變異的影響。因此，二須開 25 200834913 w 發生成^/fe胞次微影尺寸的技彳舒，其又會欠缺大容量記憶體裝置 所需的均勻性或可靠性 因此必須提出一種利用可靠及可重複製程所生成之具有小主 動區域尺寸的可程式電阻材料之裝置結構及其製法。更進一走而 5 言，需要提供一種能夠在記憶胞陣列中產生具有較小的臨界尺寸 變異之記憶裝置。 【發明内容】 _ 此處所揭彡各之土憶胞其包含一底電極、一頂電極、一介層孔 10 ’具有一側壁，其自該底電極延伸至該頂電極、以及一記憶元件 ，其與該底電極及該頂電極電性連接。此記憶元件具有一^表面 與-介電侧壁子連接，此介電侧壁子係位於此介層孔的侧壁處， 此記憶元件包含-瓣部分於該底_ 幹部分之上。-填充洲^倾記憶元件的雜狀部份之内表面 15 所定義的内裡之中。 此處所揭露之製造-記憶_的方法，包含形成—底電極陣 歹;形成一分隔層於該底電極陣列之上，及一犧牲層於該分隔層 之上。此方法包含形成介層孔於該分隔層及一犧牲層之中，以裸 ，出該底電極陣列中各自的底電極，該介祕具有一下方區段形 f於該分隔層之内及-上方區段形成於該犧牲層之内，該下方區 =有較賴社方區段為寬的寬度會導致孔洞形成於 層孔的該下方區段内之製程來沈積一介電側壁子材料於該介 中;蝕刻-部分的該介電側壁子材料以開啟該孔洞且裸露該 25 ，底電極之上表面，因此形成側壁子，其包含於該介層孔内 =我上方開口及下方開口的側壁子材料，該下方開口延伸至該底 p蚊上表面；形航憶材/條該麵子之上且填域下方開口 ，以與雜應的底t極連接，於該上方開σ巾的該記憶材料具 200834913 有一内表面以在該介層孔中定義複數個杯狀物·妙 一填充材料;且平坦化_憶材料及填;:二，犬: 記憶兀件，其包含—記憶材料具有樹幹 太^形成 及形成頂電觸記憶元件之上。 撕部分之上;以 fo 15 20 内，财咖域於是—靖幹部分之 小。在此雛元^b所需的電流大 記憶胞所用之製程，通常是一微旦二;度來形成該 顿料奴紐^是小 了一記憶胞_組的均=幹部分之較小寬度難可以改善 細說ii侧侧式、發明詳 實施方式】 的是，至特定結構實施例與方法。可以理解 可利用其他特徵=制於特定所揭露之實施例，且本發明 述靖解本㈣，^^實_進行實施。雛實施例係 脅係以申請專利範圍定Γ用以限制本發日月之範嘴，本發明之範 疋我之。熟習該項技藝者可以根據後續之敘 25 200834913 元件將以類似 發明之均等變化。在各實施例中的類似天 、，在此所使用的方位描述，以厂上」、「下」、厂左」、「右」描述 5 to 15
20 ^ 乂 口，^中個別的結構作為參照。相似地，「厚度」係指垂直尺 關，=「見度」係指水平尺寸。而這些方向在電路操作或其他相 之#位上並無限制，如同熟習本項技藝之人士所知曉。 第1圖描述一記憶胞励的結構具有一杯狀記憶元件ιΐ8之 剖面示意圖。此記憶元件118包含-樹幹部分119及-杯狀部份 120於該樹幹部分119之上。 二立y底電極108與樹幹部分119在底表面117連接，且輕接此 記憶兀，m至-導電栓塞應。此底電極可以是，例如氮化 鈦^氮化!旦。在§己憶元件lls包含GST的實施例中(以下所描述 )’最，電極材料是氮化鈦，因為其與GST具有較佳的接觸特性， ^是半導體製程情常用的瀬，並在GST雛的高溫下，通 常是600_700°C範圍，提供良好的擴散阻障特性。替代地，此底電 極108可以是ΤιΑΙΝ，或TaAIN，或包含，例如，一或多個元素選 自於由鈦’鎢’翻，銘，组，銅，銘，銥，_，鎳，舒，以及其 合金所組成的群組。在某些實施例中，此層1〇8可以被省略而直 接使用栓塞106作為底電極。 此$龟权基106延伸通過一介電層1〇2至底下的存取電路(未 示）此^㈣王基106在此實施例中包含一個如鎢等堅固金屬。其 他的金屬如鈦，鉬，鋁，鈕，銅，鉑，銥，鍚〗，鎳，釕也可以被 使用。其他的栓基結構或材料也可以被使用。 一介層孔113於此介電層1〇2中，且具有一侧壁114自底電 極108延伸至一頂電極124。一介電侧壁子130位於介層孔113 的侧壁114，且與記憶元件118的一外表面121連接。此介電侧壁 子130包含一材料最好具有一低於該記憶元件118材料的導熱性 25 200834913 5 -ο 15 20 此記憶元件118具有一内表面121以定義出包覆一填充材米斗 145的一内裡140。此填充材料145為一電性絕緣材料，且最好具 有一低於該記憶元件118材料的導熱性。此填充材料145可以包 ^或夕個元素运自於由梦’鈦’紹，组，氮，氧，碳所組成的 群組。合適作為填充材料Μ5的範例為氟化Si〇2、sic〇H、聚亞 醯胺(polyimide)、聚醯胺(p〇iyamide)、以及氣碳聚合物。在一實施 例中’填充材料145包含旋塗玻璃s〇G。 在其他的實施例中，此填充材料包含一導電材料，例如之前 所描述過用於底電極應的材料之一，且可以是與層126相同的 材才斗，或疋其他可以作為介於記憶元件118與頂電極124之間以 改善電性連接特性的導電材料。 一此頂電極m(在某些實施例中是一位元線的一部份)包含一第 電性層126與该記憶元件ία連接，及一第二電性導電声 =於雜-雜導錢126之上。此[雛導電層126可以包 1之前所述的底電極材料。具有第一紐導電層126及第 ^性ί電層125的優點包括選取此第—雜導電層126相容於 =70件118材才4(如此可作為概阻障層），然而第二電性導電層 得发1=選取具有—餘第一電性導電層126的電阻率材料以獲 仔其他優點。在某些實施例中，此頂電極124包含一單一層。 =電層102可以包含-層或多層介電材料，每一層^包含 如同先前所討論過的填充材料145。 歓作塞106及頂電極124的電壓可以誘發電流自 =m 和記憶元件118流至職議，反之 為二ηΪΪ作中’電流會集中在記憶元件118的樹幹部分119，因 120 Ί 18的主動區域127是一個記憶材料被誘發在至 -10- 25 200834913 =、兩侧態相之間轉換的區域。可以被理解的是，此主動區域π 5 15
20 巾可峨作得十分小，因此減少了誘發相變化所需 者电抓小。此記憶元件118的樹幹部分119具有一寬度⑵(在 貫施例中顯示為直徑)與底電極108連接。此寬度m最好是小於 ，來心成該。己’(^胞戶斤用之一微影製程的最小特徵尺寸。此較小的 =幹私119會集中電流於此記憶元件118靠近底電極應的部 份，因此減少了在主動區域127中誘發相變化所需的電流大小。 此外，此填充材料145與介電側壁子13〇提供主動區域127的熱 絕緣’其崎助減少了翻^目變化哺㈣流大小。 對-記憶胞励陣列，此介層孔113具有一寬度其會根據製 程而在-範_變異，舉例而言，用來形成此介層孔的微影及姓 ，製程。此樹幹部分119的寬度係利用一會補償介層孔113 寬度變異的-製程所形成，因此其會在一遠小於介層孔113寬度 115變異的一範圍内變動。此用來補償介層孔113寬度變異的製程 會導致寬度123自動收歛至-較小的細内，因此改善了此記憶 胞陣列操作的均句性。 〜 記憶胞100的實施例包含相變化為基礎的記憶體材料，包含 硫屬化物為基礎的材料以及其他材料，最為記憶元件118。疏族元 素(Chalcogens)包含任何四個元素之一氧(0Xygen，q)，硫(犯1如，幻 ，硒(selenium，Se)，以及碲(tellurium，Te)，形成週期表的％族的 部分。硫屬化物包含一硫族元素與一更為正電性之元素或自由基 的化合物。硫屬化物合金包含硫屬化物與其他材料如過渡金屬的 結合。一硫屬化物合金通常包含一或多個選自元素週期表第六攔 的元素，例如鍺（Ge)以及錫（Sn)。通常，硫屬化物合金包含組 合一或多個銻（Sb)、鎵（〇3)、銦（111)、以及銀（八§)。許多相 變化為基礎的記憶材料已經被描述於技術文件中，包括下列合金 :鎵/銻、銦/銻、銦/石西、銻/碌、鍺/碲、鍺/銻/碲、銦/錄/碌、蘇^ -11 - 25 200834913 w# > ^ mmm ^ > mmm/^ > minimi
10 15
20 碲、以及碲/録/綈/硫。在錄/銻/蹄合金家族中，一大範圍的合金合 成物是y行的。該合成物可以表式為TeaGebSb⑽·(_)。一位研究員 描述了最有用的合金為，在沈積材料中所包含之平均碲濃度係遠 低於70% ’典型地係低於60%，並在一般型態合金中的碌含量範 圍從最低23%至最高58%，且最佳係介於48%至58%之碌含量。 ，的濃度係高於約5%，且其在材料中的平均範圍係從最低8%至 最咼30% ’ 一般係低於50%。最佳地，鍺的濃度範圍係介於8% 至40%。在此合成物中所剩下的主要組成元素為銻。上述百分比 係為原子百分比，其為所有組成元素加總為 專利，攔10-11)由另一研究者所評估的特殊合金包括Ge2Sb2Te5
GeSb2Te4、以及 GeSb4Te7。(Nobom Yamada，“Potentiab^
Phase^change Optical Disks for High-Data-Rate Recoiding" SPIE V·3109,卯· 28_37(1997))更一般地，一過渡金屬如鉻(Cr)、鐵(Fe)、 鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑㈣、以及上述之混合物或合金，可與 錯/銻轉結合以形成-相變化合金其具有可程式化的電阻特性。有 用的記憶材料的特殊範例，係如‘m專利中棚u_i3所 述，其範例在此係列入參考。 β在某些實施例中’可在销化物及其他相變化材料中捧雜物 質以改善使雜雜韻化物作為記憶元件的導電性、轉換溫度、 ，溫度及其他等性質。代表性的摻雜物質為：氮、矽、氧、二 f化石夕、氮化石夕、銅、銀、金、銘、氧化銘、组、氧化组、氮化 ^、鈦、與氧化鈦。可參見美國專利第6,8〇〇,5〇4號與美國專利 睛 US 2005/0029502 號。 μ相變化合金可於_第一結構態與帛二結構態之間切換，其中 材料Α體上為非晶购，喊三結構態係指此 4脰上為結晶固相。這些合金係至少為雙穩定的恤·)。此 -12- 25 200834913 更…夂序性’ ^^有可你則之特徵如比結晶能更$之+_ + ::r因:::r—相對較有次序 包树可細的特徵例如比非晶態更低的電阻值 所丨Γ化材料可電切換至完全結晶態與完全非晶態之間 ^ΖΤΖΎ0 料可切^ϊ^ριί子次序、自由電子密度、以及活化能。此材 之、if固態、或可切換成為由兩種以上固態所形成 ㉟態至結晶態之間的灰階部分。此材料中的 電性質亦可能隨之改變。 』丨了丁旧 •代表性的硫屬化物材料具有以下的特性：GexsbyTez，其中 ==2:2:5 ’或其他成分為x: G〜5⑽〜5; z G〜1G。以氮、石夕、欽 15
20 或::：兀素摻雜之GeSbTe亦可被使用。用來形成柳匕物材料的 不乾，、’係利用PVD濺鍍或磁電管（magnetron)濺鍍方式，其 反應氣體為餘、缝，錢轉邮關化物，在壓力為 ι^Τοιτ至膽m^orr。此沈積步驟一般係於室溫下進行。一長寬比 二1 5之準直益（c〇lhmater)可用以改良其填^現。為了改善 /、填入^現’柯細數+至數靴特之直流偏壓 。另一方面， 用直流偏壓以及準直器亦是可行的。有時需要在真空 中=氣環境中進行一沈積後退火處理，以改良硫屬化物材料之 結日日悲。此退火處理的溫度典型地係介於1〇〇。〇至4〇〇(^ ，而退火 時間則少於30分鐘。 第2至14圖根據本發明實施例來製造此處所描述之記 憶胞之製程步驟序列示意圖。 弟2圖顯示此製程第一步驟完成結構之剖面示意圖，係提供 一具有一上表面260之記憶體存取層2〇〇。此記憶體存取層2〇〇 可以利職界所熟知的任何对職，包姐雜人及穿出第2 25 200834913 圖中所示剖面方向的字元線24〇。字元線24〇於一基板2ι〇之上， 亚形成存取電晶體的閘極。存取層2〇〇亦包括—共同源極線挪 ’其與作為存取電晶體源極的摻雜區域230連接。在其他的每 5 15
20 ，例中，共同源極線250可以是基板210内的摻雜區域。此二 塞106延伸牙過介電層245而與作為存取電晶體汲極的紐 210内摻雜區域220連接。 之後，一導電層300包含底電極材料形成於第2圖中所 示的結構之上，而構成第3圖中所示的結構。此導電層3〇〇然 後被圖案化以形成底電極1〇8於栓塞1〇6之上，如第4; 中所示。 θ ,一分隔層500然後被形成於第4圖中所示的結構之上，及一 犧牲層510形成於分隔層500之上，而構成第5圖中所示的结構 。分隔層500和犧牲層的材料可以選取以進行如以下所述的 選擇性_。在-例示實施例中，該犧牲層包含氮化梦， 隔層包含氧化砍。 之後’-幕罩65〇具赫絲形献幕罩触的最小特徵尺 寸接近或相等之開口 660 ’形成於犧牲層51〇之上，而構成第6 圖申所示的結構，此開口 660係位於底電極上方。 此分隔層和犧牲層go然後糊幕罩㈣進行姓刻以形 成介層孔600裸露出底電極廳的上表面。此介層孔㈣可以利 用-均向、非選擇性_技術形成，例如一方向性電雜刻技術 ，適合用來同時侧分隔層5〇〇和犧牲層51〇。許多合適的具方向 性、非鱗性侧技術已為業界熟知。替代地，可以使用兩個蝕 刻步驟，例如使用第-蝕刻技術來穿過犧牲層Μ〇以定義介層孔 ’然後再使用第二钱刻技術來穿過分隔層5〇〇以定義介層孔。 然後將此幕罩65〇除去，來形成第7圖中所示的結構。此介 層孔_的寬度_最好是接近用來形成此開口所用之一最小特 -14- 25 200834913 t通吊是微影製程之一最小特徵尺寸。使用傳統的微影技 付此见度610_可以疋大約9〇奈米，且通常在5%到變里。 第7圖顯示此製程下一步驟完成結構之剖面示意圖，其中介 層孔600會被進行選擇性的側削製程已除區一部份的分隔層鄕 ’然而，留犧牲屬和底電極⑽仍附著。在分隔層獨是氧 =的貫補t ’此獅性綱可贿轉獅氯紐溶液以緩 ㈣氧化♦。此選擇性侧製程可以在犧牲層51〇 中形成懸凸區域700，其懸凸尺寸71〇可以被精確地控制，且不合 to 15
20 受到介層孔_寬度_變異的嚴重影響。因此，此懸凸尺寸710 Z以在陣财不同之處是十分均⑽。在選擇性侧之後，此介 層孔6_會包含—上調吨其具有-寬度72G，以及一下方開 口段其具有一寬度730。 在第8圖所示的替代實施例中，此犧牲層510包含-材料可 以選擇性巧展以形成懸凸。舉例崎，使職财作為犧牲層 510材料，將第7圖中的結構氧化會導致長出懸凸部分而 分隔層500的體積。 曰曰 —之後，-順形層800形成於第8圖所示的結構之上，而構成 弟9圖中所示的結構，其具有自動對準孔洞_於介層孔_之 中。此層800係使用-製程可以大致相同的速率在介層孔_的 上方區段及下方區段侧壁長出此材料’導致在填充内部時會在介 層孔60G上方賴完成前形成-細_。在此例示的實施例中， 此層800包含氧化石夕且使用化學氣相沈積所生成。此外，其他製 程’例如原子層沈積、物理氣相沈積、低壓化學氣相沈積① 或是高密度電漿化學氣相沈積(HDPCVD)可以視所使用材 何形狀被用來沈積此層800。 此層800的沈積會在介層孔_的下方區段内產生一自動對 準孔洞810。此孔洞81〇具有一寬度82〇，其在陣列中不同孔洞之 -15 - 25 200834913 處的變異係遠小於介層孔600寬度的變異。這是因為此層8⑻沈 積在兩個具有不同寬度的介層孔6〇〇時，會導致更多的層8〇〇會 生成於具有較大寬度的介層孔6〇〇侧壁上。此孔洞81〇的寬度82〇 因此主要係由懸凸尺寸71〇所控制，且會根據介層孔6〇〇上方區 段和下方區段的沈積速率而改變，而與形成此介層孔6〇〇的微影 製程無關。 之後’此層800使用非等向性餘刻製程以形成侧壁子91〇於 介層孔600中，並裸露出底電極1〇8的上表面，而構成第1〇圖中
10 15
20 所示的結構。此侧壁子910具有一開口尺寸92〇，其係大致由孔洞 81〇的見度820所決定。特別是，此用來形成側壁子的非等向性姓 刻έ $致此介層孔的下方開口具有由孔洞寬度所決定的寬度， 而此介層孔的上方開口具有由介層孔寬度所決定的寬度。因為此 陣财的孔洞其寬度變異係由懸凸所決定，而介層孔的寬 通常働-微影製賴決定，介層孔訂額口的寬度變 门Ρ車列中不同之處係遠小於介層孔内上方開口的寬度變化。 势所形成的記憶元件(如第13Α ®中標號118)會具有一樹 二方開Μ，其寬度變化在—_巾不同之處係遠小於 二二“孔内上方開口之杯狀部分的外直徑變化。特別是，對 兩個記憶胞^ ’樹幹部分的個別直徑的差值係遠 J於杯狀邛分個別外直徑的差值。 圖所示的替代實施例中，此側壁子91。可以使用一化 ===料_至層51。，然後細-方侧而 而構料聊娜缺第1G騎補紐之上， 記情材料1000 ::不的結構。替代地，此犧牲層510可以在形成 義墟開口 1010 :磁移除。此記憶材料1000於介層孔600中定 -16- 25 200834913 以埴^狀材料1100被形成於第11圖所示的結構之上’ 八 幵 10之中而構成如第辺圖所示的么士構。在一特 有:真，100為旋塗玻料 ί=ΐ!，，其適合作為其後所形成的記憶材料元 他的介電填充材料可以替代為，例如旋塗低 ^妹舰W 成多孔介電材料，或是氣概積之介電材 二曰 °之^所提過的’此填充材料1100也可以是導電材 料。 ί12 ®所7構進行—平域雛，例如化學機 械研磨，其元成結構如第13A和13B圖所示， 視圖。如同圖所示，記憶元件118具有一内表面122岐1 一内 =包覆填充145。此記憶元件118包含—樹幹部分119及一杯狀部 ，120於該樹幹部分119之上。因為第9圖所示的孔洞謂係大 ί位於介層孔600的中央，其後所形成的記憶元件n 15 20 準且位於底電極108上方中央處。 1 此記憶元件118的樹幹部分119具有—祷於第1()圖中的側 壁開口 920的寬度123。相對應的，此寬度I23可以是次微影的且 在，憶胞陣列中不同處也是均勻的。此外，此寬度123也不會受 到第7圖中的介層孔_寬度61〇變異的嚴重影響。 #之後，;頂電極124形成於第13圖所示的結構之上，而構成 第14圖所示的結構。在此例示實施例中，此頂電極124包含一位 兀線的-部分，且由形成—第一導電層⑽於第D圖所示的結構 之上’及形成一第—導電層於第一導電層之上，再將第 和第一導電層126、125加以圖案化。在某些替代實施例中，此 頂電極124是一單一導電層。 一由第2至13圖所示之製程步驟製造的記憶胞陣列可以十分均 句因為此§己憶元件的樹幹部分之寬度在記憶胞與記憶胞之間具 -17- 25 200834913 有一變異是與此懸凸尺寸(見第8圖，標號Ή0)之變異相關的，且 基本上是與此介層孔的整體尺寸(見第7圖，標號600和610)之變 無關的。因為側削蝕刻性勉刻可以被精確地控制，因此懸凸尺 5
IS
20 寸的變異會遠小於介層孔寬度之變異，此製程在介層孔之中是自 轉中的’ ^會將樹幹部分之直徑的臨界尺寸自動收歛。因此， 此處所描述的記触在陣淋同之處會具有均姐十分良好的表 見士更進一走而言，因為樹幹部分可以將電流集中在記憶元件， ，懈部分的寬度可以小於形成記憶胞所使驗影製程之最小特 ^尺寸’主動11域可以製作地非常小且可以降低誘發相變化所需 的電流大小。 ._疋依據本發明的一個實施例的一積體電路10的簡化 ，，圖示’該積體電路10使用此處所描述之相變化記憶胞其具有 電該樹幹部分之上。一字元線_ 14 接至心的予兀線16。一位元線(行)·馬器18電性連接至 資^==3#寫人記憶體邮2中相變化記憶胞的 -、⑹厶由匯^排22提供給字元線綱器及驅動器14和位 1118。在區塊24巾，檢測放大器和資料輸人結構，經由 貝H排26連接至位元線維馬器18。資料是經由該資料輸線 =、、，從該積體電路10的輸W輸出埠，或從其他内部或外部的資= 該抑^ 構。其他電路3G是被包含於 或單，=電路， 二=== =0輸A/輪鱗，或至其他積體電路1G内部或外部資料目 在此範例所實施的一控制電路34，使用偏 制偏細整供應電壓36的翻，例如讀取，程式化，^ ^ ' 18- 25 200834913 驗證’以及程式化驗證電壓。該控制器34可以使用，酱界 ?技術，如特殊目的邏輯電路來實施。在另—實施例^ =34包含一_目的處理器，其可以實施在相同 腦程式以控制該裝置的操作。在另—實施例中，特殊目 =輯禮和的處理器的組合可以被用來實施該控制器 1534如^ ，陣列12的每個記憶胞1530、1532、 …、？括了-個存取電晶體（或其他存取裝置，例如二
10 15
20 ^0件’其中四個存取電晶體在圖中係以標號38 、50 52箱，而四個相變化元件在圖中係以標號46、48 〇 52 α不之。母個存取電晶體38、4〇、42、4 雜線54 ’雜㈣絲^轉觸％結束;= 一實施例中，這些存取元件的源極線並未電性連接，而是可獨立 ，的。複數條字元線包括社線56與58係=第 係與字元線_14勒于電性交換信息 00胃38'42的閘極係連接至—共同字元線，例 Γ '44 53 〇 w 1兀線匕括位兀線60、62係沿著第二方向平行地延伸， 元件 46'48 之―端。 ；6™ΓΜ3δ ^ 牛，係連接於存取電晶體40的汲極與位元線60之間。相似地， 而”件50係連接於存取電晶體42的沒極與位元線62之間， 而i目*化元件52係連接於存取電晶體44與位元線62之間。需要 注，的是，在圖中為了方便起見’僅緣示四個記憶胞，在 ^車列12可包括上千個至上百萬個此種記憶胞。同時，亦可使用 了他陣列轉，例如將相變化記憶元件連接到存取電晶體的源極 -19- 25 200834913 本發明的揭露是藉由參照以上所描述的最佳實施例和範例· 可以了解的是，這些範例僅只是用於描述而非限制本發明。可以 瞭解的是，修改和組合將會發生在熟狀項技術之人士，其修改 和組合將會落入本發明的精神以及隨後請求項的範圍内。 5 【圖式簡單說明】 第1圖為根據本發明之一實施例描述一記憶胞的結構具有一 杯狀S己億元件之剖面示意圖。 I 第2至14圖是依據本發明實施例來製造此處所描述之記 ίο 憶胞的製程步驟序列示意圖。 第15圖是依據一實施例的包含此處所描述之記憶胞的記 憶體陣列之簡易方塊圖。 第16圖是依據一實施例的一積體電路裝置之一部分的區塊示 意圖。 15 【主要元件符號說明】 _ 10 :積體電路 12 ·具有杯狀部分及樹幹部分之相變化記憶胞陣列 14 ·字元線解石馬器及驅動器 20 16 :字元線 18 ··位元線解碼器 20 :位元線 22 ·匯流排 24:感應放大器/資料輸入結構 25 26 ·資料匯流排 28 :資料輸入線 -20- 200834913 30 :其他電路 32 :資料輸出線 34 :控制器 36 :偏壓調整供應電壓 5 38、40、42、44 :存取電晶體 46、48、50、52 :相變化元件 54 :源極線 55 :源極線終端 • 56、58 :字元線 ίο 60、62 :位元線 100 :記憶胞 102 :介電層 106 :導電栓塞 108 :底電極層 15 113 :介層孔 114 :侧壁 115 :寬度 ^ 117 ··底表面 118 :記憶元件 2〇 119 :樹幹部分 120 :杯狀部分 121 :外表面 122 :内表面 123 :寬度 25 124 :頂電極 125 :第二導電層 126 :第一導電層 -21 - 200834913 127 :主動區域 130 :介電侧壁子 140 :内裡 145 :填充材料 5 200 :記憶體存取層 210 ··紐 220 :摻雜區域 230 ··源極的摻雜區域 240 :字元線 245:介電層 250 :共同源極線 260 :上表面 300 :導電層 500 :分隔層 15 510 :犧牲層 600 :介層孔 650 :幕罩 赢 660 :開口 700 :懸凸區域 2〇 710 :懸凸尺寸 720 :上方開口段寬度 730 :下方開口段寬度 800 :順形層 810 :孔洞 25 820 :孔洞寬度 910 :侧壁子 920 :開口尺寸 200834913 1000，記憶材料 1010 ··杯狀開口 1100 :填充材料 1530、1532、1534、1536 :記憶胞
-23-

Claims (1)

  1. 200834913 十、申請專利範圍： h —種記憶胞，其包含： 一底電極； 一頂電極； 一介層孔，具有一側壁，苴自钤 -介電側奸於介層孔的_^i鱗伸至該頂電極； 一記憶元件，其與該底電極及^ 面，該外表面無介電繼子連接接’具有一外表 ，之上及一杯狀部份於該樹幹部:之 陶 面，其中該記憶元件包含-記情體㈣甘Bf杯狀部份具有一内表 及 化3此體材枓，其具有至少兩個_相；以 15 内部。填充顺於由觀憶元件_杯狀部份之軸表騎定義的 2介電利瓣1撕物趣，她物料包含- 20 3. 導電材料。 t請專概_丨酬叙纖胞，射雜秘料包含_ 元線雜1項所述之記憶胞，其中該頂電極包含-位 I於3請翻細第1項所述之雛胞，其巾該樹幹部分具有- ΛΑ形成该記憶胞所用之一微影製程最小特徵尺寸的寬度。 -24- 200834913 :目變=專利爾1項所述纖胞5其中漏材料包含= 7·如申請專利範圍第1項所述之記愔的 一材料具有一 _亥記憶材料的_生^，、中該介電侧壁子包含 8.如申請專利範圍第2項所述之記 低於該記憶材料的導熱性。 L其中该介電材料具有一 一樹幹部分及一杯狀部份於該樹幹部分之上 15 且===憶元件的該樹幹部分包含各自的靜， 且fefe、胞陣列中該記憶元件的該杯狀部份 I 該陣列中的至少兩個記憶胞岭，二， 距係小於該杯狀部分的該各自外侧直徑之差距。、/口 仏是 ι〇· 一種製造一記憶陣列的方法，其包含： 形成一底電極陣列； .形成-分隔層於該底電極陣列之上’及一犧牲層於該分隔層之 ， 形成介層孔於該分隔層及一犧牲層之中，以減&該底電極 列中各自的底電極’該介層孔具有—τ方區段形成於該分隔層之内 及-上方區段形成於該犧牲層之内，該下方區段具有較對應^ 區段為寬的寬度； 〜 利用一會導致孔洞形成於該介層孔的該下方區段内之製程來 沈積一介電侧壁子材料於該介層孔中，· -25- 25 200834913 的底娜裸露該對應 方H oh二广成壁子，其包含於該介層孔内定義上 Z叹下方_側壁子材料，該下·延伸至該底電極 之上 ^記憶材料織側壁子之上且填入該下方開口中，以盘 該介層孔中定義複數個杯狀物；中的械材科具有一内表面以在 在该杯狀物中填入一填充材料； fo化該記憶材料及填充材料，因此形成記憶元件，其包含- nf4具有樹幹部分於該下方開口中與該底電極連接及—杯狀1 份於該上方開π中和該樹幹部分之上；以及 銳杯狀。P 形成頂電極於該記憶元件之上。 11·如申請專利範圍第1〇項所述之方法， 15層孔之該上方區段與下方區段寬度差距所決定的寬度广、W k 專利範圍第10項所述之方法，其中該介層孔内的下方 二該職定，爾層孔⑽圳口之寬度 層孔包含 江如申請專利範圍第10項所述之方法，其中該形成介 也成一幕罩，其具有開口於該些底電極之上； 極的上蝴過該分隔層及犧牲層，因此裸露出該些底電 選擇性地姓刻該分隔層。 -26- 25 200834913 14·如申請專利範圍第Κ)項所述之方法，其中該形成頂電極包含 :形成一第一電性導電層於該記憶元件之上，及形成—第二電性導電 層於該第一電性導電層之上，其中該第二電性導電層包含一位元線的 一部分。 15.如申請專利細第10項所述之方法，其中該頂電極包含一位 元線的一部分。
    16. 10 其中該犧牲層包含一氮 17·如申請專利範圍第1〇項所述之方法， 化石夕，而該分隔層包含一氧化石夕。
    -27-
TW097105051A 2007-02-14 2008-02-13 Phase change memory cell with filled sidewall memo TWI357154B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88985607P 2007-02-14 2007-02-14
US12/016,842 US7884343B2 (en) 2007-02-14 2008-01-18 Phase change memory cell with filled sidewall memory element and method for fabricating the same

Publications (2)

Publication Number Publication Date
TW200834913A true TW200834913A (en) 2008-08-16
TWI357154B TWI357154B (en) 2012-01-21

Family

ID=39685054

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097105051A TWI357154B (en) 2007-02-14 2008-02-13 Phase change memory cell with filled sidewall memo

Country Status (3)

Country Link
US (2) US7884343B2 (zh)
CN (1) CN101257087B (zh)
TW (1) TWI357154B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428533B (zh) * 2015-12-24 2018-05-15 江苏时代全芯存储科技有限公司 相变化记忆体的制造方法
TWI739174B (zh) * 2018-10-23 2021-09-11 台灣積體電路製造股份有限公司 記憶胞及其製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884343B2 (en) * 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same
TW200847399A (en) * 2007-05-21 2008-12-01 Ind Tech Res Inst Phase change memory device and method of fabricating the same
US8237149B2 (en) * 2007-06-18 2012-08-07 Samsung Electronics Co., Ltd. Non-volatile memory device having bottom electrode
KR100911473B1 (ko) * 2007-06-18 2009-08-11 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US20090050873A1 (en) * 2008-01-16 2009-02-26 Qimonda Ag System Including Memory with Resistivity Changing Material and Method of Making the Same
US7879645B2 (en) 2008-01-28 2011-02-01 Macronix International Co., Ltd. Fill-in etching free pore device
US20100078621A1 (en) * 2008-10-01 2010-04-01 Breitwisch Mathew J Method to reduce reset current of pcm using stress liner layers
US8021897B2 (en) 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
US8829646B2 (en) * 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
US8138056B2 (en) 2009-07-03 2012-03-20 International Business Machines Corporation Thermally insulated phase change material memory cells with pillar structure
KR20110035783A (ko) * 2009-09-30 2011-04-06 주식회사 하이닉스반도체 상변화 메모리 소자 제조 방법
US8017433B2 (en) * 2010-02-09 2011-09-13 International Business Machines Corporation Post deposition method for regrowth of crystalline phase change material
US9082954B2 (en) 2010-09-24 2015-07-14 Macronix International Co., Ltd. PCRAM with current flowing laterally relative to axis defined by electrodes
US8685783B2 (en) * 2010-10-27 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory cell
CN102468433B (zh) * 2010-11-17 2013-12-04 中芯国际集成电路制造(上海)有限公司 相变存储器及其制作方法
US8932900B2 (en) * 2011-08-24 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory and method of fabricating same
KR20130043471A (ko) * 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 멀티 레벨 셀을 구비한 상변화 메모리 장치 및 그 제조방법
US9573809B2 (en) * 2012-03-30 2017-02-21 Micron Technology, Inc. Method of forming a metal chalcogenide material and methods of forming memory cells including same
GB2500694A (en) 2012-03-30 2013-10-02 Ibm Phase-change memory cell
JP6056177B2 (ja) * 2012-04-11 2017-01-11 セイコーエプソン株式会社 ジャイロセンサー、電子機器
US9240548B2 (en) * 2012-05-31 2016-01-19 Micron Technology, Inc. Memory arrays and methods of forming an array of memory cells
US8981330B2 (en) 2012-07-16 2015-03-17 Macronix International Co., Ltd. Thermally-confined spacer PCM cells
KR20140083561A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 상변화 메모리 소자의 제조방법
US9214351B2 (en) 2013-03-12 2015-12-15 Macronix International Co., Ltd. Memory architecture of thin film 3D array
US9349953B2 (en) 2013-03-15 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US9627612B2 (en) 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
CN105826464A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 导电桥接随机存储器的形成方法
US9449921B1 (en) 2015-12-15 2016-09-20 International Business Machines Corporation Voidless contact metal structures
KR102401181B1 (ko) * 2017-10-11 2022-05-24 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
US10490744B2 (en) 2017-11-07 2019-11-26 Macronix International Co., Ltd. Contact hole structure method for fabricating the same and applications thereof
US11038101B2 (en) * 2017-11-21 2021-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having a phase change memory device

Family Cites Families (200)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
JP2606857B2 (ja) 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JP2825031B2 (ja) 1991-08-06 1998-11-18 日本電気株式会社 半導体メモリ装置
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
JPH05206394A (ja) 1992-01-24 1993-08-13 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
US5958358A (en) 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
JP2884962B2 (ja) 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5866928A (en) 1996-07-16 1999-02-02 Micron Technology, Inc. Single digit line with cell contact interconnect
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5902704A (en) 1997-07-02 1999-05-11 Lsi Logic Corporation Process for forming photoresist mask over integrated circuit structures with critical dimension control
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US7023009B2 (en) 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6969866B1 (en) 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6087269A (en) 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US6372651B1 (en) 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US6141260A (en) 1998-08-27 2000-10-31 Micron Technology, Inc. Single electron resistor memory device and method for use thereof
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP2000164830A (ja) 1998-11-27 2000-06-16 Mitsubishi Electric Corp 半導体記憶装置の製造方法
US6245669B1 (en) 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
US6750079B2 (en) 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
US6943365B2 (en) 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6075719A (en) 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6576546B2 (en) 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
TW586154B (en) 2001-01-05 2004-05-01 Macronix Int Co Ltd Planarization method for semiconductor device
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6512263B1 (en) 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
KR100382729B1 (ko) 2000-12-09 2003-05-09 삼성전자주식회사 반도체 소자의 금속 컨택 구조체 및 그 형성방법
US6569705B2 (en) * 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
KR100542525B1 (ko) 2001-01-30 2006-01-11 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법
KR100400037B1 (ko) 2001-02-22 2003-09-29 삼성전자주식회사 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6730928B2 (en) 2001-05-09 2004-05-04 Science Applications International Corporation Phase change switches and circuits coupling to electromagnetic waves containing phase change switches
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6774387B2 (en) 2001-06-26 2004-08-10 Ovonyx, Inc. Programmable resistance memory element
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6643165B2 (en) 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6507061B1 (en) 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
US6972430B2 (en) 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US7122281B2 (en) 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
WO2003079463A2 (en) 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6620715B1 (en) 2002-03-29 2003-09-16 Cypress Semiconductor Corp. Method for forming sub-critical dimension structures in an integrated circuit
US6670628B2 (en) 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
AU2003221003A1 (en) 2002-04-09 2003-10-20 Matsushita Electric Industrial Co., Ltd. Non-volatile memory and manufacturing method thereof
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4133141B2 (ja) 2002-09-10 2008-08-13 株式会社エンプラス 電気部品用ソケット
JP4190238B2 (ja) 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
JP4928045B2 (ja) 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6815266B2 (en) 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
EP1439583B1 (en) 2003-01-15 2013-04-10 STMicroelectronics Srl Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof
US7277317B2 (en) 2003-01-31 2007-10-02 Nxp B.V. MRAM architecture for low power consumption and high selectivity
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
US6936544B2 (en) 2003-03-11 2005-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of removing metal etching residues following a metal etchback process to improve a CMP process
KR100979710B1 (ko) 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US7132350B2 (en) 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
US20050018526A1 (en) 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
KR100615586B1 (ko) 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
US7893419B2 (en) 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US20050062087A1 (en) 2003-09-19 2005-03-24 Yi-Chou Chen Chalcogenide phase-change non-volatile memory, memory device and method for fabricating the same
DE10345455A1 (de) 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
US6910907B2 (en) 2003-11-18 2005-06-28 Agere Systems Inc. Contact for use in an integrated circuit and a method of manufacture therefor
US6808991B1 (en) 2003-11-19 2004-10-26 Macronix International Co., Ltd. Method for forming twin bit cell flash memory
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US7291556B2 (en) 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
US7265050B2 (en) 2003-12-12 2007-09-04 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers
JP4124743B2 (ja) 2004-01-21 2008-07-23 株式会社ルネサステクノロジ 相変化メモリ
KR100564608B1 (ko) 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
US7858980B2 (en) 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
JP4529493B2 (ja) 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR100657897B1 (ko) 2004-08-21 2006-12-14 삼성전자주식회사 전압 제어층을 포함하는 메모리 소자
US7365385B2 (en) 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
KR100626388B1 (ko) 2004-10-19 2006-09-20 삼성전자주식회사 상변환 메모리 소자 및 그 형성 방법
DE102004052611A1 (de) 2004-10-29 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
US7608503B2 (en) 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
KR100827653B1 (ko) 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7220983B2 (en) 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
US7419771B2 (en) 2005-01-11 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a finely patterned resist
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7166533B2 (en) 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
KR100668846B1 (ko) 2005-06-10 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자의 제조방법
US7321130B2 (en) 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7598512B2 (en) 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7514367B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7309630B2 (en) 2005-07-08 2007-12-18 Nanochip, Inc. Method for forming patterned media for a high density data storage device
US20070037101A1 (en) 2005-08-15 2007-02-15 Fujitsu Limited Manufacture method for micro structure
US20070045606A1 (en) 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
US7417245B2 (en) 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7397060B2 (en) 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7479649B2 (en) 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7507986B2 (en) 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7233054B1 (en) * 2005-11-29 2007-06-19 Korea Institute Of Science And Technology Phase change material and non-volatile memory device using the same
US7605079B2 (en) 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US20070158632A1 (en) 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7825396B2 (en) 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7351648B2 (en) 2006-01-19 2008-04-01 International Business Machines Corporation Methods for forming uniform lithographic features
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US20070235811A1 (en) 2006-04-07 2007-10-11 International Business Machines Corporation Simultaneous conditioning of a plurality of memory cells through series resistors
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US8129706B2 (en) 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US7423300B2 (en) 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7884343B2 (en) * 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428533B (zh) * 2015-12-24 2018-05-15 江苏时代全芯存储科技有限公司 相变化记忆体的制造方法
TWI739174B (zh) * 2018-10-23 2021-09-11 台灣積體電路製造股份有限公司 記憶胞及其製造方法

Also Published As

Publication number Publication date
CN101257087B (zh) 2010-06-09
US7884343B2 (en) 2011-02-08
US20110133150A1 (en) 2011-06-09
US8263960B2 (en) 2012-09-11
CN101257087A (zh) 2008-09-03
US20080191186A1 (en) 2008-08-14
TWI357154B (en) 2012-01-21

Similar Documents

Publication Publication Date Title
TW200834913A (en) Phase change memory cell with filled sidewall memory element and method for fabricating the same
TWI321357B (en) Programmable resistive ram and manufacturing method
TWI323939B (en) Memory device having wide area phase change element and small electrode contact area
TWI300927B (en) Thin film fuse phase change ram and manufacturing method
TWI311797B (en) Self-align planerized bottom electrode phase change memory and manufacturing method
US8168538B2 (en) Buried silicide structure and method for making
TWI387055B (zh) 具有自收斂底電極之相變化記憶胞陣列及其製造方法
JP4830275B2 (ja) 記憶素子
TWI497694B (zh) 一種基於相變化記憶材料的高密度記憶裝置及其製作方法
TWI335662B (en) Memory cell with memory material insulation and manufacturing method
TWI489591B (zh) 利用一以充填而非蝕刻形成之孔洞製成的記憶體裝置
TWI376799B (en) Memory cell device with coplanar electrode surface and method
TWI442518B (zh) 自動對準式柱狀記憶胞裝置及其製造方法
TW200905873A (en) 4F2 self align fin bottom electrode fet drive phase change memory
TWI409944B (zh) 相變記憶單元結構
JP4613478B2 (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
TW201041176A (en) Ring-shaped electrode and munufacturing method for same
TW200947695A (en) Memory cell having a buried phase change region and method for fabricating the same
TW200849477A (en) Method for manufacturing a phase change memory device with pillar bottom electrode
TW200828637A (en) Method for making a self-converged memory material element for memory cell
TW201005936A (en) Fully self-aligned pore-type memory cell having diode access device
TW201140899A (en) Self aligned fin-type programmable memory cell
TW200847420A (en) 4F2 self align side wall active phase change memory
TW201108400A (en) Phase change memory cells having vertical channel access transistor and memory plane
TW201042759A (en) Phase change memory cell having vertical channel access transistor