CN102468433B

CN102468433B - 相变存储器及其制作方法

Info

Publication number: CN102468433B
Application number: CN2010105481118A
Authority: CN
Inventors: 何其旸; 张翼英
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-11-17
Filing date: 2010-11-17
Publication date: 2013-12-04
Anticipated expiration: 2030-11-17
Also published as: CN102468433A

Abstract

本发明提供一种相变存储器及其制作方法，所述方法包括：提供半导体衬底，所述半导体衬底上形成有层间介质层和位于所述层间介质层内的接触插塞；在所述层间介质层上形成覆盖所述接触插塞的绝缘介质层；在所述绝缘介质层内形成碗状开口，所述碗状开口的底部露出所述接触插塞；在所述碗状开口内形成相变层。本发明的方法形成的相变存储器的相变电流小，功耗低。

Description

相变存储器及其制作方法

技术领域

本发明涉及半导体技术领域，特别涉及相变存储器及其制作方法。

背景技术

相变存储器(Phase Change Random Access Memory，PCRAM)技术是基于S.R.Ovshinsky在20世纪60年代末提出相变薄膜可以应用于相变存储介质的构想建立起来的。作为一种新兴的非易失性存储技术，相变存储器在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性，已成为目前非易失性存储技术研究的焦点。

在相变存储器中，可以通过对记录了数据的相变层进行热处理，来改变存储器存储的数值(所述数值为“0”或“1”)。构成相变层的相变材料会由于所施加电流的加热效果而进入结晶状态或非晶状态。当相变层处于结晶状态时，PCRAM的电阻较低，此时存储器赋值为“0”。当相变层处于非晶状态时，PCRAM的电阻较高，此时存储器赋值为“1”。因此，PCRAM是利用相变层处理结晶状态或非晶状态时的电阻差异来写入/读取数据的非易失性存储器。

现有的相变存储器的制作方法请参考图1～图4。首先，请参考图1，提供半导体衬底100，所述半导体衬底100内形成有晶体管，用于驱动后续形成的相变层，所述半导体衬底100上形成有层间介质层101，所述层间介质层101内形成有导电插塞102，所述导电插塞102将所述晶体管与后续形成的相变层电连接。所述层间介质层101上方依次形成有第一氧化硅层103、氮化硅层104和第二氧化硅层105。

然后，参考图2，在所述第二氧化硅层105上形成光刻胶层106，以所述光刻胶层106为掩膜，对所述第二氧化硅层105进行刻蚀，在所述第二氧化硅层105内形成沟槽开口，所述沟槽开口底部露出下方的氮化硅层105。所述沟槽开口的宽度大于下方的导电插塞102的宽度。

然后，参考图3，去除所述光刻胶层106，在所述沟槽开口的侧壁形成侧墙(spacer)107。所述侧墙107的厚度等于所述沟槽开口的宽度与所述导电插塞102的宽度之差的1/2。

接着，参考图4，以所述侧墙107为掩膜进行刻蚀，在所述氮化硅层104、第一氧化硅层103内形成通孔，所述通孔露出下方的导电插塞102。

最后，请参考图5，进行沉积工艺，在所述通孔内形成相变层108，所述相变层108与所述导电插塞102接触。

在实际中发现，以现有制作方法获得的相变存储器的功耗大，无法满足应用的需求。

发明内容

本发明解决的问题是提供了一种相变存储器及其制作方法，所述制作方法获得的相变存储器的功耗小，满足了应用的需求。

为解决上述问题，本发明提供了一种相变存储器的制作方法，包括：

提供半导体衬底，所述半导体衬底上形成有层间介质层和位于所述层间介质层内的接触插塞；

在所述层间介质层上形成覆盖所述接触插塞的绝缘介质层；

在所述绝缘介质层内形成碗状开口，所述碗状开口的底部露出所述接触插塞；

在所述碗状开口内形成相变层。

可选地，所述在所述绝缘介质层内形成碗状开口包括：

在所述绝缘介质层上形成硬掩膜层，所述硬掩膜层内形成有开口，所述开口的位置与所述接触插塞的位置对应；

以所述硬掩膜层为掩膜，对所述绝缘介质层进行刻蚀，在所述绝缘介质层内形成碗状开口；

去除所述硬掩膜层。

可选地，所述绝缘介质层的材质为氧化硅、氮化硅、氮氧化硅或含氮碳化硅。

可选地，所述刻蚀为湿法刻蚀。

可选地，所述湿法刻蚀的刻蚀时间为刻蚀所述绝缘介质层所需时间的1.01～1.5倍，形成的所述碗状开口与所述接触插塞的接触面积为不超过所述接触插塞面积的1/3。

可选地，若所述绝缘介质层的材质为氧化硅，所述湿法刻蚀的溶液为含氢氟酸的溶液；若所述绝缘介质层的材质为氮化硅、氮氧化硅或含氮碳化硅，所述湿法刻蚀的溶液为含磷酸的溶液。

可选地，所述硬掩膜层的材质为多晶硅或非晶碳。

可选地，所述多晶硅利用湿法工艺刻蚀，所述非晶碳利用灰化工艺刻蚀。

可选地，所述硬掩膜层的厚度范围为200～1500埃。

可选地，所述绝缘介质层的厚度为500～1500埃。

可选地，所述绝缘介质层的材质为氮化硅、氮氧化硅或含氮碳化硅。

相应地，本发明还提供一种相变存储器，包括：

半导体衬底，所述半导体衬底上形成有层间介质层和位于所述层间介质层内的接触插塞；

绝缘介质层，位于所述接触插塞和层间介质层上方，所述绝缘介质层内形成有碗状开口，所述碗状开口底部露出所述接触插塞；

相变层，所述相变层覆盖于所述碗状开口内和所述绝缘介质层上，所述相变层与所述接触插塞接触。

可选地，所述碗状开口露出所述接触插塞的面积不超过所述接触插塞面积的1/3。

与现有技术相比，本发明具有以下优点：

本发明在形成有层间介质层和接触插塞的半导体衬底上形成绝缘介质层，在所述绝缘介质层内形成碗状开口，所述碗状开口的底部露出接触插塞，所述碗状开口内形成相变层，与现有技术相比，本发明的相变层通过碗状开口的底部与所述接触插塞接触，减小了相变层与接触插塞的接触面积，从而使得所述相变层在同样的相变电流的情况下更容易发生相变或所述相变层需要较小的相变电流即可发生相变；同时，所述碗状开口的形状有利于相变层的填充；

进一步优化地，所述湿法刻蚀的刻蚀时间为刻蚀所述硬掩膜层所需时间的1.01～1.5倍，从而使得所述湿法刻蚀具有一定的过刻蚀，从而可以控制碗状开口的底部与下方的接触插塞的接触面积，便于控制相变电流。

附图说明

图1～图4是现有的相变存储器的制作方法剖面结构示意图。

图5是本发明的相变存储器的制作方法流程示意图。

图6～图9是现有的相变存储器的制作方法剖面结构示意图。

具体实施方式

以现有制作方法获得的相变存储器的功耗大，无法满足应用的需求。经过发明人研究发现，造成相变存储器的功耗大的原因是由于相变存储器的相变电流较大。而相变电流大的原因是由于相变存储器的相变层与下方的接触插塞的接触面积偏大。

为了解决上述问题，本发明提供一种相变存储器的制作方法，请参考图5，为本发明的相变存储器的制作方法流程示意图。所述方法包括：

步骤S1，提供半导体衬底，所述半导体衬底上形成有层间介质层和位于所述层间介质层内的接触插塞；

步骤S2，在所述层间介质层上形成覆盖所述接触插塞的绝缘介质层；

步骤S3，在所述绝缘介质层内形成碗状开口，所述碗状开口的底部露出所述接触插塞；

步骤S4，在所述碗状开口内形成相变层。

下面结合具体的实施例对本发明的技术方案进行详细地说明。

结合图6～图9，为本发明一个实施例的相变存储器的制作方法剖面结构示意图。

首先，请参考图6，提供半导体衬底200，所述半导体衬底200上形成有层间介质层201和位于所述层间介质层201内的接触插塞202。

其中，所述半导体衬底200的材质可以为硅、锗硅、绝缘体上硅等。作为一个实施例，所述半导体衬底200内形成有晶体管，所述晶体管用于驱动后续形成的相变层。

所述层间介质层201的材质为绝缘材质。所述绝缘材质可以为氧化硅、氮化硅、氮氧化硅、碳化硅或含氮碳化硅等。本实施例中，所述层间介质层201的材质为氧化硅，其可以通过沉积或氧化的方法形成。本实施例中，所述层间介质层201的厚度范围为100～5000埃。

所述接触插塞202的制作方法为：对所述层间介质层201进行刻蚀，在所述层间介质层内201形成通孔，所述通孔与半导体衬底200内的晶体管的位置对应；在所述通孔内沉积导电材质。所述导电材质可以为金属、金属化合物。所述金属可以为金、铟、铜、铝、钨等。所述金属化合物可以为氮化钛、硅化钨等。本实施例中，所述接触插塞202的材质为钨。

然后，仍然参考图6，在所述层间介质层201上形成覆盖所述接触插塞202的绝缘介质层203。

本实施例中，所述绝缘介质层203的厚度范围为500～1500埃。

由于所述绝缘介质层203将通过刻蚀在其内形成碗状开口，所述刻蚀为湿法刻蚀。因此，所述绝缘介质层203应选择与所述层间介质层201、导电插塞202具有刻蚀选择比的材质，且所述绝缘介质层203应能够通过湿法刻蚀去除。作为优选的实施例，所述绝缘介质层203为氮化硅，其可以利用湿法刻蚀去除，所述湿法刻蚀的溶液可以为含有氢氟酸的溶液。

在其他的实施例中，所述绝缘介质层203的材质还可以为氮氧化硅、含氮碳化硅、氮化硅等，其可以要利用湿法刻蚀去除，所述湿法刻蚀可以利用含有磷酸的溶液进行。

然后，请参考图7，在所述绝缘介质层203上形成硬掩膜层204，所述硬掩膜层204内形成有开口，所述开口的位置与所述接触插塞202的位置对应。

所述硬掩膜层204的材质应选择与所述绝缘介质层203具有刻蚀选择比的材质。本实施例中，所述硬掩膜层204的材质为多晶硅，其可以通过湿法刻蚀工艺去除。在其他的实施例中，所述硬掩膜层204的材质还可以为非晶碳，所述非晶碳可以利用灰化工艺去除。

所述硬掩膜层204的厚度范围为200～1500埃。所述硬掩膜层204的制作方法与现有技术方法相同，作为本领域技术人员的公知技术，在此不做详细的说明。

所述开口下方的绝缘介质层203将会通过湿法刻蚀被去除，以形成碗状开口。本实施例中，所述开口的宽度小于下方的接触插塞202的宽度。在其他的实施例中，所述开口的宽度还可以大于或等于所述接触插塞202的宽度。

然后，请参考图8，以所述硬掩膜层204为掩膜，对所述绝缘介质层203进行湿法刻蚀，在所述绝缘介质层203内形成碗状开口205。所述碗状开口205露出下方的接触插塞202。

本实施例中。所述湿法刻蚀的溶液与绝缘介质层203的材质有关。具体地，当所述绝缘介质层203的材质为氧化硅时，其刻蚀溶液可以为含有氢氟酸的溶液，例如为BOE(Buffered Oxide Etchant，缓冲二氧化硅蚀刻)溶液，其为水与氢氟酸的质量比例为50∶1进行混合的溶液；对于氮化硅，氮氧化硅以及含氮碳化硅可以使用含磷酸溶液，例如为HPO等。

所述湿法刻蚀的工艺时间为60～180秒。所述湿法刻蚀的温度为室温，即为20～25摄氏度。

由于湿法刻蚀为各向同性刻蚀，因此，在刻蚀过程中，所述硬掩膜层204也会被刻蚀，从而硬掩膜层204内的开口变大。在其他的实施例中，若能够选择所述硬掩膜层204与所述绝缘材质203具有刻蚀选择比，能够保持所述硬掩膜层204基本不受到所述湿法刻蚀的影响，从而形成的碗状开口的宽度将大于所述硬掩膜层204内的开口。

需要说明的是，所述硬掩膜层204和所述绝缘介质层203的厚度不同以及形成的碗状开口205的宽度不同，故所述湿法刻蚀的工艺时间设置有所不同。但是，所述湿法刻蚀形成的碗状开口205与下方的接触插塞202的接触面积是通过设置所述湿法刻蚀的时间来控制的。具体地，所述湿法刻蚀的时间应略大于刻蚀所述绝缘介质层203所需的时间，从而对所述绝缘介质层203具有一定的过刻蚀，从而可以控制形成的碗状开口205与下方的接触插塞202的接触面积。对所述湿法刻蚀的时间越长，所述接触面积越大，对应的相变层发生相变所需的相变电流越大，因此，为了减小所述相变电流，所述湿法刻蚀的时间不宜过长，作为一个实施例，所述湿法刻蚀的时间应为刻蚀所述绝缘介质层203所需时间的1.1～1.5倍，优选为1.1～1.3倍，例如为1.15倍等。在上述的刻蚀时间范围内，形成的碗状开口205与接触插塞202的接触面积符合工艺要求，所述碗状开口205与接触插塞202的接触面积不超过所述接触插塞面积的1/3。因此，对应的相变电流较小，相变存储器的功耗小。并且在上述的过刻蚀范围内，形成的碗状开口205的宽度均匀，保证了刻蚀工艺的均匀度和工艺的稳定性。

由于本发明形成了碗状开口205，其侧壁与顶部的界面平缓，从而有利于相变层沉积工艺的进行。

接着，请参考图9，进行灰化工艺，去除所述硬掩膜层204。所述灰化工艺与现有的灰化工艺相同，作为本领域技术人员的公知技术，在此不再赘述。

接着，仍然参考图9，进行沉积工艺，在所述绝缘介质层203上沉积相变层206，所述相变层206填充满所述开口205(图8)。

所述相变层206的材质可以为硫族化合物合金。所述硫族化合物合金Ge-Sb-Te、Ag-In-Te或Ge-BiTe。

基于上述制作方法形成的相变存储器如图9所示，包括：

半导体衬底200，所述半导体衬底上形成有层间介质层201和位于所述层间介质层201内的接触插塞202；

绝缘介质层203，位于所述接触插塞202和层间介质层201上方，所述绝缘介质层203内形成有碗状开口205，所述碗状开口205底部露出所述接触插塞202；

相变层206，所述相变层206覆盖于所述碗状开口205内和所述绝缘介质层203上，所述相变层206与所述底部电极202接触。

作为一个实施例，所述碗状开口205的底部露出所述接触插塞202的面积不超过所述接触插塞202面积的1/3，从而所述相变层206与所述底部电极202的接触面积不超过所述接触插塞202的1/3，这样可以减小相变存储器的相变电流。

综上，本发明通过在形成有层间介质层和接触插塞的半导体衬底上形成绝缘介质层，在所述绝缘介质层内形成碗状开口，在所述碗状开口内形成相变层，从而减小了相变层与接触插塞的接触面积，从而使得所述相变层在同样的相变电流的情况下更容易发生相变或所述相变层需要较小的相变电流即可发生相变。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种相变存储器的制作方法，其特征在于，包括:

在所述层间介质层上形成覆盖所述接触插塞的绝缘介质层；

在所述绝缘介质层内形成碗状开口，所述碗状开口的底部露出所述接触插塞；所述在所述绝缘介质层内形成碗状开口包括：在所述绝缘介质层上形成硬掩膜层，所述硬掩膜层内形成有开口，所述开口的位置与所述接触插塞的位置对应；以所述硬掩膜层为掩膜，对所述绝缘介质层进行刻蚀，所述刻蚀为湿法刻蚀，在所述绝缘介质层内形成碗状开口，所述湿法刻蚀的刻蚀时间为刻蚀所述绝缘介质层所需时间的1.01～1.5倍，形成的所述碗状开口与所述接触插塞的接触面积为不超过所述接触插塞面积的1/3；

去除所述硬掩膜层；

在所述碗状开口内形成相变层。

2.如权利要求1所述的相变存储器的制作方法，其特征在于，所述绝缘介质层的材质为氧化硅、氮化硅、氮氧化硅或含氮碳化硅。

3.如权利要要求1所述的相变存储器的制作方法，其特征在于，若所述绝缘介质层的材质为氧化硅，所述湿法刻蚀的溶液为含氢氟酸的溶液；若所述绝缘介质层的材质为氮化硅、氮氧化硅或含氮碳化硅，所述湿法刻蚀的溶液为含磷酸的溶液。

4.如权利要求1所述的相变存储器的制作方法，其特征在于，所述硬掩膜层的材质为多晶硅或非晶碳。

5.如权利要求4所述的相变存储器的制作方法，其特征在于，所述多晶硅利用湿法工艺刻蚀，所述非晶碳利用灰化工艺刻蚀。

6.如权利要求1所述的相变存储器的制作方法，其特征在于，所述硬掩膜层的厚度范围为200～1500埃。

7.如权利要求2所述的相变存储器的制作方法，其特征在于，所述绝缘介质层的厚度为500～1500埃。

8.如权利要求2所述的相变存储器的制作方法，其特征在于，所述绝缘介质层的材质为氮化硅、氮氧化硅或含氮碳化硅。

9.一种相变存储器，其特征在于，包括：

绝缘介质层，位于所述接触插塞和层间介质层上方，所述绝缘介质层内形成有碗状开口，所述碗状开口底部露出所述接触插塞，所述碗状开口露出所述接触插塞的面积不超过所述接触插塞面积的1/3；