TW200827891A - Thin film transistor array substrate and method of fabricating the same - Google Patents

Thin film transistor array substrate and method of fabricating the same Download PDF

Info

Publication number
TW200827891A
TW200827891A TW096123307A TW96123307A TW200827891A TW 200827891 A TW200827891 A TW 200827891A TW 096123307 A TW096123307 A TW 096123307A TW 96123307 A TW96123307 A TW 96123307A TW 200827891 A TW200827891 A TW 200827891A
Authority
TW
Taiwan
Prior art keywords
passive film
electrode
gate
region
insulating layer
Prior art date
Application number
TW096123307A
Other languages
English (en)
Inventor
Hong-Kee Chin
Sang-Gab Kim
Min-Seok Oh
Joo-Han Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200827891A publication Critical patent/TW200827891A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

200827891 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種薄膜電晶體（"TFT”）陣列基板及一種 製造其之方法，且更特定而言，係關於一種其中可增加一 驅動限度且可在-接觸部分中的導電材料之間提供一充足 大接觸區之TFT陣列基板，及一種製造該tft陣列基板之 方法。 【先前技術】
-液晶顯示器("LCD")包含兩個對置之顯示面板及一間 置在其中間之液晶層。每—顯示面板可使用—透明絕緣基 板作為支擇基板。複數個薄膜圖案可形成於該絕緣基板 上。一薄膜圖案之形成包含—材料沈積及一遮罩製程。然 而，一微影製程可包含多個步驟，例如，光阻劑塗佈、遮 罩配置、曝光、烘培、顯影及清潔，因此可增加整個處理 時間及製作成本。 :減少遮軍製程之數量，已研究出一剝離方法。更具體 當在一TFT陣列基板上形成一被動膜及一像素電極 時，使用一光阻劑圖案來圖案化該被動膜、在該TFT陣列 ，板之整個表面上沈積—導電材料，且使用—光阻劑剝離 诏同時移除其上之光阻劑圖案 上之導電材料形成-像素電極^㈣。保留在該基板 離劑可接觸光阻劑圖案之側或底以移 圖=:之綠劑圖案。為防止保留在基板上之光阻劑 〜、、‘刀導致-圖案缺陷，光阻劑圖案與光阻劑剝 122165.doc 200827891 離劑之接觸區應充足大。具體而言，該光阻劑圖案下面的 被動膜應在該光阻劑圖案之内側下面形成一充足大底切。 然而’右該被動膜經過餘刻以形成此一底切，則一儲存電 極上之絕緣膜可被過蝕刻且其厚度可能變得不均勻，因此 導致一驅動限度減小。此外，過餘刻可損壞一資料互連 線。且對一接觸區内的資料互連線之蝕刻可導致一接觸故 障。 【發明内容】 本發明提供一種增加一驅動限度之TFT陣列基板且在一 接觸部分中的導電材料之間提供一充足大之接觸區。 本發明亦提供一種可達成容易剝離且可防止對一閉極絕 緣層之過钱刻及對一資料互連線之損壞之TFT陣列基板。 本發明之額外特徵將於下文說明中闡述，且部分地將根 據本說明而顯而易見，或可藉由實踐本發明而獲知。 本發明揭示一種薄膜電晶體（TFT)陣列基板，其包含： 一包含配置於一絕緣基板上的一閘極線及一閘電極之閘極 互連線；一覆蓋該閘極互連線之閘極絕緣層；一配置於該 閘極絕緣層上之半導體層；一包含配置於該半導體層上的 一資料線、一源電極及一汲電極之資料互連線；一配置於 該^料互連線上且曝露該汲電極之一部分之第一被動膜； 一配置於該第一被動膜上之第二被動膜，其中該第二被動 膜之外側壁疋位於該第一被動臈之一外側壁以内；及一 連接至該汲電極之像素電極。 本發明亦揭不一種製造一薄膜電晶體（TFT)陣列基板之 122165.doc 200827891 m方法包含··在—絕緣基板上形成—閘極互連線， 該閉極互連線包含一閘極線及一間電極；在該間極互連線 上形成-閘極絕緣層；在該半導體層上形成一半導體層及 -資料互連線，該資料互連線包含―資料線、—源電極及 -汲電極；在該資料互連線上依序形成一第一被動膜及一 第二被動臈；餘刻該第二被動膜及該第一被動膜並曝露一 沒電極像素電極接觸部分之汲電極；及形成一連接至該沒 Ο
電極之像素電極。此外，㈣該第二被動膜及該第一被動 膜包含在該第一被動膜之一外側壁以内形成該第二被動膜 之一外側壁。 應瞭解，上述概括說明及下文詳細說明兩者皆係例示性 及說明性且旨在提供對所請求的本發明之進—步說明。 【實施方式】 藉由參考下文對較佳實施例及附圖之詳細闌述，將更易 瞭解本發明之優點及特徵以及達成該等優點及特徵之方 法。然而’本發明可按諸多不同之形式實施而不應視為僅 限於本文所述實施例。而是’提供此等實施例旨在使本說 明透徹、完整並向熟習此項技術者全面傳達本發明之概 念，且本發明將僅由隨附申請專利範圍加以界定。在附圖 中，為清晰起見，誇大或減小了各層及各區域之厚度， 於以下說明中，將瞭解，當稱一元件或層"位於”另一元 件或層上或"連接至"另一元件或層時，其既可能直接位於 該另一元件或層上或直接連接至該另一元件或層，亦可能 存在中間層或元件。相反，當稱—元件"直接位於，，或”直 122165.doc 200827891 接連接至”另一元件”卜"主 上時，則不存在中間元件。在本說 明書之通篇中，相同之会土 Μ & dr U l參考編號表示相同之元件。術語 "及/或Π包括所提及物件之益 土 社 A 1干之母一者及其至少一種組合。 為易於說明該箄n彳士 _ 圖式中所圖解闡釋的一個元件或特徵相 對於另一（些）元件或特料 ”在…下面”、”在···下方 乂将徵之關係，在本文中可使用諸如 1下方”、"在…上面”、”上方” 及類似㈣專空間相對柯扭4 ^ . 了性措詞。應瞭解，該等空間相對性措 Ο
詞亦意欲囊括除圖式中你:+ + + A 4 & 飞甲所不之疋向外裝置在使用或運作中 之不同定向。 將參照其中顯示本發明較佳實施例之透視圖、剖視圖及/ 或平面圖闡述本發明。因此，可根據製作技術及/或容差 來修改例示性視圖之輪廓。亦即。本發明之實施例並非意 欲限制本發明之範圍而是涵蓋所有因製作製程改變所致之 改變及修改。因此’以示意性形式圖解闡釋圖示中所示之 各區域且提供各區域之形狀僅旨在例示而非作為限制。 此後，將參照附圖詳細闡述根據本發明之例示性實施例 之TFT陣列基板。 圖1係一根據本發明一第一實施例之TFT陣列基板之配 置圖，而圖2A、圖2B及圖2C係分別沿圖1之線A-A，、B_B, 及C-Ci取之剖視圖。 本發明之一第一例示性實施例之TFT陣列基板包含··一 配置於一絕緣基板上之TFT、一覆蓋該TFT之第一被動臈 及一配置於該第一被動膜上之第二被動膜。該TFT係一三 端子裝置（其包括一控制端子、一輸入端子及一輸出端子） 122165.doc -9- 200827891 且可包含一閘電極'一源電極、一汲電極及-半導體層。 於TFT中，除非另外闡述，該間電極可係控制端子，該源 電極可係輸人端子及㈣電極可係輸出端子。該半導體層 可形成TFT之一通道區域。 多…、0 1圖2A、圖2B及圖2C，一絕緣基板j 〇支撐一 TFT且可由（例如）透明玻璃或塑膠形成。一閘極線22、一 閘極墊27及一閘電極24皆配置於絕緣基板1〇上。 複數個用於閘極信號傳輸之閘極線22皆設置於絕緣基板 1〇上。閘極線22彼此間隔開且沿一第一方向（例如，圖 所不之杈向方向）彼此平行延伸。一具有延伸寬度之閘極 墊27連接至每一閘極線22之一端。於本發明之經修改實施 例中，閘極墊27可配置於閘極線22的兩個對置端子處，或 可不形成該閘極墊。 閘電極24連接至閘極線22。複數個閘電極24亦可連接至 閘極線22。每一閘電極24皆可自閘極線22延伸出。 閘電極24、閘極線22及閘極墊27可直接配置於絕緣基板 10上。此說明書通篇中，為便於解釋，可將閘電極Μ、閘 極線22及閘極墊27統稱為一閘極互連線。 儲存電極28(其可由與閘極互連線相同之材料形成）可直 接配置於絕緣基板1 〇上。儲存電極2 8配置於閘極線2 2附近 且平行於閘極線22沿第一方向延伸。一儲存電極墊（未顯 示）可類似於閘極塾27且可配置於儲存電極28之至少一端 子上。儲存電極2 8之形狀可變化，但本發明並非侷限於圖 1中所示之形狀。 122165.doc -10- 200827891 δ亥閘極互連線及儲存電極2 8可形成為一單層且可由銘 (Α1)、銅（Cii)、銀（Ag)、鉬（Mo)、鉻（Cr)、鈦（Ti)、鈕（Ta) 或其合金形成，或作為一包含此等材料之組合之多層結 構，但本發明並非侷限於此。 閘極絕緣層30可由氮化石夕（siNx)形成且可配置於閘極互 連線及儲存電極28上。然而，可不在一其中閘極墊27接觸 辅助閘極墊96之閘極接觸部分76中的閘極互連線上配置閘 極絕緣層30。在一其中配置資料互連線之區（將在下文闡 述）中，閘極絕緣層30與閘極互連線及絕緣基板1〇重疊。 在一其中配置像素電極92之像素區中，閘極絕緣層3〇可曝 絡絕緣基板1 0。 半導體層44及歐姆接觸層52、55及56(其可由矽化物或 摻雜有高濃度η型摻雜物之n+經氫化多晶矽形成）配置於閘 極絕緣層30上。除通道區域外，以下將更詳細地闡述配置 成與資料互連線大致相同圖案之半導體層44。一薄膜電晶 體之通道區域對應於半導體層44與閘電極24重疊之處。以 下將更詳細地闡述配置成與重疊資料互連線大致相同圖案 之歐姆接觸層52、55及56。在一對應於該通道區域之區域 中，歐姆接觸層52、55及56彼此不接觸。 資料線62、資料墊67、源電極65及汲電極％配置於半導 體層44上及歐姆接觸層52、55及56上。 複數個資料線62設置於歐姆接觸層52上。資料線以彼此 間隔開且沿一第二方向（例如，圖i中所示之縱向方向）彼此 平行延伸。資料線62與閘極線22交叉。具有一延伸寬度之 122165.doc 200827891 貧料墊67連接至每—資料線62之一端。於本發明之經修改 實施例中，雖然未顯示，但資料塾67可配置於資料線62的 兩個對置端子處’或可不形成該資料墊。 >源電極65連接至資料線62。複數個源電極μ亦可連接至 母一資料線62。每—源電極62對置並面向-沒電極66。半 導，層44可曝露於源電㈣與沒電祕之間。在此說明書 、狄中A便於解釋’可將資料線62、資料塾67、源電極 65及;及電極66統稱為一資料互連線。 .該資料互連線可作為-單層由A卜Cu、Ag、M。、Cr、 Τ” Ta或其合金形成’或作為—包含此等材料之組合之多 層結構，但本發明並非侷限於此。 第一被動膜72配置於該資料互連線上，-其中汲電極66 接觸像素電極92之區（其稱作__沒電極像素電極接觸部分 1〇1)除外，且-其中資料墊67接觸辅助資料墊97之區(其稱 作-資料接觸部分77)除外。第一被動膜72亦配置於：曝 露半導體層44之通道區域上。另外，第-被動膜72還配置 ;除閘極接觸部分76之外的閘極互連線上。具體而言，於 一其令閘極互連線不與資料互連線重疊之區中，第-被動 膜72係在對應於該閘極互連線之區域中配置於閘極絕緣 層30上於一其中閘極互連線與資料互連線重疊之區中， 第-被動膜72配置於對應之資料互連線上。一其中閘極互 連線與資料互連線重疊之區可包含一其中閘極、㈣與資料 線62彼:相交之區’及一其中源電極65及汲電極66與閘電 極24重疊之區。在源電極65與汲電極“之間的空間（其與 122165.doc -12- 200827891 閘電極24重疊）中，第一被動膜72配置於半導體層44上。 參照圖2B，第一被動膜72不定位於儲存電極28上。然而， 本發明並非侷限於此而在本發明之另一例示性實施例中， 第一被動膜72可定位於儲存電極28上。 第一被動膜72可由氧化矽（Si02)或氧氮化物（Si〇xNy)形 成。第一被動膜72可具有一介於約50 A至約500 A之範圍 内或介於約100 A至約300 A之範圍内之厚度。 弟一被動膜82配置於第一被動膜72上。第二被動膜82可 與第一被動膜72重疊。更具體而言，第二被動膜82係在 TFT陣列基板之整個面積上配置於第一被動膜72上但並非 完全覆蓋第一被動膜72。換言之，第二被動膜82之外側壁 定位於第一被動膜72之外侧壁以内。第一被動膜72之側壁 延伸超出第二被動膜8 2之側壁。於本發明之另一例示性實 施例中’若第一被動膜72定位於儲存電極28上，則第二被 動膜82可或可不定位於儲存電極28上。 於其中形成閘極線22及資料線62之區中，閘極絕緣層30 經圖案化以曝露該像素區之絕緣層丨〇。此處，閘極絕緣層 3〇延伸超出第二被動膜82，且第二被動膜82曝露第一被動 膜72之外侧壁。另一選擇係，第一被動膜72之外側壁可與 閘極絕緣層30之外側壁對準。於本發明之另一例示性實施 例中，雖然未顯示，但第一被動膜72之外側壁可延伸超出 並疋位於閘極絕緣層3 0之外側壁以外。
第二被動膜82可由氮化矽（SiN)形成。第二被動膜82可 厚於第一被動膜72。第二被動膜82可具有一介於約^⑻❹A 122165.doc -13- 200827891 至約3,000 A之範圍内或介於約uoo A至約2,5〇〇 A之範圍 内之厚度。 第一被動膜72及第二被動膜82可保護下部結構，例如， 資料互連線、半導體層44及閘極互連線。 於閘極墊27之一形成區中，閘極接觸部分％經形成穿過 閘極絕緣層30、第一被動膜72及第二被動膜82。於資料墊 67之一形成區中，資料接觸部分77經形成穿過第一被動膜 72及第二被動膜82。 像素電極92可由一透明導電材料（例如，氧化銦錫（ιτ〇) 或氧化銦鋅（ΙΖΟ))或一具有優良反射率之材料（例如，可配 置於該像素區中已曝露絕緣基板10上之銅（Cu)或銀（Ag))形 成。像素電極92延伸至汲電極像素電極接觸部分1〇1且在 汲電極像素電極接觸部分101處連接至汲電極66。第一被 動膜72及第二被動膜82不與像素電極92重疊。於儲存電極 28之一形成區中，像素電極92與閘極絕緣層3〇重疊。於本 發明之另一例示性實施例中，當第一被動膜72及/或第二 被動膜82皆配置於儲存電極28上時，像素電極92可在儲存 電極28之一區中與第一被動膜72及/或第二被動膜以重 疊。閘極絕緣層30、第一被動膜72及第二被動膜82(其皆 間置於儲存電極28與像素電極92之間）可具有一均句厚度 以增加驅動限度。 連接至閘極塾2 7之輔助閘極墊9 6配置於閘極塾2 7之形成 區中，而連接至資料墊67之輔助資料墊97配置於資料墊67 之形成區中。辅助閘極塾96及輔助資料塾97可由相同之材 122165.doc -14- 200827891 料形成，從而可使用相同材料來形成像素電極92。 此後，將闡述一種製造一TF 丁陣列基板之方法。 圖 3A、4A、5A、6A、7A、8A、9A、1〇A及 uA皆係剖 視圖’其顯示根據本發明之第二例示性實施例製造圖2八中 所示剖視圖之TFT陣列基板之方法之處理步驟。圖邛、 化、5B、6B、7B、8B、9B、刚及UB皆係剖視圖，其顯 示根據本發明之第二例示性實施例製造圖2b中所示剖視圖 之TFT陣列基板之方法之處理步驟。圖％、4。、％、 m 9C、1〇c及llc皆係剖視圖，其顯示根據本 發明之第二例示性實施例製造圖2Cf所示剖視圖之tft陣 列基板之方法之處理步驟。 首先參照圖3A、圖3B及圖3C，在絕緣基板1〇上形成閑 極互連線及儲存電極28。更且髀而^ y , 又，、體而5，例如，使用濺鍍在 絕緣基板10上沈積一閘極導雷爲 導電層，且隨後對其進行光钱 刻，由此形成閘極線22、閘極 墊27、閘電極24及儲存電極 28〇 參照圖4Α、圖4Β及圖4C，在嚀鏠A 1Λ 、、色緣基板10上沈積一閘極 絕緣層30、一第一多晶矽層 0(其係由經氫化之多晶矽萝 成）及一弟一多晶碎層50(置传由访 U、係由矽化物或摻雜有高濃度η型 摻雜物的η+經氫化多晶石夕贺 (CVD)來沈積閘極絕緣層3〇、可使用（例如）乳相沈積 石夕層5〇。 第—多晶W40及第二多晶 接下來，使用（例如）濺鍍在 料導電層60。 夕日日石夕層50上沈積一資 122165.doc • 15 - 200827891 參照圖5A、圖5B及圖5C，在資料導電層60上形成光阻 劑圖案201及202。該光阻劑圖案包含一第一區域2〇1及一 第一區域202，該第二區域具有一小於第一區域2〇1之厚 度。第一區域201覆蓋圖2A、圖2B及圖2C中所示的一資料 線62之形成區、一資料墊67、一源電極65及一汲電極66。 第二區域202覆蓋源電極65與汲電極66之間的一空間。此 處’用於每一區域之光阻劑圖案2〇丨及202之尺寸係考量其 尺寸可能在後續蝕刻及灰化製程期間減小而選擇。可使用 一對開式遮罩或半色調遮罩（其亦可應用於欲在下文中闡 述之其他光阻劑圖案）來形成對於不同區域具有不同厚度 之光阻劑圖案。 參照圖6A、圖6B及圖6C，使用圖5A、圖5B及圖5C中所 不光阻劑圖案201及202作為一蝕刻遮罩來蝕刻已曝露之資 料導電層60。可使用各種方法中之一種方法來蝕刻資料導 電層60 ’此取決於所需資料導電層60之類型及厚度，但亦 可使用濕钱刻來進行蝕刻。作為一結果，形成資料線62及 >料塾67之圖案。然而，源電極65及汲電極66之圖案仍未 形成且資料導電層64仍保持整合於通道區域中。 一旦餘刻資料導電層60，則曝露第二多晶矽層50並蝕刻 已曝露之第二多晶矽層50及其下面的第一多晶矽層40。例 如’可使用幹敍刻來蚀刻第二多晶石夕層5 〇及第一多晶矽層 40。作為一結果，形成半導體層44。於一其中蝕刻第一多 曰曰石夕層40之區域中，可曝露閘極絕緣層3〇。於此步驟中， 部分地钱刻用作一蝕刻遮罩之光阻劑圖案且因此其尺寸減 122165.doc -16- 200827891 小。經蝕刻的第二多晶矽層及完整的半導體層44之圖案52 及54與資料線62、資料墊67及資料導電層64(其在通道區 域中尚未分離）之彼等大致相同。 參照圖7A、圖7B及圖7C，藉由移除光阻劑圖案之第二 區域202曝露資料導電層64。可使用〇2藉由一灰化製程移 除第二區域202。此時，第一區域211之尺寸亦減小。於上 • 述蝕刻步驟中，可移除第二區域211，且於此情形中，可 跳過該灰化製程。 I 1 參照圖8A、圖8B及圖8C，使用降尺寸光阻劑圖案之第 一區域211作為蝕刻遮罩來蝕刻已曝露資料導電層中一 對應於通道區域之區域。作為一結果，形成源電極65及汲 電極66之圖案且經由源電極65與汲電極“之間的空間曝露 第二多晶石夕層54。已曝露之第二多晶石夕層54經钱刻而分 離。作為一結果，形成歐姆接觸層52、55及56。半導體層 44曝露於一其中第二多晶矽層54經蝕刻之區中。 曰 (: 參,日>?、圖9A、圖9B及圖9C，在藉由實施圖8A、圖8B及圖 8C中所圖解闌釋之處.理步驟獲得之加陣列基板上使用（例 如）CVD依序沈積第—絕緣層7()及第：絕緣層8〇。 接下來，在第二絕緣層80上形成米阻劑圖案3〇1及3〇2。 該光阻劑圖案包含—第—區域3()1及—第二區域搬，該第 二區域具有-小於第一區域斯之厚度。第—區域训覆蓋 閘極互連線之一形成區、資祖石、击说 貝枓互連線之一形成區及半導體 層44之一形成區。麸而，篦一 …、 弟一絕緣層80在汲電極像素電極 接觸部分1 〇 1之-Ύ0 r^· Bg /成區、閘極墊27之一區及資料墊67之 122165.doc -17- 200827891 一區中保持曝露狀態。第二區域302覆蓋儲存電極28之一 形成區。 Γ
參照圖10Α、圖ι〇Β及圖10C，使用光阻劑圖案3〇ι作為 蝕刻遮罩來蝕刻已曝露之第二絕緣層8〇及其下面的第一絕 緣層70以形成第二被動膜82及第一被動臈72。可使用（例 如）幹蝕刻來蝕刻第二絕緣層8〇及第一絕緣層7〇。此處， 該蝕刻可係各向異性蝕刻或各向同性蝕刻。為確保一起因 於底切之剝離限度，可使用各向同性蝕刻。 可選擇用以餘刻第二絕緣層80及第一絕緣層7〇之餘刻氣 體以使第二絕緣層8〇相對於第一絕緣層7〇具有一大蝕刻選 擇性。更具體而言’所選㈣氣體可相對於第二絕緣層8〇 比相對於第-絕緣層7〇擁有—較高㈣速率。例如，可使 用一蝕刻氣體以便提供一相對於第一絕緣層7〇之蝕刻速率 與一相對於第二絕緣層8〇之蝕刻速率為丨：5_1:2〇之比率。 cf4、〇2、CF4、SF6、CHF3、〇2或其組合可用作敍刻氣 體，且可藉由調節所用_氣體之成份組合或該組合之組 成比率來控制㈣速率。_氣體之-非限制性實例可包 含一 SF6與〇2以2:1比率混合之蝕刻氣體。 藉由使用此—_氣體，在_第二絕緣層80後钱刻第 一絕緣層7G所需時間增加。因此，當_第-絕緣層7〇 時，可在光阻劑圖案301内側下面充分過餘刻第二絕緣層 8〇 ’由此確保一具有充足大寬度之底切。在第二絕緣層80 之過餘刻期間’可保護諸如資料塾67及沒電極“之結構 U被第-絕緣層70覆蓋）免受姓刻。因此，甚至在將一可 122165.doc -18- 200827891 又幹蝕 材枓（例如，鉬）用於資料互連線時，第一 緣層70亦可保護其务辱# *丨.'，€ 曼八免又蝕刻。由於在蝕刻製程期間資料 67及放電極66未受到過度钱刻，因此可在沒電極像 接觸部分1G1中及在f料接觸部分77中達成導電材料 的-充足大接觸區。另外，在第二被動㈣之過餘刻： 間’第-絕緣層70保護半導體層44，由此防止半導體層44 之底切。
由於第-絕緣層70具有—低㈣速率，因此其係沿光阻 劑圖案301及302圖案化，從而產生一較小量之底切。因 此，在蝕刻第一絕緣層7〇以形成第一被動膜”後，第一被 動膜72之一側壁延伸超出第二被動膜82之一侧壁。 在完成蝕刻第一被動膜72後，即蝕刻第一被動膜Μ下面 的間極絕緣層30。於此步驟中，第二被動膜82過蝕刻至閑 極絕緣層30内部且底切之寬度增加。例如，第二被動臈= 所形成底切之寬度可為約4 μιη至約3 0 μηι。 當閘極絕緣層30係由一與第二被動膜82相同之材料形成 或具有與第二被動膜82相同之蝕刻速率時，閘極絕緣層3〇 之蝕刻速率可大於第一被動膜72之蝕刻速率。因此，一形 成於閘極絕緣層3 0中之底切可因此蝕刻速率差而形成於第 一被動膜72下面。於此情形中，由於閘極絕緣層3〇曝露至 一#刻氣體達一小於第二被動膜82之時間量，因此餘刻閘 極絕緣層30之程度可係小。因此，第一被動膜72相對於第 二被動膜82之突出程度可大於第一被動膜72相對於閘極絕 緣層30之彼突出程度。換言之，第二被動膜82之外側壁定 122165.doc -19- 200827891 位於閘極絕緣層30之外側壁以内。閘極絕緣層3〇與第一被 動膜72之位置之間的關係可根據處理條件而變。藉由控制 一蝕刻氣體之組成、該蝕刻氣體之濃度、每一結構之厚度 及蝕刻處理時間，第一被動膜72相對於閘極絕緣層3〇之突 出程度可最小化或第一被動膜72與閘極絕緣層3〇之侧壁可 彼此對準。此外，藉由控制蝕刻條件並將對閘極絕緣層3〇 之餘刻改變成各向異性蝕刻，可將第一被動膜72之外側壁 定位於閘極絕緣層3 0之外侧壁以内。 作為該蝕刻之一結果，曝露汲電極66且亦曝露一像素區 域中之絕緣基板10。亦曝露閘極墊2 7及資料塾6 7，由此分 別形成閘極接觸部分76及資料接觸部分77。 在姓刻未被光阻劑圖案301及302覆蓋之第二絕緣層8〇、 第一絕緣層70及閘極絕緣層30期間，光阻劑圖案3〇1及3〇2 之尺寸可減小。藉由減小光阻劑圖案之第二區域3〇2之厚 度或使用一相對於光阻劑圖案301及302可提供一高蝕刻速 率之钱刻氣體，可移除光阻劑圖案之第二區域3〇2且在該 餘刻步驟之後僅可保留一具有減小尺寸之區域3U，如圖 10A、圖10B及圖10C中所示。此處，可根據光阻劑圖案之 第二區域302之厚度及/或相對於光阻劑圖案3〇1及3〇2之餘 刻速率’調節第二區域302之剩餘絕緣層30、70及80。 例如，若假定當光阻劑圖案之第二區域3〇2之厚度係一 第一厚度且相對於光阻劑圖案3 01及3 02之餘刻速率係一第 一 #刻速率時僅可有選擇地移除該光阻劑圖案之第二區域 3 02而保留所有絕緣層3〇、70及80，則第二區域302之厚度 122165.doc -20- 200827891 可係一大於該第一厚度之第二厚度，或可使用一提供相對 於光阻劑圖案301及302之第二蝕刻速率（其高於該第一蝕 刻速率）之蝕刻氣體。因此，可移除第二絕緣層8〇但可保 留第一絕緣層70下面的各層。第二區域3〇2之厚度可係一 大於第二厚度之第三厚度或可使用一提供相對於光阻劑圖 案301及302之第三蝕刻速率（其大於該第二蝕刻速率）之蝕 刻氣體。因此，可移除第二絕緣層8〇及第一絕緣層7〇而僅 保留閘極絕緣層30。 參照圖10B，為增加儲存電極28之儲存容量，可僅保留 絕緣層中在第二區域3〇2下面的閘極絕緣層3〇，由於可增 加蝕刻製程之持續時間，在此時間期間閘極絕緣層3〇受到 第一絕緣層70保護，因此可防止對閘極絕緣層3〇之不均勻 蝕刻。因此，可達成均勻儲存容量且可增加驅動限度。類 似地，當在儲存電極28上保留閘極絕緣層3〇及第一絕緣層 7〇時’可藉由防止不均勻蝕刻達成均勻儲存容量。 多…、圖11A、圖11B及圖nc，使用（例如）濺鍍在絕緣基 板10之整個表面上沈積像素電極導電材料9〇。像素電極導 電材料90之一部分沈積於光阻劑圖案3丨丨上而剩餘之像素 電極導電材料90沈積於已曝露之結構上。 參照回至圖2A、圖2B及圖2C，可使用一剝離製程移除 光阻剤圖案3 11及其上之像素電極導電材料9〇。更具體而 "右藉由喷灑或滴注使一包含胺基團及二醇基團之光阻 劑剝離劑接觸光阻劑圖案311，則其可藉由溶解光阻劑圖 案311自第二被動膜82片狀剝離光阻劑圖案3ιι且可移除光 122165.doc •21 - 200827891 阻劑圖案3U上的像素電極導電材料9〇。此處，光阻劑圖 案311及其上像素電極導電材料9〇之移除速率取決於光阻 劑剝離劑在光阻劑圖案3 11上之接觸時間及接觸區。於此 步驟中，由於在光阻劑圖案之第一區域311下面由第一被 動膜72形成之底切之寬度大，因此光阻劑圖案之第一區域 3 11與光阻劑剝離劑之間的接觸區增加。因此，可容易地 理解，此改良光阻劑剝離劑相對於光阻劑圖案3丨丨及其上 像素電極導電材料90之移除速率。移除光阻劑圖案311及 其上像素電極導電材料90之一結果為，形成一像素電極 92、一輔助閘極墊96及一辅助資料墊97之圖案。 此後，將闡述一種根據本發明之第三例示性實施例製造 一TFT陣列基板之方法。於以下說明中，將簡單地閣述參 照圖3A至11C及圖2八至2(：所述本發明第一實施例相同之結 構及方法且本說明將集中於本發明之第二例示性實施例與 本發明之第三例示性實施例之間的差異。 圖12A、13A、14A及15A係剖視圖，其顯示根據本發明 弟一例示性實施例製造圖2A中所示剖視圖之TFT陣列基 板之方法之處理步驟。圖12B、13B、14B及別係剖視 圖，其顯示根據本發明之第三例示性實施例製造圖2B中所 示剖視圖之TFT陣列基板之方法之處理步驟。圖Μ、 UC、14C及15C係剖視圖，其顯示本發明之第三例示性實 施例製造顯示圖2C中所示剖視圖之TFT陣列基板之方法之 處理步驟。 根據本發明之第三例示性實施例之方法包含以下與根據 122165.doc -22- 200827891 本發明之第二例示性實施例之方法中相同之步驟：形成源 電極65及汲電極66以及歐姆接觸層52、55及^之圖案；及 曝露半導體層44。 〃 ’ 參照圖12A、圖12B及圖12C，在實施此等步驟所形成之 結構上依序沈積第一絕緣層70及第二絕緣層8〇。 Ο ( 光阻劑圖案4〇1及402形成於在第二絕緣層⑽上。該光阻 劑圖案包含-第-區域侦及—第二區域術，該第二區域 具有-小於第二區域402之厚度。第一區域4〇1覆蓋一閘極 互連線、-資料互連線之形成區及半體層44之一形成區。 如同本發明之第二例示性實施例中，曝露閘極墊27一形成 區中之第二絕緣層80。然而，不同於本發明之第二例示性 實施例中，一汲電極像素電極接觸部分1〇1之形成區及資 料墊67之一區由第二區域4〇2覆蓋。由於在蝕刻第二絕緣 層80、第一絕緣層7〇及閘極絕緣層3〇期間不必移除第二區 域402，因此根據本發明之第三例示性實施例之第二區域 402之厚度可大於根據本發明之第二例示性實施例之第二 區域202之彼厚度。 參加圖13A、圖13B及圖13C，使用該光阻劑圖案作為蝕 刻遮罩對已曝露第二絕緣層80、其下面的第一絕緣層7〇及 閘極絕緣層30依序實施主蝕刻。該蝕刻可與根據本發明之 第二例示性實施例對第二絕緣層8〇、第一絕緣層7〇及閘極 絕緣層30實施之彼蝕刻大致類似。因此，在蝕刻完成後， 第一被動膜72及閘極絕緣層3〇可延伸超出第二被動膜82， 且第一被動膜72之外側壁可定位於閘極絕緣層3〇之外側壁 122165.doc -23- 200827891 以内可與閘極絕緣層30之外側壁對準或可定位於閘極絕 緣層30之外側壁上。然而，由於汲電極像素電極接觸部分 :〇1及資料墊67之形成區由光阻劑圖案之第二區域術保 蒦口此可進步防止對沒電極66及資料塾π之損壞。此 外，半導體層44可由第二被動膜82保護，由此防止對半導 體層44之底切。於此步驟中，用作韻刻遮罩之光阻劑圖案 401及402可受到部分蝕刻且因此尺寸減小。 參知圖14A、圖14B及圖14C，光阻劑圖案之第二區域 402經移除以曝露儲存電極28上之汲電極像素電極接觸部 刀101、貝料墊67及第二被動膜82。可使用〇2藉由一灰化 製程移除第二區域402。可減小光阻劑圖案411之尺寸。光 阻劑圖案之第二區域402可能已在主蝕刻期間移除，於此 情形下可跳過灰化製程。 參照圖14A、圖14B及圖14C，可使用降尺寸光阻劑圖案 之第一區域411對汲電極像素電極接觸部分1〇1、資料墊 之形成區、儲存電極28之形成區中的第二被動膜82及第一 被動膜72實施輔助蝕刻。在辅助蝕刻期間，曝露汲電極像 素電極接觸部分101上之汲電極66、資料墊67及儲存電極 28上之閘極絕緣層30。由於第一絕緣層70之蝕刻速率低於 第二絕緣層80之彼蝕刻速率，因此在辅助蝕刻期間第二被 動膜82之底切進一步增加。 在辅助蝕刻（其不同於係全表面蝕刻之主蝕刻）期間，不 钱刻閘極絕緣層3 0而是僅姓刻沒電極像素電極接觸部分 1〇1 ’及儲存電極28之一形成區中的第二絕緣層8〇及第一 122165.doc •24- 200827891 絕緣層70，因此可將輔助蝕刻稱作部分表面蝕刻。例如， 主#刻可實施約30秒至約200秒，但辅助蝕刻可實施約1〇 秒至約20秒。因此，由於可藉由一蝕刻氣體來防止輔助蝕 刻所曝露之汲電極66及資料墊67受到損壞，因此可在汲電 極像素電極接觸部分1 〇 1中的導電材料與資料接觸部分77 之間提供一充足大接觸區。此外，可藉由一蝕刻氣體防止 儲存電極28上的閘極絕緣層3〇受到損壞，由此提供閘極絕 緣層30厚度之均勻性且因此增加驅動限度。另外，半導體 層44曝露至蝕刻氣體期間之時間可係小，由此防止底切。 在第一勉刻步驟後在絕緣基板1 〇上沈積一像素電極導電 材料及移除光阻劑圖案與本發明之第一例示性實施例中大 致類似。因此，將不再闡述此等步驟。 於如圖UA至15C中所示本發明之第三例示性實施例 中’曝路閘極塾27中一覆蓋未光阻劑圖案401及402之區。 然而，於本發明之第三例示性實施例之一經修改實施例 中口亥光阻別圖案可覆蓋其中形成間極塾^之區。於此情 :中4光阻劑圖案中一覆蓋其中形成閘極墊”之區之部 t可係一第三區域(未顯示)，其具有-小於第二區域402之 。該第三區域之厚度可係如此以致在主蝕刻期間其可 被完全移除且可部分銘晗 _ 移除忒第二區域下面的第二絕緣層 第-絕緣層7〇及/或開極絕緣層3〇。此外，可在輔助 刻期間全部移除覆蓋閉極塾27之閑極絕緣層％。 ^發明之第三例示性實施例之另—經修改實施例中， ^刀地或完全省略該光阻劑圖案中覆蓋汲電極像素電極 122l65.doc -25- 200827891 接觸部分101及/或其中形成資料墊67之區之第二區 402 〇 一 根據本發明之第二例示性實施例與根據本發明之第三例 示性實施例之製造TFT陣列基板之方法係不同，此乃因對 第一被動膜之蝕刻及對第二被動膜之蝕刻係同時或單獨地 實施’但該等方法彼此可部分地結合。 例如根據本發明之當前實施例，沒電極像素電極接觸 I5刀101及/或其中形成資料塾67之區可由該光阻劑圖案之 第區域402覆蓋。於此情形中，可在钱刻一已曝露區域 中的第二被動膜、第一被動膜及閘極絕緣層期間，完全移 除4光阻劑圖案之第二區域402及該第二區域下面的第二 被動膜及弟一被動膜。然而，此一組合僅係一實例。 後將闡述一根據本發明之第四例示性實施例之τρτ 陣列基板。將簡單地闡述與圖！、圖2A、圖⑼及圖2c之第 一實施例中相同之結構。 圖16係根據本發明之第四例示性實施例之tft陣列基 板之配置圖而圖17A、圖17B及圖17C係分別沿圖16之線A_ A’、B-B’及C-C’截取之剖視圖。 參照圖16、圖17A、圖17B及圖17C，根據本發明之第四 例示性實施例之TFT陣列基板不同於根據本發明之第一例 示性實施例之彼TFT陣列基板，此乃因除閘極線22之周邊 區、貧料線62之周邊區及閘極接觸部分乃外，絕緣基板1〇 之整個表面上還配置有一閘極絕緣層3〇。根據一製作製 程，可不分離閘極線22之周邊區與資料線62之周邊區。於 122165.doc -26 - 200827891 了像素區域中’―像素電極92與閘極絕緣層30、第-被動 膜72及第二被動膜82重疊且定位於第二被動膜上。第一 被動膜72及第二被動媒82以及閘極絕緣層骑間置於像素 電極92與儲存電極28之間。 第-被動膜72及第二被動膜82覆蓋閘極絕緣層3〇一形成 區之大部分(除資料接觸部分77中一其中資料㈣接觸輔 助資料墊97之形成區外）及沒電極像素電極接觸部分1〇1。 然而’於閘極線22及資料線62之—形成區中，閘極線㈣ 資料線62經分離以分離用於每—像素之像素電極92^及電 極像素電極接觸部分1G1由第—被動膜72及第二被動膜Μ 圍繞。於本發明之當前例示性實施例中，第二被動膜以完 全重疊第一被動膜72。
由於像素電極92配置於根據本發明之當前例示性實施例 之TFT陣列基板中的閘極絕緣層3〇、第一被動膜72及第二 被動膜82上，因此可減小像素電極92之形成區與tft之形 成區之間的步階。因此，藉由將TFT陣列基板施加至 LCD，可改良一晶胞間隙之均勻性。 圖18八、19八、20八及21八係剖視圖，其顯示根據本發明 之第五例示性實施例製造圖17A中所示剖視圖之TFT陣列 基板之方法之處理步驟。圖18B、19B、20B及21B係剖視 圖’其顯示根據本發明之第五例示性實施例製造圖1 中 所示剖視圖之TFT陣列基板之方法之處理步驟。圖丨8C、 19C、20C及21C係剖視圖，其顯示根據本發明之第五例示 性實施例製造圖1 7C中所示剖視圖之TFT陣列基板之方法 122165.doc -27- 200827891 之處理步驟。 根據本發明之當前例示性實施例之方法包含以下與本發 明之第二例示性實施例中大致相同之步驟：形成源電極65 及汲電極66以及歐姆接觸層52、55及56之圖案，及曝露半 導體層44。 參照圖18A、圖18B及圖18C，在實施以上步驟所產生之 結構上依序沈積第一絕緣層7 0及第二絕緣層8 〇。 在第二絕緣層80上形成光阻劑圖案501及502。該光阻劑 圖案包含一第一區域501及一第二區域5 02，該第二區域具 有一小於第一區域501之厚度。此處，第一區域501覆蓋閘 極互連線之一形成區、資料互連線之一形成區及半導體層 44之一形成區。然而，閘極墊27之一形成區、資料墊67之 一形成區及汲電極像素電極接觸部分1 〇 1之第二絕緣層8〇 皆曝露。第二區域502覆蓋像素區域的大部分以及儲存電 極28之一形成區，但曝露閘極線22之一周邊區及資料線62 之一周邊區。 參照圖19A、圖19B及圖19C，使用光阻劑圖案501及502 作為#刻遮罩蝕刻已曝露之第二絕緣層8〇、第一絕緣層70 及閘極絕緣層30以形成第二被動膜82及第一被動膜72。作 為一結果’曝露汲電極像素電極接觸部分1〇1之汲電極66 且曝露閘極線22之周邊區及資料線62之周邊區中的絕緣基 板10 °閘極墊27及資料墊67經曝露且因此形成閘極接觸部 分76及資料接觸部分77。此處，使用一蝕刻氣體實施對第 二絕緣層80及第一絕緣層7〇之蝕刻，如同第二例示性實施 122165.doc -28- 200827891 例中，該蝕刻氣體具有一相對於第二絕緣層8〇比相對於第 一絕緣層70高之蝕刻速率。因此，可蝕刻光阻劑圖案5〇1 及502下面的第二被動膜82以包含一具有充足大寬度之底 切。 參照圖20A、圖20B及圖20C，移除該光阻劑圖案之第二 區域502。可使用〇2藉由一灰化製程移除第二區域5〇2。此 . 處，可減小光阻劑圖案511之尺寸。一旦移除該光阻劑圖 ζΛ 案之第二區域502，即曝露該像素區域之第二被動膜82。 在蝕刻第二絕緣層80及其下面的第一絕緣層7〇期間，可能 已移除該光阻劑圖案之第二區域502，於此情形中可跳過 該灰化製程。 參照圖21Α、圖21Β及圖21C，在絕緣基板10上沈積像素 電極導電材料90。 移除光阻劑圖案511及光阻劑圖案511上面的像素電極導 電材料90。可以一與本發明之第二例示性實施例中所述剝 C/ 離製程大致類似之方式實施此步驟。作為一結果，如圖 17Α、圖17Β及圖17C中所示，形成像素電極92、輔助閘極 塾96及輔助資料塾97之圖案。 圖22Α及23Α係剖視圖，其顯示根據本發明之第六例示 性實施例製造圖1 7A中所示剖視圖之TFT陣列基板之方法 之處理步驟。圖22B及23B係剖視圖，其顯示根據本發明 之第六例示性實施例製造圖丨7B中所示剖視圖之TFT陣列 基板之方法之處理步驟。圖22c及23C係剖視圖，其顯示 根據本發明之第六例示性實施例製造圖丨7C中所示剖視圖 122165.doc -29- 200827891 之TFT陣列基板之方法之處理步驟。 根據本發明之第六例示性實施例之方法包含以下與本發 明之第二例示性實施例中彼等大致類似之步驟形成源電 極65及汲電極66以及歐姆接觸層52、55及56之圖案，及曝 露半導體層44。 + 參照圖22A、圖22B及圖22C，在實施該等步驟所產生之 結構上依序沈積第一絕緣層70及第二絕緣層8〇。 f ^ 在第二絕緣層80上形成光阻劑圖案601。此處，除光阻 劑圖案601在不被分離成一第一區域及一第二區域之情形 下具有一均勻厚度外，光阻劑圖案601與先前例示性實施 例中所示光阻劑圖案大致類似。 多…、圖23A、圖23B及圖23C，使用光阻劑圖案6〇1作為 钱刻遮罩ϋ刻已曝露之第二絕緣層8〇、其下面的第一絕緣 層7〇及其下面的閘極絕緣層3〇以形成第二被動膜82及第一 被動膜72。作為一結果，曝露汲電極像素電極接觸部分 ^ 101之及電極66，且曝露閘極線22之周邊區及資料線62之 周邊區中的絕緣基板10。亦曝露閘極墊27及資料墊67且因 此形成閘極接觸部分76及資料接觸部分77。於此蝕刻步驟 中，由一蝕刻氣體保護第一絕緣層70下面的汲電極66及資 •料墊67直至蝕刻及移除第一絕緣層7〇。因此，第一絕緣層 70下面的汲電極66及資料墊67曝露至蝕刻氣體期間之時間 減乂，由此防止對第一絕緣層7〇下面的汲電極66及資料墊 67之損壞。 雖然圖中未顯不，但移除光阻劑圖案6〇1且使用一微影 122165.doc •30· 200827891 製程沈積及圖案化像素電極導電材料，由此完成如圖 17A、圖17B及圖l7C中所示之像素電極92、輔助閘極墊％ 及輔助資料墊97。由於本發明之當前例示性實施例包含一 用於像素電極導電材料之微影製程，因此未必需要移除閘 極線22及資料線62之周邊區中的第二被動膜82、第一被動 膜72及閘極絕緣層30。 雖然於本文所述本發明之例示性實施例中，半導體層及 歐姆接觸層之圖案與資料互連線之圖案大致相同，但本發 明並非侷限於此。換言之，於本發明之例示性實施例中， 半導體層及歐姆接觸層可僅形成於通道區域中。為形成半 導體層及歐姆接觸層之圖案，可使用不同於本發明實施例 中之單獨遮罩來形成一用於形成半導體層及歐姆接觸層之 光阻劑圖案及用於形成資料互連線之光阻劑圖案。由於此 一 TFT陣列基板及一製造其之方法對熟悉此項技術者衆所 周知，因此熟悉此項技術者可易於理解後續製程中之差 異，本文中將不再進一步闡述此等差異。 根據本發明，可在光阻劑圖案下面提供一具有充足大寬 度之底切，由此提供一優良剝離限度。此外，間置於儲存 電極與像素電極之間的絕緣層之均勻厚度可增加驅動限 度。另外，可防止汲電極及資料墊受到損壞，由此確保接 觸部分中導電材料之間的一充足大接觸區。 熟悉此項技術者將易知，於本發明中可作出各種修改及 改變，此並不違背本發明之精神及範圍。因此，倘若此等 修改及改變屬於隨附申請專利範圍及其等效物範疇内，則 122165.doc -31- 200827891 本發明意欲涵蓋該各種修改及改變。 【圖式簡單說明】 所包含附圖旨在提供對本發明之進一步理解，其併入且 構成本說明書之一部分，該等附圖顯示本發明之實施例並 與本說明一起用於解釋本發明之原理。 圖1係一根據本發明一第一例示性實施例之TFT陣列基 板之配置圖。 圖2係一沿圖1之線A-A，截取之剖視圖。 圖2B係一沿圖1之b-B，截取之剖視圖。 圖2C係一沿圖1之線C-C，截取之剖視圖。 圖3八、4八、5八、6八、7八、8八、9八、1〇八及11八係剖視 圖，其顯示根據本發明一第二例示性實施例製造圖2 A中所 示剖視圖之TFT陣列基板之方法之處理步驟。 圖 3B、4B、5B、6B、7B、8B、9B、10B 及 11B 係剖視 圖，其根據本發明之第二例示性實施例顯示圖2B中所示剖 視圖之製造TFT陣列基板之方法之處理步驟。 圖 3C、4C、5C、6C、7C、8C、9C、10C及 11C係剖視 圖，其顯示根據本發明之第二例示性實施例製造圖2C中所 示剖視圖之TFT陣列基板之方法之處理步驟。 圖12A、13A、14A及15A係剖視圖，其顧示根據本發明 之第二例示性實施例製造圖2A中所示剖視圖之TFT陣列基 板之方法之處理步驟。 圖12B、13B、14B及15B係剖視圖，其顯示根據本發明 之第二例示性實施例製造圖2B中所示剖視圖之TFT陣列基 122165.doc -32- 200827891 板之方法之處理步驟。 囷12C 13C、14C及15C係剖視圖，其顯示根據本發明 之第二例不性實施例製造圖2C中所示剖視圖之tft陣列基 板之方法之處理步驛。 圖16係一根據本發明一第四例示性實施例之TFT陣列基 板之配置圖。 圖17A係一沿圖16之線A_A，截取之剖視圖。 圖17 B係一沿圖1 6之線B - B ’截取之剖視圖。 圖17C係一沿圖16之線C-C，截取之剖視圖。 圖18八、19八、20八及21八係剖視圖，其顯示根據本發明 一第五例示性實施例製造圖丨7A中所示剖視圖之TFT陣列 基板之方法之處理步驟。 圖18B、19B、20B及21B係剖視圖，其顯示根據本發明 之第五例示性實施例製造圖17B中所示剖視圖之tft陣列 基板之方法之處理步驟。 圖18C、19C、20C及21C係剖視圖，其顯示根據本發明 之第五例示性實施例製造圖17C中所示剖視圖之TFT陣列 基板之方法之處理步驟。 圖22A及23 A係剖視圖，其顯示根據本發明一第六例示 性實施例製造圖17A中所示剖視圖之TFT陣列基板之方法 之處理步驟。 圖22B及23B係剖視圖，其顯示根據本發明之第六例示 性實施例製造圖17B中所示剖視圖之TFT陣列基板之方法 之處理步驟。 122165.doc -33 - 200827891 圖22C及23C係剖視圖，其顯示根據本發明之第六例示 性實施例製造圖1 7C中所示剖視圖之TFT陣列基板之方法 之處理步驟。 【主要元件符號說明】 10 絕緣基板 22 閘極線 _ 24 閘電極
27 閘極墊 28 儲存電極 30 閘極絕緣層 40 第一多晶石夕層 44 半導體層 50 第二多晶矽層 52 歐姆接觸層（圖案） 54 歐姆接觸層（圖案） 55 歐姆接觸層 56 歐姆接觸層 60 資料導電層 62 資料線 64 資料導電層 65 源電極 66 汲電極 67 資料墊 70 第一絕緣層 122165.doc -34- 200827891 72 第一被動膜 76 閘極接觸部分 77 資料接觸部分 80 第二絕緣層 82 第二被動膜 90 像素電極導電材料 92 像素電極 96 辅助閘極墊 97 輔助資料墊 101 汲電極像素電極接觸部分 201 光阻劑圖案（第一區域） 202 光阻劑圖案（第二區域） 211 第一區域（第二區域） 301 光阻劑圖案（第一區域） 302 光阻劑圖案（第二區域）
311 光阻劑圖案（第一區域） 401 光阻劑圖案（第一區域） 402 光阻劑圖案（第二區域） 411 光阻劑圖案（第一區域） 501 光阻劑圖案（第一區域） 502 光阻劑圖案（第二區域） 511 光阻劑圖案 601 光阻劑圖案 A 線 122165.doc -35- 200827891
Af 線 B 線 B， 線 C 線 c， 線 122165.doc -36

Claims (1)

  1. 200827891 十、申請專利範圍： h 一種薄膜電晶體（TFT)陣列基板，其包括： 閘極互連線’其包括配置於一絕緣基板上的一閘極 線及一閘電極； 一閘極絕緣層，其配置於該閘極互連線上； 一半導體層，其配置於該閘極絕緣層上； 貝料互連線，其包括配置於該半導體層上的一資料 線、一源電極及一汲電極； 第一被動膜，其配置於該資料互連線上且曝露該汲 電極之一部分； -第二被動膜’其配置於該第一被動膜上，其中該第 二被動膜之外侧壁定位於該第一被動臈之外側壁内部； 及 像素電極’其連接至該沒電極。 2.如請求们之爪陣列基板，其中該第—被動膜包括氧化 矽或氧氮化矽而該第二被動膜包括氮化矽。 3·如請求項2之TFT陣列基板，其中該閉極絕緣層經圖案化 以曝露-像素區域中之絕緣基板，且—像素電極直接配 置於ό亥像素£域内之已曝露絕緣基板上。 4.如請求項3之TFT陣列基板，其中該第二被動膜之外側壁 定位在該閘極絕緣層之一外侧壁内部。 5_如請求項4之TFT陣列基板，其中該閘極、絕緣層包括氮化 石夕。 6.如請求項3之TFT陣列基板，其進一步包括·· 122165.doc 200827891 -配置於該絕緣基板上之儲存電極，其中該儲存電極 與該像素電極重叠且該閘極絕緣層設置於其中間。 7·如請求項2之TFT陣列基板，其進一步包括： 一配置於該閘極線一端處之閘極墊， 其中該閘極絕緣層進—步包括曝露該間極塾之閑極接 觸部分，該閘極絕緣層覆蓋除該閉極線之一周邊區、該 資料線之-周邊區及該閘極接觸部分外的該絕緣基板之 整個表面，且該像素電極直接配置於配置於該閘極絕緣 層上之該第二被動膜上。 8·如請求項7之TFT陣列基板，其進一步包括： -配置於該絕緣基板上之儲存電極，其中該儲存電極 與該像素電極重疊，且該閘極絕緣層、該第—被動膜及 該第二被動膜設置在其中間。 9.如請求項2之TFT陣列基板，其進一步包括： 一配置於該資料線一端處之資料墊；及 一輔助資料墊， 其中e亥第一被動膜及該第二被動膜進一步包括一資料 接觸部分以曝露該資料塾，且該輔助資料墊完全接觸該 曝露之資料墊。 10· —種製造一薄膜電晶體（TFT)陣列基板之方法，該方法 包括： 在一絕緣基板上形成一閘極互連線，該閘極互連線包 括一閘極線及一閘電極； 在該閘極互連線上形成一閘極絕緣層； 122165.doc -2- 200827891 形成一半導體層及該半導體層上的一資料互連線，該 資料互連線包括—資料線、-源電極及-沒電極； 在該資料互連線上依序形成一第一被動膜及一第二被 動膜； 餘刻該第二被動膜及該第一被動膜，並曝露一沒電極 像素電極接觸部分之一汲電極；及 形成一連接至該汲電極之像素電極， 其中敍刻該第二被動膜及該第一被動膜包括在該第一 11 12 13. 14. 被動膜之外侧壁内部形成㈣二被動膜之外側壁。 .如請求項10之方法，其中餘刻該第二被動膜及該第—被 動膜包括使用-相對於該第二被動膜比相對於該第 動膜提供一高蝕刻速率之蝕刻氣體。 •如請求項11之方法，並φ為方丨 /、中蝕刻該弟二被動膜及該第一 動膜進一步包括各向同性蝕刻。 U項11之方法’其中該第—被動膜包括氧化 氮化矽而該第二被動膜包括氮化矽。 乳 如請求項13之方法，盆巾带a兮 其中形成垓閘極互連線包括形成# 閘極互連線及一儲存電極， ^成6亥 其中蝕刻該第一被動膜及該第二被動膜包括使用—光 阻劑圖案作為，遮罩來姓刻該第二被動膜 — 被動膜及該閘極絕緣層，該光阻 域，其覆蓋該閘極線之一形成區、該案;:^ £、忒源電極之一形成區及該汲 分；及-第二區Η “士 电独像素電極接觸部 —域’其具有一小於該第一區域之厚度且 122165.doc 200827891 覆蓋該儲存電極之一形成區，且 其中該光阻劑圖案曝露一配置於該儲存電極之形成區 外之像素區域。 如月求項14之方去’其中該閘極絕緣層包括氮化石夕且敍 刻該第二被動膜及該第一被動膜包括將該閘極絕緣層之 外側壁定位於該第二被動膜之外側壁以外。 e 16. 如請求項15之方法’其中形成該像素電極包括： 在該光阻劑圖案上沈積一像素電極導電材料；及 實施一剝離製程。 17. 如請求項13之方法，1 φ Η朽石、“ 〃’成该閘極互連線包括形成該 閘極互連線及一儲存電極，且 其中蝕刻該第二被動臈及該第一被動膜包括： ^用-光阻劑圖案作為__遮罩來主 動臈、該第一被動臈及該閘 弟一被 括：-笛- FA * H緣層’該光阻劑圖案包 &域，其覆蓋該閘極線之— 線之-形成區、該源電極之 / °°、该貧料 ^ ^成區及該汲電極傻音雷 極接觸部分；及-第二區 ㈣像素電 之厚度且覆蓋該儲存電極：形成區有：::、於該第-區域 一其中該像素電極形成於該館存 2阻劑圖案曝露 素區域； 電極之形成區以外之像 移除該第二區域；及 使用該光阻劑圖案之第一 蝕刻該第二被動膜芬2乍為一蝕刻遮罩來辅助 被動膜及该第一被動膜。 18·如請求項17之方法，| 、 閉極絕緣層包括氮化矽且# I22l65.doc 200827891 ㈣第二被動膜及該第—被動膜包括將該閘極絕緣層之 外側壁定位在該第二被動膜之外側壁外。 月长項1 8之方法，其中形成該像素電極包括·· 在。亥光阻劑圖案上沈積一像素電極導電材料；及 實施一剝離製程。 20·如請求項17之方法，苴中嗜主| ，、Τ β主要蝕刻包括全表面蝕刻而 該輔助蝕刻包括部分表面蝕刻。 21·如請求項13之方法，其中形成該㈣互連線包括形成該 閘極互連線及一儲存電極，且 其中敍刻該第—被動膜及該第二被動膜包括使用一光 阻劑圖案作為_㈣遮罩來㈣該第二被動膜、該第一 被動膜及該閘極絕緣層，該光阻劑圖案包括：—第一區 域，其覆蓋該開極線之一形成區、該資料線之一形成 區、a亥源電極之-形成區及該沒電極像素電極接觸部 分::及-第二區域，其具有一小於該第一區域之厚度並 覆蓋該像素電極之一形成區，且 其中該光阻劑圖案曝露該閘極線之一周邊區、該資料 線之一周邊區及該汲電極像素電極接觸部分。 22. 如請求項21之方法，其中該閘極絕緣層包括氮化石夕且钱 刻該第二被動膜、該第一被動膜及該閘極絕緣層包括將 該閘極絕緣層之外侧壁定位於該第二被動膜之 外。 M 23. 如請求項22之方法，其中形成該像素電極包括·· 在該光阻劑圖案之該第一區域上沈積—像素電極導電 122165.doc 200827891 材料，及 實施一剝離製程。 24.如請求項13之方法，其中形成該資料互連線包括在該資 料線一端處形成一資料墊， 其中在該〉及電極之曝露期間曝露該貨料塾。 122165.doc
TW096123307A 2006-06-30 2007-06-27 Thin film transistor array substrate and method of fabricating the same TW200827891A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060246A KR101201972B1 (ko) 2006-06-30 2006-06-30 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
TW200827891A true TW200827891A (en) 2008-07-01

Family

ID=38473917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096123307A TW200827891A (en) 2006-06-30 2007-06-27 Thin film transistor array substrate and method of fabricating the same

Country Status (6)

Country Link
US (1) US20080042133A1 (zh)
EP (1) EP1873833A1 (zh)
JP (1) JP5395336B2 (zh)
KR (1) KR101201972B1 (zh)
CN (1) CN101097928B (zh)
TW (1) TW200827891A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI806796B (zh) * 2022-11-01 2023-06-21 友達光電股份有限公司 薄膜電晶體

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070019457A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치
JP5380037B2 (ja) * 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101048927B1 (ko) * 2008-05-21 2011-07-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20100069935A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR101569766B1 (ko) * 2009-01-29 2015-11-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TW201037436A (en) * 2009-04-10 2010-10-16 Au Optronics Corp Pixel unit and fabricating method thereof
KR101648806B1 (ko) * 2009-07-20 2016-08-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20120127396A1 (en) * 2009-08-04 2012-05-24 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display panel, liquid crystal display device, and method for manufacturing active matrix substrate
US20120133860A1 (en) * 2009-08-04 2012-05-31 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display panel, liquid crystal display device, and method for manufacturing active matrix substrate
KR20120028050A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
CN102637634B (zh) 2011-08-12 2014-02-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
KR101980765B1 (ko) 2012-12-26 2019-08-28 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR102232539B1 (ko) * 2013-11-13 2021-03-29 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
CN104241296B (zh) * 2014-08-21 2017-12-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
KR102411154B1 (ko) 2015-07-09 2022-06-21 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
CN108573928B (zh) * 2018-04-13 2020-12-29 Tcl华星光电技术有限公司 一种tft阵列基板的制备方法及tft阵列基板、显示面板
CN114023699B (zh) * 2021-10-29 2022-09-27 北海惠科光电技术有限公司 阵列基板的制备方法及其阵列基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4575402A (en) * 1985-02-13 1986-03-11 Hewlett-Packard Company Method for fabricating conductors in integrated circuits
DE3685495D1 (de) * 1986-07-11 1992-07-02 Ibm Verfahren zur herstellung einer unteraetzten maskenkontur.
KR100223153B1 (ko) 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
DE19717363C2 (de) * 1997-04-24 2001-09-06 Siemens Ag Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6693297B2 (en) 2001-06-18 2004-02-17 International Business Machines Corporation Thin film transistor formed by an etching process with high anisotropy
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
US7317208B2 (en) * 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
WO2003075356A1 (en) * 2002-03-07 2003-09-12 Samsung Electronics Co., Ltd. Contact portion of semiconductor device, and method for manufacturing the same, thin film transistor array panel for display device including the contact portion, and method for manufacturing the same
KR100904270B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
TWI237395B (en) * 2004-02-27 2005-08-01 Au Optronics Corp Method of fabricating thin film transistor array substrate and stacked thin film structure
KR20060001165A (ko) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4846301B2 (ja) * 2004-08-30 2011-12-28 サムスン エレクトロニクス カンパニー リミテッド 薄膜トランジスタ基板の製造方法及びストリッピング組成物
KR101085136B1 (ko) * 2004-12-04 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101085138B1 (ko) * 2004-12-24 2011-11-21 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
KR20070049740A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI806796B (zh) * 2022-11-01 2023-06-21 友達光電股份有限公司 薄膜電晶體

Also Published As

Publication number Publication date
JP5395336B2 (ja) 2014-01-22
CN101097928A (zh) 2008-01-02
EP1873833A1 (en) 2008-01-02
KR101201972B1 (ko) 2012-11-15
KR20080001847A (ko) 2008-01-04
JP2008015510A (ja) 2008-01-24
CN101097928B (zh) 2012-10-10
US20080042133A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
TW200827891A (en) Thin film transistor array substrate and method of fabricating the same
TWI336135B (en) Thin-film transistor, tft-array substrate, liquid-crystal display device and method of fabricating the same
JP4740203B2 (ja) 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
US8236628B2 (en) Array substrate and manufacturing method
JP4994014B2 (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
TW201115245A (en) Substrate for display device, manufacturing method for same and display device
TW201128779A (en) Thin film transistor and method of forming the same
JP2003309269A (ja) 液晶表示装置用アレー基板とその製造方法
US7824972B2 (en) Producing a thin film transistor substrate by using a photoresist pattern having regions of different thicknesses
US7005331B2 (en) Method of manufacturing a thin film transistor array
KR101052960B1 (ko) 반투과형 폴리실리콘 액정표시소자 제조방법
JP2000307118A (ja) 薄膜トランジスタおよびその製造方法
JP5679397B2 (ja) 薄膜トランジスタ基板の製造方法
WO2019196191A1 (zh) 一种tft阵列基板的制备方法及tft阵列基板、显示面板
US7125756B2 (en) Method for fabricating liquid crystal display device
TW201241930A (en) Method of manufacturing thin film transistor array substrate and structure thereof
US10497724B2 (en) Manufacturing method of a thin film transistor and manufacturing method of an array substrate
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
JP2005183962A (ja) 薄膜トランジスタアレイ基板及びその製造方法
US6037611A (en) Thin film transistor and its fabrication
US7049163B1 (en) Manufacture method of pixel structure
KR101813719B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
JP2006285163A (ja) 薄膜トランジスタアレイの製造方法
TWI322507B (en) Pixel structure and method of fabricating the same
JP2000174280A (ja) 絶縁ゲート型トランジスタおよびその製造方法