TW200816196A - Phase change memory device and related programming method - Google Patents
Phase change memory device and related programming method Download PDFInfo
- Publication number
- TW200816196A TW200816196A TW096117083A TW96117083A TW200816196A TW 200816196 A TW200816196 A TW 200816196A TW 096117083 A TW096117083 A TW 096117083A TW 96117083 A TW96117083 A TW 96117083A TW 200816196 A TW200816196 A TW 200816196A
- Authority
- TW
- Taiwan
- Prior art keywords
- selected memory
- phase change
- memory cells
- program
- unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
- G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0076—Write operation performed depending on read result
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
200816196 九、發明說明: 【發明所屬之技術領域】 本發明各實施例一般而言係關於半導體記憶體裝置。更 特定而言,本發明各實施例係關於相位改變記憶體 相關之程式化方法。 、 主張對2006年9月27曰申請之韓國專利申請案第 10-2006-0094155號之優先權,此申請案之揭示内容以全文 引用的方式倂入本文中。 【先前技術】 相位改變記憶體裝置使用相位改變材料儲存資料,例 如,能夠在非晶相與結晶相之間穩定轉換之硫屬化合物。 非晶相與結晶相(或狀態)呈現不同之電阻值,從而可用於 分辨記憶體裝置中記憶體單元之不同邏輯狀態。特定而 言,非晶相呈現相對高之電阻,而結晶相呈現相對低之電 阻0 相位改變記憶體裝置通常使用非晶狀態來表示邏輯” i,, 而結晶狀態表示邏輯”〇”。結晶狀態通常稱作,,設定狀態,,, 而非晶狀悲稱作"重設狀態”。因此,相位改變記憶體裝置 中之相位改變記憶體單元藉由將記憶體單元中之相位改變 材料设疋成結晶狀態來儲存邏輯” 0 ”,而相位改變記憶體 單元藉由將相位改變材料,,重設”成非晶狀態來儲存邏輯 ”1”。舉例而言,第6,487,113及6,480,438號美國專利揭示 了各種相位改變記憶體裝置。 相位改變記憶體裝置中之相位改變材料通常係藉由將該 120735.doc 200816196 材料加熱至一預定熔化溫度以上且隨後快速冷卻該材料而 轉變成非晶狀態。相位改變材料通常係藉由在低於溶化溫 度之另一預定溫度下加熱該材料達一時間週期而轉變成結 晶狀態。因此,如上所述,可藉由使用加熱及冷卻使相位 改變記憶體裝置之記憶體單元内之相位改變材料在非晶狀 態與結晶狀態之間轉變將資料寫入至相位改變記憶體裝置 内之記憶體單元。
L, 相位改變記憶體裝置中之相位改變材料通常包括包含錯 (Ge)、銻(Sb)及碌(Te)之複合物,亦即,’’gst,,複合物。 GST複合物最適用於相位改變記憶體裝置,此乃因其可藉 由加熱及冷卻而在非晶狀態與結晶狀態之間快速地轉換。 至少一種類型之相位改變記憶體單元包括頂電極、硫屬 化合物層、底電極觸點、底電極及存取電晶體或二極體, 其中硫屬化合物層係相位改變記憶體單元之相位改變材 料。因此,如上所述,可藉由量測硫屬化合物層之電阻對 相位改變記憶體單元實施一讀取作業,且藉由加熱及冷卻 硫屬化合物層對相位改變記憶體單元實施一程式作業。相 位改變記憶體單it通常進—步包括開關元件,其用於控制 針對程式作業供應至相位改變材料之電流。 -般而言,$同相位改變記憶體單元中相位改變材料之 電阻往往會因過程條件、程式化及讀取條件的小差異及各 種其匕因素而變化。作為一結果,相位改變記憶體單元之 ”設定狀態”及"重設狀能"夕胜外1 a > 里认狀I、之特裢通常在於諸如圖1中所圖解 闡釋之鐘形曲線之雷卩且公你 包阻刀佈換吕之,處於”設定狀態”或 120735.doc 200816196 重設狀態”中之相4文麦s己憶體單元可呈現一寬廣範圍之 不同電阻值。 圖1係一圖解闡釋分別處於”設定狀態”及I,重設狀態"中之 相位改變記憶艏單元之電p且分佈之圖表。於圖丨中,相位 改變記憶體單元中GST複合物之電阻”R”係沿χ軸所量測, 而相位改變記憶體裝置中各自具有特定電阻值之相位改變 記憶體單元之數量係沿y軸所量測。 於圖1中,知有S1之第一分佈表示處於,,設定狀態,,中 之相位改變記te體單元而標有” R丨,,之第二分佈表示處於 ’’重設狀態,,中之相位改變記憶體單元。於圖i中,第一分 佈之最大值與第二分佈之最小值之間存在一感測裕度 SM 。同樣於圖1中,—對相對長虛線之間的距離表示第 一及第二分佈之間的一所要之感測裕度。 由於圖1中之感測裕度明顯小於所要之感測裕度,因此 存在以下非所要之南可能性:具有圖i中所圖解闡釋分佈 之相位改變記憶體單元將會因讀取及程式化條件之小變化 而I歷碩取或程式錯誤。舉例而-r,由於圖1中所圖解闡 釋之相對小感測裕度,參考讀取電阻之小變化或所選記憶 ^兀所夏測電阻值之微小擾動可導致對所選記情體單 元之狀態之錯誤讀取。 〜 【發明内容】 根據本發明令 ^ 一貫加例’提供一種在包括複數個相位改 變言己悔體單 去" 凡之相位改變記憶體裝置中實施程式作業之方 〆方去包括(a)在複數個相位改變記憶體單元中選擇多 120735.doc 200816196 個記憶體單元;刚_程式:#料位 單元之每—者’其中每-料資料位^至所選記憶體 元或一重設資料位元;⑹兀匕括一設定資料位 取作業,該驗證讀取作業包括將 二兀…驗證讀
儲存之—讀取資料位元與程式資料中:::體單元内所 較;⑷藉由確定所選記憶體單元内所財“位/相比 位元是否與程式資料中之對應位元相㈤I—,取資料 皁兀中之任何失敗單元;() B ·!所遥记憶體 少-個失敗η ☆選記憶體單元中之至 確定任一失敗單元之對應程式資料位 兀疋否包括-設定資料位元,及確定任 +位 程式資料位元是否包括一重設資__ 、早兀之對應 里口又貝枓位7C ; (f)在確定任一 敗早兀之對應程式資料位元包括—設定資料位元後,再程 式化對應程式資料位元包括1於其之設定資料位元之所 有所選記憶體;及(g)在衫任—失敗單元之對應程式資料 位7G包括-重設資料位元後’再程式化對應程式資料位元 包括一用於其之重設資料位元之每一失敗單元,而不再程 式化已藉助重設資料位元成功地程式化之所選記憶體單
7L 根據本發明之另一實施例,提供一種在包括複數個相位 改變記憶體單元之相位改變記憶體裝置中實施程式作業之 方法。該方法包括(a)在複數個相位改變記憶體單元中選擇 多個記憶體單元;(b)將一程式資料位元程式化至每一所選 記憶體單元,其中每一程式資料位元包括一設定資料位元 或一重設資料位元;(c)對所選記憶體單元實施一驗證讀取 120735.doc 200816196 乍業,錢證讀取作t包括將每 一 存之-讀取資料位 、°己匕體早-内所儲 ⑷藉由心所選記_單=❹之—對應位元相比較; 是否與程式資料中存之每—讀取資料位元 中之任-失敗… j70相同’識別所選記憶體單元 一個失敗單元;二=戠別所選記憶體單元中之至少 再%式化全部所選記憶體單元。 根據本發明之再—舍 Ο
改變記憶體單_ ,提供—種在包括複數個相位 :厂' 70之相位改變記憶體裝置中實施程式作業之 法匕括(a)在複數個相位改變記憶體單元中選 :個以:版早兀,(b)將一程式資料位元程式化至每一所選 口己隐版早7L ’其中每一程式資料位元包括一設定資料位元 或重设貝料位元;(C)對所選記憶體單元實施-驗證讀取 作業’該驗證讀取作業包括將每一所選記憶體單元内所儲 存^讀取資料位元與程式資料中之—對應位以目比較; (d)藉由確疋所選記憶體單元中所儲存之每一讀取資料位元 否权式資料中之對應位元相同,識別所選記憶體單元 中之任一失敗單元;及(e)在識別所選記憶體單元中之至少 一個失敗單元後,再程式化所選記憶體單元中之所有失敗 單元。 ' 【實施方式】 以下將參知對應圖式闡述本發明之實例性實施例。提供 此等貫施例作為教示實例。本發明之實際範圍由以下申請 專利範圍所界定。 圖2係一根據本發明之一實施例圖解闡釋一在相位改變 120735.doc -10· 200816196 記憶體裝置中實施程式作業(例如,於圖式中亦將其稱為 ’’寫入作業,,)之方法之流程圖。於圖2之實例中且亦於其他 實例中,假定相位改變記憶體裝置包括複數個相位改變記 憶體單元,其中每一相位改變記憶體單元使用GST複合物 作為相位改變材料。於此書面說明中,由括號(sxx)表示 實例性方法步驟。 Ο Ο 筝照圖2,該方法首先在相位改變記憶體裝置中選擇複 數個相位改變記憶體單元(S2〇)。可將所選記憶體單元稱 作’,寫入記憶體單元”或”程式記憶體單元",此乃因所選記 憶體單元在圖2之程式作業中被程式化。 在步驟S20之後,該方法實施一驗證讀取作業以偵測每 :所選記憶體單元是否具有一所要之邏輯狀態(S22卜通 常,該驗證讀取作業讀取儲存於所選記憶體單元中之資料 (”讀取資料”)並將每一讀取資料位元與欲在所選記憶體單 凡中程式化之對應資料(”寫入資料”或,,程式資料。位元相 比較。 基於在該驗證讀取作業中實 所選記憶體單元之讀取資料是否不同於對應 (S24)。m驗證讀取作t中讀取資料與程式資料之間 的-次或一次以上比較指示所選記憶體單元中一特定圮情 體單^讀取資心同於所選記憶體單元中^ 單元之程式資料,則該方法產生-,,程式失敗,,指示:: 二產生一"程式通過"指示。其讀取資料經偵測不 同於對應程式資料之記憶體單元將稱作”失敗單元"。 120735.doc 200816196 終::亥:產二程式通過”指示(S24=,,通過”),則該方法 ,、 若該方法產生,,程式失敗”指示(S24=”失敗”), =方法“㈣應之料資㈣式化至失料元中而繼 、只(S26)。每當貫施步驟s , 、^ 才訂夭敗早兀重禝步驟S22 ’母當該方法產生',程序失敗’,指示時,重複步驟 S 2 6 〇 Ο ϋ 於解釋目的’在此書面說明通篇中假定具有"設定狀 態’’(亦即,輯狀態,,〇”)之所選記憶體單元往往合呈 現介於10 _0ω之間的電阻,而具有”重設狀態,,(亦 即,儲存邏輯狀態”⑺之所選記憶體單元往往會呈現介於 〇 kQ與50 kQ之間的電阻。在此等假定下可將一 %⑽ 之电阻值用作筝考電阻值以在一般讀取作業中偵測所選記 憶體單元之邏輯狀態,且將約為2〇让〇及4〇 kQ之電阻值用 作麥考驗證電阻值以便偵測所選記憶體單元是否已分別適 當地程式化成設定及重設狀態。 如圖2中所圖解闡釋之方法之一實例,假設16個資料位 兀欲程式化於相位改變記憶體裝置之16個記憶體單元中。 舉例而言,可經由複數個輸入/輸出(1〇)線將16個資料位元 提供至相位改變記憶體裝置。然後選擇丨6個記憶體單元 (S20)。在步驟S20與S22之間,可藉助相應之16個位元程 式化1 6個纪憶體單元,雖然程式化步驟並非明確地圖解闡 釋於圖2中。類似地,於本發明之其他實施例中,可在用 於選擇記憶體單元之步驟與用於對所選記憶體單元實施驗 證讀取作業之佈置之間實施一程式化步驟。 120735.doc -12- 200816196 接下來,假設除一單個記憶體單元外,丨6個記憶體單元 之每一者皆成功地程式化。驗證讀取作業方法將對應於i 6 個記憶體單元之每一者之讀取資料與經由複數個1〇線接收 之16個位元相比較(S22)。接下來,該方法會因一個記憶 體單元未曾成功地程式化而產生,,程式失敗,,指示(S24)。然 後,再程式化該一個未曾成功地程式化之記憶體單元 (S26)。最後,假定該重新程式作業係成功,則重複步驟
S22及S24,該方法產生,,程式通過,,指示,且隨後該方法終 止0 圖3係一圖表,其圖解闡釋在已使用圖2中所圖解闡釋之 方法程式化相位改變記憶體單元後,處於”設定狀態,,及 ”重設狀態”中的相位改變記憶體單元之電阻分佈。=圖3 中,相位改變記憶體單元中GST複合物之電阻”r ”係沿乂轴 所量測,而相位改變記憶體裝置中各自具有特定電阻值之 相位改變記憶體單元之數量係沿y軸所量測。 於圖3中,標有"S3”之第一分优本一占 罘刀佈表不處於,,設定狀態”中 之相位改變記憶體單元而標有,,R3” 弟一分佈表示處於 ”重設狀態’’中之相位改變記情护罝一 _ 艾。匕U體早兀。於圖3中,在第一 分佈之最大值與第二分佈之最小值 ^』值之間存在一咸1 ,,SM”。與圖1之感測裕度”SM”相比, 、心、又 圖3之感測裕度"SM,, 相對大。 於圖3中,虛線表示用於確定相 ^ 改变:自己憶體裝詈之沫曰 位改變記憶體單元中所儲存資料 置之相 阻位準。特定而言,標有”為,〇,之^ 铒狀心之%說電 為之驗證參考,,之虛線表示一 120735.doc -13- 200816196 用於確定相位改變記憶體單元是否儲存邏輯” 〇"之第一驗 證電阻位準。類似地’標有”為,丨,之驗證參考”之虛線表示 用於確定相位改變記憶體單元是否儲存邏輯”丨"之第二驗 證電阻位準。 •右相位改變記憶體裝置之特定相位改變記憶體單元中之 相位改,笑材料具有一小於第一驗證電阻位準之電阻,則該 特疋相位改變圮憶體單元儲存邏輯,,〇 "。另一方面,若相 P 位改變記憶體裝置之特定相位改變記憶體單元中之相位改 ’交材料具有一大於第二驗證電阻位準之電阻,則該特定相 位改變記憶體單元儲存邏輯”丨"。最後,若相位改變記憶 體裝置之特定相位改變記憶體單元中之相位改變材料具有 一介於第一與第二驗證電阻位準之間的電阻,則該特定相 位改變έ己憶體單元不儲存任何資料。 如圖3中所不,在實施圖2之方法後,相當大數量之記憶 體單兀具有接近於第一及第二驗證電阻位準之電阻。此一 〇 緣由係諸多相位改變記憶體單元具有重疊第一與第二驗證 電壓位準之間的區域之個別電阻分佈(藉由重複之程式作 業)。作為一結果,若採取重複之程式化步驟(亦即,藉由 -步驟S26),則顯著數量之諸多記憶體單元(其具有重疊第 、一與第二驗證電壓位準之間的區域之分佈)可最終具有接 近於第一及第二驗證電阻位準之電阻。 雖然圖3中所圖解闡釋之電阻分佈具有比圖丨中所圖解闡 釋之電阻分佈大的感測裕度,但仍可能非所要地具有相當 大數里之具有接近於第一及第二驗證電阻位準之電阻之記 120735.doc -14- 200816196 t思體單元。舉例而t,其旦 __ °右大1記憶體單元具有極接近於第 一及弟二驗證電阻位准 、弟 τ之電阻,則用於實施讀取作業 考頃取電阻之小變化可導致顯著數量之讀取錯誤。… "圖係根據本發明之另一實施例圖解闡釋一在相位改 體裳置中實施程式作業之方法之流程圖。 參照圖4,該方法苦止士丄 百先在相位改變記憶體裝置中 數個相位改變記愔胪留— 每a 又又°己隱體早兀(以〇)。在步驟S40之後,該方法 Ο 貝鼽驗…買取作業以偵測每一所選記憶體單元是否具有 斤要之逯輯狀悲(S42)。基於在該驗證讀取作業中實施 之比較’該方法確定任一所選記憶體單元之讀取資料是否 不同於對應之程式資料(S44)。若在該驗證讀取作業中讀 :貝料與程式資料之間的一次或一次以上比較指示所選記 L體單7L中一特定記憶體單元之讀取資料不同於所選記憶 月且單兀中该特定記憶體單元之程式資料,則該方法產生一 私式失敗指示。否則,該方法產生—程式通過指示。 右忒方法產生”程式通過”指示(S44=”通過。,則該方法 終止。否則,若該方法產生,,程式失敗,,指示(S44=”失敗”), 、J再私式化所有的所選記憶體單元(^46)。每當實施步驟 S46時,重複步驟S42及§44,而每當該方法產生,,程式失敗 ’指示時,重複步驟S46。 圖5係一圖表,其圖解闡釋在已使用圖4中所圖解闡釋之 方法私式化相位改變記憶體單元後,處於,,設定狀態”及 ”重設狀態”中的相位改變記憶體單元之電阻分佈。於圖5 中’相位改變記憶體單元中GST複合物之電阻”R”係沿乂軸 U0735.doc -15 - 200816196 所量則,而相位改變記憶體裝 相位改變記憶體單元之數量係 置中各自具有特定電阻值之 沿y軸所量測。
於圖5中,標有”S5n之第一分佑本一 & 饰表不處於,丨設定狀態”中 之相位改變記憶體單元而標有”R5” 弟一分佈表不處於 ’’重設狀態"中之相位改變記憶體單元。於圖5中,第一分 佈之最大值與第二分伟之最小值之間存在一感測裕度 SM 。圖5之感測裕度SM”類似於圖3之感測裕度"SM,,而 與圖1之感測裕度’’SM”相比相對大。 於圖5中,虛線表示用於確定相位改變記憶體裝置之相 位改變記憶體單元中所儲存資料之相應邏輯狀態之驗證參 考電壓位準。特定而言,標有,,為’〇,之驗證參考,,之虛線表 示用於確定相位改變記憶體單元是否儲存邏輯"〇”之第一 驗證電阻位準。類似地,標有”為,丨,之驗證參考,,之虛線表 示用於確定相位改變記憶體單元是否儲存邏輯” 1 ”之第二 驗證電阻位準。 若相位改變記憶體裝置之特定相位改變記憶體單元中之 相位改變材料具有小於第一驗證電阻位準之電阻,則該特 定相位改變記憶體單元儲存邏輯” 0”。另一方面,若相位 改變記憶體裝置之特定相位改變記憶體單元中之相位改變 材料具有一大於第二驗證電阻位準之電阻,則該特定相值 改變記憶體單元儲存邏輯,,1 ”。最後,若相位改變記憶體 I置之特定相位改變記憶體單元中之相位改變材料具有一 介於第一與第二驗證電阻位準之間的電阻,則該特定相位 改變記憶體單元不儲存任何資料。 120735.doc -16- 200816196 Ο
:同於圖3中之第一及第二分佈,圖5中之第一及第二分 =顯示相當大數量之具有極接近於第一及第二驗證電阻 八卞之广阻之§己憶體單元。’然而,Η 5中第二分佈之一部 刀H重設”區域重疊’此意味著某些使用圖4之方法 程式化之記憶體單元具有非所要之大電阻值。具有此等非 所要之大電阻值之相位改變記憶體單元可保持在重設狀態 中’即使當實施進一步程式化以改變其邏輯狀態時亦如 此。換言之,過重設區域中之相位改變記憶體單元可丟失 其再程式化之能力,從而仍保持於非晶狀態中。 圖6係一根據本發明之再一實施例圖解闡釋一在相位改 變記憶體裝置中實施程式作業之方法之流程圖。圖6之方 法類似於圖4之方法’除在圖6之方法中,若偵測為失敗單 兀,則僅再程式化欲程式化至重設狀態之所選單元。 麥照圖6,該方法首先在相位改變記憶體裝置中選擇複 數個相位改變記憶體單元(S60)。在步驟S6〇之後,該方法 實施一驗證讀取作業以偵測每一所選記憶體單元是否具有 一所要之邏輯狀態(S62)。基於在驗證讀取作業中實施之 比車父,该方法確定任一所選記憶體單元之讀取資料是否不 同於對應之程式資料(S64)。若該驗證讀取作業中讀取資 料與程式資料之間的一次或一次以上比較指示所選記憶體 單元中特疋5己憶體單元之讀取資料不同於所選記情、體單 元中該特定記憶體單元之程式資料,則該方法產生_程式 失敗指示。否則,該方法產生一程式通過指示。 若該方法產生,,程式通過”指示(S64 = ”通過”),則該方法 120735.doc 200816196 終止。否則,若該方法產生,,程式失敗,,指示(S64=,,失敗,,), 則忒方法隨後確定將每一所選記憶體單元程式化至”重設 狀悲延是"設定狀態”(S68)。在步驟S68之後,再程式化欲 私式化至”設定狀態,,之所選記憶體單元(S69)。然而,在欲 程式化至”重設狀態”之所選記憶體單元中,僅再程式化失 敗單元(S66)。 每當實施步驟S66及S69中之任一步驟時,重複步驟s62 及S64,且每當圖6之方法產生,,程式失敗"指示時,重複步 驟S66及S69中之至少一個步驟。 由於圖6之方法並不再程式化欲程式化至重設狀態之非 失敗單元,因此可避免,,過重設”區域中所選記憶體單元之 電阻值問題,如圖7中所圖解闡釋。 圖7係一圖表’其圖解闡釋在已使用圖6中所圖解闊釋之 方法程式化相位改變記憶體單元後,處於,,設定狀態,,及 π重設狀態"中的相位改變記憶體單元之電阻分佈。於圖7 中,相位改變記憶體單元中GST複合物之電阻”R”係沿乂軸 所量測,、而相位改變記憶體裝置中各自具有特定電阻值之 相位改變記憶體之數量係沿y軸所量測。 於圖7中,標有nS7n之第一分佈表示處於’,設定狀態,’中 之相位改& δ己憶體早元而標有” r 7π之第二分佈表示處於 π重設狀態’’中之相位改變記憶體單元。於圖7中,第一分 佈之最大值與第二分佈之最小值之間存在一感測裕度 nSMn。圖7之感測裕度nSM,,類似於圖3及5之感測裕度”SM’, 且與圖1之感測裕度lfSM”相比相對大。 120735.doc -18 - 200816196
於圖7中’虛線表示用於2:* r^_L ……… 確疋相位改變記憶體裝置之相 位改胆平兀中所儲存資料之相應邏輯狀態之驗證 阻位準。狀而言,標有” ,之驗證參虛線表 於確定相位改變記憶體輩分Η $ μ 士 p 體早兀疋否儲存邏輯”〇"之第一驗證 電阻位準。類似地,標有,,為, t驗€筝考之虛線表示用 於確定相位改變記憶體單亓县 菔早兀疋否儲存邏輯”丨”之第二驗證 電阻位準。 Ο ί...", 若相位改變記憶體桊罢+壯―^ 凌置之特疋相位改變記憶體單元中之 相位改又材料具有-小於第一驗證電阻位準之電阻,則該 特定相位改變記憶體單元儲存邏輯T。另_方面,若相 位改變記憶體裝置之Α α , 之特疋相位改變記憶體單元中之相位改 變材料具有一大於第-技兩 —驗通電阻位準之電阻,則該特定相 位改變圯憶體單元儲存” ί輯ί 。最後,右相位改變記憶 體裝置之特定相位改變印愔— ^ 文:^體早兀中之相位改變材料具有 -介於弟一與第二驗證電阻位準之間的電阻,則該特定相 位改變記憶體單元不儲存任何資料。 類似於圖5之笫—八技 ^ 曰 刀布’圖7之第一分佈不包含相當大數 1之具有相對接访· I Α 一 ;弟一驗證電阻位準之電阻之記憶體單 元。然而,圖7之第—八 ^ 昂一 77佈包含相當大數量之具有接近於 弟二驗證電阻位準 τ <電阻之記憶體單元,而此可導致相當 大數量之讀取錯誤。 C :、根據本發明之尚-實施例圖解闡釋-在相位改 ,⑽體裝置中實施程式作業之方法之流程圖。 參知、圖8,該方、> 戍百先在相位改變記憶體裝置中選擇複 120735.doc -19- 200816196 數個相位改變記憶體單元㈧s 平兀(S80)。所選記憶體單元可 作”寫入記憶體單元”或”程式記 — 八。己It體早兀”,此乃因在圖8 之程式作業中程式化所選記憶體單元。 在步驟S80之後,該方法竇施 译人^ 士 无貝轭一驗證讀取作業以偵測每 -所選記憶體單元是否具有—所要之邏輯狀態 常,該驗證讀取作業讀取儲存於所選記憶體單元中之資料 (’’碩取資料’’)且將每一讀取資粗 — 、 貝料位TL與欲在所選記憶體單
元中程式化之資料(,,寫入資料"或”程式資料”)相比較。 基於在驗證讀取作業中實施之比較,該方法衫任_所 選記憶體單元之讀取資料是否不同於對應之程式資料 (S82)。若該驗證讀取作業中讀取資料與程式資料之間的 -次或-次以上比較指示所選記憶體單元中—特定記憶體 單元之讀取資料不同於所選記憶體單元中該料記憶體單 元之程式f料,則該方法產生_程式失敗指示。否則,該 方法產生一程式通過指示。 若該方法產生”程式通過”指示(S82==”通過,,),則該方法 隨後確定任一所選記憶體單元是否曾程式化至重設狀態 (583) 右無所遥§己憶體卓元冒程式化至重設狀態否”), 則該方法終止。否則(S83==”是,,),若至少一個所選記憶體 單元k私式化至重設狀態,則該方法確定每一曾程式化至 重設狀態之記憶體單元是否連續兩次成功地程式化 (584) 。在步驟S84之後,類似於失敗單元那樣處理並藉由 實施步驟S85再程式化已程式化至重設狀態但僅連續一次 經成功地程式化之所選記憶體單元(S84 =,,否”)。然而,若 120735.doc -20- 200816196 步驟S84確定所有已程式化至重設狀態之所 尸坏邊记憶體單元 已經連續兩次成功地程式化(S84二’’是”),則枯+、 、〜方法終止。 若該方法產生”程式失敗’’指示(S82 =,,失跄,,、 天敗),則該方法 隨後確定所選記憶體單元中任何失敗單元是治 、 6矛王式化至 重設狀態(S86)。在步驟S86之後,再程式介所、疼 、化所噠記憶體單 元中任何欲程式化至重設狀態之失敗單 L 。另外, 在步驟S85中亦再程式化欲遵循步驟S84處理為失敗單一 Ο
所選記憶體單元。然而,在步驟S86之後,婪% μ 傻右欲將所有失 敗單元程式化至設定狀態,則再程式化所有欲程式化至< 定狀態之所選記憶體單元(S88)。 ^ 每當實施步驟S85及S88之任一步驟時,重複步驟s8i及 S82。然後,在實施步驟S82之後,可端視該方法是產生 ”程式失敗”指示還是”程式通過,,指示,採取步驟^3、 S84、S86、S85及S88中之附加步驟。 藉由對欲分別程式化至重設狀態及設定狀態之所選記愦 體單元實施不同之作業,圖8中所圖解闡釋之方法可防止 所選記憶體單元被程式化至,,過重設,,區域。另外,藉由要 求欲程式化至重設狀態之所選記憶體單元必須連續兩次成 功地程式化,圖8之方法可防止處於重設狀態中的大量記 憶體單兀具有非所要接近於驗證電阻位準之電阻。 圖9係一圖解闡釋一使用圖8之方法實施之程式作業之實 例之表格。出於解釋目的,假定該方法用於程式化丨6個所 選記憶體單元且每一所選記憶體單元皆程式化至重設狀態 (由圖9中之標記” i ”表示)。最初,假定每一所選記憶體單 120735.doc 200816196 元皆處於設定狀態中(由圖9中之標記”〇”表示)。於圖9中, 由跨越該表袼頂部之標記〇至15表示16個所選記憶體單 兀。步驟S81之驗證讀取作業之迭代(”驗證循環,,)表示為表 格左側部上的第一至第十一循環。
參圖9,在第一驗證循環之後,僅所選記憶體單元工2 成功地程式化至重設狀態。在第二驗證循環之後,所選記 憶體單元12成功地程式化至重設狀態達一第二連續循環, 且因此完成所選記憶體單元12之程式化。如對應箭頭觸及 之方筐所指示,此後完成剩餘所選記憶體單元之程式化。 所述圮憶體單元2在第五驗證循環後初始成功地程式化至 童設狀態,但在第六驗證循環後未成功地程式化至重設狀 態。因此,所選記憶體單元2之程式化未完成直至第八驗 證循環之後。圖9中所有所選記憶體單元之程式化係在第 八驗證循環後完成。 之方法程式化相位改變記憶體單元後,處於,,設定狀態"及 ”重設狀態”中的相位改變記憶體單元之電阻分佈。於圖w 中,相位改變記憶體單元中GST複合物之電阻,,R”係沿乂軸 所量測,而相位改變記憶體裝置中各自具有特定電阻°值之 相位改變記憶體單元之數量係沿y輛所量測。 於圖10中,標有"S9”之第一分佈表 λ I衣不慝於设定狀態,,中 之相位改變記憶體單元二標有”R9”之笼—八此士一 足弟一刀佈表示處於 ',重設狀態"中之相位改變記憶體單元。於圖1〇中,第一分 佈之最大值與第二分佈之最小值之間在在 〈間存在一感測裕度 120735.doc -22- 200816196 ’’SM”。圖10之感測裕度”SM,,與圖7之感測裕度”讀,,大致相 同。然而,圖10中之第二分佈相對於圖7中之第二分佈向 右平移,且因此圖10中之第二分佈比圖7中之第二分佈距 感測裕度之邊界更遠。 於圖1 0中’一對相對長之虛線表示用於確定相位改變記 憶體裝置之相位改變記憶體單元中所儲存資料之相應邏輯 狀恶之驗證電阻位準。特定而言,標有"為,0 f之驗證參 考之虛線表示用於確定相位改變記憶體單元是否儲存邏 輯0之第一驗證電阻位準。類似地,標有,,為,i,之驗證參 考n之虛線表示用於確定相位改變記憶體單元是否儲存邏 輯’’ Γ’之第二驗證電阻位準。 若相位改變記憶體裝置之特定相位改變記憶體單元中之 相位改變材料具有一小於第一驗證電阻位準之電阻,則該 特定相位改變記憶體單元儲存邏輯"0"。另一方面,若相 位改變記憶體裝置之特定相位改變記憶體單元中之相位改 變材料具有一大於第二驗證電阻位準之電阻,則該特定相 位改變記憶體單元儲存邏輯”丨”。最後,若相位改變記憶 體裝置之特定相位改變記憶體單元中之相位改變材料具有 一介於第一與第二驗證電阻位準之間的電阻5則該特定相 位改變記憶體單元不儲存任何資料。 由於圖10中之第二分佈相對於圖7中之第二分佈向右移 位’因此使用圖8之方法程式化至重設狀態之所選記憶體 單元將不可能因讀取條件之微小變化(例如,參考讀取電 阻之變化或所選記憶體單元之所量測電阻值之微小擾動) 120735.doc -23- 200816196 而呈現讀取錯誤。 圖11係-根據本發明之再一實施例圖解閣释一在相位改 受記憶體裝置中實施程式作業之方法之流程圖。 翏照圖11 ’該方法首先在相位改變記憶體I置中選擇複 數個相位改變記憶體單元(S1GG)。在步驟S1GG之後,該方 法實施-驗證讀取作業以崎一所選記憶體單元是否呈 有m邏輯狀態⑻u)。基於在驗證讀取作業中實施
之比車乂.亥方法確定任一所選記憶體單元之讀取資料是否 不同於對應之程式咨斗±/〇,4 ^、 不式貝枓(S 112)。若該驗證讀取作業中讀取 ㈣與程式資料之間的—次或—次以上比較指示所選記憶 體單7G中特疋e憶體單元之讀取資料不同於所選記憶體 單元中該特定記憶體單元之程式資料,則該方法產生-程 式失敗指示。否則,該方法產生—程式通過指示。 /右攻方法產生程式通過指示(S112=,,通過。,則該方法隨 後$疋每所I己憶體單^否已連續兩次成功地程式化 (S1 13)與圖8之方法相反,圖u之方法要求欲程式化 至叹疋狀恶及’重設狀態”兩者之所選記憶體單元必須予 以連續兩次成功地程式化。另外,於圖i i之方法中,重複 也再私式化所有所選記憶體單元直至所有所選記憶體單元 已經過連續兩次成功地程式化。 若步驟S113確定所有的所選記憶體單元已經過連續兩次 成功地程式化(S113 =,,是”),則該方法終止。否則(S113==,,否,,), ^步驟SU34定並非所有的所選記憶體單元已經過連續兩 次成功地程式化,則該方法隨後實施步驟su7。 120735.doc -24- 200816196 於γ驟S 11 7中,δ亥方法確定每一尚未連續兩次成功地程 式化之所選記憶體單元是程式化至重設狀態還是程式化至 設定狀態(S 117)。若任一尚未連續兩次成功地程式化之所 選記憶體單元係程式化至重設狀態,則該方法再程式化所 有欲程式化至重設狀態之所選記憶體單元(s丨丨幻。類似 地,右任一尚未連續兩次成功地程式化之所選記憶體單元 Γ ϋ 係程式化至設定狀態,則該方法再程式化所有欲程式化至 設定狀態之所選記憶體單元(S118)。 若該方法產生程式失敗指示(SU2 = ”失敗π),則如上所 述,針對所有所選記憶體單元實施步驟8117,其後接著步 驟S116及/或 S118 。 每當實施步驟S116及S118之任一步驟時,重複步驟sni 及S112。然後,在實施步驟SU2之後,可端視該方法是產 生”程式失敗”指示還是,,程式通過"指示,採取步驟MU、 s 116、s 117及s 11 8中之附加步驟。 藉由對分別欲程式化至重設狀態及設定狀態之所選記惊 體單元實施不同之作業,圖u中所圖解闊釋之方法可防: 將所選記憶體單元程式化至"過重設”區域。另外,藉由要 求所有所選記憶體單元連續兩次成功地程式化,圖“之方 法可藉由在處於設定及重設狀態中的所選記憶體單元 :位準與對應之驗證電阻位準之間形成附加之距離,降低 5買取失敗之可能性。 , 圖η係-圖解闡釋使„n之方法實施之程 例之表格。出於解釋目的,假定該方法用於程式化::: 120735.doc -25- 200816196 選記憶體單元且每一所選記憶體單元皆係程式化至重設狀 恶(由圖中之標記””表示)。最初,假定每—所選記憶體 单-皆處於設定狀態中(由圖。中之標記”〇”表示卜於圖η 中由%越表格頂部之標記仏η表示_所選記憶體單 元。步驟mi之驗證讀取作業之迭代Γ驗證循環I。表示為 表格左側部上的第一至第十—循環。 、圖12,在第一驗證循環之後,僅所選記憶體單元u Ο 成功地程式化至重設狀態。在第二驗證循環之後,所選記 憶體單元以功地程式化至重設狀態達—第二連續循環。 然而’所選記憶體單元12再程式化數個附加次數直至16個 所選記憶體單元之每—者皆連續兩次成功地程式化。圖η 中所有的所選記憶體單元之程式化係在第人驗證循環後完 成,此時所有的所選記憶體單元皆已連續兩次成功地程式 化。 圖13係一圖表,其圖解闡釋在已使用圖丨丨中所圖解闡釋 之方法程式化相位改變記憶體單元後,處於,,設定狀態,,及 ’’重設狀態’,中的相位改變記憶體單元之電阻分佈。於圖Η 中,相位改變記憶體單元中GST複合物之電阻,,r,,係沿X軸 所量測’而相位改變記憶體裝置中各自具有特定電阻值之 相位改變記憶體單元之數量係沿y軸所量測。 於圖13中,標有”S11 ”之第一分佈表示處於,,設定狀態,,中 之相位改變記憶體單元而標有nRl丨,,之第二分佈表示處 於重设狀態”中之相位改變記憶體單元。於圖13中,在第 一分佈之最大值與第二分佈之最小值之間存在一感測裕度 120735.doc • 26 - 200816196 ”SM”。圖13之感測裕度”SM”與圖7之感測裕度"sm,,大致相 同。然而’圖13中之第一分佈相對於圖7中之第一分佈向 左平私而圖13中之第二分佈相對於圖7中之第二分佈向 右平移。目此,圖10中之第一及第二分佈比圖7中之第一 及第二分佈距感測裕度之邊界更遠。 於圖13中,—對相對長之虛線表示用於轉定相位改變記 憶體裝置之相位改變記憶體單元中所儲存資料之相應邏輯 Ο
G 狀態之驗證電阻位準。特定而言,標有”為,0,之驗證參 考之虛線表不用於確定相位改變記憶體單元是否儲存邏 輯”0”之第一驗證 阻位準。類似地,標有"為π之驗證參 考”之虛線表示用於確定相 隹疋相位改變記憶體單元是否儲存邏 輯1之弟一驗證電阻位準。 若相位改變記憶體穿〜 展置之特疋相位改變記憶體單元中之 相位改變材料具有一 + J於弟一驗證電阻位準之電阻,則該 特定相位改變記憶研@ _ 體早兀儲存邏輯"〇,,。另一方面,若相 位改變記憶體裝置之Μ — ^ 将疋相位改變記憶體單元中之相位改 變材料具有一大於笫—κ 一驗"豆電阻位準之電阻,則該特定相 位改變記憶體單元儲存 體裝置之特定相‘二輯體1二最广若相位改㈣ -介於第-與第十;體早凡中之相位改變材料具有 驗碴電阻位準之間的電 位改變記憶體單元不儲存任何資料。 由於圖13中之第— 第二分佈移位,因此73佈係相對於圖7中之第一及 使用圖11之方法程式 狀態之所選記憶體I _ 々八化至e又疋或Ϊ 口又 早凡將不可能因讀取條件(例如,參考 120735.doc >27- 200816196
擾動)之微小變化而呈現讀取錯 之所量測電阻值之微小
。此外, 於某些實施例中,某些所選記憶體單元被再程式化至重設 狀悲之次數少於其他所選記憶體單元被程式化至設定狀態 之次數,以節省程式化時間及功率消耗。 前述實例性實施例皆為教示實例。熟悉此項技術者將瞭 解,可在形式及細節上對該等實例性實施例作出各種改 Ί ’而此並不背離由以下申清專利範圍所界定之本發明之 範疇。 【圖式簡單說明】 上文已關於附圖闡述了本發明之各實施例。在所有圖式 中,相同之參考編號指示相同之實例性元件、組件及步 驟。圖式中: 圖1係一圖解闡釋分別處於”設定狀態’’及,,重設狀態”中的 相位改變記憶體單元之電阻分佈之圖表; 圖2係一根據本發明一實施例圖解闡釋一在相位改變記 120735.doc -28 - 200816196 憶體裝置 申貧施程式作業之方法之流程圖 圖3係圖表,其圖解闡釋在已使用圖2中所圖解闡釋之 方法程式化相位改變記憶體單元後,處於"設定狀態"及 ’’重設狀Ή的相位改變記憶體單元之電阻分佈; 圖4係根據本發明之另_實施例圖解閣釋一在相位改 變記憶體裝置中實施程式作業之方法之流程圖; 圖系圖表,其圖解闡釋在已使用圖4中所圖解闡釋之 方法程式化相位改變記憶體單元後’處於”設定狀態”及 "重設狀g”中的相位改變記憶體單元之電阻分佈; 圖6係一根據本發明之再一實施例圖解闡釋一在相位改 變記憶體裝置中實施程式作f之方法之流程圖; 圖7係-圖表,其圖解闡釋在已使用圖6中所圖解閣釋之 方法程式化相位改變記憶體單元後,處於"設定狀態"及 ”重設狀態"中的相位改變記憶體單元之電阻分佈;^ 圖8係一根據本發明之尚一實施例圖解闡釋一在相位改 變記憶體裝置中實施程式作業之方法之流程圖; 圖9係一圖解闡釋一使用圖8之方法實施之程式作業之實 例之表格; ' 圖10係一圖表,其圖解闡釋在已使用圖8中所圖解闡釋 之方法程式化相位改變記憶體單元後,處於,,設定狀態"及 ”重設狀態”中的相位改變記憶體單元之電阻分佈; 圖11係一根據本發明之再一實施例圖解闡釋一在相位改 變記憶體裝置中實施程式作業之方法之流程圖; 圖12係一圖解闡釋一使用圖u之方法實施之程式作業之 120735.doc -29- 200816196 貫例之表格, 圖13係一圖表,其圖解闡釋在已使用圖11中所圖解闡釋 之方法程式化相位改變記憶體單元後,處於’’設定狀態’’及 η重設狀態π中的相位改變記憶體單元之電阻分佈。 【主要元件符號說明】 Ο
S 1 第一分佈 R1 第二分佈 SM 感測裕度 S3 第一分佈 R3 第二分佈 S5 第一分佈 R5 第二分佈 S7 第一分佈 R7 第二分佈 S9 第一分佈 R9 第二分佈 S 11 第一分佈 R11 第二分佈 120735.doc -30-
Claims (1)
- 200816196 十、申請專利範圍: 1· 一種在一包括複數個相位改變記憶體單元之相位改變記 憶體裝置中實施一程式作業之方法,該方法包括·· ° (a)在該複數個相位改變記憶體單元中選擇多個記憶體 πσ 一 早兀; (b)將一程式資料位元程式化至該等所選記憶體單元中 之每-者’其中每一程式資料位元皆包括一設定資料位 元或一重設資料位元;(C)對該等所選記憶體單元實施一驗證讀取作業,該驗 證讀取作業包括將該等所選記憶體單元之每一者中所儲 存之一讀取資料位元與該程式資料中一對應位元加以比 較; .一 · ,Μ叩Ί丁 <母一 1賈取 資料位元是否與該程式資料中該對應位元相同,識別該 等所選記憶體單元中任何其該讀取f料經摘測不同於該 對應程式資料之失敗單元; (e)在識別該等所選記憶體單元中至少一個失敗單元 後,確定該等失敗單元中之任—者之一對應程式資料位 元是否包括n身料位元,且確定該等失敗單元中之 任一者之一對應程式資料位 、貝竹位兀疋否包括一重設資料位 元; 刪定該等失敗單元之任—者之程式資料之一對應 位元包括-設定資料位元後’再程式化該對應程式資料 位元包括4於其之設定資料位元之所有該等所選記情 120735.doc 200816196 體單元;及 確定料失敗單元中之任-者之-對應程式資料 :兀匕括*設資料位元後,再程式化該等失敗單元中 ”應%式貝料位兀包括一用於其之重設資料位元之每 不再%式化已藉助一重設資料位元成功程式化 之所選記憶體單元。 2. 3. 如請求項1之方法,其進一步包括: ()在忒鉍證碩取作業中確定該等所選記憶體單元中所 古 每°貝取貝料位兀與該程式資料中一對應位元相 同後,終止該程式作業。 如請求項2之方法,其進一步包括: 重複(c)、(d)、(e)及⑴直至該等所選記憶體單元中所 儲存之母—讀取f料位元皆與該程式資料中—對應位元 相同。 4·如請求項1之方法,其進一步包括: (h)在該驗證讀取作業中確定該等所選記憶體單元中所 儲存之每—讀取資料位元皆與該程式資料中-對應位元 相同後’確定該等所選記憶體單元中該對應程式資料位 元包括—用於其之纽資料位元之每否已連續兩 次成功地程式化;及 (1)在確疋料所選記憶體單元中該對應程式資料位元 包括一用於其之重設資料位元之至少—者尚未連續兩次 成功地程式化後,重複(b)、⑷、⑷、⑷、⑴及⑷直至 該等所選記憶體單元中該對應程式資料位元包括一用於 120735.doc 200816196 其之重設資料之每一者已連續兩次成功地程式化。 5 ·如請求項1之方法,其進一步包括: ⑻在該驗證讀取作業中確定該等所選記憶體單元中所 健存之每-讀取資料位元皆與該程式資料中—對應位元 相同後,確定該等所選記憶體單元中之每一者是否已連 續兩次成功地程式化;及 ⑴在確定該等所選記憶體單元中之至少一者尚未連續 兩次成功地程式化後’重複(b)、⑷、⑷、⑷、⑴及(g) 直至該等所選記憶體單元中之每一者已連續兩次成功地 程式化。 6. 如凊求们之方法’其中該複數個相位改變記憶體單元 中之每一者皆包括一相位改變材料及一個二極體。 7. ,請求項i之方法,其中將該程式資料位元程式化至該 專所選記憶體單元中之每一者包括: 將相應之程式電流或程式電壓施加至該等所選記憶體 早兀以加熱該等所選記憶體單元内之相應相位改變材 料。 8. -種在-包括複數個相位改變記憶體單元之相位改變記 憶體裝置中實施-程式作業之方法,該方法包括: (a) 在該複數個相位改變記憶體單元中選擇多個記憶體 單元; " (b) 將-程式資料位元程式化至該等所選記憶體單元中 之每—者’其中每-程式資料位元皆包括-設定資料位 元或—重設資料位元; 120735.doc 200816196 ⑷對所選記憶體單元實 取作業包括將^“ 设,取作業,該驗證讀 竹名專所選記憶 一讀取資料位元與該程1次柯早π之母一者中所錯存之 ⑷藉由確定該等所選記對應位…比較; 資料位元是否盘奸 —早70中所儲存之每-讀取 等所選記憶體單二:二中::對應位元相同,識別該 對應程式資料之失敗單料則貞測不同於該 Ο c 後’再程式化所有該等所選記憶體單元Γ失敗單元 9.如请求項8之方法,其進-步包括: (f)在该驗證讀取作查 儲存之每-讀二Γ 等所選記憶體單元中所 相同德故 凡^與該程式資料中-對應位元 相同後,終止該程式作業。 10·如請求項8之方法,其進一步包括·· 重複(C)⑷及⑷直至該等所選記憶體單元之每 皆已成功地程式化。 11. 如請求項8之方法,其進一步包括: 在識別該等所選記憶體單元中至少一個失敗單元後, 產生一失敗指示;及 回應於該失敗指示,再程式化所有該等所選記憶體單 元。 12. 如請求項8之方法,其中該複數個相位改變記憶體單元 中之每一者皆包括一相位改變材料及一個二極體。 13·如晴求項8之方法,將該程式資料位元程式化至該等所 120735.doc 200816196 選記憶體單元中之每一者包括: 將相應之程式電流或程式電屢施加至該等所選記憶體 單元以加熱該等所選記憶體單元内之相應相位改變材 料。 14 Ο Ο 15. •一種在—包括複數個相位改變記憶體單元之相位改變記 憶體裝置中實施一程式作業之方法,該方法包括: ⑷在該複數個相位改變記憶體單元中選擇多個記憶體 單元; ㈨將-程式資料位元程式化至該等所選記憶體單元中 之:一者,其中每一程式資料位元皆包括-設定資料位 凡或一重設資料位元; (c) 對所選記憶體單元實施一士 登頃取作業,該驗證讀 ““括將料所選記憶體單元之每_者中所儲存之 …資料位元與該程式資料中-對應位元加以比較; (d) 猎由確定該等所選記憶體單元中所 一 > 資料位元是否盥啰程4次 子之母一項取 ^ 私式貧料中該對應位元相同,1別嗲 等所選記憶體單元中任何則識別6亥 對座和a - /、連§貝取育料經偵測不同於咳 對應程式資料之失敗單元;及 个丨』於為 (e) 在識別該等所選記憶體單 後,再程式化該等所選吃…至一個失敗單元 如請求項14之方法,其進一步包括:戶斤有失敗早-。 (0在該驗證讀取作業中 儲存之每—讀取資位 所選記憶體單元中所 相同後,終止該程式作業。 弋貝枓中一對應位元 120735.doc 200816196 1 6 ·如請求項14之方法,其進一步包括: 重複(c)、(d)及(e)直至該等所選記憶體單元中之每一 者皆已成功地程式化。 17.如請求項14之方法,其進一步包括: 在截別該等所選記憶體單元中至少一個失敗單元後, 產生一失敗指示;及 回應於該失敗指示,再程式化該等所選記憶體單元中 ^ 之所有失敗單元。 C ^ 1 8·如請求項14之方法,其中該複數個相位改變記憶體單元 中之每一者皆包括一相位改變材料及一個二極體。 19.如請求項14之方法,其中該複數個相位改變記憶體單元 中之每一者皆包括一相位改變材料及一存取電晶體。 2〇·如請求項14之方法,將該程式資料位元程式化至該等所 選記憶體單元中之每一者包括: 將相應之程式電流或程式電壓施加至該等所選記憶體 Q 單兀以加熱該等所選記憶體單元内之相應相位改變材 料0 120735.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060094155A KR100819106B1 (ko) | 2006-09-27 | 2006-09-27 | 상변화 메모리 장치에서의 라이트 동작방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200816196A true TW200816196A (en) | 2008-04-01 |
TWI428913B TWI428913B (zh) | 2014-03-01 |
Family
ID=38564382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096117083A TWI428913B (zh) | 2006-09-27 | 2007-05-14 | 相位改變記憶體裝置以及相關的程式化方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7522449B2 (zh) |
EP (1) | EP1906411A1 (zh) |
JP (1) | JP5148946B2 (zh) |
KR (1) | KR100819106B1 (zh) |
CN (1) | CN101154444B (zh) |
TW (1) | TWI428913B (zh) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100764738B1 (ko) * | 2006-04-06 | 2007-10-09 | 삼성전자주식회사 | 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템 |
US8134866B2 (en) * | 2006-04-06 | 2012-03-13 | Samsung Electronics Co., Ltd. | Phase change memory devices and systems, and related programming methods |
KR100827703B1 (ko) * | 2006-12-14 | 2008-05-07 | 삼성전자주식회사 | 상변화메모리 장치의 테스트 방법 |
KR100887138B1 (ko) * | 2007-08-10 | 2009-03-04 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치의 구동 방법 |
KR101448915B1 (ko) | 2008-10-17 | 2014-10-14 | 삼성전자주식회사 | 프로그램 및 검증 동작을 수행하는 가변 저항 메모리 장치 |
WO2010076834A1 (en) | 2008-12-31 | 2010-07-08 | Ferdinando Bedeschi | Reliable set operation for phase-change memory cell |
KR101047050B1 (ko) | 2009-05-15 | 2011-07-06 | 주식회사 하이닉스반도체 | 상변화 메모리 장치 |
JP2011060388A (ja) * | 2009-09-11 | 2011-03-24 | Toshiba Corp | 不揮発性メモリ装置 |
KR101094944B1 (ko) * | 2009-12-24 | 2011-12-15 | 주식회사 하이닉스반도체 | 센싱 전압을 제어하는 비휘발성 반도체 집적 회로 |
US20130033929A1 (en) * | 2010-04-26 | 2013-02-07 | Mosaid Technologies Incorporated | Write scheme in a phase change memory |
US8488363B2 (en) * | 2010-05-11 | 2013-07-16 | Qualcomm Incorporated | Write energy conservation in memory |
JP5367641B2 (ja) * | 2010-06-03 | 2013-12-11 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR101278103B1 (ko) * | 2011-09-26 | 2013-06-24 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
US9218876B2 (en) | 2012-05-08 | 2015-12-22 | Micron Technology, Inc. | Methods, articles and devices for pulse adjustments to program a memory cell |
US9183929B2 (en) | 2012-08-29 | 2015-11-10 | Micron Technology, Inc. | Systems, methods and devices for programming a multilevel resistive memory cell |
KR20140028481A (ko) * | 2012-08-29 | 2014-03-10 | 에스케이하이닉스 주식회사 | 쓰기 전류를 측정할 수 있는 반도체 메모리 장치 및 쓰기 전류 측정 방법 |
US9117519B2 (en) | 2012-08-29 | 2015-08-25 | Micron Technology, Inc. | Methods, devices and systems using over-reset state in a memory cell |
KR102154296B1 (ko) | 2012-12-18 | 2020-09-14 | 삼성전자 주식회사 | 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 및 비휘발성 메모리 장치 |
CN105378849B (zh) * | 2013-07-17 | 2018-04-10 | 松下知识产权经营株式会社 | 非易失性半导体存储装置及其改写方法 |
KR102179275B1 (ko) | 2014-02-21 | 2020-11-16 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 리셋 방법 |
KR20150143113A (ko) * | 2014-06-13 | 2015-12-23 | 에스케이하이닉스 주식회사 | 반도체 장치 |
CN106328197B (zh) * | 2015-07-07 | 2019-01-25 | 华邦电子股份有限公司 | 存储器写入装置以及方法 |
US9613693B1 (en) * | 2015-10-29 | 2017-04-04 | Adesto Technologies Corporation | Methods for setting a resistance of programmable resistance memory cells and devices including the same |
US10482960B2 (en) | 2016-02-17 | 2019-11-19 | Intel Corporation | Dual demarcation voltage sensing before writes |
US9798481B1 (en) * | 2016-06-15 | 2017-10-24 | Winbond Electronics Corp. | Memory system includes a memory controller coupled to a non-volatile memory array configured to provide special write operation to write data in the non-volatile memory array before a board mount operation is applied and provde a regular write operation after a board mount operation is applied |
CN110729018B (zh) * | 2019-09-06 | 2021-06-01 | 天津大学 | 基于识别动态故障模式的存储器诊断数据压缩方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100208433B1 (ko) * | 1995-12-27 | 1999-07-15 | 김영환 | 플래쉬 메모리 소자 및 그를 이용한 프로그램 방법 |
US5787039A (en) * | 1997-03-06 | 1998-07-28 | Macronix International Co., Ltd. | Low current floating gate programming with bit-by-bit verification |
US7149110B2 (en) * | 1999-01-14 | 2006-12-12 | Silicon Storage Technology, Inc. | Seek window verify program system and method for a multilevel non-volatile memory integrated circuit system |
US6075719A (en) * | 1999-06-22 | 2000-06-13 | Energy Conversion Devices, Inc. | Method of programming phase-change memory element |
US6349056B1 (en) * | 2000-12-28 | 2002-02-19 | Sandisk Corporation | Method and structure for efficient data verification operation for non-volatile memories |
US6480438B1 (en) | 2001-06-12 | 2002-11-12 | Ovonyx, Inc. | Providing equal cell programming conditions across a large and high density array of phase-change memory cells |
US6487113B1 (en) | 2001-06-29 | 2002-11-26 | Ovonyx, Inc. | Programming a phase-change memory with slow quench time |
US6621741B2 (en) | 2002-01-30 | 2003-09-16 | Fujitsu Limited | System for programming verification |
US6751114B2 (en) * | 2002-03-28 | 2004-06-15 | Micron Technology, Inc. | Method for programming a memory cell |
JP4124635B2 (ja) * | 2002-12-05 | 2008-07-23 | シャープ株式会社 | 半導体記憶装置及びメモリセルアレイの消去方法 |
DE60323202D1 (de) * | 2003-02-21 | 2008-10-09 | St Microelectronics Srl | Phasenwechselspeicheranordnung |
KR100564577B1 (ko) * | 2003-09-25 | 2006-03-28 | 삼성전자주식회사 | 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법 |
JP2005222625A (ja) * | 2004-02-06 | 2005-08-18 | Sharp Corp | 不揮発性半導体記憶装置 |
US7110301B2 (en) * | 2004-05-07 | 2006-09-19 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory device and multi-block erase method thereof |
JP4524455B2 (ja) * | 2004-11-26 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7259982B2 (en) * | 2005-01-05 | 2007-08-21 | Intel Corporation | Reading phase change memories to reduce read disturbs |
JP4282612B2 (ja) * | 2005-01-19 | 2009-06-24 | エルピーダメモリ株式会社 | メモリ装置及びそのリフレッシュ方法 |
US7391642B2 (en) | 2005-01-25 | 2008-06-24 | Intel Corporation | Multilevel programming of phase change memory cells |
KR100809333B1 (ko) * | 2006-09-04 | 2008-03-05 | 삼성전자주식회사 | 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치 |
-
2006
- 2006-09-27 KR KR1020060094155A patent/KR100819106B1/ko active IP Right Grant
-
2007
- 2007-04-23 US US11/790,011 patent/US7522449B2/en active Active
- 2007-05-14 TW TW096117083A patent/TWI428913B/zh active
- 2007-05-15 EP EP07009667A patent/EP1906411A1/en not_active Withdrawn
- 2007-05-31 CN CN200710108745XA patent/CN101154444B/zh active Active
- 2007-08-21 JP JP2007214788A patent/JP5148946B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP5148946B2 (ja) | 2013-02-20 |
CN101154444B (zh) | 2012-09-26 |
JP2008084518A (ja) | 2008-04-10 |
KR100819106B1 (ko) | 2008-04-02 |
TWI428913B (zh) | 2014-03-01 |
EP1906411A1 (en) | 2008-04-02 |
US7522449B2 (en) | 2009-04-21 |
CN101154444A (zh) | 2008-04-02 |
US20080074918A1 (en) | 2008-03-27 |
KR20080028624A (ko) | 2008-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200816196A (en) | Phase change memory device and related programming method | |
TWI492229B (zh) | 相變隨機存取記憶體裝置以及相關的操作方法 | |
CN104008773B (zh) | 用于可变电阻存储器单元的ecc管理的设备和方法 | |
US7573758B2 (en) | Phase-change random access memory (PRAM) performing program loop operation and method of programming the same | |
US7907437B2 (en) | Resistance variable memory device and method of writing data | |
US7961495B2 (en) | Programmable resistance memory with feedback control | |
US7791935B2 (en) | Method for driving a phase change memory device using various write conditions | |
US7791934B2 (en) | Method for driving multi-level data to a phase change memory device | |
TW200820254A (en) | Nonvolatile memory device and related methods of operation | |
TW200822115A (en) | Phase change random access memory and related methods of operation | |
TW200408943A (en) | Refreshing memory cells of a phase change material memory device | |
TW200907977A (en) | Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices | |
JP2008192278A (ja) | 選択的リフレッシュ動作を含む抵抗メモリ | |
CN106463174B (zh) | 在交叉点存储器中作为加热器的热干扰 | |
KR101546890B1 (ko) | 위상 변화 메모리 어레이를 위한 방법 | |
CN103021457B (zh) | 半导体集成电路系统及其驱动方法 | |
EP3648108B1 (en) | Single-ended phase-change memory device and reading method | |
CN103093812A (zh) | 半导体存储装置及其连续编程控制电路和编程方法 | |
KR101780539B1 (ko) | 다치형 상변화 메모리의 쓰기 방법 및 시스템 | |
TW200822111A (en) | Phase-change random access memory device | |
TWI569270B (zh) | 記憶體操作方法及相關的記憶體裝置 | |
KR20130075541A (ko) | 반도체 장치 및 그 센싱 방법 | |
TWI537946B (zh) | 記憶體和記憶體管理方法 | |
US7499306B2 (en) | Phase-change memory device and method that maintains the resistance of a phase-change material in a set state within a constant resistance range | |
KR20140013384A (ko) | 비휘발성 메모리 장치의 동작 방법 |