TW200539569A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW200539569A
TW200539569A TW094111108A TW94111108A TW200539569A TW 200539569 A TW200539569 A TW 200539569A TW 094111108 A TW094111108 A TW 094111108A TW 94111108 A TW94111108 A TW 94111108A TW 200539569 A TW200539569 A TW 200539569A
Authority
TW
Taiwan
Prior art keywords
region
impurity
impurity region
pad
semiconductor device
Prior art date
Application number
TW094111108A
Other languages
English (en)
Other versions
TWI256770B (en
Inventor
Tetsuro Asano
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Publication of TW200539569A publication Critical patent/TW200539569A/zh
Application granted granted Critical
Publication of TWI256770B publication Critical patent/TWI256770B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electronic Switches (AREA)

Description

200539569 九、發明說明： 【發明所屬之技術領域】 本發明是關於半導體裝置，尤其是關於使插入損耗 (insertion loss)降低的半導體裝置。 【先前技術】 行動電話等移動體用通訊機器大多是使用GHz頻帶的 微波，在天線的切換電路或收發訊號的切換電路等大多會 鲁使用用來切換這些高頻訊號的開關元件（例如日本專利特 開平9-181642號）。該元件由於是用來處理高頻，因此大 多是採用一種使用了砷化鎵（GaAs)的場效電晶體（以下稱 為 FET，field effect transistor)，於是促進了使前述開 關電路本身積體化的單晶微波積體電路（MMIC，m〇n〇Uthic microwave integrated circuit)的開發。 第10圖係顯示使用了 GaAs FET之被稱為SPDT(Single Pole Double Throw:單極雙投）的化合物半導體開關電路 _裝置的電路圖。 第10圖（A)是原理上的電路圖，第！及第2FEn、FET2 的源極（或汲極）是連接於共通輸入端子IN，各FEn、fet2 的閘極是經由電阻R1、R2連接於第}及第2控制端子 Ctl-1、Ctl-2，而各FET的汲極（或源極）是連接於第i及 第2輸出端子〇im、0UT2。施加於第i及第2控制端子 ct卜；l、Ctl-2的訊號是互補訊號，使施加有H位準之訊號 的FET導通⑽），而將施加於輸入端+ ίΝ的訊號傳達至任 -方的輸出端子。配置電阻R卜只2的目的是為了防止高頻 316959 5 200539569 一讯唬相對於作為交流接地的控制端子Ctl-l、Ctl-2的直流 電位經由閘極而漏出。 A 卜 第10圖（A)所示的開關電路的邏輯是在訊號通過輸出 端子0UT1時，會在接近輸出端子0UT1的控制端子cti-j 施加例如3V，在控制端子Ctl—2施加GV，反之在訊號通過 輸出端子0UT2時，會在接近輸出端子〇UT2的控制端子 Ctl-2施加3V，在Ctl-1施加〇ν的偏壓訊號。然而，依使 •用者期望的不同，也必須有該相反的邏輯。 第10圖（B)是第1〇圖（a)的化合物半導體開關電路裝 置之反向控制型（reverse control type)的邏輯圖案的電 路構成。 此電路是將FET1的閘極經由電阻ri連接於位在離 FET1較遠之位置的控制端子（^卜丨，將FET2的閘極經由電 阻R2連接於位在離FET2較遠之位置的控制端子ctl-2。 藉此’當訊號通過輸出端子OUT1時，會在離輸出端子out 1 _較迷的控制端子Ct 1 -1施加例如3V，在控制端子Ct 1 -2施 加0V，反之當訊號通過輸出端子〇UT2時，會在離輸出端 子0UT2較达的控制端子Ct 1 ~2施加3V，在Ct 1施加〇ν 的偏壓訊號。 第11圖係顯示使第1 〇圖（B )所示的化合物半導體開關 電路裝置之反向控制型的開關電路積體化後的化合物半導 體晶片之一例，第11圖（A)是平面圖，第11圖（B)是第u 圖（A)的d-d線剖面圖。 在GaAs基板的中央部配置有用來進行開關的FET1及 316959 200539569 • FET2，亚且於各FET的閘極π連接有電阻R1、R2。而共 .通輸入端子IN、輸出端子〇UT1、〇UT2、對應控制端子/、 •⑴—1、⑶―2的焊墊1、01、02、C卜C2是在基板的周邊 設置於FET1及FET2的周圍。 此外，虛線所示的第2層金屬層是在形成各ρΕτ之閘 極二7時同時被形成的祕金制⑺/pt — ) Μ，實線所示 的第3層金屬層是進行各元件之連接及焊塾之形成的焊塾 籲金屬層（Ti/Pt/AuWO。第1層金屬層是與基板歐姆連接的 歐姆金屬層uuGe/Ni/Au)，並且形成各FET的源極、汲極 及各電阻兩端的拉出電極’但是在f 1]t目中由於與焊塾金 屬層重疊，因此並未加以圖示。 動作區域12是-點鏈線所示的雜f區域，在動作區域 12内配置有本身為高濃度之雜質區域的源極區域、沒極區 域，在這些區域連接有源極15、汲極16，在動作區域12 表面有閘極17與其蕭特基連接。而閘極17是在動作區域 • 1 2外利用閘極配線2 7束成梳齒狀，並連接於電阻。 在此h況下，共通輸入端子焊塾I變成FET〗、fet2 兩個FET的共通焊墊，各控制端子焊墊n、C2^與位在 較=之位置的FET連接。接下來，將這些本身為連接手段 的包阻Rl、R2平行配置在共通輪入端子焊墊！與FET之間 (例如參照專利文獻1)。 [專利文獻1]日本專利特開2002-3681 94號公報 【發明内容】 [發明所欲解決之課題] 3]6959 7 200539569 • 如上所述，第Η圖的開關電路裝置為了形成反向控制 ^型的開關電路，使電阻R1及R2在晶片的内部延伸，並且 平行配置在共通輸入端子焊墊I與FET之間。 又如第11圖（Β)所示，在各焊墊下方的周邊部及閘極 配線27下方的周邊部設有η+型的周邊雜質區域4〇，以抑 制空乏層自焊墊或閘極配線27擴散。而電阻、R2也是 由高濃度的n+型雜質區域所構成。接下來’使氮化膜6〇
φ形成開口而设置共通輸入端子焊墊I，共通輸入端子焊墊I 下方的n+型雜質區域40與電阻们、”彼此相鄰接之 的間距為4μιη。 這疋因為在使用GaAs FET的化合物半導體開關電路裝 置的相鄰！^型雜質區域間，只要有4μπ]的間距，便可充分 確保彼此的隔離性在2〇dB以上的資料已由實驗得之。 如上所述’由於是將電阻R1&R2平行配置在共通輸 入端子焊塾I與FET之間，且可在4μιη的間距下近接配置， 鲁因此即使是反向控制的圖案’也可抑制晶片的擴大。 在此，上述開關電路裝置是藉由將雜質離子佈植在 GaAs基板而形成動作區域12的ρΕΤ的圖案，但是此圖案 亦可適用在基板構造不同的HEMT(；High Ε]α^〇η Mobility Transistor:高電子遷移率電晶體）。 然而，取代GaAs FET而使用HEMT，再以與上述相同 的圖案構成開關電路裝置時，已知會導致將訊號從共通輸 入端子IN傳送至輸出端子〇ϋτ1時之損耗的插入損耗 ertion Loss)增加。這就是因為將共通輸入端子焊墊 3J6959 8 200539569 I下方的n +型雜質區域40與電阻R1相鄰接之部分的間距 設定為4 μηι的圖案之緣故。 其理由可能是因為在反向控制圖案中，從控制端子焊 塾C1延伸的電阻R1接近共通輸入端子焊塾I，因此施力 於共通輪入端子IΝ的輸入訊號的一部分會經由η+型雜質 區域40及電阻R1漏出至高頻上為GND電位的控制端子 * CtH。 .亦即’比起GaAsFET，HEMT的插入損耗明顯較小，因 此在使用GaAs FET的MMIC中見不到之由於上述圖案形狀 主要因素所導致的插入損耗的增加部分，在使用HEMT的 1C時顯現化。在使用GaAsFET的MMIC中，也潛在有與 使用HEMT之MM IC相同程度之由於上述圖案形狀主要因素 所導致的插入損耗的增加，但是由於GaAs FET的插入損耗 較大，因此其比例是可以忽視的程度，所以看不見。 [用以解決課題之手段] 瞻本發明是鑑於上述各種問題而研創者，第1是藉由具 備·設在化合物半導體基板上的由雜質區域所構成的動作 區域；與前述動作區域連接，並且被施加預定電位的複數 層金屬層；以及設在前述基板，並且與前述金屬層的任一 層龟性連接的其他雜質區域’並且在被施加預定電位，且 相鄰的前述任一個雜質區域間的前述基板表面設置浮動電 位的雜質區域來解決。 而且，前述金屬層是電極焊墊或是與該焊墊連接的配 線或是與動作區域連接的配線。 316959 9 200539569 區域= 設在化合物半導體基板上的由雜質 '冓成的動作區域；具有與該動作區域表面連接之源 共料接於至少兩個前述 =源極歧㈣共通輸人料焊墊；分料接於 rrrm之祕或源極的第1及第2輸出端子烊塾； Η塾接手段連接=前述FET之開極的第1及第2控制端 塾連接m在料絲並且與前述各料或是與該焊 接的其:=與=連接之配線的任一者電性連 〃他雜以域，並且在破施加預定電位且相鄰 質區域間的前述基板表面設置浮動電位的雜質區 質區域的至少一方是 而且’前述被施加預定電位的雜 前述連接手段。 一而且，則述被施加預定電位的雜質區域是將一方配 ^前述共通輸入端子焊塾下方或是該焊塾周邊，另 前述連接手段。 而且，前述連接手段的至少一部分為電阻。 而且’連接前述FET白勺閘極與配置在離該m較遠之 位置的前述第1或第2控制端子焊墊。 而且，前述FET是HEMT。 而且，前述被施加預定電位的雜質區域的至少一方是 配置在任一個前述焊墊下方或是該焊墊周邊。 疋 史而且，前述被施加預定電位的雜質區域的至少一方是 配置在任一個前述配線下方或是該配線周邊。 疋 316959 10 200539569 • ^ 夾；|浮動電位的雜質區域而在兩側配置被施加 Ί %位的#貝區域’前述被施加預定電位的雜質區域及 ’予動電位的雜質區域是以可確保預定之隔離性的距離分開 s己置。 而且，刖述所有雜質區域的周圍是半絕緣基板的一部 分或是絕緣化區域。 • 而且，藉由前述浮動電位的雜質區域抑制從前述被施 籲加預疋電位的雜質區域延伸至前述基板的空之層之擴散。 而且，對於前述被施加預定電位的雜質區域的至少一 方’傳送高頻類比訊號。 [發明之效果] ，以上所詳述，根據本發明，可獲得以下各種效果。 第1，本貫施形態中是在與被施加預定電位的金屬層 的=一個電性連接，並且相鄰的雜質區域間的基板表面設 置浮動电位之回/辰度的雜質區域。藉此，可遮斷從施加有 #預定電位的雜質區域延伸至基板的空乏層，且可抑制兩者 之間的高頻訊號的漏出。 ^第2，金屬層是電極焊墊或是連接於焊墊的配線，被 施加預定電位的雜質區域是為了在該金屬層附近確保預定 之h離11的區域。根據本實施形態，可更加抑制被施加預 定電位的雜質區域彼此接近所導致的隔離性之劣化。 第3，在具有複數個FET的開關電路裝置中，在與被 施加預定電位的焊墊或連接於焊墊的配線之任一者電性連 接，並且被施加預定電位且相鄰的雜質區域間的基板表面 Π 3】6959 200539569 6又置浮動電位之南濃度的雜曾 一 之延伸至基板的空乏層。因此此，可遮斷兩者間 域的高頻訊號的漏出。中可抑制雜質區域近接之區 第4被施加預定電位的雜質區域的至，i、一 制端子與FET的連接手段，因:^ 由灰疋控 •置浮動電位的雜質區域，可 ^ ^雜質區域間設 > GND電位的控制端子。 硕卬主同頻上為 第5,被施加預定電位的㈣區域是將 通輸入端子焊墊下方或焊塾周邊，另_·=端 子谭墊的連接手段。可有效防止高頻訊號在被 =的共通輸入端子焊塾與高頻上為⑽電位的控制端子焊 塾之間漏出，結果便可抑制插入損耗的增加。 第6，連接手段的至少一部分為電阻，由 的雜質區域來防止高頻訊號的漏出，因此可使二 ^而Si與1接於控制端子焊墊的電阻近接而配置。 9 电阻於晶片内繞設的反向控制 防止高頻訊號的漏出。 卞甲了有效 第7，被施加預定電位的雜質區域的至少_ 的動作區域’因此可防止從m延伸至 ： 致的高頻訊號的漏出。 狀工乏層所導 第δ’開關電路裝置之順關極是與位於離 ^之位置的第1或第2控制端子谭塾連接，並且將該連 置在共通輪人端子焊墊㈣1即，在輪入端子 12 3]6959 200539569 焊墊與間配置令 • 1作為連接手&的電阻，在可抑 積增大的反向控制的f 1 $ ♦ ^ 间閟患路裝置中，可防止近接的輪入 端子與電阻間之其_ ^ 走 呵頜汛唬的漏出，結果便可抑制插入損耗
^ 日/V “弟9 ’ FET是基本元件本身之插入損耗較小的画丁， 猎由亦防止圖案形狀中些微的高頻訊號的漏出，可形成能 充刀淼揮HEMT之低插入損耗特性的MMIC。 _ 第1 〇相郇的第1雜質區域的至少一方原本是用來確 保開關屯路裝置之焊墊周邊的隔離性的區域。在以往，由 於用來確保此隔離性的區域以及被施加電位的雜質區域近 $，因而有些微高頻訊號漏出的情形，但是根據本實施形 態，亦可抑制此些微的高頻訊號的漏出。 第U，被施加預定電位的雜質區域的至少一方是用來 確保開關電路裝置之配線周圍的隔離性的區域，因此可確 保預定的隔離性，結果便可抑制插入損耗的增加。 _ 第12 ’夾介、序動電位的雜質區域而在兩側配置施加有 預定電位的雜質區域，被施加預定電位的雜質區域及浮動 毛位的雜質區域是以可確保預定之隔離性的距離分開配 置，因此可充分確保隔離性，結果便可抑制插入損耗的增 力口0 【實施方式】 以下，詳細說明本發明的實施形態。此外，與習知技 術才目同的構成要素為相同的符號。
首先，使用第1圖及第2圖，以使用了 GaAs MESFET 316959 200539569 的SPDT開關電路裝詈兔々 以說明。 1為例作為本發明的第1實施形態而加 *第=是=第1實施形態的平面圖。此電路圖由於 二 θ )相同’因此省略圖示，但是第1FET1及第 2FET2的源極（或汲極） U及弟 FET2的閘極是分別經由電阻接=子^ 控制端子⑶-卜ctl 2 Γ: 第1及第2 曰、鱼妓私―7 1 2而FET1及FET2的汲極（或源極） 為施加有Η位準訊號 丑iS鈐入眭工TM ^ 通⑽）’而將施加於 阻^輸入訊號傳達至任一方的輸出端子。電 、义置目的是為了防止高頻訊號相 =地的控制端子叫、⑺—2的直流電位經由：而^ 而FET1的閘極疋連接於位在離feti較遠 ，制端子CU-l，FET2的門朽曰w 、之位置的& 罢6心,丨 疋連接於位在離FET2較遠之位 ==CU一2:因此，此開關電路的邏輯是當訊號 U雨埏子0UT1時，會在離輸出端子〇ϋτ】較遠的々制 端子ctl-】施加例如3V，在控制端子cti_2施加之 當訊號通過輪出端子0ϋτ2時，會在離輸出端子ου 的控制：子以"施加3V，在CtH施加0V的偏昼訊號。 如第1圖所不，在GaAs基板的中央部配置用來 關的FET]及FET2,並且於各哪的間極連接電阻们、^。 而且’分別對應於共通輸入端子IN、第！及第2輪出端子 3】6959 14 200539569 • OUT卜0UT2、第1及第2控制端子Ct卜卜ctl—2的焊墊卜 01、02、H、C2是設在基板的周邊於FET1及FET2的周圍。 此外，虛線所示的第2層金屬層是在形成各FET之閘極j 7 時同時形成的閘極金屬層（Pt/Mo)2〇。此外，閘極是pt埋 入構k，比起T i /Pt/Au的閘極，是可實現高耐壓及低⑽ 電阻的FET。實線所示的第3層金屬層是進行各元件之連 接及焊墊之形成的焊墊金屬層（Ti/Pt/Au)3〇。第！層的金 φ屬層是與基板歐姆連接的歐姆金屬層（AuGe/Ni/Au)，而且 形成各FET的源極、汲極及各電阻兩端的拉出電極，但是 在圖中由於與焊墊金屬層重疊’因此未加以圖示。 FET1的閘極π與位於離肫71較遠之位置的控制端子 ctiji是經由電阻R1連接，FET2的閘極17與位於離fet2 較遠之位置的控制端子Ctl_2是經由電阻R2連接。 動作區域100c是於GaAs基板離子佈植有n型雜質之 由:點鏈線所包圍的長方形區域，在動作區域1〇〇c内選擇 •性形成有由高濃度的n型雜質區域形成的源極區域及汲極 區域。 朝向晶片中心延伸的梳齒狀的9根第3層金屬層的焊 墊金屬層30疋連接於共通輸入端子烊墊！的源極】5(或汲 /在八下方有由第1層金屬層之歐姆金屬層所形成的源 曰或汲極）’並且與源極區域（或汲極區域）相接觸。另外， :片中^朝外側延伸的梳齒狀的9根焊墊金屬層30是連 接^於輸出端子焊墊01的汲極16(或源極），在其下方有由 歐姆金屬層所形成的沒極（或源極），並且與沒極區域（或源 Ϊ5 3]6959 200539569 . 極區域）相接觸。此外，從共通輸入端子焊墊丨延伸的正中 央的梳齒的源極16 (或汲極）是由FET1及FET2丘 此兩電極是配置成使梳齒相互咬合的形狀，並且在其 間將間極金屬層20所形成的閘極π配置成17根梳齒形 狀，並且與源極區域及汲極區域間的動作區域i〇〇c的一部 分形成蕭特基接合（schottky juncti〇n)。閘極〗7是在動 作區域100c外經由將梳齒匯聚成一束的閘極金屬層（以下 私為閘極配線27)及電阻R1或R2而與控制端子焊墊C1 C2連接。 在此，電阻R1及電阻R2是分別從兩FET延伸，並且 經由氮化膜與連接於共通輸入端子焊墊丨的配線（焊墊金 屬層30)交叉而設置的n +型雜質區域1〇〇M、1〇牝2，且與 第1控制端子焊塾C1及第2控制端子焊塾C2分別電性連 接。 而且’在各焊塾的周邊為了來抑制從焊塾延伸至基板 •的空乏層之擴散’並提升隔離性，配置有本身為高濃度之 雜質區域的周邊雜質區域刚a。再者，在閘極配線的 周邊也配置與閘極配線2 7電性連接的周邊雜質區域⑽&。 本只施形L、疋在相鄰、且被施加預定電位的雜質區域 100間的基板，面，配置浮動電位的雜質區域12〇。 在此’本5兒明書中’所謂GaAS基板的雜質區域是指在 GaAs基板離子佈植有雜質的所有區域。因此雜質區域以外 的區域是指半絕緣基板的一部分。 而且’在雜質區域中被施加預定電位的雜質區域_ 316959 200539569 加預定心：的雜質區域(以下稱為浮動雜質區域)，被施 位：雜質區物是動作區域】，及動作區域 雜質£ii t他雜質區域的禪塾（或問極配線27)的周邊 ⑽a以及電阻R(_。而且，浮動雜質區域12〇 :产；！=電位施加的浮動電位’並且設置成島狀的高 /辰度雜質區域。 邊雜面广示，例如在共通輸入端子焊塾1的周 予… ' -或100a與電阻R1(1〇〇bl)間、電阻Ri(i〇〇bU盥 二阻R2(1_2)間、電阻R2(_2)與動作區域職間、 ^出端子焊墊0卜〇2與閘極配線27的各個周邊雜質區域 P間、FET1與FET2的動作區域1 GGc間，分別配置高濃 度的浮動雜質區域120。 :照第2圖再加以說明。第2圖(A)是第i圖的a_a 線、第2圖⑻是b-b線剖面圖’第2圖(〇是c_c線剖面 圖0 • 如第2圖（A)所示，動作區域100c是藉由雜質（11型） 之離子佈植而形成的區域，同樣藉由離子佈植而配置本身 為高濃度的η型雜質區域的源極區域4 5及汲極區域4 6。 在源極區域45及汲極區域46分別連接有第丨層金屬層的 源極25及汲極26、第3層金屬層的源極15及汲極】/在 源極區域45及汲極區域46間的動作區域1 〇〇c的一部分是 使閘極17成蕭特基連接。 另外，在各焊墊的周邊配置有為了提升隔離性的周邊 雜質區域100a。雖然會在後面加以詳述，但周邊雜質區域 316959 17 200539569 100a是與焊塾金屬層（各烊墊）電性連接，並且從得塾突出 而設在焊塾下方的全面（或焊墊下方周邊）。另外，亦可與 焊墊分開5μηι以下左右而設在焊墊的周邊。 ” 基於同樣的理由，如第2圖⑻所示，在問極配線Μ 的下方也配置㈣極配線27電性連接的周邊雜質區域 l〇〇a。在此情況下也是在閘極配線27的下方全面（或間極 配線下方周邊）從配線突出或與配線分開5叫以下左右而
參 設在周邊。 而且，為了貫現反向控制的邏輯’在共通輸入端子焊 I與FET1及聰間配置有電阻R1(刚⑴、即隨）。 而且在本Λ &形悲巾，是被施加預定電位，且相鄰 的雜質區域100間的基板表面配置浮動雜質區域⑽。 序動雜質區域120是高濃度（雜質濃度1至5xl018cm-3-f右)的n +型區域’不會有任何的電位從外部施加，也就 =成浮動電位。而且’浮動雜質區域12〇及雜質區域1〇〇 =使夾住浮動雜質區域12〇而相鄰的雜質區域ι〇〇彼此分 開可確保預定之隔離性的程度（例如_左右）。 、喜Μ ^即 > 第2圖（A)所示，在共通輸入端子谭塾1的周 =^區域咖―電阻R1(刚⑷間、電阻rki()_—電 __2)間、電阻即_2)_動作區域·間，分別 =μιη的間距而配置浮動雜質區域12〇。化合物半導體 ㈣笔路裝置所要求的隔離性為以上，實驗上只要有 ，便可確保2〇dB以上的隔離性。然而，為了也 -U的插入抽耗的增大，在離雜質區域剛為4卵的 316959 18 200539569 距離以例如2_的寬度配置浮動雜f區域i2 其他雜質區域，藉由配置此浮動雜質區域
2早士 =浮動雜質區卿而相鄰的雜質區域丨。、可 確保元全的隔離性。 」J 戈口弟2圖（B)所示，在第2輪出端子焊塾。2的 質工域驗閘極配線27的周邊雜質區域1_間 :置净動雜質區域12G。又第i輸出端子焊㈣側也是
3〇::二=)。此外，圖式中的焊塾是由焊墊金屬層 二ΓΓ但是並不限於此，亦可為在焊塾金屬層 30下方配置閘極金屬層2〇的構造。 再者’如第2圖（C)所示，在FET1的動作區域 100C-FET2的動作區域1〇〇c間配置浮動雜質區域。 =所述，在被施加鼓電位且近接而相鄰的雜質區 =〇間配置浮動雜質區域12G。藉此便可藉由施加於雜 貝區域1G0的電位來遮斷朝基板延伸的空乏層之擴散。因 此可抑制空乏層朝基板之延伸所導致的高頻訊號的漏出。 尤其，上述反向控制圖案的開關電路裝置是使與高頻 上為⑽電位的第1控制端子焊W1連接的電㈣！近接 於共，輸人端子焊塾卜因此，如第2 @(A)所示，藉由在 ^為―類比訊號之路徑的電阻R(⑽b)與共通輸入端子 銲塾I的周邊雜質區域100a間配置浮動雜質區域12〇，可 抑制高頻訊號從共通輸入端子IN朝第〗控制端子⑴4 漏出，結果便可降低插入損耗。再者，藉由在電阻Ri 一電 阻R2間、電阻R2_動作層間、焊墊_閘極配線間、動作層 3]6959 19 200539569 間也同樣配置浮動雜質區域120，可提升高頻訊號的隔離 性。 接下來’參照第3圖，針對本發明的第2實施形態加 以說明。 第2實施形態是基本元件為HEMT的情況，是與第1 實施形態所示的GaAs FET的情況同樣的圖案。亦即，平面 圖由於與第1圖相同，因此省略說明，並且參照第3圖的 •剖面圖加以說明。此外，第3圖（A)是第！圖的a—a線、第 3圖（B)是第1圖的b-b線剖面圖，第3圖（C)是第1圖的 c-c線剖面圖。 HEMT是在半隔離性GaAs基板31上積層無摻雜的緩衝 層32。緩衝層大多是由複數層形成。而且，在緩衝層32 上方是依序積層作為電子供應層的n +型33、作 為通道（電子行進）層的無摻雜的InGaAs層35、作為電子 供應層的n+型A1 GaAs層33。而且，在電子供應層33與通 _道層35之間配置有間隔層（Spacer 在電子供應層33上是積層作為障壁層的無摻雜的 AlGaAs層36，以確保預定的耐壓及夾止電壓（pinch—〇ff voltage)，再將形成覆蓋層（caplayer)的“型以^層π 積層在最上層。在覆蓋層37是連接焊墊、源極、汲極、或 電阻的拉出電極等金屬層，並且藉由形成高濃度，以降低 源極電阻、汲極電阻而提升歐姆性。 HEMT是使從本身為電子供應層的“型A〗GaAs層^ 的施體雜質（donor impurity)所產生的電子朝通道層35 316959 20 200539569 側私動’亚且形成作為電流路徑的通道。其結果，電子及 施體離子就會以異質接合（heter〇 juncti〇n)介面為交界 而在空間上分離。電子雖會在通道層35行進，但在通道層 35由於並沒有造成電子移動度降低之原因的施體離子存曰 在’因此庫侖散射（eQulGmb seattering)的影響非常少， 而可具有高電子遷移率。 而且，HEMT是藉由以選擇性形成在基板的絕緣化區域 籲〇使基板刀離而形成必要的圖案。在此，所謂絕緣化區域 5〇^非元全電性絕緣，而是藉由離子佈值雜質（B+)在磊晶 曰口又置載子（carrier)的缺陷能階（tap “ΜΙ )，而成絕緣 ^的區域。亦即，動作區域是藉由絕緣化區域50使 第1圖的一點鏈線的區域分離而形成。 。而且，如第3圖（A)所示，在動作區域100c之形成源 極區域45或汲極區域46的基板的覆蓋層”連接由第/、 層金屬層的歐姆金屬層所形成的源極25(或汲極26)。接下 籲來’在其上層藉由焊墊金屬層3〇形成源極15(或汲極Η)。 問極17是藉由對動作區域1 〇〇c的一部分，亦即對源 極區域45及汲極區域46間的覆蓋層進行蝕刻，然後在露 出的無摻雜AlGaAs層36設置第2層金屬層的閘極金屬層 20而形成。 曰 而且’在各焊墊（或閘極配線27)周邊是藉由以絕緣化 區域50使周邊雜質區域l〇〇a及電阻R1 (l〇〇bl )、R2(l〇〇b2) 分離而形成。 而且’第2實施形態也是在被施加預定電位，且相鄰 316959 200539569 的雜質 域0 £域1 0 0間的基板表面 配置 >予動電位的浮動雜質區 在L本說明書中，所謂HEMT的雜f區域是指因β+ 而未絕緣化的所有區域。在絕緣化區域50圖中，雖 有雜質存在，但是藉由為實現絕緣化的喻 即’本說明書中是將Β+佈植而未絕
第1實施形態的離子佈植所形成之雜質 £域的區域’並設H緣化區域5G並非為雜質區域。 而且，在雜質區域中有被施加預定電位的雜質區域 =浮動雜質區請。被施加預定電位的雜質區域10。 =作區域職、以及為其他雜質區域之焊墊（或問極配 5)二周，質區域隱、以及電阻R(100b)。浮動雜質區 s J疋不會有任何電位施加的浮動電位的雜質區域。而 且’洋動雜質區域120的構造與_τ的磊晶構造相同，因 此包=覆蓋層37(雜質濃度！至5xlG]W3左右），在機能 上可谓南；農度雜質區域。 而且，如第3圖⑴所示，在共通輸入端子焊塾工的周 邊雜質區域IGGa-f mR1(1_1)fB〗、電阻仙咖 阻R2UGGD2)間、電阻R2(1_2),作區域脈間，分別 確保4μηι的間距而配置浮動雜質區域工。 再者如第3圖（Β)所不，在第2輸出端子焊塾〇2的 周邊雜質區域1G〇a-閘極配線27的周邊雜質區域购間 也配置夺動雜質區域丨2〇。在HEMT的情況下，閘極]7或 甲1 配”泉27的正下方是用來確保耐壓及夾止電壓的無摻 316959 22 200539569 雜MGaAs層36,閘極17或閘極配線”作電性連接的雜 質區域100是配置在周圍的覆蓋層37。此距離只有〇 左右，雖然並未直接固著，但可謂在電性上充分連接。如 上所述，雜質區域1〇〇並不需要與被施加預定電位的金屬 層直接©著’而只要電性連接即可，關於此詳細情形容 敘述。 此外，弟1輸出端子焊墊〇1側也是相同（參抨第^ 圖）。此外，圖式中的焊墊構造是焊墊金屬層3〇僅為一層 的構造，但是並不限於此，亦可為在下層配置有閘極金^ 層2 0的兩層構造之焊墊。 再者，如第3圖（C)所示，在m(HEMT)1的動作區域 1 〇〇c-FET(HEMT2)的動作區域！ 〇〇c間配置浮動 120。 飞
在刪的情況下，基本元件的插入損耗比 小，因此在晶片内的高頻訊號路徑中，一旦有一點點的高 頻心虎漏出的部位，則開關電路裝置之插人損耗的增加就 會變為顯著。 另外，絕緣化區域50也是並非完全電性絕緣，而是有 空乏層㈣在絕緣化㈣50中，訊號會依空乏層的變化而 试在、種^ ;兄下，藉由配置本實施形態的浮動雜質區 "，可在高頻訊號路徑中防止高頻訊號的漏出，因此 在抑制插人損耗之增加上㈣有效。 接下來，㈣第4圖及第5 ®，針對與被施加預定電 位的濰以域1 00連接的金屬層的種類加以說明。 3】6959 23 200539569 如前所述，雜質區域1 Q 〇 接於各焊塾的配線的任一者電 者0 是與設在基板的各焊墊或連 性連接。此形態有以下所示 第4圖是例如閘極配、線2?或各焊墊等，使金屬層與雜 質區域_形成蕭特基接合的情況，第5圖是第ι層金屬 層的源極15及沒極16等形成歐姆接合的情況。在此為了 方便，以蕭特基接合的金屬層Μ卜歐姆接合的金屬層Μ2 為例加以說明。而且，基板是以半絕緣基板ig為例加以說 明’但即使是第3圖所示之HEMT的基板構造也是相同。 第4圖⑴是使金屬層M1與雜質區域⑽表面形成蕭 特基接合的情況’而且是雜質區域1〇〇為周邊雜質區域 100a’金屬層Ml為焊墊金屬層3〇(各焊塾）或開極金屬層 2 0 (閘極配線2 7 )的情況。 金屬層Mi是考慮遮罩對準精度及雜質區域1〇〇的電阻 成分而設在距離雜質區域⑽端部至⑽内側的雜 負區域1〇〇表面。金屬層M1亦可僅設於雜質區域ι〇〇上 方。這是例如在焊塾（配線）下方全面配置雜質區域100的 構造。 另外’亦可使其-部分延伸於半絕緣基板，並且盘 基板H)表面形成蕭特基接合’例如是在料（配線）下方周 邊配置雜質區域100的構造。 第4圖⑻⑹是在雜質區域1GG的上方未設有全屬 層，而是使其外側的半絕緣基板10與金屬層⑽形成蕭特 基接合的構造。如此，金屬層M1亦可為不與雜質區域_ 3】6959 24 200539569 .直接連接，而是在距離雜質區域⑽端部0_至5卿左右 • Η:】v、基板形成蕭特基接合的構造。例如，如第4圖（〇 所不4貝區域1〇〇與金屬層M1不需要相接，只要在5⑽ 以内’雜質區域1〇〇與金屬層M1便可經由半絕緣基板確保 充分的連接。 具體而言，將前述HEMT的閘極Π或閘極配線27、以 及^邊雜質區域100a與焊墊或配線分開5叩左右而配置 _ ^情況等是形成第4圖⑹的構造。HEMT的閘極配線27的 情況下，金屬層Ml的下方是蚀刻‘層37,並且使 金屬層M1與無摻雜A1GaAs層36蕭特基接合。因此，金屬 層Ml及周邊的n+型“層37可經由包含無換雜抓· 層36的n +型GaAs層37下方的磊晶層而連接。 另一方面，第5圖顯示與雜質區域1〇〇形成歐姆接合 的金屬層ML此情況下的雜質區域1〇〇是源極區域、沒極 區域或電阻，金屬層M2是第i層金屬層的源極15、沒極 _ 16或用來拉出電阻们、！^2的金屬層。 由於半絕緣基板10與金屬層M2並無法形成歐姆接 合，因此在此情況下並不使金屬層M2延伸在相鄰的基板 1〇上，而是利用例如焊塾金屬層等其他的金屬層M3來配 線。 ~參照第6圖及第7圖來說明本發明的第3實施形態。 第3貝她形悲是上述反向控制圖案之奸町開關電路裝置的 I他形態，第6圖是電路概要圖’第7圖是將第6圖的電 路積體化成一個晶片的開關電路裝置。 316959 25 200539569 如第6圖所示，此電路是在用來進行開關的FET1及 FET2的輸出端子0UT-1及0UT-2與接地間連接分路 (shunt)FET3、FET4。在分路FET3、FET4的閘極是施加有 往FET2及FET1之控制端子Ctl-2、Ctl-1的互補訊號。其 結果，當FET1導通（0N)時，分路FET4就會ON，FET2及分 路FET3就會不導通（OFF)。 在此電路中，共通輸入端子IN-輸出端子OUT-1的訊 號路徑導通，共通輸入端子IN-輸出端子0UT-2的訊號路 B 徑不導通時，因分路FET4是導通狀態，所以輸入訊號至輸 出端子0UT-2的漏出會經由接地的外接電容器C流往接 地，而可提升隔離性。 第7圖是使第6圖的開關電路裝置積體化後的化合物 半導體開關電路裝置之一例的平面圖。 基板是化合物半導體基板（例如GaAs )，在此基板的左 右的中央部配置用來進行開關的FET1及FET2(閘極寬度皆 鲁為600μπ〇，並且在其下方配置分路FET3及分路FET4(閘 極寬度皆為300μπ〇，再者，分路FET3及分路FET4的源極 是相連接而連接於接地端子GND。在各FET的閘極連接有 電阻Rl、R2、R3、R4，分別對應於共通輸入端子IΝ、第1 及第2輸出端子0UT1、0UT2、第1及第2控制端子Ct卜卜 Ctl-2、接地端子GND的電極焊墊I、01、02、Cl、C2、G 是設在基板的周邊。此外，如第6圖所示，用來接地的電 容器C是以外接方式連接於接地端子GND。 此外，虛線所示的第2層金屬層是可在各FET之閘極 26 316959 200539569 形成時同時形成的閘極金屬層20(Ti/Pt/Au)，實線所示白勺 第3層金屬層是進行各元件之連接及焊墊之形成的焊墊金 屬層30(Ti/Pt/Au)。第1層金屬層是與基板歐姆連接的歐 姆金屬層（AuGe/Ni/Au)，而且雖形成各FET的源極、汲極 及各電阻兩端的拉出電極，但是圖式中由於與焊墊金屬； 重疊，因此並未加以圖示。 各FET的動作區域1 〇〇c是形成在一點鏈線之區域的雜 φ貝區域。FET1 (FET2亦同）是使從下側延伸的六根梳齒狀桿 塾金屬層30連接於輸出端子焊墊〇1的源極ι5(或汲極 16)，在此下方有由歐姆金屬層所形成的源極（或汲極），並 且與動作區域100c的源極（汲極）區域接觸。 又從上側延伸的梳齒狀的六根烊墊金屬層30係連接 於共通輸入端子焊墊丨的汲極丨6(或源極15)，在此下方由 馭姆金屬層所形成的汲極（或源極）與動作區域丨〇〇c的汲 極（源極）區域接觸。此兩電極是配置成使梳齒相互咬合的 鲁形狀，並且在其間將由閘極金屬層2〇所形成的閘極17配 成木,L回心狀，然佼與動作區域10 0 c的一部分形成蕭特基 接合。 ' 另外為为路FET的FET3(FET4亦同）是使從下側延伸 的梳齒狀的四根焊墊金屬層30連接於接地端子焊墊G的源 極。15(或沒極），在此下方有由歐姆金屬層所形成的源極 或汲極）’並且與動作區域〗〇〇c的源極（汲極）區域接觸。 又從上侧延伸的梳齒狀的四根焊墊金屬層30係連接 於輪出端子焊墊01的汲極16(或源極⑸，在此下方由歐 316959 27 200539569 成的沒極(或源極)與動作區域_的汲極 狀、、，二=觸。此兩電極是配置成使梳齒相互咬合的形 ηΐΐ 將由閘極金屬々2(3所形成的閘極17配置 2回形狀’㈣與動作區域赚的—部分形成蕭特基接
^、FET的閘極17是在動作區域脈外藉由間極配讀 而、束，並且經由本身為雜質區域的電阻1〇〇Μ至 1〇〇b4而連接於控制端子焊塾Cl、C2。而且，焊墊或閘極 配線27是與周邊雜質區域100a電性連接。 並且，在被施加預定電位且相鄰的雜質區域間的 基板表面配置浮動電位的浮動雜質區域12〇。 /、版而σ，如第7圖所示，在共通輸入端子焊墊^的 周邊雜質區域lGGa-電阻 R2(1_2)間、共通輸人端子谭塾 I曰的周邊雜質區域l00a一電阻R1(1〇〇bl)間、第i輸出端子 焊墊οι的周邊雜質區域100a-電阻R3(1〇〇b3)間、第2輸 出多而子焊墊〇2的周邊雜質區域1 〇〇a—電阻〇〇b4)間配 置浮動雜質區域120。 此外，在用來進行開關之動作的FEn、FET2與相對向 配置的分路FET的FET3、FET4的動作區域】〇0c間配置^ 動雜質區域120。此外，FET間的浮動雜質區域12〇亦可在 連接於GND端子焊墊G的配線的下方連續。 尤其，在第7圖的圖案中，可知共通輸入端子焊墊j 與連接於高頻上為GND電位之控制端子焊墊n、C2的電阻 相接的距離較長，此處的高頻訊號的漏出會對插入損耗大 316959 28 200539569 大產生影響。然而’藉由配置浮動雜質區域， 插入損耗的增加。 了抑制 此外’以上是以基本元件為GaAsm的情況 說明，但基本元件為臟τ也是相同的道理 .、，、河加以 第2實施形態同樣藉由絕緣化區域5()進行 ’错由與 式所示的雜質區域100、浮動雜質區域12〇。而形成圖 ，簽照第8圖及第9圖來說明第4實施形態。 _ 第4實施形態是高功率用途的開關電路 將FET串聯成複數級的形態。 、而且是 弟8圖是多級連接的化合物半導體開關電路 例的電路圖。此開關電路裝置也是仰打^之— 輸入端子^、第1篦 卜口 子疋共通 而卞U弟1及弟2輸出端子卯Τ1、0ϋ 2控制端子Ctl]、Ctl_2等五個端子。 弟1及弟 如圖所示，開關電路裝置是使FET由例如分別串 兩級的第1FET群F1及第π π# A、 串如了
L _ Γ1 矛群F2所構成。而且，第〗FET f之FET1_1的源極（或汲極）與第2FET群F2之FET2 1 =糾或汲極）是連接於共通輸入端子心，第ιρ 兩固=問極是分別經由電阻而购^
Ltl-1，第2FET群F2的兩個ΠB八口， 繁山 兩個間極疋分別經由電阻而連接於 弟2控制端子ctl-2。 再者，第 1FET 群 F1 之 pirn—9 a/ 之FET1—2的汲極（或源極）是連接 方^!輸出端子簡，第贿群？2之__2的沒極（或 是連接於第2輸出端子_。施加於第i及第2控 1為子CtH、Ct卜2的控制訊號為互補訊號，施加有η 316959 29 200539569 位準之訊號之側的FET群呈導诵dm 1时A m认 ’王¥通0N’而將施加於共通輸入 方而子JN的入訊號傳達至任一方的輸出端子。電阻配置目 的是為了防止高頻訊號相對於形成交流接地的控制端子 、Ct 1 -2的直流電位經由閘極而漏出。 ::圖是使此化合物半導體開關電路褒置積體化後的 化合物半導體晶片之一例。 在GaAs基板配置用來進扞閔關
選仃開關的兩個FET群F卜FET f 2。FE丁群 F1 是例如將 FET1-1、j?ET卜2 $ ^ FET群F2是將FET2小FET2-2串m j串連者。
群的四個問極分別連接有由雜質^連^。在構成各FET 受旁田雜貝區域l〇〇bl至100b4所構 7阻卜bR"、Rm2。而分別對應於共通輸 入^子IN、輸出端子0UT1、0UT2、控制端子“】一卜 的電極焊墊U卜〇2、Cl 虛線所示的第2層金屬層是可二基之板=?外’ 形成的閘極金屬層_ •實線所 進行各兀件之連接及禪塾之形成的焊塾金屬I a (T1/Pt/AU)3G。第1層金屬層是與基板的歐姆全 屬層(AuGe/Nl斗而且形成各m的源極、汲極 ，兩端的拉出電極，但是第9圖中由於與焊墊金屬層;' 豐，因此並未加以圖示。 曰 FET群F1及FET群F2是相對於晶片的中心線配 對稱狀態，由於構成相同，因此以下針對m群卩】加 明。動作區域服是形成在-點鏈線所示之區域的雜質; 域。即]是使從上側延伸的梳#狀的8根焊塾金屬層貝= 316959 30 200539569 連接於共通輸入端子焊墊I的源極15 (或汲極丨6)，並且在 此下方使由歐姆金屬層所形成的源極（或汲極）與動作區域 10 0 c的源極（汲極）區域接觸。 又從下側延伸的梳齒狀的9根焊墊金屬層3〇係連接於 FET1 -1的汲極16 (或源極15)，並且在此下方由歐姆金屬 層所形成的汲極（或源極）係與動作區域1〇〇c的汲極（源極） 區域接觸。此兩電極是配置成使梳齒相互咬合的形狀，並 且在其間將由閘極金屬層2〇所形成的閘極17配置成16 根的梳齒形狀，並且與動作區域1〇〇c的一部分形成蕭特基 接合。 土 閘極17是在動作區域1〇〇c外藉由閘極配線”而成一 束，並且經由由雜質區域所形成的電阻R1(1〇〇bi)與位在 離FET1-1較遠之位置的第j控制端子焊墊C1連接。而
FET1-2的閘極是經由延伸在FET卜丨及FEn—2間的電阻 R4(100b4)而連接於第}控制端子焊墊C1。另外，在閘極 配線27或焊墊附近設置周邊雜質區域1〇〇a。 接下來，在共通輸入端子焊墊丨的周邊雜質區域 電阻Rl(lOObl)間、共通輸入端子焊塾！的周邊雜質區域 1 _-電阻R3(丨_3)間分別確保4叩的間距而配置浮動雜 質區域12 0。 ’ 並且在FETH的動作區域·卜贿一】的動作區域 100c間配置洋動雜質區域12〇。又在助_2 诚 再方；FET1-!及的動作區域i〇〇c〜電 100C-FET2-2的動作區域1〇〇c間配置浮動雜質區域。°” 阻 316959 31 200539569 R4(100b4)間、電阻 R2(100b2)-電阻 R4(10〇b4)間、電阻 R2(100b2)-FETl-2及FET2-2的動作區域i00c間配置浮 雜質區域1 2 0。 藉此，在動作區域100c、周邊雜質區域1〇〇a及電阻 Rl(lOObl)至R4(i〇〇b4)近接而配置的區域中，可防止高痄 訊號的漏出，並且抑制插入損耗的增加。 、 ^此外，以上是以基本元件為GaAsFET的情況為例加以 況明，但基本元件為HEMT的情況也是相同的道理。亦即， 藉由與第2實施形態同樣藉由絕緣化區域5〇進行分離，而 形成圖式所示的雜質區域1〇〇、浮動雜質區域12〇。 亦即，在GaAs FET的情況下，亦可混合存在有因為摻 雜量或加速電壓等離子佈植條件不同等而相異的薄膜電= (sheet resistance)的電阻，在HEMT的情況下亦可混合存 ，有有覆蓋層及無覆蓋層的電阻。#一電阻都是被施加予: 疋電位的雜質區域，在這些電阻近接的情況下，藉由在其 間配置子動雜質區域，便可提升高頻訊號的隔離性。 此外HEMT的蟲晶構造並不限於以上所述者，在罢 層37與p早壁層36之間又具有反覆的無換雜層. n +型GaAs㉟37的磊晶構造的情況下$樣亦可實施。 【圖式簡單說明】 第1圖疋用來說明本發明的平面圖。 第2圖（A)至（c)疋用來說明本發明的剖面圖。 第3圖（A)至（〇是用來說明本發明的剖面圖。 第4圖（A)至（〇是用來說明本發明的剖面圖。 316959 200539569 第5圖是用來說明本發明的剖面圖。 第6圖是用來說明本發明的電路概要圖。 第7圖是用來說明本發明的平面圖。 第8圖是用來說明本發明的電路概要圖。 第9圖是用來說明本發明的平面圖。 第10圖（A)及（B)是用來說明習知技術及本發明的 路圖。 兒
第11圖是用來說明習知技術的（人）平面圖、（B)剖面圖。 【主要元件符號說明】 基板 12 動作區域 源極 16 >及極 閘極 20 閘極金屬層 源極 26 >及極 閘極配線 30 焊塾金屬層 GaAs基板 32 緩衝層 電子供應層（n +型AlGaAs層） 間隔層 通道層（無摻雜的InGaAs層） 障壁層（無摻雜的AlGaAs層） 覆蓋層（n +型GaAs層） 周邊雜質區域 45 源極區域 汲極區域 50 絕緣化區域 氮化膜 周邊雜質區域 100 雜質區域 10 15 17 25 27 31
33 34 35 36 37 40 46 60 l〇〇a 33 316959 200539569 lOObl、l〇〇b2、l〇〇b3、100b4 雜質區域 R1 R 2、R 3、R 4、R1 -1、R1 - 2、R ? 1 n、R2-2 100c動作區域 120浮動雜質區域 IN 共通輸入端子Ct 1-1控制端早 ct卜2控制端子 〇UT1輸出端子 電阻
0UT2 輸出端子 j C1 第1控制端子焊墊 C2 第2控制端子焊墊 01 第1輸出端子焊墊 〇2 第2輪出端子焊墊 共通輸入端子焊墊 M1蕭特基金屬層M2歐姆金屬層 M3 金屬層
34 316959

Claims (1)

  1. 200539569 十、申請專利範圍： 1 · 一種半導體裝置，係具備： 由雜質區域所構成 設在化合物半導體基板上的 的動作區域； 與前述動作區域連接 數層金屬層；以及 並且被施加預定電位的複 、設在前述基板，並且與前述金屬層的任一層電性 連接的其他雜質區域，
    並且在被施加預定電位且相鄰的前述任一個雜 貝區域間的則述基板表面設置浮動電位的雜質區域。 2.如申請專利範圍第！項之半導體裝置，其中，前述金 屬層是電極焊墊或是與該焊墊連接的配線或是I動 作區域連接的配線。 3· —種半導體裝置，係具備： δ又在化合物半導體基板上的由雜質區域所構成 的動作區域； 具有與泫動作區域表面連接之源極、閘極及汲極 的複數個場效電晶體（FET); /、通連接於至少兩個前述fet之源極或汲極的共 通輸入端子焊墊； 分別連接於至少兩個前述FET之汲極或源極 I及第2輸出端子焊墊； 經由連接手段連接於前述FET之閘極的第〗及第 2控制端子嬋墊，·以及 设在前述基板並且與前述各焊墊或是與該焊墊 3]6959 35 200539569 連接之配線或是與動作區域連接之配線的任一者带 性連接的其他雜質區域， 包 而在被施加預定電位且相鄰的前述任—個 區域間的前述基板表面設置浮動電位的雜質區域： 4.=!:範圍第3項之半導體裝置，其中，前述被 也加預疋笔位的雜質區域的至少—方是前述連接手 段0 範圍第3項之半導體裝置，其中，前述被 ^ 疋“位的雜質區域是將一方配置在前述通 子焊墊下方或是料㈣邊，另—方為前述連 接于故。 6. 如申二、專利範圍第4項或第5項之半導體裝置，其 中，别述連接手段的至少一部分為電阻。 7. 如申請專利範圍第3項之半導體裝m， 述FEJ的閘極與配置在離該FET較遠之位置的前述第 1或第2控制端子焊墊。 8. 如申請專利範圍第3項之半導體裝置，其中 FET是高電子遷移率電晶體（ΗΕΜτ)。 9. 如申^專利範圍第2項或第3項之半導體裝置，其 中，前述被施加預定電位的雜質區域的至少_方是配 置在任一個冑述焊塾下彳或是該焊塾周邊。 1 〇.如申明專利範圍帛2項或第3項之半導體裝置，其 中，前述被施加預定電位的雜質區域的至少—方是配 置在任一個前述配線下方或是該配線周邊。 11.如申請專利範圍第丨項或第3項之半導體裝置，1 316959 36 200539569 定二予動電位的雜質區域而在兩側配置被施加預 及二干質區域’前述被施加預定電位的雜質區域 距:二位的雜質區域是以可確保預定之隔離性的 罐分開配置。 12中如，申」奢、專利範圍第1項或第3項之半導體裝置，其 則述所有雜f區域的周圍是半絕緣 或是絕緣化區域。 |刀 中，申:月'^利範圍第1項或第3項之半導體裝置，其 =由則述洋動電位的雜質區域抑制從前述被施加 散 位的雜質區域延伸至前述基板的空乏層之擴 14·=申請專範圍第1項或第3項之半導體裝置，其 |對於前述被施加預定電位的雜質區域的至少一 方傳送向頻類比訊號。
    316959 37
TW094111108A 2004-05-28 2005-04-08 Semiconductor device TWI256770B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004158564A JP2005340550A (ja) 2004-05-28 2004-05-28 半導体装置

Publications (2)

Publication Number Publication Date
TW200539569A true TW200539569A (en) 2005-12-01
TWI256770B TWI256770B (en) 2006-06-11

Family

ID=35424214

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094111108A TWI256770B (en) 2004-05-28 2005-04-08 Semiconductor device

Country Status (5)

Country Link
US (1) US7193255B2 (zh)
JP (1) JP2005340550A (zh)
KR (1) KR100701139B1 (zh)
CN (1) CN1702965A (zh)
TW (1) TWI256770B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4535668B2 (ja) * 2002-09-09 2010-09-01 三洋電機株式会社 半導体装置
JP4804754B2 (ja) 2002-09-09 2011-11-02 オンセミコンダクター・トレーディング・リミテッド 保護素子
JP2004260139A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体装置
JP2006093617A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Ind Co Ltd 半導体抵抗素子およびその製造方法
JP4939749B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP4939750B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
TWI269438B (en) * 2005-09-16 2006-12-21 Powerchip Semiconductor Corp Semiconductor device and electrostatic discharge protect device
US8563336B2 (en) * 2008-12-23 2013-10-22 International Business Machines Corporation Method for forming thin film resistor and terminal bond pad simultaneously
US10522674B2 (en) 2016-05-18 2019-12-31 Rohm Co., Ltd. Semiconductor with unified transistor structure and voltage regulator diode
US10692863B2 (en) * 2016-09-30 2020-06-23 Rohm Co., Ltd. Semiconductor device and semiconductor package

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2167229B (en) * 1984-11-21 1988-07-20 Philips Electronic Associated Semiconductor devices
JP3417013B2 (ja) * 1993-10-18 2003-06-16 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP3393441B2 (ja) 1995-12-22 2003-04-07 ソニー株式会社 通信端末装置
JP3628613B2 (ja) * 1997-11-03 2005-03-16 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体構成素子のための耐高圧縁部構造
US6603185B1 (en) * 1999-02-01 2003-08-05 Fuji Electric Co., Ltd. Voltage withstanding structure for a semiconductor device
JP4416288B2 (ja) * 2000-07-27 2010-02-17 三菱電機株式会社 逆導通サイリスタ
US6580107B2 (en) * 2000-10-10 2003-06-17 Sanyo Electric Co., Ltd. Compound semiconductor device with depletion layer stop region
JP2002141357A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体装置
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
JP4839519B2 (ja) * 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
JP3712111B2 (ja) * 2001-03-30 2005-11-02 ユーディナデバイス株式会社 電力増幅用半導体装置
US20020195613A1 (en) * 2001-04-02 2002-12-26 International Rectifier Corp. Low cost fast recovery diode and process of its manufacture
JP2002368194A (ja) 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
US20030025154A1 (en) * 2001-08-02 2003-02-06 Haynie Sheldon D. LDMOS high voltage structure compatible with VLSI CMOS processes
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP2004006816A (ja) 2002-04-17 2004-01-08 Sanyo Electric Co Ltd 半導体スイッチ回路装置およびその製造方法
JP2003309130A (ja) 2002-04-17 2003-10-31 Sanyo Electric Co Ltd 半導体スイッチ回路装置
JP2004134589A (ja) 2002-10-10 2004-04-30 Sanyo Electric Co Ltd 半導体装置
JP4128091B2 (ja) 2003-02-20 2008-07-30 三洋電機株式会社 スイッチ回路装置
JP4469584B2 (ja) * 2003-09-12 2010-05-26 株式会社東芝 半導体装置
US20050242411A1 (en) * 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]

Also Published As

Publication number Publication date
KR20060048039A (ko) 2006-05-18
US20050263796A1 (en) 2005-12-01
CN1702965A (zh) 2005-11-30
KR100701139B1 (ko) 2007-03-29
TWI256770B (en) 2006-06-11
JP2005340550A (ja) 2005-12-08
US7193255B2 (en) 2007-03-20

Similar Documents

Publication Publication Date Title
TW200539569A (en) Semiconductor device
US9871008B2 (en) Monolithic microwave integrated circuits
US7439556B2 (en) Substrate driven field-effect transistor
US8232597B2 (en) Semiconductor-on-insulator with back side connection
KR100710775B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US8530996B2 (en) Buck regulator structure comprising high-side and low-side voltage HEMT transistors
TWI755485B (zh) 用於使串擾減至最小之積體電路封裝設備及積體電路封裝方法
TWI304682B (en) Chemical compound semiconductor switch circuit device
US20050274979A1 (en) Compound semiconductor device and manufacturing method thereof
JP2001326501A (ja) 化合物半導体スイッチ回路装置
US6853072B2 (en) Semiconductor switching circuit device and manufacturing method thereof
TWI287825B (en) Semiconductor device
US20220384418A1 (en) Nitride-based semiconductor bidirectional switching device and method for manufacturing the same
EP1376694A2 (en) Semiconductor switching circuit device
TWI222191B (en) Semiconductor switch circuit device and manufacturing method therefor
US20230097393A1 (en) Cmos logic element including oxide semiconductor
TW200406066A (en) Semiconductor device
US20210273118A1 (en) Semiconductor Device
US12125844B2 (en) Nitride-based semiconductor bidirectional switching device and method for manufacturing the same
CN218299803U (zh) 电子器件和电子器件的结构
US11444154B2 (en) Semiconductor device with a protected element
US20220359714A1 (en) Electronic device provided with a stack of two high electron mobility transistors arranged in a bridge half-arm
CN217468434U (zh) 电子装置和电子封装
JP2002261593A (ja) 化合物半導体スイッチ回路装置
JP2001326333A (ja) 化合物半導体スイッチ回路装置