CN217468434U - 电子装置和电子封装 - Google Patents

电子装置和电子封装 Download PDF

Info

Publication number
CN217468434U
CN217468434U CN202220713098.5U CN202220713098U CN217468434U CN 217468434 U CN217468434 U CN 217468434U CN 202220713098 U CN202220713098 U CN 202220713098U CN 217468434 U CN217468434 U CN 217468434U
Authority
CN
China
Prior art keywords
transistor
layer
hemt
electronic device
hemt transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220713098.5U
Other languages
English (en)
Inventor
M·诺恩盖拉德
T·欧埃克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics France SAS
Original Assignee
Exagan SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR2103238A external-priority patent/FR3121549A1/fr
Application filed by Exagan SAS filed Critical Exagan SAS
Application granted granted Critical
Publication of CN217468434U publication Critical patent/CN217468434U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开的实施例涉及一种电子装置和电子封装。本公开涉及一种电子装置，第一高电子迁移率晶体管HEMT晶体管；以及至少一个第二HEMT晶体管，其中第一HEMT晶体管包括第一层堆叠，并且第二HEMT晶体管包括第二层堆叠，在第一层堆叠和第二层堆叠之间插入有绝缘层，第一层堆叠和第二层堆叠从绝缘层分别朝向电子装置的第一侧和第二侧延伸；其中第一层堆叠和第二层堆叠中的每个层堆叠包括从所述绝缘层起的势垒层和沟道层；以及其中第一HEMT晶体管包括第一源极电极和第一栅极电极，第二HEMT晶体管包括第二源极电极和第二栅极电极，并且第一HEMT晶体管和第二HEMT晶体管包括公共漏极电极。

Description

电子装置和电子封装
技术领域
本公开涉及电子器件领域，并且更具体地涉及功率电子器件领域。更具体地，本公开涉及一种电子装置和电子封装，其中电子装置设置有两个高电子迁移率晶体管。
背景技术
本领域技术人员公知的高电子迁移率晶体管(“HEMT”)现在广泛地实施于超频领域和用于功率电子转换器的开关领域。
在这方面，HEMT晶体管通常由III-V半导体材料层制成并且更特别地由III-N半导体材料层制成。
实用新型内容
根据本公开的装置被布置成允许两个高电子迁移率晶体管的更好集成。
根据本实用新型，可以克服HEMT晶体管中导通电阻率限制流过导电层的电流强度的技术问题，有助于实现以下优点：在本公开中提供的布置在这方面使得能够获得紧凑的装置，相对于单个高电子迁移率晶体管，该紧凑的装置使得能够增加可能流过所述装置的电流密度。
实施例包括电子装置，该电子装置包括称为主晶体管的第一HEMT晶体管和称为附加晶体管的至少另一个HEMT晶体管、即第二HEMT晶体管，主晶体管和附加晶体管分别包括主堆叠、即第一层堆叠和附加堆叠、即第二层堆叠，在主堆叠和附加堆叠之间插入有绝缘层，主堆叠和附加堆叠从绝缘层分别朝向电子装置的背侧、即第一侧和正侧、即第二侧延伸，并且它们各自包括从绝缘层起的势垒层和沟道层，当所考虑的HEMT晶体管从非导通状态切换到导通状态时，沟道层能够形成导电层，主晶体管和附加晶体管包括公共漏极电极，并且分别包括主源极电极和附加源极电极，即，第一HEMT晶体管包括第一源极电极和第一栅极电极，第二HEMT晶体管包括第二源极电极和第二栅极电极。主源极电极和附加源极电极被布置成使得当这些HEMT晶体管中的一个和另一个处于导通状态时，可能由两个导电层形成的导电路径并联连接，从非导通状态和导通状态中的一个状态到这两个状态中的另一个状态的切换分别针对主晶体管和附加栅极电极中的一个和另一个被独立地控制。
因此，根据本公开，可以增加高电子迁移率晶体管的密度，而不会增加电子装置占据的表面积。
此外，两个晶体管的导电层的并联布置使得能够增加可能流经电子装置的电流，并且因此为较高功率应用开辟道路。因此，根据本公开，一旦流过主晶体管的电流超过阈值，就可以使附加晶体管导通。
此外，根据本公开的电子装置不需要对其包括的高电子迁移率晶体管改变尺寸。
此外，导电路径的并联连接使得能够限制电子装置的电阻率Ron。
根据实施例，公共漏极电极穿过所述绝缘层并在所述绝缘层的任一侧上延伸并且与所述第一HEMT晶体管的沟道层接触以及与所述第二HEMT晶体管的沟道层接触，并且所述电子装置还包括漏极焊盘，所述漏极焊盘布置在所述第一侧上并且与所述漏极电极接触。
根据实施例，漏极电极穿过绝缘层并且在所述绝缘层的任一侧上延伸，以电接触主晶体管和附加晶体管中的一个和另一个的沟道层，在一些实现方式中，电子装置包括被称为漏极焊盘的焊盘，焊盘被布置在背侧上并且使得能够电接触漏极电极。
根据实施例，所述电装置包括被称为主栅极焊盘的焊盘和被称为附加栅极焊盘的焊盘，所述主栅极焊盘被布置在背侧上并且能够电接触主栅极电极，所述附加栅极焊盘被布置在正侧上并且能够电接触附加栅极电极。
根据实施例，主晶体管和附加晶体管是增强型HEMT晶体管，并且主源极电极和附加源极电极形成单个源极电极，在一些实现方式中，源极电极穿过绝缘层，并且在所述绝缘层的任一侧上延伸以电接触主晶体管和附加晶体管中的一个和另一个的沟道层，即与第一HEMT晶体管的沟道层和第二HEMT晶体管的沟道层接触。
根据实施例，所述电子装置包括被称为源极焊盘的焊盘，该焊盘能够电接触源极电极。
根据实施例，源极焊盘被布置在正侧上。
根据实施例，电子装置还包括第一MOSFET晶体管和第二MOSFET晶体管，主晶体管和附加晶体管是耗尽型HEMT晶体管，并且各自与分别被称为主MOSFET晶体管、即第一MOSFET和附加MOSFET晶体管、即第二MOSFET晶体管的MOSFET晶体管级联。
根据实施例，所述主MOSFET晶体管和附加MOSFET晶体管被布置成分别向主晶体管和附加晶体管独立地施加导通状态或非导通状态。
根据实施例，所述电子装置还包括两个焊盘，称为主源极焊盘、即第一源极焊盘和附加源极焊盘、即第二源极焊盘，能够分别电接触主源极电极和附加源极电极，主源极焊盘和附加源极焊盘分别布置在背侧和正侧上。
根据实施例，主堆叠和附加堆叠基本相同。
根据实施例，第一层堆叠和第二层堆叠彼此成镜像。
根据实施例，主晶体管和附加晶体管具有相同的阈值电压。
根据实施例，主晶体管和附加晶体管各自分别具有彼此不同的主阈值电压和附加阈值电压。
根据实施例，两个沟道层包括GaN，并且势垒层包括三元AlGaN合金。
根据实施例，第一HEMT晶体管和第二HEMT晶体管具有包括GaN的沟道层，并且第一HEMT晶体管和第二HEMT晶体管具有包括AlGaN三元合金的势垒层。
根据实施例，绝缘层包括电介质材料，在一些实现方式中为二氧化硅。
根据实施例，绝缘层是包括二氧化硅的层。
绝缘层的实施是特别有利的，因为它能够有效地绝缘两个势垒层。
考虑到该绝缘层还简化了两个高迁移率晶体管的组装。实际上，后者使得能够考虑通过两个晶体管的分子键合的组装。
本公开还涉及一种电子封装，包括：
根据本公开的电子装置；
用于控制主晶体管和附加晶体管从非导通状态和导通状态中的一个状态切换到这两个状态中的另一个状态的器件，所述控制器件被配置成一旦主晶体管本身处于导通状态并且当主晶体管导通的电流大于阈值时，就使附加晶体管导通。
根据实施例，电子封装包括：第一HEMT晶体管；第二HEMT晶体管；以及控制电路装置，其中，所述第一HEMT晶体管包括从绝缘层朝向第一方向延伸的第一层堆叠，并且所述第二HEMT晶体管包括从所述绝缘层朝向与所述第一方向相反的第二方向延伸的第二层堆叠；其中，所述第一层堆叠和所述第二层堆叠中的每个层堆叠包括从所述绝缘层起的势垒层和沟道层；其中，所述第一HEMT晶体管包括第一源极电极和第一栅极电极，所述第二HEMT晶体管包括第二源极电极和第二栅极电极，并且所述第一HEMT晶体管和所述第二HEMT晶体管包括公共漏极电极；以及其中，所述控制电路装置被配置成一旦所述第一HEMT晶体管处于导通状态并且所述第一HEMT晶体管传导的电流大于阈值，就控制所述第二HEMT晶体管切换到导通状态。
根据实施例，控制电路装置控制所述第一HEMT晶体管和所述第二HEMT晶体管以分别经由所述第一栅极电极和所述第二栅极电极在非导通状态和导通状态之间单独地切换。
根据实施例，当所述第一HEMT晶体管和所述第二HEMT晶体管处于导通状态时，所述第一HEMT晶体管和所述第二HEMT晶体管的沟道层中的导电路径并联连接。
根据实施例，电子装置包括：绝缘层，第一层堆叠，从所述绝缘层朝向第一方向延伸，所述第一层堆叠包括第一势垒层和第一沟道层；第二层堆叠，从所述绝缘层朝向与所述第一方向相反的第二方向延伸，所述第二层堆叠包括第二势垒层和第二沟道层；以及与所述第一沟道层和所述第二沟道层均接触的公共漏极电极。
根据实施例，电子装置包括：源极电极，从所述第一沟道层朝向所述绝缘层延伸，所述源极电极与所述第一沟道层接触；以及第一栅极电极，与所述绝缘层相邻并且在所述源极电极和所述公共漏极电极之间。
根据实施例，源极电极与所述第二沟道层接触；其中，所述源极电极从所述第一层堆叠的一侧延伸并且在延伸到所述第二沟道层的整个厚度上之前终止；以及其中，所述公共漏极电极从所述第二层堆叠的一侧延伸并且在延伸到所述第一沟道层的整个厚度之前终止。
附图说明
本公开的其他特征和优点将从以下与附图相关的详细描述中显现，其中：
图1是现有技术中已知HEMT晶体管的简化表示，尤其是沿垂直于正侧的横截面示出HEMT晶体管；
图2A是根据本公开的第一实施例的电子装置沿横截面的简化表示；
图2B是示出能够电连接图2A的电子装置的主栅极电极和附加栅极电极的主栅极焊盘和附加栅极焊盘的偏移定位的表示；
图2C是在所述装置的正视图中示出附加栅极焊盘的偏移定位的表示，所述附加栅极焊盘使得能够与图2A的电子装置的附加栅极电极电连接；
图3是根据本公开的第二实施例的电子装置沿横截面的简化表示；
图4是实现根据本公开的第一实施例的电子装置的封装的功能表示；
图5是根据本公开的条款形成附加晶体管的步骤的简化表示；
图6是根据本公开的条款形成主晶体管的步骤的简化表示；
图7是形成用于电接触源极电极和栅极电极的焊盘的步骤的简化表示。
具体实施方式
图1示出HEMT晶体管10。该HEMT晶体管10设置有堆叠13，堆叠从正侧11到背侧12包括绝缘体层14、势垒层15和能够以二维电子气体层的形式形成导电层16a的沟道层16。在一些实现方式中，导电层16a在沟道层16中从形成在势垒层15与所述沟道层16之间的界面15a延伸。
被选择用于形成势垒层15和/或沟道层16的III-V族半导体材料可以包括氮化镓(GaN)、氮化铝(AlN)、AlxGa1-xNx三元合金、砷化镓(GaAs)、AlGaAs或InGaAs三元合金。例如，势垒层15和沟道层16可以分别包括AlaGaN化合物和GaN。绝缘层14可以包括电介质材料，特别是二氧化硅(SiO2)或氮化硅(Si3N4)。
HEMT晶体管10还包括与导电层16a电接触的源极电极17和漏极电极18。更具体地，源极电极17和漏极电极18通过正侧11露出，并且穿过势垒层15到达界面15a并电接触导电层16a。源极电极17和漏极电极18可以部分地或整体地穿过导电层16a。源极电极17和漏极电极18可以包括填充形成在堆叠13中的沟槽的金属物质，例如铝。
HEMT晶体管10还包括旨在被施加电压V的栅极电极19，该电压使得能够控制导电层16a的状态。尤其，一旦栅极电极19和源极电极17之间的电位差，即Vg-Vs，大于表示HEMT晶体管10特性的阈值电压Vth，所述晶体管就处于导通状态。相反地，一旦Vg-Vs小于Vth，HEMT晶体管10就处于非导通状态，并且因此表现为关断开关。
因此，根据阈值电压Vth的值，并且更具体地说根据其符号，如果HEMT晶体管的阈值电压Vth为负，则HEMT晶体管可以处于耗尽(常开)模式，或者如果HEMT晶体管的阈值电压Vth为正，则HEMT晶体管可以处于增强(常关)模式。
然而，这种高电子迁移率晶体管具有导通电阻率Ron(Ron是导通状态漏极/源极电阻)，该导通电阻率限制了可能流过导电层的电流的强度。
在这方面，影响电阻率Ron的主要参数是：
沟道层的表面电阻；
导电层与源极电极和漏极电极之间的接触部的电阻；
芯片的布线金属的电阻率；
在最终组装中集成有高电子迁移率晶体管的最终组装中所感应的电阻。
为了克服这个问题，通过增加高电子迁移率晶体管的表面积，可以显著降低高电子迁移率晶体管的电阻率Ron。然而，存在可用于高电子迁移率晶体管集成的空间受限的情况，使得这样的解决方案无法被预见。
作为变体方案，可以想到优化影响电阻率Ron的参数。然而，这种解决方案实施起来仍然复杂，因为它一方面需要对高电子迁移率晶体管进行完全的改变尺寸，并且另一方面需要检查能够制造所述晶体管的方法。
本公开提供了一种装置，该装置的布置允许高电子迁移率晶体管的较高集成密度，而不显著增加所述装置占据的空间。
本公开还提供了一种允许对浪涌电流进行有效管理的装置。
应当理解，本公开不限于所描述的实施例，并且在不脱离本公开的框架的情况下可以将替代实施例引入本公开。
此外，应当理解，与本说明书相关地示出的不同附图仅作为说明给出并且不以任何方式限制本公开。特别应当清楚的是，可以不考虑相对比例或尺寸。
在整个说明书中承认，层或界面通常是平面的并且沿着平行于(0，x，y，z)正交参考系的(0，x，y)平面的平面延伸。此外，一旦参考了沿着横截面的表示，横截面垂直于由层形成的所有平面，并且在一些实现方式中垂直于(0，x，y)平面。还应当理解，一旦参考了层堆叠，就沿着(0，x，y，z)正交参考系的z方向堆叠这些层。
本公开包括电子装置，该电子装置包括HEMT晶体管，在此为了说明目的而被称为“主晶体管”，以及至少另一个HEMT晶体管，在此为了说明目的而被称为“附加晶体管”。
主晶体管和附加晶体管分别设置有主堆叠和附加堆叠，在主堆叠和附加堆叠之间插入有绝缘层。
主堆叠和附加堆叠分别从绝缘层延伸到电子装置的背侧和正侧，并且各自从绝缘层开始包括势垒层和沟道层。
例如，一旦所考虑的HEMT从非导通状态切换到导通状态，所考虑的HEMT就能够在沟道层中形成导电层。在一些实现方式中，此导电层采取二维电子气的形式，且在沟道层中从形成在势垒层与沟道层之间的界面延伸。
主晶体管和附加晶体管包括公共漏极电极，并且分别包括主源极电极和附加源极电极，被布置成使得当HEMT晶体管中的一个和另一个处于导通状态时，可能由两个导电层形成的导电路径并联连接。
对于主晶体管和附加晶体管中的一个和另一个，分别经由主栅极电极和附加栅极电极独立地控制从非导通状态和导通状态中的一个状态到这两个状态中的另一个状态的切换。
这种配置在一些方面是有利的。实际上，两个晶体管的导电沟道的平行化使得能够增加可能流过电子装置的电流的强度，而无需增加其表面积。在一些实现方式中，当流经主晶体管的电流超过阈值电压时，可以使附加晶体管导通以在所述晶体管中形成与附加晶体管的导电层并联连接的导电层。
此外，这种平行化还使得能够降低电子装置的导通状态电阻率Ron。
图2A-图2C示出根据本公开的第一实施例的电子装置100的示例。
因此，根据本公开的电子装置100包括高电子迁移率晶体管(下文中称为“HEMT晶体管”)。在一些实现方式中，电子装置100从正侧100a到背侧100b包括由绝缘层200分离的至少一个附加晶体管101及一个主晶体管102。在一些实现方式中，绝缘层200包括二氧化硅或氮化硅。
根据本实施例，HEMT晶体管处于增强模式中。换句话说，这种晶体管表现出正阈值电压Vth(当施加在栅极电极和源极电极之间的电位差Vg-VS大于Vth时，这种晶体管因此是导通的)。
本公开的描述将使用单个附加晶体管的实现方式作为说明性示例。然而，这个方面不是为了限制本公开的范围。在一些实现方式中，基于本领域技术人员的一般知识和本文的描述，在本公开的框架内实现多个附加晶体管将在本领域技术人员的能力内。
第一晶体管101和第二晶体管102各自包括分别称为第一堆叠201和第二堆叠202的堆叠。在一些实现方式中，这些堆叠中的每个堆叠可以包括III-V族半导体材料，且在一些实现方式中，包括III-N族半导体材料。在一些实现方式中，III-V族半导体材料可以选自氮化镓(GaN)、氮化铝(AlN)及其AlxGa1-xN三元合金，或者选自砷化镓(GaAs)及其化合物(AlGaAs、InGaAs)。
附加堆叠201和主堆叠202各自包括势垒层和沟道层。在一些实现方式中，附加堆叠201从绝缘层200到正侧100a包括附加势垒层201a及附加沟道层201b。等效地，从绝缘层200到背侧100b，主堆叠202包括主势垒层202a和主沟道层202b。
作为示例且根据本公开，势垒层可以包括AlxGa1-xN三元合金，而沟道层可以包括GaN。
此外，势垒层可以具有在从1nm到100nm的范围内的厚度。
沟道层可以具有在10nm至2μm的范围内的厚度。
根据本公开的术语，堆叠201或202能够形成二维电子气体层(2DEG)，二维电子气体层形成导电层。
在堆叠内的导电层在沟道层中从所考虑的堆叠的势垒层和沟道层之间形成的界面延伸。
因此，附加堆叠201包括附加导电层201c，附加导电层在附加沟道层201b中从形成在附加势垒层201a和附加沟道层201b之间的附加界面延伸。
等效地，主堆叠202包括在主沟道层202b中从形成在主势垒层202a与主沟道层202b之间的主界面延伸的主导电层202c。
电子装置100包括与附加导电层201c和主导电层202c中的一个和另一个电接触的源极电极203和漏极电极204。应当提醒的是，已知不同类型的电接触将源极电极203和漏极电极204电连接到导电层201c、202c：在一些实现方式中，欧姆接触、隧道接触或肖特基接触。
在一些实现方式中，源极电极203和漏极电极204穿过绝缘层200，并且各自在所述绝缘层200的任一侧上延伸，以各自电接触附加导电层201c和主导电层220c。
电装置100可以包括被称为源极焊盘206的焊盘，该焊盘被布置在正侧100a上，并且使得能够电接触源极电极203。在一些实现方式中，源极焊盘206包括掺杂硅。
电装置100可以包括被称为漏极焊盘207的焊盘，该焊盘被布置在背侧100b上，并且使得能够电接触漏极电极204。在一些实现方式中，漏极焊盘207可以包括掺杂硅。
当HEMT晶体管导通时，HEMT晶体管的导电层旨在确保所考虑的HEMT晶体管的源极电极和漏极电极之间的电流的传导。
根据本公开的电子装置100还包括彼此不同的两个栅极电极(即：彼此电绝缘)。在一些实现方式中，电子装置100包括主栅极电极205a和附加栅极电极205b。
电装置100可以包括称为主栅极焊盘208a的焊盘，该焊盘被布置在背侧上并且使得能够电接触主栅极电极。
等效地，电装置100可以包括被称为附加栅极焊盘208b的焊盘，该焊盘被布置在正侧上并且使得能够电接触附加栅极电极。
应该理解，对于每个HEMT晶体管，栅极电极和与其相关联的栅极焊盘之间的电接触被偏移，以避免电接触所考虑的晶体管的导电层的风险。在一些实现方式中，主栅极焊盘和附加栅极焊盘从电子装置的有源区域偏移(图2B)。“偏移”表示栅极焊盘，该栅极焊盘被布置在界定两个晶体管中的一个和另一个的轮廓的外部。在这方面，图2C是正视图(沿着平行于(0，x，y)平面的平面)中的装置100的表示。虚线界定了电子装置的有源部段ZA，在该有源部段中，避免了栅极电极与势垒层和沟道层中的一个和另一个之间的任何接触。
因此，主栅极电极205a被布置成控制主晶体管102，并且在一些实现方式中控制从非导通状态和导通状态中的一个状态到这两个状态中的另一个状态的切换。
等效地，附加栅极电极205b被布置成控制附加晶体管101，并且在一些实现方式中控制从非导通状态和导通状态中的一个状态到这两个状态中的另一个状态的切换。
“导通状态”表示电流可能在源极电极和漏极电极之间流动的晶体管。在一些实现方式中，HEMT晶体管在其处于导通状态时包括例如本文所定义的导电层。
“非导通状态”表示表现为断开开关的晶体管，使得没有电流可以在其源极电极和漏极电极之间流动。
在一些实现方式中，一旦栅极电极和源极电极之间的电位差Vg-Vs大于所考虑的晶体管的阈值电压Vth，HEMT晶体管就从非导通状态切换到导通状态。
因此，根据本公开，主晶体管102和附加晶体管101可以被独立地控制。在一些实现方式中，主晶体管和附加晶体管可以根据施加到它们的栅极电极的电压而处于相同状态或不同状态。
例如，一旦电流将被传导通过电子装置100，就可以首先控制主晶体管从非导通状态到导通状态的切换，同时将附加晶体管保持在非导通状态。只要电流保持小于阈值电流值Is，就可以分别保持主晶体管和附加晶体管的这些导通和非导通状态。
阈值电流值Is可以小于或等于损坏电流值Id。劣化电流Id的值对应于这样的电流值，超过该电流值主晶体管有被损坏的风险。
作为示例，阈值电流Is的值可以小于损坏电流Id的值的一半。
因此，在一些实现方式中，附加晶体管101的实现方式使得能够在发生浪涌电流时保护主晶体管。
作为变体方案或作为补充，一旦主晶体管对通过其导电层的电流通路对抗过高的电阻Ron，就可以实现附加晶体管101。在一些实现方式中，此效应可以在电子装置的温度升高时发生。
仍然作为变体方案，可以实现附加晶体管101，以吸收在主晶体管中在从非导通状态切换到其导通状态时可能发生的电流峰值。为此目的，与切换到主晶体管的导通状态同时发生的切换到附加晶体管的导通状态能够克服电流峰值的出现。
图3示出根据本公开的实施例的电子装置100。该实施例具有关于图2A-2C描述的大多数特征。
根据该第二实施例，HEMT晶体管处于耗尽模式或常开模式。换句话说，这种晶体管具有小于0的阈值电压Vth。因此，当施加在栅极电极和源极电极之间的电位差为零时，这种晶体管是导通的。
根据该第二实施例，主晶体管102和附加晶体管不再共享相同的源极电极。
在一些实现方式中，主晶体管102包括被称为主源极电极203a的源极电极，源极电极穿过主堆叠202并且通过背侧100b露出。在这方面，电子装置包括被称为主源极焊盘206a的焊盘，该焊盘被布置在背侧100b上并且能够建立与主源极电极203a的电接触。
等效地，附加晶体管101包括称为附加源极电极203b的源极电极，该源极电极穿过附加堆叠201并通过正侧100a露出。在这方面，电子装置包括被称为附加源极焊盘206b的焊盘，该焊盘被布置在正侧100b上并且能够建立与附加源极电极203b的电接触。
根据该第二实施例，主晶体管和附加晶体管均与MOSFET晶体管以级联耦联(或级联)。
在一些实现方式中，主晶体管102通过其源极与被称为主MOSFET晶体管的MOSFET晶体管级联。MOSFET晶体管包括连接到主栅极电极205a的源极Sa、连接到主源极电极203a的漏极Da、以及栅极Ga，该栅极能够控制主MOSFET从导通状态到非导通状态的切换或相反的切换。
等效地，附加晶体管101通过其源极与被称为附加MOSFET晶体管的MOSFET晶体管级联。MOSFET晶体管包括连接到附加栅极电极205b的源极Sb、连接到附加源极电极203b的漏极Db、以及栅极Gb，该栅极能够控制附加MOSFET晶体管从导通状态到非导通状态的切换或相反的切换。
同样，仍然根据该第二实施例，源极Sa和Sb也电连接。
根据该第二实施例，主栅极电极和附加栅极电极分别由栅极Ga和栅极Gb控制。
根据该第二实施例的电子装置的操作类似于在第一实施例的上下文中讨论的操作。
无论想到的实施例如何，根据本公开的电子装置可以集成到设置有控制器件600的电子封装1000(图4)。在一些实现方式中，电子封装包括分别连接到源极电极和漏极电极的输入E和输出S。
在一些实现方式中，控制器件600被配置成控制主晶体管和附加晶体管从非导通状态和导通状态中的一个状态到这两个状态中的另一个状态的切换。在一些实现方式中，控制器件经由分别用于向主栅极电极和附加栅极电极施加电压的连接Ga1和连接Ga2连接到电子装置100。
在一些实现方式中，控制器件600被配置成一旦主晶体管本身处于导通状态并且其导通的电流大于阈值Is就使附加晶体管导通。
在一些实现方式中，控制器件600可以被配置成使主栅极电极和附加栅极电极同步，以限制可能在切换到这两个晶体管的导通状态时出现的电流峰值。
本公开还涉及制造上述电子装置100的方法。仅在形成根据第一实施例的电子装置100的上下文中描述制造方法。本领域技术人员可以基于他们的一般知识和下文讨论的概念，使该方法适应于在第二实施例的上下文中实现该方法。
在一些实现方式中，所述方法包括形成附加晶体管101的步骤(图5)。
在一些实现方式中，此附加晶体管101的形成包括在第一衬底400(例如硅衬底)的第一表面上外延生长附加堆叠201。在一些实现方式中，外延生长可首先包括形成附加沟道层201b，并且然后形成附加势垒层201a。在一些实现方式中，附加沟道层的形成可以在附加适配层(附加沟道层必须位于附加适配层上)的形成之后。在一些实现方式中，附加适配层旨在限制在附加沟道层中形成位错。
外延生长之后是在附加势垒层201a上形成第一绝缘层200a，第一绝缘层例如包括二氧化硅或氮化硅。
然后，在绝缘层200a的沉积之后形成第一源极电极203b、第一漏极电极204b和第一栅极电极205b。在一些实现方式中，两个电极203b及204b从第一绝缘层的自由表面朝向附加堆叠201延伸或延伸到其中。
该制造方法包括形成主晶体管102的步骤(图6)。
在一些实现方式中，此主晶体管102的形成包括在第二衬底500(例如硅衬底)的第一表面上外延生长主堆叠202。在一些实现方式中，外延生长可以首先包括形成主沟道层202b，并且然后形成主势垒层202a。在一些实现方式中，主沟道层的形成可以在主适配层(主沟道层必须位于主适配层上)的形成之后。在一些实现方式中，主适配层旨在限制在主沟道层中形成位错。
外延生长之后是在主势垒层202a上形成第二绝缘层200b，第二绝缘层例如包括二氧化硅。
然后，在沉积第二绝缘层200b之后形成第二源极电极203a、第二漏极电极204a和第二栅极电极205a。
该制造方法还包括组装附加晶体管101和主晶体管102的步骤。在这方面，通过使第一绝缘层200a与第二绝缘层200b接触，并且使得第一源极电极203b和第一漏极电极204b分别与第二源极电极203a和第二漏极电极204a对齐，来执行组装步骤。
换句话说，第一绝缘层与第二绝缘层的组装形成绝缘层200。第一源极电极203b与第二源极电极203a的组装形成源极电极203。第一漏极电极204b与第二漏极电极204a的组装形成漏极电极204。第一栅极电极205b和第二栅极电极205a保持彼此独立。
还应当注意，该组装步骤可以根据板对板模式来执行。在一些实现方式中，所述方法可以包括形成于第一衬底上的多个第一晶体管及形成于所述第二衬底上的多个主晶体管。然后，组装这两个衬底，以将每个附加晶体管与主晶体管相对放置。
作为一种变体方案，该组装可以包括拾取和放置步骤。在一些实现方式中，每个附加晶体管可以单独放置在形成在第二衬底上的每个主晶体管上。
最后，仍然作为变体方案，主晶体管和附加晶体管都被单独化并且然后两两组装。
在最后的步骤中，通过减薄和蚀刻第一衬底来形成源极和栅极焊盘(图7)。
在一些实现方式中，根据本公开的电子装置在电力管理/消耗系统中实现。
在一些实现方式中，管理系统可以包括电力存储器件和所述电力的消耗路径。存储器件例如是电池或蓄电池。
消耗路径可以是电马达。因此，在一些实现方式中，根据本公开的电子装置100在电动车辆(汽车、卡车、自行车、火车)中实现。
电子装置可以被概括为包括称为主晶体管的HEMT晶体管和称为附加晶体管的至少另一个HEMT晶体管，主晶体管和附加晶体管分别设置有主堆叠和附加堆叠，在主堆叠和附加堆叠之间插入有绝缘层，主堆叠和附加堆叠从绝缘层分别朝向电子装置的背侧和正侧延伸，并且各自包括从绝缘层起的势垒层和沟道层，当所考虑的HEMT晶体管从非导通状态切换到导通状态时，沟道层能够形成导电层，主晶体管和附加晶体管包括公共漏极电极、并且分别包括主源极电极和附加源极电极，主源极电极和附加源极电极被布置成使得当HEMT晶体管中的一个和另一个处于导通状态时，可能由两个导电层形成的导电路径并联连接，从非导通状态和导通状态中的一个状态到这两个状态中的另一个状态的切换分别针对主晶体管和附加栅极电极中的一个和另一个被独立地控制。
漏极电极可以穿过绝缘层并且可以在所述绝缘层的任一侧上延伸，以电接触主晶体管和附加晶体管中的一个和另一个的沟道层，在一些实现方式中，电子装置可以包括被称为漏极焊盘的焊盘，焊盘被布置在背侧上并且使得能够电接触漏极电极。
所述电装置可以包括被称为主栅极焊盘的焊盘和被称为附加栅极焊盘的焊盘，所述主栅极焊盘被布置在背侧上并且能够电接触主栅极电极，所述附加栅极焊盘被布置在正侧上并且能够电接触附加栅极电极。
主晶体管和附加晶体管可以是增强型HEMT晶体管，并且主源极电极和附加源极电极可以形成单个源极电极，在一些实现方式中，源极电极穿过绝缘层，并且在所述绝缘层的任一侧上延伸以电接触主晶体管和附加晶体管中的一个和另一个的沟道源。
所述电子装置可以包括被称为源极焊盘的焊盘，该焊盘能够电接触源极电极。
源极焊盘可以被布置在正侧上。
主晶体管和附加晶体管可以是耗尽型HEMT晶体管，并且各自都可以与分别称为主MOSFET晶体管和附加MOSFET晶体管的MOSFET晶体管级联。
所述主MOSFET晶体管和所述附加MOSFET晶体管可以被布置成独立地分别向所述主晶体管和所述附加晶体管施加导通状态或非导通状态。
所述电子装置还可以包括两个焊盘，称为主源极焊盘和附加源极焊盘，能够分别电接触主源极电极和附加源极电极，主源极焊盘和附加源极焊盘分别布置在背侧和正侧上。
主堆叠和附加堆叠可以基本相同。
主晶体管和附加晶体管可以具有相同的阈值电压。
主晶体管和附加晶体管各自可以分别具有彼此不同的主阈值电压和附加阈值电压。
两个沟道层可以包括GaN并且势垒层可以包括AlGaN三元合金。
绝缘层可以包括电介质材料，在一些实现方式中，电介质材料是二氧化硅。
电子封装可以被概括为包括本文所讨论的电子装置；用于控制主晶体管和附加晶体管从非导通状态和导通状态中的一个状态到这两个状态中的另一个状态的器件的切换，所述控制器件被配置成一旦主晶体管本身处于导通状态并且当主晶体管导通的电流大于阈值时，就使附加晶体管导通。
上述各种实施例可以组合以提供进一步的实施例。如果需要，可以修改实施例的各方面以采用各种实施例的概念来提供另外的实施例。
根据以上详细描述，可以对实施例进行这些和其他改变。通常，在所附权利要求中，所使用的术语不应被解释为将权利要求限制为说明书和权利要求中公开的具体实施例，而应被解释为包括所有可能的实施例以及这些权利要求所授权的等同物的全部范围。因此，权利要求不受本公开的限制。

Claims (20)

1.一种电子装置，其特征在于，所述电子装置包括：
第一高电子迁移率晶体管HEMT晶体管；以及
至少一个第二HEMT晶体管，
其中，所述第一HEMT晶体管包括第一层堆叠，并且所述第二HEMT晶体管包括第二层堆叠，在所述第一层堆叠和所述第二层堆叠之间插入有绝缘层，所述第一层堆叠和所述第二层堆叠从所述绝缘层分别朝向所述电子装置的第一侧和第二侧延伸；
其中，所述第一层堆叠和所述第二层堆叠中的每个层堆叠包括从所述绝缘层起的势垒层和沟道层；以及
其中，所述第一HEMT晶体管包括第一源极电极和第一栅极电极，所述第二HEMT晶体管包括第二源极电极和第二栅极电极，并且所述第一HEMT晶体管和所述第二HEMT晶体管包括公共漏极电极。
2.根据权利要求1所述的电子装置，其特征在于，所述公共漏极电极穿过所述绝缘层并在所述绝缘层的任一侧上延伸并且与所述第一HEMT晶体管的沟道层接触以及与所述第二HEMT晶体管的沟道层接触，并且
所述电子装置还包括漏极焊盘，所述漏极焊盘布置在所述第一侧上并且与所述漏极电极接触。
3.根据权利要求1所述的电子装置，其特征在于，所述电子装置还包括：
第一栅极焊盘，布置在所述第一侧上并与所述第一栅极电极接触；以及
第二栅极焊盘，布置在所述第二侧上并与所述第二栅极电极接触。
4.根据权利要求1所述的电子装置，其特征在于，所述第一HEMT晶体管和所述第二HEMT晶体管是增强型HEMT晶体管，并且
其中，所述第一源极电极和所述第二源极电极是同一源极电极，所述同一源极电极穿过所述绝缘层、在所述绝缘层的任一侧上延伸并且与所述第一HEMT晶体管的所述沟道层和所述第二HEMT晶体管的所述沟道层接触。
5.根据权利要求4所述的电子装置，其特征在于，所述电子装置还包括与所述源极电极接触的源极焊盘。
6.根据权利要求5所述的电子装置，其特征在于，所述源极焊盘布置在所述第二侧上。
7.根据权利要求1所述的电子装置，其特征在于，所述电子装置还包括第一MOSFET晶体管和第二MOSFET晶体管，
其中，所述第一HEMT晶体管和所述第二HEMT晶体管是耗尽型HEMT晶体管，并且所述第一HEMT晶体管和所述第二HEMT晶体管各自与所述第一MOSFET晶体管和所述第二MOSFET晶体管以级联耦联。
8.根据权利要求7所述的电子装置，其特征在于，所述第一MOSFET晶体管和所述第二MOSFET晶体管被配置成分别向所述第一HEMT晶体管和所述第二HEMT晶体管独立地施加导通状态或非导通状态。
9.根据权利要求1所述的电子装置，其特征在于，所述电子装置还包括分别与所述第一源极电极和所述第二源极电极接触的第一源极焊盘和第二源极焊盘，所述第一源极焊盘和所述第二源极焊盘分别布置在所述第一侧和所述第二侧上。
10.根据权利要求1所述的电子装置，其特征在于，所述第一层堆叠和所述第二层堆叠彼此成镜像。
11.根据权利要求1所述的电子装置，其特征在于，所述第一HEMT晶体管和所述第二HEMT晶体管具有相同的阈值电压。
12.根据权利要求1所述的电子装置，其特征在于，所述第一HEMT晶体管具有第一阈值电压，并且所述第二HEMT晶体管具有不同于所述第一阈值电压的第二阈值电压。
13.根据权利要求1所述的电子装置，其特征在于，所述第一HEMT晶体管和所述第二HEMT晶体管具有包括GaN的沟道层，并且所述第一HEMT晶体管和所述第二HEMT晶体管具有包括AlGaN三元合金的势垒层。
14.根据权利要求1所述的电子装置，其特征在于，所述绝缘层是包括二氧化硅的层。
15.一种电子封装，其特征在于，所述电子封装包括：
第一HEMT晶体管；
第二HEMT晶体管；以及
控制电路装置，
其中，所述第一HEMT晶体管包括从绝缘层朝向第一方向延伸的第一层堆叠，并且所述第二HEMT晶体管包括从所述绝缘层朝向与所述第一方向相反的第二方向延伸的第二层堆叠；
其中，所述第一层堆叠和所述第二层堆叠中的每个层堆叠包括从所述绝缘层起的势垒层和沟道层；
其中，所述第一HEMT晶体管包括第一源极电极和第一栅极电极，所述第二HEMT晶体管包括第二源极电极和第二栅极电极，并且所述第一HEMT晶体管和所述第二HEMT晶体管包括公共漏极电极；以及
其中，所述控制电路装置被配置成一旦所述第一HEMT晶体管处于导通状态并且所述第一HEMT晶体管传导的电流大于阈值，就控制所述第二HEMT晶体管切换到导通状态。
16.根据权利要求15所述的电子封装，其特征在于，所述控制电路装置控制所述第一HEMT晶体管和所述第二HEMT晶体管以分别经由所述第一栅极电极和所述第二栅极电极在非导通状态和导通状态之间单独地切换。
17.根据权利要求16所述的电子封装，其特征在于，当所述第一HEMT晶体管和所述第二HEMT晶体管处于导通状态时，所述第一HEMT晶体管和所述第二HEMT晶体管的沟道层中的导电路径并联连接。
18.一种电子装置，其特征在于，所述电子装置包括：
绝缘层，
第一层堆叠，从所述绝缘层朝向第一方向延伸，所述第一层堆叠包括第一势垒层和第一沟道层；
第二层堆叠，从所述绝缘层朝向与所述第一方向相反的第二方向延伸，所述第二层堆叠包括第二势垒层和第二沟道层；以及
与所述第一沟道层和所述第二沟道层均接触的公共漏极电极。
19.根据权利要求18所述的电子装置，其特征在于，所述电子装置包括：
源极电极，从所述第一沟道层朝向所述绝缘层延伸，所述源极电极与所述第一沟道层接触；以及
第一栅极电极，与所述绝缘层相邻并且在所述源极电极和所述公共漏极电极之间。
20.根据权利要求19所述的电子装置，其特征在于，所述源极电极与所述第二沟道层接触；
其中，所述源极电极从所述第一层堆叠的一侧延伸并且在延伸到所述第二沟道层的整个厚度上之前终止；以及
其中，所述公共漏极电极从所述第二层堆叠的一侧延伸并且在延伸到所述第一沟道层的整个厚度之前终止。
CN202220713098.5U 2021-03-30 2022-03-29 电子装置和电子封装 Active CN217468434U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR2103238 2021-03-30
FR2103238A FR3121549A1 (fr) 2021-03-30 2021-03-30 Dispositif électronique comprenant de deux transistors à haute mobilité électronique
US17/705,025 2022-03-25
US17/705,025 US20220320325A1 (en) 2021-03-30 2022-03-25 Electronic device comprising two high electron mobility transistors

Publications (1)

Publication Number Publication Date
CN217468434U true CN217468434U (zh) 2022-09-20

Family

ID=83267145

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210320458.XA Pending CN115148730A (zh) 2021-03-30 2022-03-29 包括两个高电子迁移率晶体管的电子装置
CN202220713098.5U Active CN217468434U (zh) 2021-03-30 2022-03-29 电子装置和电子封装

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210320458.XA Pending CN115148730A (zh) 2021-03-30 2022-03-29 包括两个高电子迁移率晶体管的电子装置

Country Status (1)

Country Link
CN (2) CN115148730A (zh)

Also Published As

Publication number Publication date
CN115148730A (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
US9171937B2 (en) Monolithically integrated vertical JFET and Schottky diode
US9343562B2 (en) Dual-gated group III-V merged transistor
US8552471B2 (en) Semiconductor apparatus having reverse blocking characteristics and method of manufacturing the same
US20090072269A1 (en) Gallium nitride diodes and integrated components
US9184243B2 (en) Monolithic composite III-nitride transistor with high voltage group IV enable switch
US10692976B2 (en) GaN-on-Si switch devices
US20090050939A1 (en) Iii-nitride device
WO2004019415A1 (en) GaN-TYPE ENHANCEMENT MOSFET USING HETERO STRUCTURE
US20240204058A1 (en) Nitride-based bidirectional switching device for battery management and method for manufacturing the same
US20220384418A1 (en) Nitride-based semiconductor bidirectional switching device and method for manufacturing the same
CN217468434U (zh) 电子装置和电子封装
CN218896636U (zh) 电子设备及结构
US20220320325A1 (en) Electronic device comprising two high electron mobility transistors
WO2021106236A1 (ja) ダイオード、ダイオードの製造方法および電気機器
CN218299803U (zh) 电子器件和电子器件的结构
CN218274605U (zh) 电子器件
US20220328681A1 (en) Electronic assembly provided with a plurality of high electron mobility transistors
US20220359714A1 (en) Electronic device provided with a stack of two high electron mobility transistors arranged in a bridge half-arm
US20220336651A1 (en) Bidirectional device provided with a stack of two high electron mobility transistors connected head-to-tail
US20230231393A1 (en) Nitride-based bidirectional switching device for battery management and method for manufacturing the same
US20210296311A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20190296000A1 (en) Highly Integrated RF Power and Power Conversion Based on Ga2O3 Technology

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Montrouge, France

Patentee after: STMicroelectronics France

Country or region after: France

Address before: Montrouge, France

Patentee before: STMicroelectronics S.A.

Country or region before: France

CP03 Change of name, title or address
TR01 Transfer of patent right

Effective date of registration: 20240313

Address after: Montrouge, France

Patentee after: STMicroelectronics S.A.

Country or region after: France

Address before: Grenoble

Patentee before: Exagan

Country or region before: France

TR01 Transfer of patent right