TW200539293A - Thin film transistor - Google Patents
Thin film transistor Download PDFInfo
- Publication number
- TW200539293A TW200539293A TW094113046A TW94113046A TW200539293A TW 200539293 A TW200539293 A TW 200539293A TW 094113046 A TW094113046 A TW 094113046A TW 94113046 A TW94113046 A TW 94113046A TW 200539293 A TW200539293 A TW 200539293A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- contact
- source
- insulating layer
- drain
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 31
- 238000009413 insulation Methods 0.000 claims description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 16
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 9
- 239000004575 stone Substances 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 229940098465 tincture Drugs 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000004020 conductor Substances 0.000 description 11
- 230000005684 electric field Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- -1 hafnium nitride Chemical class 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- KKIMDKMETPPURN-UHFFFAOYSA-N 1-(3-(trifluoromethyl)phenyl)piperazine Chemical compound FC(F)(F)C1=CC=CC(N2CCNCC2)=C1 KKIMDKMETPPURN-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
200539293 九、發明說明： 【發明所屬之技術領域】 本發明關於薄膜電晶體，特別是同平面型薄膜電晶體， 及製造諸此電晶體之方法。 【先前技術】 在一同平面型薄膜電晶體（TFT)中，源極、汲極及閘極 金屬積覆皆提供於一薄膜半導體層之同一側上。 在習知同平面型TFTs中，閘極金屬積覆與源極金屬積覆 之間僅有一較薄之絕緣層，閘極金屬積覆與汲極金屬積覆 之間亦如是，由於此絕緣層亦提供於閘極與半導體材料之 間，因此該層之過量厚度會降低TFT性能。結果，習知同 平面型TFTs典型上即具有一比底閘極型TFTs及頂閘極型 TFTs者較高效能之閘極-源極電容及閘極-汲極電容。 採用同平面型TFTs之一者係做為一電流控制，亦即驅動 裝置，如主動矩陣型聚合物發光二極體（AMPLED)顯示器 中之TFT。此一顯示裝置揭露於US 2003/0098828中。典型 上採用以多晶矽為主之同平面型TFTs，因為多晶矽具有一 低逆漏且呈電力性穩定，可在一施加於TFT之給定閘極電 壓下容許一準確電流供給通過LED。 【發明内容】 在一第一觀點中，本發明提供一種同平面型薄膜電晶體 TFT，其包含：一通道區、一源極接點及一汲極接點，皆 自複數個半導體層及一第一金屬層形成於一基板上；一第 一絕緣層，係提供於該源極接點與該汲極接點上，且被界 101268.doc 200539293 定以至於該第一絕緣層之一第一 示 &佔用與該源極接點實質 上相同之面積，且該第一絕緣層 第一區佔用與該沒極 接點實質上相同之面積；一第— 呆一、纟巴緣層，係提供於該通道 &、及遠弟一絕緣層之該第一叙莖-广 ^弟一區上；及一第二金屬 層，係提供於該第二絕緣層上， 且被界定以利提供一閘 才虽°
該第-絕緣層包含絕緣材料及接觸孔；在此例子中，藉 由該源極接點與該汲極接點之—些面積被該第—絕緣層之 絕緣材料佔用，且該源極接點與該沒極接點之—些面積被 該第-絕緣層内之接觸孔佔肖，使該第一絕緣層之第一區 =用與該源極接點實質上相同之面積，且該第—絕緣層之 第二區佔用與該汲極接點實質上相同之面積。 該等複數個半導體層包含一 該等複數個半導體層包含一 與一汲極。 未摻雜之微晶矽層。 n+非晶矽層，以提供一源極 在另-觀點中，本發明提供—種主動矩陣型顯示裝置， ” c έ如上述第一觀點之任一說明之薄膜電晶體。 在又觀點中，本發明提供一種形成一同平面型薄膜電 晶體TFT之方法，#包含以下步驟，即依序在_基板上形 成以下者··—通道區；—源極；一汲極；-源極接點；_ 沒極接點’·-第_絕緣層之—第一區提供於該源極接點上 且佔用與該源極接點實質上相同之面積；㈣一絕緣層之 一第一區提供於該汲極接點上且佔用與該汲極接點實質上 相同之面冑’-帛二絕緣層沉積於該通道區及豸第一絕緣 101268.doc 200539293 層之該第一與第二區上；及該第二絕緣層上之一閘極。 該第一絕緣層之該第一與第二區内具有接觸孔，供接觸 於該源極接點與該汲極接點。 该TFT可由含未摻雜之微晶矽的一第一半導體層構成。 该TFT可由一含有n+非晶矽的一第二半導體層構成。 該第一絕緣層，特別是該第一絕緣層之第一與第二區， 其相較於習知同平面型TFTs之絕緣層，實際上為額外之絕
緣層區。此額外第一絕緣層之第一與第二區容易提供TFT 之閘極至源極之電容、以及閘極至汲極之電容減小。在某 些幾何中，此方法可在不需要任意其他遮罩或界定步驟下 達成。 在再—觀點中，上述同平面型TFT係製於同一基板上， 有二/、用之製程步驟，如一不同幾何之非晶石夕TFT。 即使是在此例子中，也僅需要—額外之遮罩以提供該第一 絕緣層之第一與第二區之效益。 w、豕層之第一與第
， c J观机砷碼允彳卜電質肩 因此，依本發明所示，該等填充介電質層區即提供於一 平面型TFT之源極與汲極接點上方。 ' 該等填充介電質層區易於分 、 勿％刀別獒供閘極與源極之間、 心， 巴緣’亦即其提供閘極-源極、 閘極-汲極之間減小電 斤桂 Μ + ^ ^ 在本發明之一此_戥φ 寻填充介電質層區提彳丘此 …、 徙仏此、大之絕緣，亦即減小之電容 其仏在貫質上垂直於該基板之方 之電谷 視為”水平"面，Μ > 易13之，若將該基: J Τ田’則该方向實皙 貝上為垂直，，方向，或另易- 101268.doc 200539293 之’其為該等層沉積與建立之方向’即相對於該基板平面 之方向。在本發明之另-些觀點中，該等填充介電質層區 另可在遠離該基板平面之方向額外提供閘極與源極、及間 極與汲極之間增大之絕緣’亦即間極與源極、及閘極與汲 極之間減小之電容’而非實質上垂直於該基板之方向，例 如在邊基板平面之45。方向。在本發明之又一些觀點中， 該等填充介電質區可在遠離該基板平面之方向提供間極盈 源極、及閘極與汲極之間增大之絕緣，亦㈣極與源極、 及閘極與汲極之間減小之電容’而非實質上垂直於該基板 之方向，例如在該基板平面之45。方向，而不需要在實質 上垂直於該基板之方向提供此減小之電容。 大體上可以瞭解的是該等填充介電質區容易在任意方向 中及源極及/或汲極金屬重疊處及/或較接近於閘極金屬處 提供增大之絕緣，亦即減小之電容。 【貫施方式】 文後所述之第一實施例係針對一使用在一 AMpLED顯示 裝置中之TFT配置。然而，應該瞭解的是在其他實施例 中，相同或對應之TFT結構可提供用於不同用途，且事實 上T F T結構及製造τ F T之方法皆代表本發明本身之實施 例0 圖1係第一實施例包含TFTs在内之一主動矩陣型定址彩 色電場發光顯示裝置之一部分示意圖。該主動矩陣型定址 電場發光顯示裝置包含一面板，該面板具有一行列矩陣陣 列之規律間隔式像素，其係以丨表示，及包含連同相關聯 101268.doc 200539293 切換構件之電場發光顯示元件2。像素⑼於交叉之多組行 _與列(資料)位址電導體…之間之相交處。為了圖 面單純起見’目中僅示少許像素卜實際上則有數百行與 列之像h。像素⑽透過諸組行與列位址電導體，而由一 周邊驅動電路定址，該驅動電路包含一行掃描驅動器電路 8及一列資料驅動器電路9,其皆連接於各組電導體之末 端0 電場發光顯示元件2包含一有機發光二極體，在此以一 二極體το件（LED)代表且包含_對電極，電極之間央置一 或：個主動層之有機電場發光材料。陣列型顯示元件係與 一絕緣支撐件一側上之相關聯主動矩陣型電路一併攜載。 顯不7G件之陰極或陽極係由透明之導電性材料構成。支撐 件為-透明材料，例如玻璃，而最接近於該基板之顯示元 件2之電極可由透明之導電性材料組成，例如ιτ〇，因此由 包％發光層所產生之光即透射通過諸電極及支撐件，而可 供位於支撐件另一側之觀視者看見。典型上，有機電場發 光材料層之厚度在1〇〇_與2〇〇麵之間。 可用於元件2之適當有機電場發光材料之典型實例係屬 習知且被揭露於ΕΡ_Α_〇717446中。界〇96/36959中所述之 共輛聚合物材料亦可使用。 圖2係以示意形式揭示一用於此實施例中各像素1之像素 與驅動電路配置。各像素1包含EL顯示元件2及相關聯之驅 動器電路。該驅動器電路具有一位址電晶體16，係由行電 導體4上之一行位址脈衝導通。當位址電晶體16導通時， 101268.doc 200539293 列電導體6上之一電虔可以通過其餘像素。特別是，位址 電晶體16將列電導_供給至-電流源20,該電流源包 含一驅動電晶體22及-儲存電容器以。列電虔提供於驅動 電晶體22之閘極，且閘極甚至在行位址脈衝結束後仍由儲 存電容器24維持於此電壓。 該像素與驅動電路配置係以—類比模式操作。驅動電晶 體2 2上之閑電歷併合Y丘认雷、、☆、、/§ 1 Λ a 私生货口仏、，，口包机源20之電力軌條26上之電壓
的範圍係㈣擇以令電晶體操作於直線㈣，因此源極· 汲極電流大致上呈線性比例於閘電壓。因&，列電導體6 上之電壓係用於選擇一要求之電流至顯示元件2。典型上 在通過驅動電晶體22之源極_沒極時約有6伏之電壓降，結 果，電力軌條26上之電壓需為大約1〇伏，以達成通過大約 伏LED %之要求電壓降（當陰極係如圖中所示接地時）。 典型上閘電壓係在一範圍内’且健存電容器Μ上有一大約 4伏之儲存電遷。例如，列電導體6上之資料信號可以在大 約5-7伏範圍内。 在b主動矩陣型疋址彩色電場發光顯示裝置中，驅動電 曰曰體22及位址電晶體16在細部結構上各為不同技術， {疋/、s在共同整體多層製程期間在同一基板上製成。 基本上，驅動電晶體22之主半導體層包含利用一電漿增強 性化學氣體沉積(PECVD)製程方式沉積之微晶矽㈣， 而主位址電晶體16包含利用另一（pECVD)製程方式沉積之 非晶矽（a-Si)。 位址電曰曰體1 6針對其切換角色而需要具有一低逆漏。驅 101268.doc -10- 200539293 動電晶體22需要具有高電力穩定性，使得供給至EL顯示元 件2之該電流係施加於驅動電晶體22閘極之信號電壓之一 準確反射。 大體上，較佳由非晶矽製成TFTs，因為這是一較簡便且 有成本效益之製造技術。惟，儘管非晶矽TFTs具有低逆 漏，但是並無高電力穩定性，且因此無法用於位址電晶體 16與驅動電晶體22二者。因此，通常針對AMPLED顯示裝 置而言，TFTs係利用多晶矽技術製成，因為生成之TFTs具 _ 有低逆漏及高電力穩定性。惟，多晶矽技術較不如非晶矽 技術之簡便及成本效益。 在此例子中，驅動電晶體22係使用PECVD沉積之微晶矽 製成，因為此製程提供TFTs具備驅動電晶體22所需之高電 力穩定性。此TFTs無低逆漏，但是此點對於驅動電晶體22 並不要緊。這是有利的，因為PECVD微晶矽沉積製程較簡 便且有成本效益。再者，PECVD微晶矽沉積製程相似於非 晶矽製程，因此藉由在整體併合之製程中在同一基板上實 施此二製程，即可以有利地使用，以利於用非晶矽製成位 址電晶體16及用微晶矽製成驅動電晶體。此舉結合了該等 二類型電晶體之簡便及成本效益製程之優點，同時各類型 電晶體可達成各自技術之所需強力特徵。 依上述方式結合非晶矽與微晶矽二項技術會比隔離使用 - 任一項技術需要額外之遮蔽步驟，增添製程之複雜性及成 . 本。所需之額外遮罩數將取決於針對該等二電晶體而選擇 之各別幾何，例如是否為頂閘極、底閘極或同平面型。在 101268.doc -11 - 200539293 此例子中，非晶石夕位址電晶體16為底閘極型，而微晶石夕驅 動電晶體22為同平面型，此結合方式即有利地僅需要一額 外之遮敝步驟。 ，文後所述之配置中，同平面型微晶㈣動電晶體22具 有複數個位於源極與没極接點上方之填充介電質層區，藉 此緩和典型上發現於具有較高間極_源極電容與開極.㈣ 電谷之習知同平面型TFTs中之特徵。 圖3揭示在此實施財用於製造位址電晶體似驅動電 晶體22之製程步驟。該等製程步驟現在即藉由圖之 幫助以說明t，圖中簡示隨著製程進#，多數層在一基板 24上之建立情形。圖4叫以截面揭示用於一位址電晶體 16及-驅動電晶體22之多數層之建立情形，亦即用於一像 素1。惟，應該瞭解的是文後所述相關於單一像素丨 事實上係對整個像素陣列同時執行。 〃 .圖Μ所示之元件係形成如下。在步驟S2, -微晶石夕(μ_ SD層沉積於基板24上。在步驟以，一 η+非晶石夕㈣）層沉 積於微晶碎層上。在步驟α „ 隹/驟s6，微晶矽層與η+非晶矽層皆利 用一第-遮罩钱刻，以界定—微晶石夕tft區，亦即，在此 階段提供一微晶石夕咖區26與一中間n+非晶石夕區Μ，如圖 ⑽示。諸結構將形成一部分驅動電晶體… 圖4b中所示之其他元件係形成如下。在㈣^1 一 金屬層沉積於包括中間奸非^區28在内之基板^ 步驟slO，一介電質厣，介0 ^ "电貝層亦即絕緣層，文後稱為一填 電質層，其沉積於該第-金屬層上。在此實施例中，、此填 101268.doc -12- 200539293 "电貝層為氮化⑪。惟，在其他實施例中，此填充介電 質層可為任意適當之低介電常數材料。在步驟sl2，該第 一金屬層及該填充介電質層皆利用-第二遮罩㈣，以界 定用於驅動電晶體22與位址電晶體16二者之元件。 被界定用於驅動電晶體22之元件係-源極接點30及-汲 極接點32 ’其係由該第一金屬層構成且位於中間n+非晶石夕 區28之各別部分上方；及—源極填充介電制_及一沒 極填充"電負層區36。由於該金屬層及該介電質填充層皆 利用同-料㈣，源極填充介電質層區Μ位於驅動電晶 體22之源極接點3〇正上方且佔用對應之基板面積。同樣 地’及極填充介電質層區36位於驅動電晶體以之及極接點 32正上方且佔用對應之基板面積。因此，驅動電晶體以 源極接點30係由源極填充介電質層區34覆蓋；同樣地，驅 ，電aa體22之;及極接點32係由汲極填充介電質層區％覆 • 被界定用於位址電晶體16之元件係一閘極38，亦即閘極 金屬，其係藉由從該第一金屬層蝕刻而界定，及一殘留填 充介電質層區40，其位於位址電晶體16之剛界定閉極38正 上方且佔用對應之基板面積。 在步驟S14，一中間n+非晶矽區28係在驅動電晶體η之 源極接點30與汲極接點32之間餘除，藉此提供驅動電晶體 " 22之一通道區42。 一 請參閱圖4C’在步驟Sl6’殘留填充介電質層區4〇利用 一第三遮罩蝕除，因而再次曝露位址電晶體Η之金屬閘極 101268.doc -13- 200539293 區38。由於整個殘留填充介電質層區仂是 製圖方式，此遮罩在_明声1 矛、相對於 ,“ 一 在，"乎明度或解析度上即無關緊要。因 ^在此貫把例之情況中例如可以採用—印刷或 定製程，而非較麻煩之微影製程、；1 行在 印注思在僅欲制 成一相當於該驅動電晶體之電晶 口丄也 私日日體之貫施例中，亦即不含 另一相§於位址電晶體丨6之電 該第三遮罩。 ^體，則不需要步驟s16或 圖财所示之其他元件係形成如下。在㈣心 於位址電晶體16之非晶石夕TFT堆疊从冗積於圖⑽示之兮 打㈣疊44㈣積财包含—氮切料 (、）日、-未摻雜之非晶♦層48、及—n+摻雜之非晶 石夕層50。請注意在驅動電晶體22之區域中，該氮化石夕絕緣 (純化）層將在該㈣W及各敎祕與㈣ 供一般絕緣。 门权 圖4e中所示之其他元件係形成如下。在步驟⑽，非晶 石夕TFT堆疊44之非晶石夕層48及n+非晶石夕層5〇利用一第四遮 罩蚀刻’藉此界定位址電晶體之—非晶石夕凸塊…1延伸 過金屬間極區38之區域以外。非晶石夕凸塊Μ包含一未摻雜 之非晶石夕凸塊區54’其係由一 n+非晶石夕凸塊㈣覆蓋。在 ，刻步驟S20期間’非晶石夕TFT堆疊44之非晶石夕層48^+非 晶石夕層50係自其他區域㈣，特別是自驅動電晶_之區 域餘除。 圖f中所示之其他元件係形成如下。在步驟⑵，一第 一金屬層沉積於圖4e所示之該結構上。在步驟S24，該第 101268.doc -14- 200539293 二金屬層利用—第五遮罩㈣，以界μ於位址電晶㈣ 之一源極接點58舆一波極接點60，及用於驅動電晶體22之 -閘極62。在步驟s26，位址電晶體16之源極接點μ與沒 極接占60之間之η+非晶石夕層5〇係自位址電晶體^之源極接 點58與汲極接點60之間姓除，藉此提供位址電晶體16之_ 後通道區64。 圖4g中所不之其他凡件係形成如下。在步驟似，一純 化氮化石夕絕緣層66沉積於圖4f所示之該結構上。在步驟 •複數個接觸孔利用一第六遮罩姓刻通過複數層，適 度地到達該等第-及第二金屬層上之複數個要求接點。在 步驟s32，一銦錫氧化物（IT〇)透明導電層沉積於目前包括 步驟S3()所形成該等接觸孔在内之該結構上。在步驟s34， ,亥！EJ錫氧化物層利用一第七遮罩钱刻，以形成該等金屬層 之互連68。在圖中，為了清楚起見，僅揭示某些必要之 互連68，亦即，用於位址電晶體16之一源極互連68a與一 沒極互連68b，及用於驅動電晶體22之-源極互連68c與一 汲極互連68d。此代表一簡便之連接過程，即本實施例之 另一優點在於備有填充介電質區，而不需要引用複雜之連 接必需物。 驅動電晶體22之源極互連68c通過源極填充介電質層區 、利於到達驅動電晶體22之源極接點3 〇。除此之外， 源極填充介電質層區34留在驅動電晶體22之源極接點30 且源極填充介電質層區34之面積相當於驅動電晶體22 之源極接點30之面積。 101268.doc -15- 200539293 同樣地，驅動電晶體22之汲極互連68d通過汲極填充介 黾貝層區36以利於到達驅動電晶體22之沒極接點32。除 此之外，汲極填充介電質層區36留在驅動電晶體22之汲極 接點32上，且汲極填充介電質層區％之面積相當於驅動電 晶體22之汲極接點32之面積。 因此，包含源極填充介電質層區34與汲極填充介電質層 區36之同平面型驅動電晶體22係本發明之一tft實施例。
源極填充介電質層區34與沒極填充介電質層區％分別提 供閘極與源極之間、及閘極與沒極之間增大之絕緣，亦即 其分別提供減小之閘極-源極電容及閘極_汲極電容。在此 實施例中’源極填充介電f層區34與祕填充介電質層區 36係在實質上垂直於基板24之方向中提供此增大之絕緣， 亦即減小之電容，易言之，若將該基板視為”水平"面，則 該方向實質上為”垂直"方向，或另易言之，其為該等層沉 積與建立之方向，即相對於該基板平面之方向。 在其他實施例中，由於源極金屬、沒極金屬、及間㈣ 屬各別位置之故，本發明所提供之填充介電f區可被吳 位’以利在遠離該基板平面之方向額外提供閘極與源極、 及閘極與沒極之間增大之絕緣，亦即閘極與源極、及 與沒極之間減小之電容’而非實質上垂直於該基板之力 向，例如在該基板平面之45。方向。在又一幾何中 =之填充介電質區可被定位，以在遠離該基板平面: 方向提供閘極與源極、及閘極與汲極之間增大之絕緣， 即閘極與源極、及問極與沒極之間減小之電容，而非實質 101268.doc -16 - 200539293 上垂直於基板之方向，例如在該基板平面之45。方向，而 不需要在實質上垂直於該基板之方向提供此減小之電容。 大體上可以瞭解的是該等填充介電質區容易在任意方向 中及源極及/或汲極金屬重疊處及/或較接近於閘極金屬處 提供增大之絕緣，亦即減小之電容。 在上述實施财，備有該等填充介電質區於㈣之電晶 體(驅動電晶體22)係在一同時亦製成其他電晶體(位址電晶 -—：)I &期間製成。因此’—額外遮蔽步驟需能適應 該填充介電質區之存在（在上述實施例中為步驟sl6，即 .亥第二遮罩）。在其他實施例中，則僅製成備有該等填充 介電質區於内部之雷晶# ♦ 之包日日體。在此例子中，並不需要額外遮 敝步驟（即上述實施例中利用該第三遮罩之步驟Sl6可以省 略）’亦即本發明之々交望搶 4… 化亥寺填充介電質區可以有利地提供於 绪此貫施例中，相轉於羽4 季於S知同平面型TFT製造過程，其並 不需要任意額外之遮蔽步驟。 /、 在上述’ ^例中，AMPLED顯示裝置係底部放射型，因 此該等，連被沉積作為IT0。在頂部放射型顯示器之例子 中，该寺互連可由相關聯於ΙΤΟ之金屬構成。 在上述Λ %例中’供該等填充介電質區添人之TFT係- 員示裝置之艇動電晶體22。惟，在其他實施例 中 TF 丁s可用於其他類别夕祐-壯 、、i之頒不竑置，或者本發明大體上 β =任意其他同平面型TFTS，無論是顯示裝置或其他應 用’只要其幾何容許該等填充介電f區隨著上述線路導入 即可。 101268.doc 200539293 在上述實施例中，備有該等填充介電質 TFT未摻雜之主道舰』上，丨上 丨J十面型 中，1他^ 日日日碎。惟，在其他實施例 ^未私雜之半導體材料亦可使用，例如非晶矽。 在上述實施例中，該等填充介電質區係由氮化：構成。 惟’在其他實施例中，你音 Ψ任心其他適當之絕緣材料皆可使
用。再者，在上述實施例中，接鄰於該等填充介電質區之 該純化層（氮切層46)係由該等填充介電質區提供以 效地添加而改善總體絕緣性之絕緣厚度，其亦由氮化石夕構 成，亦即習知絕緣層與添加之填充介電質區皆為相同材 料。惟’其不需要必然為此情況，在其他實施例中其亦可 為不同材料。 【圖式簡單說明】 本發明之實施例將參考附圖以舉例說明之，其中： 圖1係一包含TFTs在内之主動矩陣型定址彩色電場發光 顯示裝置之一部分示意圖； 圖2係以不意形式揭示一用於圖丨顯示裝置之各像素的像 素與驅動電路配置； 圖3係一流程圖，揭示用於製造圖！顯示裝置之tfTs之一 製程中所用之製程步驟；及 圖4a-4g簡示隨著圖3之製程進行，多數層在一美板上之 建立情形。 【主要元件符號說明】 1 像素 2 電場發光顯示元件 101268.doc -18- 200539293
4 行位址電導體 6 列位址電導體 8 行掃描驅動器電路 9 列資料驅動器電路 16 位址電晶體 22 驅動電晶體 24 基板/儲存電容器 26 微晶矽TFT區/電力執道 28 n+非晶石夕區 30, 58 源極接點 32, 60 汲極接點 34 源極填充介電質層區 36 汲極填充介電質層區 38, 62 閘極 40 殘留填充介電質層區 42 通道區 44 非晶梦堆豐 46 氮化矽絕緣（鈍化）層 48 非晶矽層 50 n+非晶5夕層 52 非晶矽凸塊 54 非晶矽凸塊區 56 n+非晶矽凸塊區 64 後通道區 101268.doc -19- 200539293 66 鈍化氮化矽絕緣層 68a，68c 源極互連 68b? 68d 汲極互連
101268.doc -20-
Claims (1)
- 200539293 十、申請專利範園： 1· 一種同平面型薄膜電晶體TFt，其包含·· 一基板（24); 複數個半導體層（26,28)及—第—金屬層，其皆沉積 於該基板（24)上，且被界定用於提供一通道區⑼、一 源極接點（3〇)及一汲極接點（32); —第-絕緣層，係提供於該源極接點⑽與該沒極接 點（32)上，且被界定以至於該第一絕緣層之一第一區 _ (34)佔用與該源極接點（叫實質±相同之面積，且該第 、’’邑緣層之第一區（36)佔用與該沒極接點（32)實質上 相同之面積； 一第二絕緣層（46)，係提供於該通道區（42)、及該第 一絕緣層之該第一（34)與第二（36)區上；及 第一金屬層，係提供於該第二絕緣層（46)上，且被 界定以利提供一閘極（62)。 ⑩2.如請求机同平面型薄膜電晶體，其中該第一絕緣層 包含絕緣材料及接觸孔；及藉由該源極接點⑽與該没 接點(32)之一些面積被該第_絕緣層之絕緣材料佔 用，且該源極接點（30)與該汲極接點（32)之一些面積被 該第一絕緣層内之接觸孔佔用，使該第一絕緣層之第一 區（34)佔用與該源極接點（3〇)實質上相同之面積，且該 • 第絕緣層之第二區⑽佔用與該沒極接點（32)實質2 . 相同之面積。 3.如請求項心之同平面型薄膜電晶體，其中該等複數個 101268.doc 200539293 半導體層包含-未摻雜之微晶矽層(26)。 4.如明求項1或2之同平面型薄膜電晶體，其中該等複數個 半V體層包含一 n+非晶石夕層（28)，以提供一源極與一汲 極0 5· —種主動矩陣型顯示裝置，其包含如請求項丨或2中任何 一項之薄膜電晶體。 6· —種形成一同平面型薄膜電晶體TF丁之方法，其包含以 下步驟： 將複數個半導體層（26, 28)、一第一金屬層及一第一 絕緣層沉積與界定於一基板（24)上； 該界定係執行用於形成·· 一通道區（42)，其位於該等複數個半導體層之一第 一半導體層（26)内； 一源極與一汲極； 源極接點（30)及一汲極接點，係來自該第一 金屬層； 該第一絕緣層之一第一區（34)，其提供於該源極接 點（3〇)上且佔用與該源極接點實質上相同之面積； 遠第一絕緣層之一第二區（36)，其提供於該汲極接 點（32)上且佔用與該汲極接點實質上相同之面積； 將一第二絕緣層（46)沉積於該通道區及該第一絕 緣層之該第一（34)與第二（36)區上；及 將一第二金屬層沉積與界定於該第二絕緣層（46)上， 以利形成一閘極（62)。 101268.doc 200539293 7·如請求項6之形 該第—金屦一同平面型薄膜電晶體之方法，其中 炎镯層及兮— 如請求項6或7 y絕緣層係使用同一遮罩界定 包含在嗜第5一之形成一同平面型薄膜電晶體之方法 如枝/絕緣層内形成接觸孔。 如明未項6或7之 中兮筮、，…，$成-同平面型薄膜電晶體之方法 〃第 半導體JS— A 1 Λ , ^ κ gέ 一未摻雜之微晶矽層（26)。 10·如请未項6或7 ._ ^ 7成一同平面型薄膜電晶體之方法，孑 中该等複數個半導轉爲* r?R,甘^ 體層之一第二層包含非晶矽 ()、、被界定以提供該源極與該汲極。 8· 9. 尚 其 其101268.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB0409439.7A GB0409439D0 (en) | 2004-04-28 | 2004-04-28 | Thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200539293A true TW200539293A (en) | 2005-12-01 |
Family
ID=32408154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094113046A TW200539293A (en) | 2004-04-28 | 2005-04-25 | Thin film transistor |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20070187688A1 (zh) |
| EP (1) | EP1743382A1 (zh) |
| JP (1) | JP2007535164A (zh) |
| KR (1) | KR20070012425A (zh) |
| CN (1) | CN1950949A (zh) |
| GB (1) | GB0409439D0 (zh) |
| TW (1) | TW200539293A (zh) |
| WO (1) | WO2005106960A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10074747B2 (en) | 2009-10-16 | 2018-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10693013B2 (en) | 2015-04-13 | 2020-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI374544B (en) | 2006-11-13 | 2012-10-11 | Au Optronics Corp | Thin film transistor array substrates and fbricating method thereof |
| CN101740631B (zh) * | 2008-11-07 | 2014-07-16 | 株式会社半导体能源研究所 | 半导体装置及该半导体装置的制造方法 |
| KR102089200B1 (ko) | 2009-11-28 | 2020-03-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| WO2011077966A1 (en) * | 2009-12-25 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN104779301B (zh) * | 2015-04-24 | 2017-10-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 |
| US11908911B2 (en) * | 2019-05-16 | 2024-02-20 | Intel Corporation | Thin film transistors with raised source and drain contacts and process for forming such |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01291467A (ja) * | 1988-05-19 | 1989-11-24 | Toshiba Corp | 薄膜トランジスタ |
| JPH03278466A (ja) * | 1990-03-27 | 1991-12-10 | Toshiba Corp | 薄膜トランジスタおよびその製造方法 |
| TW367564B (en) * | 1995-09-25 | 1999-08-21 | Toshiba Corp | Forming method for polycrystalline silicon, thin film transistor containing the polycrystalline silicon and manufacturing method thereof, and the liquid crystal display containing the thin film transistor |
| JP3544833B2 (ja) * | 1997-09-18 | 2004-07-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP4363684B2 (ja) * | 1998-09-02 | 2009-11-11 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 |
| JP3524029B2 (ja) * | 2000-01-04 | 2004-04-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | トップゲート型ｔｆｔ構造を形成する方法 |
| GB0000292D0 (en) * | 2000-01-07 | 2000-03-01 | Koninkl Philips Electronics Nv | Top gate thin-film transistor and method of producing the same |
| JP2002050764A (ja) * | 2000-08-02 | 2002-02-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法 |
| US6511869B2 (en) * | 2000-12-05 | 2003-01-28 | International Business Machines Corporation | Thin film transistors with self-aligned transparent pixel electrode |
| US6551885B1 (en) * | 2001-02-09 | 2003-04-22 | Advanced Micro Devices, Inc. | Low temperature process for a thin film transistor |
| US6395589B1 (en) * | 2001-02-12 | 2002-05-28 | Advanced Micro Devices, Inc. | Fabrication of fully depleted field effect transistor with high-K gate dielectric in SOI technology |
| TW546853B (en) * | 2002-05-01 | 2003-08-11 | Au Optronics Corp | Active type OLED and the fabrication method thereof |
| TWI290008B (en) * | 2002-12-24 | 2007-11-11 | Ritdisplay Corp | Active driven organic electroluminescent device |
-
2004
- 2004-04-28 GB GBGB0409439.7A patent/GB0409439D0/en not_active Ceased
-
2005
- 2005-04-25 TW TW094113046A patent/TW200539293A/zh unknown
- 2005-04-26 US US11/568,460 patent/US20070187688A1/en not_active Abandoned
- 2005-04-26 CN CNA2005800136617A patent/CN1950949A/zh active Pending
- 2005-04-26 EP EP05732297A patent/EP1743382A1/en active Pending
- 2005-04-26 JP JP2007510216A patent/JP2007535164A/ja active Pending
- 2005-04-26 KR KR1020067022129A patent/KR20070012425A/ko not_active Application Discontinuation
- 2005-04-26 WO PCT/IB2005/051358 patent/WO2005106960A1/en not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10074747B2 (en) | 2009-10-16 | 2018-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI664680B (zh) * | 2009-10-16 | 2019-07-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| TWI697055B (zh) * | 2009-10-16 | 2020-06-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| US10777682B2 (en) | 2009-10-16 | 2020-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI755747B (zh) * | 2009-10-16 | 2022-02-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| US11837461B2 (en) | 2009-10-16 | 2023-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10693013B2 (en) | 2015-04-13 | 2020-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US11217703B2 (en) | 2015-04-13 | 2022-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070187688A1 (en) | 2007-08-16 |
| CN1950949A (zh) | 2007-04-18 |
| GB0409439D0 (en) | 2004-06-02 |
| JP2007535164A (ja) | 2007-11-29 |
| WO2005106960A1 (en) | 2005-11-10 |
| KR20070012425A (ko) | 2007-01-25 |
| EP1743382A1 (en) | 2007-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8586979B2 (en) | Oxide semiconductor transistor and method of manufacturing the same | |
| US7824952B2 (en) | Display apparatus and method of manufacturing thereof | |
| US8698159B2 (en) | Panel structure including transistor and connecting elements, display device including same, and methods of manufacturing panel structure and display device | |
| TWI234030B (en) | Liquid crystal display device integrated with driving circuit and method for fabrication the same | |
| US20100155721A1 (en) | Thin film transistor array substrate and method of fabricating the same | |
| CN102931211A (zh) | 有机发光显示装置及其制造方法 | |
| TW200539293A (en) | Thin film transistor | |
| JP2005011920A (ja) | 表示装置とその製造方法 | |
| CN109713043A (zh) | 薄膜晶体管及其制造方法、阵列基板、电子装置 | |
| CN109427820A (zh) | 一种基板及其制备方法、显示面板 | |
| TWI375282B (en) | Thin film transistor(tft)manufacturing method and oled display having tft manufactured by the same | |
| US6818922B2 (en) | Thin film transistor array and driving circuit structure | |
| CN111146212B (zh) | 半导体基板 | |
| US11069814B2 (en) | Transistor having vertical structure and electric device | |
| JP2019040026A (ja) | 表示装置 | |
| KR20060117635A (ko) | 다층 박막, 이를 포함하는 박막 트랜지스터 및 박막트랜지스터 표시판의 제조 방법 | |
| KR20170078394A (ko) | 표시장치용 어레이기판 및 그 제조방법 | |
| CN112736092B (zh) | 阵列基板及其制备方法、显示面板 | |
| JP5079512B2 (ja) | 薄膜素子を用いた表示装置及び表示装置の製造方法 | |
| KR20070071490A (ko) | 유기 전계발광소자 및 그 제조방법 | |
| CN110649003A (zh) | 半导体基板、阵列基板、逆变器电路及开关电路 | |
| US20220302313A1 (en) | Thin-film transistor substrate | |
| CN114512497A (zh) | 薄膜晶体管电路及薄膜晶体管电路的制造方法 | |
| CN116868702A (zh) | 半导体器件及其制造方法以及显示设备 | |
| JP2022077413A (ja) | 酸化物半導体薄膜トランジスタ |