TW200529366A - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- TW200529366A TW200529366A TW093141171A TW93141171A TW200529366A TW 200529366 A TW200529366 A TW 200529366A TW 093141171 A TW093141171 A TW 093141171A TW 93141171 A TW93141171 A TW 93141171A TW 200529366 A TW200529366 A TW 200529366A
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- mask layer
- mask
- layer
- insulating film
- Prior art date
Links
Classifications
-
- H10W20/087—
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
- E04C5/00—Reinforcing elements, e.g. for concrete; Auxiliary elements therefor
- E04C5/16—Auxiliary parts for reinforcements, e.g. connectors, spacers, stirrups
- E04C5/162—Connectors or means for connecting parts for reinforcements
- E04C5/163—Connectors or means for connecting parts for reinforcements the reinforcements running in one single direction
- E04C5/165—Coaxial connection by means of sleeves
-
- H10W20/071—
-
- H10W20/081—
-
- H10W20/082—
-
- H10W20/088—
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
200529366 九、發明說明: 【發明所屬之技術領域】 本發明係關於-種半導體元件製造方法,藉此方法可確 保用於導線之導電層之間的電壓阻抗,使該導線小型化以 及辅助較高的整合。 【先前技術】 隨著半導體元件之小型化讀高的整合,由於導線的時 間常數而引起電信號之延遲成為-嚴重問題。因此,對於 用在-多層導線步驟中的導電層,開始引入 替代藉由使用以鋁(A1)為主的^ J σ I而形成之導線。不像傳统 的多層導線結構中已使用的金屬材料(例如,⑷,難以藉由
乾式钱刻而將銅圖幸化。L 口茶化目此,一般使用所謂的溝槽導線 技術(例如,鑲嵌程序),盆φ 厅)〃中預先在層之間形成導線溝槽, 且然後藉由銅來填充該等溝槽以形成一導線圖案。特定言 =預先形成接觸孔及導線溝槽且然後藉由銅來同: 乂等接觸孔及4等導線溝槽(例如,雙鑲嵌程序)之方法 效地減少步驟數目(例如,夂 匕有 公開專利案)。 參見第Hei11-045887號日本特許 此外二由於導線電容之增加引起該元件速度之降低 精由使用—低介電常數膜作為—層間絕緣膜之 線。用作該低介電常數層間絕緣膜的材料 不 僅包括介電常數約為3.5且迄今效果比較好 : (FSG),而且包括介雷A虹 既礼化石夕 括;丨電㊉數約為2.7之低介電常數膜。 低"電常數膜之範例係以聚多芳基醋(PAE)為代表的= 97504.doc 200529366 機石夕為主之聚合物與以含氫矽酸鹽(HSQ)及甲基矽酸鹽 (MSQ)為代表之無機材料。近年來,甚至嘗試藉由使該些 範例性材料具有多孔而引入介電常數約為2·2之材料。 該雙鑲嵌程序在施加於該低介電常數的層間絕緣膜時必 須係能克服以下技術限制之一程序。 首先,由於該低介電常數膜之組成物接近用以圖案化的 光阻之組成物,因此該低介電常數膜在該光阻移除程序之 守易又損。明確5之,姓刻後藉由使用一光阻遮罩來實 施光阻剝離處理係必不可少的,而且在經處理的光阻圖案 不符合產品規格之情況τ可實行該光阻再生處理而不會損 害該低介電常數膜。 接下來,存在與應用於所謂無邊界結構(其中該導線及該 等接觸孔無校準容差)相H題。對於半導體元件之小 熟,-大前提條件係要有能夠處理該無邊界結構之一處 理程序,至少在0.18 μηι代多層導線及後續幾代多層導線 中。因此,即使在將藉由該雙鑲嵌程序而同時形成導線溝 槽及接觸孔之作法應用於該等層間絕緣膜(包括該低介電 β膜)之情況下’伴有極少因偏移所致的通道阻抗變化之 程序亦必不可少。 、“為形成具有良好深度可控制性之導線溝槽, 在導線溝槽底部部分P行斤 一介電常I+ f m擋膜,但插入 間電容之"钮刻阻擋膜以作為一中間層會引起層 之一雔:。因1匕,需要用於一低介電常數膜層間結構 又甘欠程序,藉由該低介電常數膜層間結構可 97504.doc 200529366 容之增加同時控制導線溝槽之形成。 已揭示完整的且注意到上述技術限制之雙鑲嵌程序(例 如,參見第2000-150519及2001-44189號日本特許公開專利 案)。此外,本發明者等人已針對包括一有機膜之一低介電 常數膜層間結構而設計使用三層硬罩之一雙鑲喪程序,以 作為用於一低介電常數膜層間結構(該結構能夠處理9q 代及後面幾代之咼性能元件)之一雙鑲铁程序(例如,參見 R. Kanamura等人的「Cu/低k雙鑲嵌互連與一用於65 nn^ 點高性能eDRAM的多孔PAE/SiOC混合結構之整合 σ 」ΡΡ · 107至108(2003),2003年VSI技術論文之技術文摘研討會)。 在將該雙鑲嵌程序應用於該65 nm代或該45 nm代的精每 導線間距設計規則之情況中涉及若干問題,下面將參考圖 6A至6H來說明該等問題。 如圖6A所示,在形成於一基板(未顯示)上之一下部絕緣 膜611上,形成埋入一銅(Cu)膜的導線結構之一下部層導線 614,在該埋入銅(Cu)膜的導線結構中,將由一有機膜6以
與一氧化矽(Si〇2)膜613組成之一層壓膜係(例如)用作一層 間絕緣膜。 S 在該氧化矽膜613上,例如,一碳化矽(Sic)膜係形成為 覆蓋該下部層導線“々的“膜之一防氧化層615,並在該防 氧化層615上形成一含碳的氧化矽(Si〇c)膜616。進一步, 例如,形成一聚多芳基酯(1>八幻膜作為一有機膜617。隨後, 以層㈣形式連續形成作為_第_遮罩層618之—氧化石夕 (si〇2)膜、作為一第二遮罩層619之一氮化石夕膜,以及 97504.doc 200529366 作為一第三遮罩層620之一氧化矽(Si〇2)膜,而在該第三遮 罩層620上形成用以形成導線溝槽之一光阻圖案卜 接下來,如圖6B所示,將該光阻圖案621 [參見6A]用作一 蝕刻遮罩,而藉由一乾式蝕刻方法來形成該第三遮罩層62〇 t的一導線溝槽圖案622。然後,經由適當的後處理來移除 該光阻圖案62卜接下來,形成用以形成一接觸孔圖案之一 光阻圖案623。該光阻圖案623係形成為至少部分與該導線 溝槽圖案622重疊。該光阻圖案623係形成為與該下部層導 線614或該導線溝槽圖案622相對對齊;在此情況下,由於 可能基於一微影蝕刻程序而產生的偏移或該等層尺寸之分 政,致使產生與該導線溝槽圖案622相關之一所謂無邊界結 構的區域624。 隨後,如圖6C所示,將該光阻圖案623 [參見圖6B]用作一 蝕刻遮罩,並藉由一乾式蝕刻方法而在該第三遮罩層62〇 及該第二遮罩層619及該第一遮罩層618中形成接觸孔 625 ’且然後將該等接觸孔625延伸至該从£膜617。在此, 可在對該PAE膜617進行姓刻處理之同時移除該光阻圖案 623。此外,在該PAE膜617中的接觸孔625開啟期間,該光 阻圖案623逐漸後退,而且由於存在由氮化矽組成之第二遮 罩層619而可獲得一良好的開啟形狀。 接下來’如圖6D所示,使用具有該導線溝槽圖案622之第 三遮罩層620 ’並藉由一乾式蝕刻方法而在該第二遮罩層 619中延伸地形成該導線溝槽圖案622。此外,在使用該第 二遮罩層620而對a亥第一遮罩層619進行餘刻之步驟中,曝 97504.doc 200529366 路於孩等接觸孔底部部分之SiOC膜可開啟至一中間程度。 由於可將在上面提到的姓刻條件下相對於該Si〇C膜之餘刻 選擇性比率SiN/Si〇C設定為略小於1,0此,在餘刻厚度為 50nm的氮化矽之第二遮罩層619之情況下,該等接觸孔625 係以包括一所需的過度蝕刻量之方式而延伸地形成於該 SiOC膜616中並開啟至約8〇 nm之深度。
Ik後,如圖6E所示,在保留於該等接觸孔層之間的Si〇c 膜616中形成該等接觸孔625。在此,同時,藉由使用具有 。亥v線溝槽圖案之第二遮罩層619來移除保留於該等導線 溝槽區域内的第一遮罩層618,從而形成導線溝槽629。专 此例中如圖6F所示,導線間的空間在一區域内局部變窄, 在該區域内,該等接觸孔628及該等上部層導線溝槽“9處 於一無邊界結構中而且相鄰的導線溝槽629係配置於一最 小空間中,。此情形對應於在該導線溝槽629(在該圖之左 侧)與β亥導線溝槽629(在該圖之右側)之間的?八£膜6 1 7。
。後將保留於該等導線溝槽629底部的pae膜61 71 虫刻 成延伸形成該等導線溝槽629,並蝕刻存在於該等延伸形成 的接觸孔625底部部分處之從而使得該等接觸孔 625進一步延伸。從而,完成一預定的雙鑲嵌處理。然後, 由於肩部蝕刻增加而使得由於該接觸孔圖案化時的偏移以 及該等尺寸之分散而產生的窄空間區域可能變窄但不會變 寬。順便提及,在對存在於該等接觸孔625底部部分處的Sie 膜6 15進行蝕刻之程序中移除保留於該等導線溝槽區域外 之第二遮罩層619。 97504.doc -10- 200529366 然後,藉由使用一適當化學液體及一氫退火處理之一後 處理程序,來㈣等導線溝槽629及該等接觸孔⑵的側壁 上及該等接觸孔625底部部分處的變性鋼層上保留之碎片 進行蝕刻。然後,如圖6G所示,(例如)藉由一噴濺方法而 形成作為一阻障金屬層632之一仏膜,並藉由一電鍍方法或 一喷濺方法來積聚一銅(Cu)膜633,從而藉由一導電膜來填 充該等導線溝槽629及該等接觸孔625。 進一步,藉由一化學機械研磨(CMP)方法來移除該阻障 金屬層632及該銅膜633中作為導線圖案而不需要的部分。 結果,如圖6H所示,形成由該銅膜633組成之上部層導線 634,並獲得一雙鑲嵌結構之一多層導線結構。此外,如同 該等底部層導線614,一 SiC膜635(例如)作為一防氧化層而 形成於該等雙鑲嵌導線634上。但是,在由於該等接觸孔625 圖案化時的偏移或該等尺寸之分散而產生的窄空間部分 處,形成該等導線之間(例如,在該上部層導線634(該等圖 式之左側)與該上部層導線634(該等圖式之右側)之間)令人 不滿思的卩阳離區域6 3 6。 已確認,上面藉由該雙鑲嵌程序而產生的多層導線因該 導線與電位不同的相鄰導線之間的短路缺陷而顯示出良率 降低,因為局部產生該等導線之間令人不滿意的隔離區域 636。還發現,即使在該半導體元件操作範圍内隔離該等電 位不同的導線之情況下,由於不充足的介電強度及磨損問 題而導致的初始缺陷有時亦會在25 nm或更小隔離寬度之 情況下或在隨後的使用條件下產生。 97504.doc 200529366 【發明内容】 本發明之一目的係解決小型化使得防止經由接觸孔的導 線間紐路缺陷以及確保一介電強度所必需的導線間隔難以 得到確保之問題。
上述困難產生的原因之一第一因素係導線之間的空間減 小。例如,依據該65 nm代之設計規則而將導線之間的空間 減小到最小約100 nm以及依據該45 nm代之設計規則而減 小到最小約70 nm。原則上難以改善微影蝕刻程序中的偏 移’同時對該空間之減小作出補償。
、《亥原因之一第二因素在於一事實,即接觸孔之開啟尺寸 減小程度很高。在普通的微影蝕刻程序中,當接觸孔之開 啟尺寸減小到或低於12〇 nm時,穩定的開啟變得明顯困 難。此外,對於金屬埋入程序、接觸孔阻抗之降低、應力 遷移之類,要確保導線可靠性十分困難。因此,相對於導 線之間空間的減小比率,最終開啟尺寸往往保留於較大 側,從而使得更難以確保導線之間的必需空間。 該原因之一第三因素係,隨著導線之小型化,由於為降 低‘線電容而提前降低該等絕緣膜之介電常數,因此該等 絕緣膜本身之介電強度逐漸降低。因此, 度往往變大,從而亦使得難以確保導線之 為貫現以上目的,依據本發明之一第一 體元件製造方法包括以下步驟··將一第一 電壓阻抗限制寬 間的必需空間。 方面,一種半導 絕緣膜與一第二 絕緣膜層壓於具有一第一導線之一基板上以形成一絕緣 膜;依次將一第一遮罩層、一第二遮罩層及一第三遮罩層 97504.doc 200529366 層壓於該絕綾膜μ · ^ ^ .、、,,、处理该第二遮罩層中的一導線溝槽 而形成-導線溝槽圖案;選擇性地m 第…r 罩層處理成一錐形形狀;為在該 孔圖案,:與5亥第一遮罩層内形成一接觸孔而形成一接觸 由將:亥第:二:除該第三遮罩層之錐形形狀部分;以及藉 …弟-遮罩層用作—姓刻遮罩來進行 遮罩層與該第一遮 ^ “ 一 曰T形成 ¥線溝槽圖案,為兮筮一 絕緣膜内形成一導線溝 Μ 一 曰以及错由將该苐二遮罩層及該 2罩層用作-_遮罩來進純刻而在該絕緣膜内形 成一接觸孔。 队料㈣之m—種半導體元件製造方法包 一以下步驟:將一第一絕緣膜與一第二絕緣臈層壓於且有 一弟一導線之-基板上以形成—絕緣膜;依次將—第一遮 罩層、-第二遮罩層及一第三遮罩層層麼於該絕緣膜上; 為處理該第三遮罩層中的-導線溝槽而形成—導線溝槽圖 案,為在该第二遮罩層與該第一遮罩層内形成—接觸孔而 形成-接觸孔圖案’以及選擇性地將形成狀態為伸進該導 線溝槽圖案内部的第二遮罩層處理成一錐形形狀;以=藉 由將该第二遮罩層用作一蝕刻遮罩來進行蝕刻而在該第=
遮罩層與該第一遮罩層中形成一導線溝槽圖案,在該第I 絕緣膜内形成一導線溝槽,以及藉由將該第二遮罩層及該 第—遮罩層用作一蝕刻遮罩來進行蝕刻而在該絕緣膜内形 成一接觸孔。 依據本發明之一第三方面,一種半導體元件製造方法包 97504.doc •13- 200529366 括以下步驟:將一第一絕緣膜與一第二絕緣膜層壓於具有 一第一導線之一基板上以形成一絕緣膜;依次將一第一遮 罩層、一第二遮罩層層壓於該絕緣膜上;為處理該第二遮 罩層中的一導線溝槽而形成一導線溝槽圖案;藉由使用具 有一用以形成一接觸孔的接觸孔圖案之一光阻圖案而在該 第二遮罩層與該第一遮罩層内形成一接觸孔圖案,以及選 擇性地將形成狀態為伸進該光阻遮罩中的接觸孔圖案内部 之第二遮罩層處理成一錐形形狀;以及藉由將該第二遮罩 層用作一蝕刻遮罩來進行蝕刻而在該第一遮罩層中形成一 導線溝槽圖案,在該第二絕緣膜内形成一導線溝槽,以及 藉由將該第一遮罩層用作一蝕刻遮罩來進行蝕刻而在該絕 緣膜内形成一接觸孔。 在依據本發明之半導體元件製造方法中的每一方法中, 選擇性地將未被該導線所覆蓋的接觸孔開啟區域内之第三 遮罩層或第二遮單層處理成一錐形形狀,以便能選擇性兮 減小未被該上部層導線所覆蓋的接觸孔。因此,可防止在 該導線與電位不同的相鄰導線之間產生短路缺陷。 【實施方式】 本發明之目的係提供一種製造具有一多層導線之半導體 元件之方法,其藉由防止該導線與鄰近一接觸孔的電位不 ^之導線之間的短路缺陷而使得該多層導線具有較高的性 月b良率及可罪性,而且,即使在使用該65 nm代及後面幾 代的低介電常數膜之一小型化多層導線中,亦不會犧牲接 觸孔之開啟特性及可靠性。經由選擇性地將未被導線溝槽 97504.doc -14· 200529366 所覆蓋的接觸孔開啟區域内之一第三遮罩處理成一錐形形 狀並因此選擇性地減小未被上部層導線所覆蓋的接觸孔來 防止該導線與電位不同的相鄰導線之間的短路缺陷,從而 實現上述目的。 [苐一項具體實施例] 將參考圖1A及2E所示的製造步驟斷面圖(部分包括平面 配置圖)來說明依據本發明該半導體元件製造方法之一第 一項具體實施例。 如圖1A所示,在積聚於一基板(未顯示)上的一下部絕緣 膜11上形成一層間絕緣膜12。該層間絕緣膜12係由一層壓 膜組成,該層壓膜由一有機膜13與一氧化矽(si〇2)膜14組 成。該層間絕緣膜12具有在導線溝槽15内之一第一導線 16,以及一近接觸層、一金屬阻障層及該近接觸層與該金 屬阻障層之間的類似物。例如,藉由埋入一銅(Cu)膜而將 該第一導線層16形成為約150 nm之導線厚度。此外,在該 第一導線16上形成一防氧化層17。藉由形成(例如)厚度為35 nm之一碳化矽(sic)膜而形成該防氧化層17。 奴後,形成接觸孔之間的一第一絕緣膜丨8。作為該第一 絕緣膜18,一含碳氧化矽(Si〇c)膜係形成為i35 nm之厚 度。作為用以形成該SiC膜及該Si〇c膜的方法之一範例,使 用一平行的平板型電漿CVD裝置。作為該等形成步驟中之 原材料氣體,甲基矽烷在二情況下係用作一矽源。在綦 板溫度為30〇s400〇c,電漿功率為15〇至35〇 W,而膜形成 大氣壓力約100至1000 Pa之條件下,實施該膜之形成步 97504.doc 15 200529366 驟。可形成介電常數約為3,kSiC膜與介電常數約為26之 SiOC 膜。 接下來,在該第-絕緣膜18上形成__第二絕緣膜。積 聚介電常數約為2.6之-有機聚合物以作為該第二絕緣膜 19°在此項具體實施例中,作為—範例,—聚多芳基S旨(PAR) 膜係形成為U0 nm之厚度。藉由—旋塗方法而積聚—先驅 物,然後於350至45代下進行固化處理,從而能形成該有 機聚合物冑。可使用的其他範 <列,包括一苯環丁烯(bcb) 膜、聚醯亞胺膜及一非晶碳膜。 隨後,在該第二絕緣膜19上依次形成一第一遮罩層Μ、 第一遮罩層22及一第三遮罩層23。在此,該等第一、第 二及第三遮罩層21、22及23係由透光材料形成;作為一範 例,4第一遮罩21係由厚度為145 nm之一Si02膜組成,該 第一遮罩層22係由厚度為5〇 nm之一氮化矽(SiN)膜組成, 而該第三遮罩層23係由厚度為35 nm之一 Si〇2膜組成。然 後在4弟二遮罩層23上形成一光阻遮罩41以形成導線溝 槽。該光阻遮罩41具有用以開啟一導線溝槽圖案之開啟部 分42。 可藉由將矽曱烷(SiH4)用作一矽源(原材料氣體)而將一 氧化二氮(N2〇)氣體用作一氧化劑之一電漿CVD方法來形 成用以組成該第一遮罩層21與該第三遮罩層23之Si〇2膜。 若在組成該第一遮罩層21的Si〇2膜形成時,氧化(尤其係由 下部層PAE膜組成的第二絕緣膜19之氧化)成為一問題, 則較佳的係形成所含矽數量超過化學計量數量之一氧化石夕 97504.doc -16- 200529366 膜。可將矽甲烷(SiH4)用作一矽源(原材料氣體)、將氨(NH3) 氣體用作一氮化劑、將一氧化二氮氣體用作一氧化 劑,而將一惰性氣體用作一載氣,藉由與用於該Si〇2膜之 電漿CVD裝置相同的電漿CVD裝置,來形成組成該第二遮 罩層22之SiN膜。 接下來’如圖1B所示,將該光阻遮罩41 [參見圖1A]用作 一钱刻遮罩來貫施乾式姓刻,從而在該第三遮罩層23内形 成一導線溝槽圖案24。將八氟丁烧(c4F8)、一氧化碳(CO) 及氬(Ar)用作一蝕刻氣體,而採取1:5:2〇之流率比 (CJrCOiAi:)、1200 W之偏壓功率及2〇°C之基板溫度,藉 由一般磁電管系統之一蝕刻裝置來實施該蝕刻。由於可獲 得在該姓刻條件下相對於該SiN膜不小於1〇之蝕刻選擇性 比率(SiCVSiN),因此組成下部第二遮罩層22之8以膜所受 蝕刻極少。此外,在蝕刻該第三遮罩層23後,例如,實施 以一氧(〇2)電漿為主之一灰化處理以及藉由以一有機胺為 主的化學液體來進行之一化學處理,從而能完全移除該光 阻遮罩41及該蝕刻處理所產生的該等碎片沈積物。 接下來,形成一光阻遮罩43以形成一接觸孔圖案。該光 阻遮罩43具有用以形成接觸孔之開啟部分料。此外,該光 阻遮罩4 3之形成使得在其至少一部分處與該第三遮罩層2 3 内的導線溝槽圖案24重疊。由於該第三遮罩層23内的導線 溝槽圖案24處產生的段差可能—般係受抑制為該第三遮罩 層23之膜厚度(約35 nm),因此,可獲得具有與圖案化一平 坦部分之情況下實質上相同的微影蝕刻特徵之一良好的接 97504.doc -17- 200529366 觸孔光阻遮罩形狀。此外,即使在連帶使用一塗層類型防 反射膜(例如,BARC)之情況下,亦可將該防反射膜之埋藏 形狀之變化抑制為一微小程度,此取決於該第三遮罩層23 之尺寸及密度。可使得在曝露處理或尺寸變化時會造成光 阻形狀惡化之焦深分散減少。 用以形成接觸孔之光阻遮罩43係形成為與該第一導線16 或該導線溝槽圖案24相對對齊;在此情況下,由於基於該 微影蝕刻程序而可能發生的偏移及該等層尺寸之分散,而 產生與該導線溝槽圖案24相關之無邊界結構的區域25。 接下來,如圖1C所示,將具有該接觸孔圖案之光阻遮罩 43[參見圖1B]用作一飯刻遮罩,藉由一乾式敍刻方法,在 該第三遮罩層23、該第二遮罩層22及該第一遮罩扣中形 成:連接圖案26。在此步驟中’實施能選擇性地減小未被 只等、線溝槽所覆蓋的接觸孔圖案26之一處理。將參考圖 2A至2E來詳細說明該形成方法。 首先如圖2A所tf,將該第三遮罩層23之部分曝露於該 光阻料43㈣等較部純之底料分。在此條件下, 圖B所7F冑曝路於用以形成接觸孔的光阻遮罩内該 等開啟部分44底部部分處之第三遮罩層2地刻成-錐形形 將八氟丁烧(c4f8)及氧(〇2)用作一餘刻氣體,並採取 之氣體流量比(C4Fs勢1GGGW之偏壓功率及咖之基板 :度,藉由-般磁電管系統之一崎置來實施該㈣。 ::獲付在該飯刻條件下相對於該siN膜不小於10之姓 刻錢性比率⑽侧),因此該下部第二遮罩層22之_ 97504.doc -18- 200529366 膜所受餘刻極少。此外,在兮笙 蝕刻條件下該Si〇2膜處理 成的錐形角約為5〇。。因此,斜 子於”猎由轉移該導線溝槽圖 案24而形成的導線溝槽部分 、、 刀更且之接觸孔,可獲得約20 nm 之減小量。 “在針對該第三遮罩層23(即,該叫膜)之蝕刻條件下,可 藉由改變該第三遮罩層23之膜厚度或改變處理成的錐形 角’來任意調節上述無邊界結構中該等接觸孔之減小量。 例如’當該第三遮罩層23之叫膜厚度較大時,可將該減 小量設定成較大,即使係藉由在相等錐形角之條件下進行 钱刻。但是’該Si〇2膜之膜厚度增加引起該等接觸孔之光 阻圖案化中的下部段差增加。因A ’較佳的係將該膜厚度 設定不超過100 nm。若該Si〇2膜之膜厚度太小,則不僅使 付该接觸孔之減小量減小,而且使得該第二遮罩層的 膜内之導線溝槽之處理過程中的可控制性降低。因此,較 佳的係將該膜厚度設定為不小於25 nm。可藉由改變該氣體 流量比(C4F8:〇2)來調節該膜之處理成的錐形角。在此情況 下’考慮到该等接觸孔之減小效果,較佳的係處理成的錐 形角不超過80。。為使得與該等接觸孔(其並非該無邊界結 構)的成品尺寸有一適當的相對差異,較佳的係處理成的雄 形角不小於30。。此處及下文中,術語「處理成的錐形角」** 表示傾斜表面與該基板表面法線所成之角度。 隨後,如圖2C所示,在該等接觸孔開啟區域内,在該第 二遮罩層22之膜siN及該第一遮罩層21之Si02膜中開啟一 接觸孔圖案26。在蝕刻該第一遮罩層21時,亦蝕刻掉該第 97504.doc -19- 200529366 二遮罩層23之錐形部分[參見圖2b]。將二氟甲烷(Ch2F2)、 氧(〇2)及氬(Ar〇用作一蝕刻氣體,並採取2:1:5之氣體流量比 ' 1〇〇 w之偏壓功率及2〇°C之基板溫度,藉由 一般磁電管系統之一蝕刻裝置來對該SiN膜實施該蝕刻。由 於在該等姓刻條件下能獲得相對於該Si02膜不小於3之一 餘刻選擇性比率(SiN/Si〇2),因此幾乎不會使處理成該錐形 形狀且曝露於上部層的該第三遮罩層23之si〇2膜後退。 同樣,將八氟丁烷(C4F8)、一氧化碳(CO)及氬(Ar)用作一 姓刻氣體’並採取1:5:20之氣體流量比(C4F8:c〇:Ar)、1200 W之偏壓功率及2〇〇c之基板溫度,藉由一般磁電管系統之 一姓刻裝置來對該第一遮罩層21之以〇2膜實施該蝕刻。在 此蝕刻處理中,還移除該第三遮罩層23處理成該錐形形狀 且曝露於上部層之Si〇2膜。在此情況下,可獲得相對於該 SiN膜不小於10之一蝕刻選擇性比率(Si〇2/SiN)。因此,該 下部第二遮罩層22之SiN膜係用作一蝕刻遮罩,而該等接觸 孔之不需要的後退受到限制。 接下來’如圖2D所示,藉由將該第三遮罩層23、該第二 遮罩層22、該第一遮罩層21及類似者用作一蝕刻遮罩來實 施一蝕刻處理,從而開啟該等接觸孔開啟區域内該第二絕 緣膜19之接觸孔31。此外,在蝕刻該第二絕緣膜192Pae 膜之時,能移除該光阻圖案43[參見圖2B]。 將氨(NH3)用作一蝕刻氣體,藉由一普通的高密度電漿蝕 刻裝置,來實施對該第二絕緣膜(其係一有機膜)及該光阻遮 罩43之蝕刻。使用150界之一射頻(RF)功率及2〇。〇之基板溫 97504.doc -20- 200529366 度由於在5亥等餘刻條件下該光阻之姓刻速度約等於該PAE 之姓刻速度’因此在該PAE膜内該等接觸孔開啟期間,該光 阻圖案43後退。但是’該第二遮罩層22的SiN膜之存在使得 可獲得-良好的接觸孔開啟形狀。順便提及,可獲得在該 等姓刻條件下該PAE臈相對於該㈣膜、該Si〇2膜及該㈣ 膜不小於1 00之一蝕刻選擇性比率。 、此外,如圖2E之平面配置圖中所示,在藉由此步驟而形 成之接觸孔3 1中’以與處理該遮罩材料之情況下相同之方 式’使得:相對於該上部層導線溝槽圖案24所覆蓋的區域 内之接觸孔31(311)’有部分區域未被該上部層導線溝槽圖 f 24所覆蓋之接觸孔31⑽)最多減小約2G nm。此外,該 等接觸孔3 12之減小量依據該等接觸孔及該等上部層導線 溝槽之尺寸分散及偏移量而變化。#該等無邊界區域減小 時,該減小量亦減小。帛後,確認組成該第三遮罩層㈣ Si〇2膜之經處理的段差[參見圖2D]。此外,在該第二遮罩 層22之SiN膜在該等接觸孔312内部保持一月牙形狀之條件 下,確認該Si〇2膜之經處理的段差32。 接下來,如圖1D所示,將具有導線溝槽圖案24的第三遮 罩層23用作一蝕刻遮罩,而藉由一乾式蝕刻方法在該第二 遮罩層22之SiN膜内延伸形成該導線溝槽圖案24。將二氟甲 烷(CH2F2)、氧(02)及氬(Ar)用作一蝕刻氣體,並採取2:1:5 之氣體流量比(CHJ/CV.Ar)及1〇〇 w之偏壓功率,藉由一般 磁%管糸統之一姓刻t置來貫施該名虫刻。由於可獲得今亥等 名虫刻條件下相對於遠Si〇2膜約為3之一選擇性比率 97504.doc -21 - 200529366 (SiN/Si〇2),因此可在該第二遮罩内開啟該導線溝槽圖案 24 ’且當該第三遮罩層23之以〇2膜約為35 時該導線溝槽 圖案24之厚度容限為5〇 nm。 此外’在針對該第二遮罩層22而使用該第三遮罩層23之 蝕刻步驟中,可將該導線溝槽圖案24形成為穿透由曝露於 該等接觸孔3 1底部部分之有機膜組成的第二絕緣膜丨9並延 伸至由该SiOC膜組成的第一絕緣膜1 8之一中間部分。由於 可獲得該等蝕刻條件下相對於該SiOC膜略小於1之一姓刻 選擇性比率(SiN/SiOC),因此在蝕刻由厚度為5〇 1^的8以 膜組成之第二遮罩層22之情況下,可將由該SiOC膜組成的 第一絕緣膜1 8蝕刻至80 urn之深度(包括所需要的過度蝕刻 量)。 接下來,如圖1E所示,在由該Si0C膜組成的第一絕緣膜 1 8内元整地形成接觸孔3丨。在此藉由將由該SiN膜(具有該 ‘線溝槽圖案24)組成的第二遮罩層22用作一姓刻遮罩,來 同時移除由保留於該導線溝槽區域内的Si〇2膜組成之第一 C罩層21。將八氟化五碳(c5f8)、一氧化碳(c〇)、氬(Ar) 及氧(〇2)用作一餘刻氣體,採取1:10:5:1之氣體流量比 (C5F8:C0:Ar:02)、1600 W之偏壓功率及20〇c之基板溫度, 藉由一般磁電管系統之一蝕刻裝置來實施此蝕刻。由於可 獲得在該等钱刻條件下相對於該S iN膜不小於1 〇之一钱刻 遠擇性比率,因此,若該第二遮罩層222SiN膜厚度為5〇1^瓜 則可充分地蝕刻該第一絕緣膜丨8中保留於該等接觸孔底部 部分之約50 nm的部分SiOC膜,並可以充分的容限而在抑制 97504.doc -22- 200529366 該等導線溝槽之上部側加寬及該肩部蝕刻之同時獲得一良 好的開啟形狀。 下面,如圖1F所示,對保留於該導線溝槽圖案24底部部 分之第二絕緣膜19之PAE膜進行蝕刻以形成導線溝槽33,而 蝕刻存在於該等接觸孔31底部部分之該防氧化膜17之以。 膜以進一步延伸形成該等接觸孔31。結果,該等接觸孔31 到達該第-導線1 6。以此方式,完成預定的所謂雙鑲嵌處 理。順便提及,在對存在於該等接觸孔31底部部分的該防 氧化層17之SiC膜進行蝕刻之程序期間移除保留於該等導 線溝槽區域外之第二遮罩層22之SiN膜。 藉由使用一普通的高密度電漿蝕刻裝置,並將(例如)氨 (NH3)用作一蝕刻氣體,以bo界之一射頻功率及2〇〇c之基 板溫度來實施該第二絕緣膜192PAE膜内該等導線溝槽Μ 之形成。由於可獲得該等蝕刻條件下相對於該第一絕緣膜 18之SiOC膜不小於1〇〇之一蝕刻選擇性比率,因此可以良好 的可控制性來實行該等導線溝槽3 3之開啟且無深度分散。 將一氟甲烷(CHJ2、氧(〇2)及氬(Ar)用作一蝕刻氣體,並 採取二:^之氣體流量比^仏:^…厂八^及丨⑼界之偏壓功 率,藉由一般磁電管系統之一蝕刻裝置來對存在於該等接 觸孔3 1底部部分的防氧化層丨7之Sic膜實施蝕刻。應注意, 由於在上述蝕刻條件下相對於該Si〇c膜之選擇比率約為 1 ’因此’若對存在於該等導線溝槽33底部部分的si〇C膜之 I虫刻成為一問題,則可在該第二絕緣膜丨9之PAE膜内該等導 線溝槽33開啟之前對該防氧化層17iSic膜實施蝕刻。此 97504.doc -23- 200529366 外在對5亥防氧化層17之SiC膜進行蝕刻期間,能完全移除 保留於該等層間膜(第一及第二絕緣膜18及19)上部部分的 第一遮罩層22之SiN膜。 接下來,使用一適當的化學液體及一射頻噴濺處理來實 施一後處理,以清除該等導線溝槽及該等接觸孔的側壁上 及存在於該等接觸孔底部部分處之一變性銅層上保留的姓 刻碎片。然後,如圖1G所示,藉由一噴賤方法,在該等導 線溝槽33及該等接觸孔31之内部表面上積聚作為一阻障金 屬層35之-Ta膜。藉由—電鑛方法而積聚—銅晶種層及一 銅膜36’或藉由一喷錢方法而積聚一銅膜%,但圖中未顯 丁 口此可將一銅導電膜埋入該等導線溝槽33及該等接 觸孔。還可將除銅以外的其他金屬材料用作該導電膜。 進步,在由此而積聚的該銅膜36與該阻障金屬層35 中’藉由-化學機械研磨(CMP)方法來移除作為該第二導線 不需要之部分,從而如圖1H所示,該第二導線以該等導 m 33内係①整的’且其—部分係、經由該等接觸孔而連 接至該第-導線16。從而’獲得所謂雙鎮礙結構之―多声 導線結構。將組成最終上部導線的第二導線37之膜厚度調 即為約170 nm。此外,採取與該下部層導線的第-導線16 之情況中-樣的方式,形成用以覆蓋第二導線37之一防氧 化層38,例如其係一 Sic膜。 ^、、,工由如上所述第—項具體實施例之製造步驟而形成的 嵌結構之多層導線中’在該等區域4。内,依據該 寺*線溝槽及該等接觸孔的成品尺寸分散及偏移而選擇性 97504.doc • 24 - 200529366 地僅減小該等無邊界結構的接觸孔312,從而可防止該導線 與電位不同的相鄰導線之間的短路缺陷並可確保一介電強 度。此外,對於該等區域4〇内非無邊界結構的接觸孔以 及偏移極小的接觸孔,+會發生不必要的減小。因此,盘 將該等接觸孔作為-整體而減小之情況相比,可使開啟特 徵、該等接觸孔處的光阻特徵、應力偏移及類似者對該導 線可靠性之影響最小化。此外,可以較高的良率來獲得經 由该多層導線程序(包括至少上述步驟)而製造的半導體元 件。 順便提及,上述各種層間絕緣膜不限於上面所提到的膜 類型、膜厚度及形成方法。由該等Cu膜組成的防氧化層Η 及38可能係藉由一CVD方法而形成的_膜,而且可能係— SiC膜内包含輕元素(例如,氮(乂)及氫饵))之一膜。 該等第-及第二絕緣膜18及19組成該等層㈣,該等層 間膜將具有該等接觸孔31與該等導線溝槽”,肖等第一及 第二絕緣膜18及19可能係(例如)藉由一CVD方法而形成之 一 SiOF膜或⑽膜或藉由一旋塗方法而形成之一甲基石夕酸 鹽(MSQ)膜或含氫石夕酸鹽(HSQ)膜以替代該8咖膜。此外, 可能施加-聚丙炔醚膜、一非晶碳膜或一聚四敗乙烯膜以 替代該PAE膜。此外’可能施加一乾凝膠膜、具有一多孔結 構之一MSQ膜、一有機聚合物或類似者或其一組合。 此外’儘管在以上說明中形成於該PAE膜及該msq膜上 的第一至第三遮罩層21至23從上部側依次分別係 SiO2/SiN/Si〇2(35/50/145 nm),但由於該等膜類型、膜厚度 97504.doc -25- 200529366 及形成方法之組合使得允許藉由使用該上部層遮罩來蝕刻 =下部層遮罩,因此該等遮罩層並不限於上面所說明的細 即。例如,该第二遮罩層222SiN膜可能係藉由一CVD方法 而形成之SiC膜或SiCN膜,因此,可使其在該姓刻選擇性 比率=料的範圍内變薄。同樣,作為最頂層的第三遮罩 可此係藉由噴濺方法而形成之一非晶矽膜。在此情況 下,可在針對該非晶石夕膜之钱刻條件下容易地實施該錐形 蝕刻以減小該等無邊界結構之接觸孔。 在此項具體實施例中,最終在該等導線層之間留下厚度 約5〇nm的組成該第一遮罩層21之叫膜。但是,若用以黏 附至該阻障金屬之黏附特性、該㈣步驟中銅的機械強度 以及在對-銅氧化物進行一減小處理(在針對銅而形成該 防氧化層38之前實施)時的損害不會造成問題,則該第一遮 罩層21 了由低介電常數的無機膜(例如,一 膜、一 SiOC膜、HSQ膜等)組成。此外,在類似限制所允許的範 圍内可藉由δ亥雙鑲嵌蝕刻步驟或藉由針對銅之CMP步驟 而移除該第一遮罩層21。 [第二項具體實施例] 現在,下面將參考圖3八及40所示的製造步驟圖(部分包 括平面配置圖)來說明依據本發明該半導體元件製造方法 之-第二項具體實_。順便提及,以與上面所使用的符 號相同之符號來表示與該第一項具體實施例中的該些組成 零件相同的組成零件。 如圖3A所示,在積聚於一基板(未顯示)上的一下部絕緣 97504.doc -26· 200529366 別上形成-層間絕緣膜12。該層間絕緣膜i2係由(例如) 1 Μ㈣H Μ 機m3與—氧化邦i〇2) 膜14組成。該層間絕緣膜12在導線溝槽15内具有一第一導 線16,以及一近接觸層、-金屬阻障層以及在該近接觸層 與該阻障層之間的其他類似者。藉由埋人—奪u)膜而將 該第:導線形成為(例如)約15〇 nm之導線厚度。此外, 在該第-導線16上形成一防氧化層17。該防氧化層17係⑽ 如)由厚度為35 nm之一碳化矽(Sic)膜組成。 隨後,形成接觸孔層之間的_第—絕緣膜18。作為該第 -絕緣膜18’ -含碳氧切⑽〇膜係形成為135 之厚 度。作為該SiC膜及該Sioc膜形成之一範例使用一平行平 板型電聚CVD裝置,且在二情況中皆以甲基石夕烧作為一石夕 源(原材料氣體)。該等膜形成條件為:基板溫度為3〇〇至 400 C’電聚功率為15〇至35G w,而膜形成之大氣壓力約⑽ 至1000 Pa。可形成介電常數約為38之Sic膜與介電常數約 為2.6之SiOC膜。 接下來在σ亥第一絕緣膜丨8上形成一第二絕緣膜1 9。形 成介電常數約為2.6之-有機聚合物膜以作為該第二絕緣 膜19。在此項具體實施例中,作為—範例,—聚多芳基醋 (PAR)膜係形成為丄i 〇 _之厚度。藉由一方走塗方法而積聚一 先驅物,然後於350至45()。(:下進行固化處理,從而能形成 °亥有械4 s物。可使用的其他範例,包括一苯環丁烯(bcb) 膜、聚酿亞胺膜及一非晶碳膜。 隨後,在該第二絕緣膜19上依次形成一第一遮罩層21、 97504.doc -27- 200529366 一第二遮罩層22及一第三遮罩層23。該等第一、第二及第 二遮罩層21、22及23係由透光材料形成。作為一範例,該 第一遮罩層21係由厚度為145 nm之一 Si〇2膜組成,該第二 遮罩層22係由厚度為50 nm之一氮化矽(SiN)膜組成,而該 第二遮罩層23係由厚度為35 nm之一 Si〇2膜組成。然後,在 該第三遮罩層23上形成一光阻遮罩41以形成導線溝槽。該 光阻遮罩41具有用以開啟一導線溝槽圖案之開啟部分42。 可藉由將矽甲烷(SiHO用作一矽源(原材料氣體)而將一 氧化一氮(N2〇)氣體用作一氧化劑之一電漿CVD方法來形 成用以組成該第一遮罩層21與該第三遮罩層23之8丨〇2膜。
若在組成該第一遮罩層21的Si〇2膜形成時,由一下部層pAE 膜組成的第二絕緣膜19之氧化尤其成為一問題,則較佳的 係形成所含矽數量超過化學計量數量之一氧化矽膜。可將 矽甲烷(SiHd用作一矽源(原材料氣體)、將氨π%)氣體用 作氮化劑、將一氧化二氮(N2〇)氣體用作一氧化劑,而將
一惰性氣體用作一載氣,藉由與用於該Si02膜之電漿CVD 裝置相同的電漿CVD裝置,來形成組成該第二遮罩層“之 SiN膜。 接下來,如圖3B所示,將該光阻遮罩41[參見圖3A]用作 蝕刻遮罩來實施乾式蝕刻,從而在該第三遮罩層23内形 、‘線溝槽圖案24。將八氣丁烧(c4F8)、一氧化碳(c〇) 及虱(Ar)用作一蝕刻氣體,並採取1:5:2〇之氣體流量比 (C4F8:C〇:Ar)、12〇〇 w之偏壓功率及2〇〇c之基板溫度,藉 由一般磁電管系統之一蝕刻裝置來實施此蝕刻。由於可獲 97504.doc -28 - 200529366 得在該㈣刻條件下相對於該SiN膜不小於U)之㈣選擇 性比率(Si02/SiN),因此該下部第二遮罩層22之隨膜所受 蚀刻極少。此外’在姓刻該第三遮罩層23後,例如,實施 以-乳(〇2)電漿為主之—灰化處理以及藉由以一有機胺為 主的化學液體來進行之一化學處理,從而能完全移除該光 阻遮罩4 1及該蝕刻處理後保留的碎片。 接下來,形成一光阻遮罩43以形成一接觸孔圖案。該光 阻遮罩43具有用以形成接觸孔之開啟部分料。此外,該光 阻遮罩43之形成使得其至少部分與該第三遮罩層23内的導 線溝槽圖案24重疊。該第三遮罩層23内的導線溝槽圖案 中所產生的段差一般係受抑制為約35 nm(其係該第三遮罩 23之膜厚度),從而可獲得具有實質上與圖案化一平坦部分 之情況下相同的微影蝕刻特徵之一良好的接觸孔光阻遮罩 形狀。此外,即使在連帶使用一塗層類型防反射膜(例如 BARC)之情況下,該防反射膜的埋入形狀之變化亦可能係 受抑制為一微小位準,此係取決於該第三遮罩層之尺寸 及密度,從而可使得在曝露及尺寸變化之時會導致該光阻 形狀惡化之深度分散減少。 該光阻遮罩43係形成為與該第一導線16或該導線溝槽圖 案24相對對齊。在此情況下,由於該等層之偏移及尺寸分 散(其可能基於一微影姓刻程序而產生)而產生與該導線溝 槽圖案24相關之無邊界結構的區域25。 接下來,如圖3C所示,藉由將具有該接觸孔圖案之光阻 遮罩43[參見圖3B]用作一蝕刻遮罩之一乾式蝕刻方法,在 97504.doc -29- 200529366 该弟三遮罩層23、該第二遮罩層22、該第一遮罩層21中形 成一接觸孔圖案26。此外,在此步驟中,實施能選擇性地 減小未被該等上部層導線溝槽所覆蓋的接觸孔圖案26之一 處理。將參考圖4A至4G來詳細說明該形成方法。 首先,如圖4A所示,將該第三遮罩層23之部分曝露於該 光阻遮罩43的開啟部分44之底部部分。在此條件下,如圖 4B所示,將用以形成該接觸孔圖案之光阻遮罩杓及曝露於 其底部部分之第三遮罩層23用作一餘刻遮罩,來實施餘 刻。將該光阻遮罩43内的開啟部分44之底部部分處所曝露 的第二遮罩層22蝕刻成延伸形成該接觸孔圖案26。將二氣 甲烧(CHf2)、氧(〇2)及氬(Ar)用作一蝕刻氣體,並採取2:1:5 之氣體流量比(CH2F2:〇2:Ar)及100 W之偏壓功率,藉由一般 磁電ί糸統之一姓刻裝置來貫施此姓刻。由於可獲得该等 蝕刻條件下相對與該Si〇2膜約為3之一蝕刻選擇性比率 (SiN/Si〇2),因此,若該第三遮罩層23之以〇2膜之厚度約為 35 nm,則可於一限度内在該第二遮罩層22之一厚度為% nm的SiN膜内開啟該接觸孔圖案26。 隨後,如圖4C所示,完全蝕刻曝露於該光阻遮罩“内該 等開啟部分44之底部部分處的該第三遮罩層23之8丨〇2膜。Λ 將八氟化五碳(c^8)、一氧化碳(co)、氬(Ar)及氧(〇d用作 —蝕刻氣體,採取1:10:5:1之氣體流量比(Cj^CO·心、 刪w之偏壓功率及之基板溫度,藉由—般磁電u 統之-㈣裝置來實施此#刻。由於可獲得在該等钱刻條 件下相對於該SiN膜不小於1〇之蝕刻選擇性=率 97504.doc -30- 200529366 (SiOC/SiN),因此該下部第二遮罩層22之SiN膜所受蝕刻極 少。此外,該下部第一遮罩層21之以〇2膜之一上部層部分 亦受到蝕刻。 然後,如圖4D所示,將曝露於該光阻遮罩43内該等開啟 部分44之底部部分處的該第二遮罩層^之以%膜完全蝕刻 成一錐形形狀。將二氟甲烷(C^F2)及氧(〇2)用作一蝕刻氣 體,並採取2:1之氣體流量比(CH2F2:〇2)及500 w之偏壓功 率,藉由一般磁電管系統之一蝕刻裝置來實施此蝕刻。此 外,在該等蝕刻條件下該SiN膜經處理成的錐形角約為 5〇°。此情形使得相對於被該等上部層導線溝槽所覆蓋的接 觸孔,可將一無邊界結構的接觸孔減小約2〇 nm。 在針對該SiN膜之蝕刻條件下,可藉由改變該第二遮罩層 22的SiN膜之膜厚度或處理成的錐形角,來任意調節該等無 邊界結構的接觸孔之減小量。例如,當該第二遮罩層22之 Si〇2膜厚隸大時,可經由相同錐形角之㈣而使得該減 小量較大。但是,由於該SiN膜厚度之增加使得後面難以處 理4第一遮罩層22内的導線溝槽,因此較佳的係將該厚度 設定為不超過1〇〇 nm。此外,若該第二遮罩層22太薄,則 不僅使得該等接觸孔之減小量減小,還使得該第一遮罩層 21的Si〇2膜内及該第一絕緣膜18的Si〇c膜内該接觸孔圖案 %之開啟的可控制性降低。因此,較佳的係將該厚度設定 為不小於25nm。此外,可藉由改變該氣體流量比(CH2F2:〇2) 來凋即該第二遮罩層22的SiN膜之處理成的錐形角;考慮到 違等接觸孔之減少效果’處理成的錐形角較佳的係不超過 97504.doc 31 200529366 8〇為使得與非無邊界結構的接觸孔之成品尺寸有適當的 相對差異’ s亥錐形角較佳的係不小於3 〇。。 隨後,如圖4E所示,實施該等接觸孔開啟區域内該第— 遮罩層21之Si〇2膜之開啟以形成一接觸孔圖案%。將八氟 丁烷(c^8)、一氧化碳(co)及氬(Ar)用作一蝕刻氣體,並採 取1:5:20之流動速度比率(C4F8:c〇:Ar)、12〇〇 w之偏壓功率 及20。(:之基板溫度’藉由一般磁電管系統之一蝕刻裝置來 對該SiO2膜實施蝕刻。由於可獲得在該等蝕刻條件下相對 於該SiN膜不小於1〇之㈣選擇性比率(Si(VsiN),因此幾 乎不會讓處理成該錐形形狀的SiN膜後退。 接下來,如圖4F所示,藉由將該第三遮罩層23、該第二 遮罩層22及類似者料料之—㈣處理,而Λ在該 等接觸孔開啟區域(接觸孔圖案26)中存在的第二絕緣膜Η 内開啟接觸孔31。此外,在蝕刻該第二絕緣膜ΐ92ρΑΕ膜之 時,能移除該光阻圖案43[參見圖4Ε]。 、 採取150 W之射頻功率及2〇〇c之基板溫度,藉由❹—普 通的高密度電裂蝕刻裝置以及將氨⑽。用作一蝕刻氣體 來姓刻該第二絕緣膜19(其係-有機膜)及該光阻遮罩43[參 見圖4D]。由於在該等㈣條件下該光阻之㈣速度約等於 該PAE之姓刻速纟,因此在該第二絕緣膜19的咖膜内開啟 期間,該光阻圖案43逐漸後退。但是,㈣二遮罩層训 ㈣膜之存在使得可獲得—良好的接觸孔開啟形狀。順便提 及,可獲得在該等似彳條件下該PAE膜相對於該㈣膜、該 Si〇2膜及該SiOC膜而不小於丨〇〇之一蝕刻選擇性比率。 97504.doc -32- 200529366 此外,如圖4G之平面配置圖中所示,在藉由此步驟而形 成之接觸孔31中,採取與處理該遮罩材料的情況中相同之 方式,使得:相對於該上部層導線溝槽圖案24所覆蓋的區 域内之接觸孔3 1 (3 11)’有部分區域未被該上部層導線溝槽 圖案24所覆蓋之接觸孔31(312)最多減小約2〇 nm。此外, 該等接觸孔312之減小量依據該等接觸孔及該等上部層導 線溝槽之尺寸分散及偏移量而變化。在此情況下,當該等 無邊界區域減小時,該減小量亦減小。最後,確認該第二 遮罩層22的SiN膜之經處理的段差39[參見圖4F]。在該第二 遮罩層22之SiN膜以一月牙形狀留在該等接觸孔3丨2内部之 情況下,確認該SiN膜為錐形形狀39。 接下來,如圖3D所示,將具有導線溝槽圖案24的第三遮 罩層23用作一蝕刻遮罩,而藉由一乾式蝕刻方法在該第二 遮罩層22之SiN膜内延伸形成該導線溝槽圖案24。將二氟甲 烷(CH2F2)、氧(〇2)及氬(Ar)用作一蝕刻氣體,並採取2^:5 之氣體流量比(CH2F2:〇2:Ar)及1〇〇 W之偏壓功率,藉由一般 磁電管系統之一蝕刻裝置來實施此蝕刻。由於可獲得該等 蝕刻條件下相對於該si〇2膜約為3之一選擇性比率 (SiN/Si〇2),因此,例如,若該第三遮罩8丨〇2膜2〇約為% nm’則可開啟厚度限度為5〇 nm之第二遮罩22内的導線溝槽 圖案24。 此外,在針對該第二遮罩層22而使用該第三遮罩層23之 I虫刻步驟中’可將該導線溝槽圖案24形成為穿透由曝露於 該等接觸孔3 1的底部部分處之有機膜組成的第二絕緣膜19 97504.doc -33- 200529366 並延伸至該第一絕緣膜丨8之一中間部分。由於可獲得該等 #刻條件下相對於該SiOC膜略小於1之一蝕刻選擇性比率 (SiN/SiOC),因此在蝕刻由厚度為50 nm的SiN膜組成之第 二遮罩層22之情況下,可將由該si〇c膜組成的第一絕緣膜 1 8内形成的接觸孔3 1姓刻至§ 〇 nm之深度(包括所需要的過 度蝕刻量)。
接下來’如圖3E所示,在由該si〇C膜組成的第一絕緣膜 18内完整地形成該等接觸孔31。在此藉由將由該SiN膜(具 有該導線溝槽圖案24)組成的第二遮罩層22用作一蝕刻遮 罩,來同時移除由保留於該導線溝槽區域内的si〇2膜組成 之第一遮罩層21。將八氟化五碳(c^8)、一氧化碳(c〇)、氬 (Ar)及氧(〇2)用作一蝕刻氣體,採取丨:1〇:5:1之氣體流量比 (C5;F8:CO:Ar:〇2)、1600 w之偏壓功率及2〇〇c之基板溫度, 精由一般磁電管系統之一蝕刻裝置來實施此蝕刻。由於可 獲付在該等钱刻條件下相對於該SiN膜不小於10之一蝕刻 選擇性比率,因此,若該第二遮罩層22之SiN膜厚度為50 則可於一充分的限度内,充分地蝕刻保留於該等接觸 孔底部部分處的該第一絕緣膜18之約5〇 nm的部分si〇C ' I可在抑制該等導線溝槽之上部側加寬或該肩部蝕刻 之同時獲得一良好的開啟形狀。 、然後’如圖3F所示,對保留於該導線溝槽圖案24底部部 2弟二絕緣膜19之屬膜進行㈣以形成導線溝扣,並 子在於該等接觸孔31底部部分的該防氧化膜17之沉膜 仃钱刻以進—步延伸形成該等接觸㈣。結果,該等接 97504.doc -34- 200529366 觸孔31到達該第一導線―此方式,完成預定的所謂雙 镶嵌處理。順便提及,在對存在於該等接觸孔如部部分 的該防氧化層17之如膜進純刻之程序期間,移除保留於 该4導線溝槽區域外的該第二遮罩層22之8丨^膜 將氨(NH3)用作一蝕刻氣體,採取150 W之射頻功率及 2〇〇C之基板溫度’藉由使用―普通的高密度電㈣刻裝置 來實施該第二絕緣膜19之咖膜内該等導線溝槽33之带 成。由於可獲得該等蚀刻條件下相對於該第一絕緣膜_ ㈣膜而不小於100之,選擇性比率,因此可以良好的 可控制性來實行該科線溝槽33之開啟而無深度分散。 將二氣甲烧(CH2F2)、氧(〇2)及氬㈤用作一姓刻氣體’ 並採取2丄5之氣體流量比】〇〇 %之偏麼功 率,藉由一般磁電管系統之—钱刻裝置來對存在於該等接 觸孔31底部部分的防氧化層17之训膜實施㈣。應注咅, 由於在上❹刻條件下相對於該峨膜之選擇比率 卜而且,若對存在於該等導線溝槽33底部部分的歡膜; 蚀刻成為-問題,則可在該第二絕緣膜19之咖膜内該等導 線溝槽33開啟之前對該防氧化層17之训膜實施蚀刻。此 外’在對該防氧化層17之SiC膜進行㈣期間,能完全移除 保:於該等層間膜(第-及第二絕緣膜财⑼上部部分處 的弟一遮罩層22之SiN膜。 /妾下來,使用一適當的化學液體及-射頻噴藏處理來實 施一後處理’以清除該等導線溝槽及該等接觸孔之側壁上 及存在於該等接觸孔底部部分之一變性銅層上保留的碎 97504.doc -35- 200529366 片。然後,如圖3 G所示,藉由一噴濺方法,在該等導線溝 槽3 3及該等接觸孔3 1之内部表面上形成作為一阻障金屬層 35之一 Ta膜。藉由一電鑛方法而積聚一銅晶種層及一銅膜 36,或藉由一喷濺方法而積聚一銅膜36,但圖中未顯示。 從而,可將一銅導電膜埋入該等導線溝槽33及該等接觸孔 3 1内。還可將除銅以外的其他金屬材料用作該導電膜。 進一步’在由此而積聚的該銅膜36與該阻障金屬層35 中,藉由一化學機械研磨(CMP)方法來移除作為該第二導線 不需要之部分,從而如圖3H所示,該第二導線37在該等導 線溝槽33内係完整的,且其一部分係經由該等接觸孔^而 連接至該第一導線16。將組成最終上部層導線的第二導線 3 7之膜厚度調節為,例如,約丨7〇 nm。此外,與該第一導 線6胃作為該下部層導線之情況中的方式一樣,用以覆蓋該第 二導線37之一防氧化層38係由(例如)一 SiC膜組成。 在依據該第二項具體實施例經由上述製造步驟而形成的 所明雙鎮嵌結構之多層導線中,依據該等導線溝槽及該等 接觸孔之成品尺寸分散及偏移而選擇性地僅減小該等無邊 界、。構的接觸孔3 12。在區域4〇中,可防止該導線與電位不 同的相鄰導線之間的短路缺陷並可確保一介電強度。此 而要減】、在非無邊界結構之區域中的接觸孔3 11及偏 餘小的接觸孔。因此,與將該等接觸孔作為一整體而減 廡、之情况相比,可使開啟特徵、該等接觸孔處的光阻特徵、 j力偏移及類似者對該導線可靠性之影響最〃、化。此外, T M |X阿的良率來獲得經由該多層導線程序(包括至少上 97504.doc • 36 - 200529366 述步驟)而製造的半導體元件。 順便提及,上述各種層間絕緣膜不限於上面所提到的膜 類型、膜厚度及形成方法。由該等Cu膜組成的防氧化層i 7 及3 8可能係由以一 C VD方法形成的SiN膜組成,而且可能係 在一 SiC膜内包含輕元素(例如,氮(N2)及氫(η))之膜。 5亥專弟一及弟一絕緣膜1 8及19係用作該等層間絕緣膜, 該等層間絕緣膜將具有該等接觸孔3丨與該等導線溝槽33, 可能替代該SiOC膜而將藉由一 CVD方法而形成之一 Si〇F 膜或Si〇2膜或藉由一旋塗方法而形成之一甲基矽酸鹽 (MSQ)膜或含氫矽酸鹽(HSQ)膜用作該等第一及第二絕緣 膜18及19。可施加一聚丙炔醚膜、一非晶碳膜或一聚四氟 乙烯膜以替代該PAE膜。此外,可能施加一乾凝膠膜、具有 一多孔結構之一 MSQ膜、一有機聚合物等或其一組合。 此外,儘管形成於該PAE膜及該MSQ膜上的第一至第三 遮罩層2 1至23從上部側起依次係Si〇2/SiN/Si〇2 (35/5〇/145 nm)’但由於言亥等膜類型、膜厚度及形成方法之組合使得允 許藉由使用該上部層遮罩來蝕刻該下部層遮罩,因此該等 遮罩層並不限於上面所說明的細節。例如,可採取藉由一 CVD方法而形成之_㈣膜或加㈣來替代該第二遮罩層 22之⑽膜’並可使該第二遮罩層22之SiN膜在㈣刻選擇 性比率所允許的範圍内變薄。同樣,作為該最頂層的第三 ^23可能係藉由一喷賤方法而形成之一非晶石夕膜。在此 ^下’可針對該非晶石夕膜,而在該等餘刻條件下容易地 實施該錐㈣刻以減小該等無邊界結構之接觸孔。 97504.doc -37- 200529366 在此項具體實施例中,最終在該等導線層之間留下厚度 約5〇nm的組成該第—遮罩層21之叫膜。但是,若用以黏 附至該阻障金屬之黏附特性、該CMp步驟中銅的機械強度 以及在對—銅氧化物進行-減小處理(在針對銅而形成該 ^乳化層38之前實施)時的損害不會造成問題,則該第一遮 罩層21可由—低介電常數的無機膜(例如,—S伽膜、一
SiOC膜HSQ膜等)組成。此外,在類似限制所允許的範 圍内’亦可藉由該雙鑲嵌钱刻步驟或藉由針對銅之cMp + 驟而移除該第一遮罩層21。 乂 [第三項具體實施例] 現在,下面將參考圖从至沾所示的製造步驟斷面圖來說 明依據本發日㈣半導體元㈣造方法之—第三項具體實施 例順便提及’以與上面所使用的符號相同之符號來表示 與該第-項具體實施例中的該些組成零件相同之組成零 件。在此第三項具體實施财,顯*使用該 統之-賴程序之—製造方法。 更遮罩糸 *如圖5續*,在積聚於—基板(未顯示)上的一下部絕緣 膜11上形成-層間絕緣膜12。該層間絕緣膜12係由⑼如) :層壓膜組成’該層壓臈係由有機膜13與_氧化邦i⑹ 膜14組成。該層間絕緣膜12在導線溝槽。内具有一第一導 ㈣,以及-近接觸層、一金屬阻障層以及在該近接觸層 與該阻障層之間的類似者。#由埋人—銅(cu)膜而將該第 -導線16形成為(例如)約15〇 nm之導線厚度。此外,在該 第一導線16上形成-防氧化層17。例如’藉由形成厚度為 97504.doc -38- 200529366 35 nm之一碳化矽(SiC)膜而形成該防氧化層17。 隨後,形成接觸孔層之間的一第一絕緣膜18。藉由形成 厚度為135 nm之一含碳氧化矽(Si〇c)膜而形成該第一絕緣 膜18。作為形成該SiC膜及該SiOC膜的方法之一範例,在3〇〇 至400〇C之基板溫度、15〇至35〇界之電漿功率及約1〇〇至 1〇〇〇 Pa之一膜形成大氣壓力之條件下,使用一平行平板型 電漿CVD裝置,且在二情況下皆以甲基矽烷作為一矽源(原 材料氣體)。可形成介電常數約為38之^(:膜與介電常數約 為2.6之SiOC膜。 接下來,在該第一絕緣膜18上形成一第二絕緣膜19。形 成介電常數約為2·6之一有機聚合物膜以作為該第二絕緣 膜19。在此項具體實施例中,作為一範例,一聚多芳基酯 (ΡΑΕ)膜係形成為110mn之厚度。藉由一旋塗方法而積聚一 先驅物,然後於350至450〇C下進行固化處理,從而能形成 該有機聚合物膜。可使用的其他材料,包括一苯環丁烯 (BCB)膜、聚醯亞胺膜及一非晶碳膜等。 隨後’在該第二絕緣膜19上依次形成一第一遮罩層2 i、 一第二遮罩層22。在此,該等第一及第二遮罩層21及22係 由透光材料形成。作為一範例,該第一遮罩層2丨係由厚度 為(例如)145nm之一 Si〇2膜組成,而該第二遮罩層22係由厚 度為35 nm之一碳化矽(SlC)組成。然後,在該第二遮罩層 2 2上/成光阻遮罩41以形成導線溝槽。該光阻遮罩41具 有用以開啟一導線溝槽圖案之開啟部分42。 可藉由將矽曱烷(SiHO用作一矽源(原材料氣體)而將一 97504.doc -39- 200529366 氧化二氮(NW)氣體用作一氧化劑之一電漿cvd方法來形 成用以組成該第一遮罩層21之Si〇2膜。若在組成該第一遮 罩層21的Si〇2膜形成時,由一下部層pae膜組成的第二絕緣 膜19之氧化尤其成為一問題,則較佳的係形成所含石夕數量 超過化學計量數量之一氧化矽膜。採取30〇s4〇〇C)c之基板 溫度、150至350 W之電漿功率以及約1〇〇至1〇〇〇 pa之膜形 成大氣壓力,將甲基矽烷用作一矽源(原材料氣體),藉由與 該Si〇2膜所用之電漿cVD裝置類似之一電漿CVD裝置來形 成組成該第二遮罩層22之SiC膜。 接下來,如圖5B所示,將該光阻遮罩41[參見圖5A]用作 一蝕刻遮罩來實施乾式蝕刻,從而在該第二遮罩層22内形 成一導線溝槽圖案24。將二氟曱烷(CH2F2)、氧(〇2)及氬(Ar) 用作一蝕刻氣體,並採取2:1:5之氣體流量比(CH2lv〇2:Ar) 及100 W之偏壓功率,藉由一般磁電管系統之一蝕刻裝置來 實施此蝕刻。由於該等蝕刻條件下相對於該Si02膜之選擇 性比率(SiC/Si〇2)約為L5,因此,在穩定地開啟具有不同 ‘線見度之一任意圖案之情況下,將該下部第一遮罩層21 iSiO2膜蝕刻約2〇11111。在蝕刻該第二遮罩層22後,例如, 實軛以一氧(〇2)電漿為主之一灰化處理以及藉由以一有機 胺為主的化學液體來進行之一化學處理,從而能完全移除 该光阻遮罩4 1及該蝕刻處理後保留的碎片。 接下來形成一光阻遮罩43以形成一接觸孔圖案。該光 阻遮罩43具有用以形成接觸孔之開啟部分44。此外,該光 阻遮罩43之形成使得其至少部分與該第二遮罩層22内的導 97504.doc -40- 200529366 線溝槽圖案24重疊。此外,該第二遮罩層22内的導線溝槽 圖案24處產生的段差約等於約5〇11111之膜厚度,從而使得形 成該圖案比圖案化一平坦部分之情況下稍難。但是,可獲 得具有與圖案化一平坦部分之情況下類似的微影蝕刻特徵 之一良好的接觸孔光阻圖案形狀。 用以形成接觸孔之光阻遮罩43係形成為與該第一導線16 或該導線溝槽圖案24相對對齊。在此情況下,由於該等層 之偏移及尺寸分散(其可能基於一微影蝕刻程序而產生)而 產生與該導線溝槽圖案24相關之無邊界結構的區域25。 接下來,如圖5C所示,藉由將具有該接觸孔圖案之一光 阻遮罩43[參見圖5B]用作一㈣遮罩之一乾式韻刻方法,
膜之時,能移除該光阻圖案43[參見圖化]。
屏槽圖累24而形成的導線溝槽部分重 在該等蝕刻條件下該SiNC ’對於與藉由轉移該導線 分重疊之接觸孔,可獲得 97504.doc -41 - 200529366 約20 nm之減小量。 在針對該第二遮罩層22(即,該Sic膜)之蝕刻條件下,可 藉由改變該第二遮罩層22之膜厚度或處理成的錐形角,來 任意調節上述無邊界結構中該等接觸孔之減小量。例如, 當該第二遮罩層22之Si〇2膜較厚時,可藉由相同錐形角之 蚀刻而使得該減小量較大。但是,該Sic膜之膜厚度增加引 起該等接觸孔之光阻圖案化中的下部段差增加。因此,該 膜厚度較佳的係不超過10〇11111。此外,若該Sic膜太薄,則 不僅使付該等接觸孔之減小量減小,而且使得對該第一遮 罩層的膜Si〇2以及該第—絕緣膜此以沉膜進行處理之 可控制性降低。因此,該膜厚度較佳的係不小於25 nm。可 猎由改變該氣體流量比(CP^F2··。2)來調節該Sic膜之處理成 的錐幵/角考慮到邊等接觸孔之減小量,該錐形角較佳的 係不超過80。。為使得與非無邊界結構的接觸孔之成品尺寸 有適當的相對差異,該錐形角較佳的係不小於3〇。。 p通後’在忒等接觸孔開啟區域中存在的該第一遮罩層η 之Si02膜中開啟一接觸孔圖案26。將人氟丁烧、一氧 T碳(CO)及氬(Ar)用作一茲刻氣體,並採取1:5:2〇之氣體流 ϊ比(C4F8:CO:Ar)、1200 w之偏壓功率及2〇〇c之基板溫 度藉由般磁電官系統之一蝕刻裝置來對該si〇2膜實施 姓刻。由力在該等餘刻條件下能獲得相對於該si〇2膜不小 於15之似彳4擇性比率(SiN/SiQ2),因此幾乎不會使該第 ^遮罩層U處理成該錐形形狀且曝露於上部層的肌膜後 退。 97504.doc -42- 200529366 、此外’ ^圖5D之平面配置圖中所示,在經由此步驟而形 成之接觸孔31中’採取與處理該遮罩材料的情況中相同之 方式,使得:相對於該上部層導線溝槽所覆蓋的區域内之 蜀孔3 1 (3 11)’有部分區域未被該上部層導線溝槽所覆蓋 之接觸孔31(312)最多減小約2Qnm。此外,該等接觸孔312 之減小里依據該等接觸孔及該等上部層導線溝槽之尺寸分 散及偏移量而變化。當該等無邊界區域減小時,該減小量 亦減小。最後,確認該第二遮罩層22的Si02膜處經處理段 差32[參見圖5C]。在該第二遮罩層22之以€膜以一月牙形狀 4在違等接觸孔3 12内部之情況下,確認該Si〇2膜處經處理 的段差32。 接下來,如圖5E所示,藉由將該第二遮罩層22、該第一 遮革層21及類似者用作一蝕刻遮罩之一蝕刻處理,而在該 等接觸孔開啟區域中存在的第—絕緣膜13内開啟該等接觸 孔3 1 〇 在150 W之射頻功率及2〇QC之基板溫度條件下,將氨 (NH3)用作餘刻軋體,藉由一普通的高密度電漿裝置來對 由4有機膜與該光阻遮罩43組成的第二絕緣膜丨9實施蝕 刻。由於在该等蝕刻條件下該光阻之蝕刻速度約等於該 之蝕刻速度,因此在該第二絕緣膜19的?八£膜内開啟該等接 觸孔3 1期間,該光阻圖案43逐漸後退。但是,該第二遮罩 層22的SiN膜之存在使得可獲得一良好的接觸孔開啟形 狀。順便提及,可獲得在該等蝕刻條件下該pAE膜相對於該 SiN膜、該Si〇2膜及該Si〇c膜不小於1〇〇之一蝕刻選擇性比 97504.doc -43- 200529366 率 ο 接下來,藉由將具有該導線溝槽圖案24之第二遮罩層22 用作一蝕刻遮罩之一乾式蝕刻方法,在該第一遮罩層以之 Si〇2膜内延伸形成該導線溝槽圖案24。將八氟化五碳 (c5f8)、一氧化碳(co)、氬(Ar)及氧(〇2)用作一蝕刻氣體, 採取1:10:5:1之氣體流量比(C5F8:c〇:Ar:〇2)、16〇〇w之偏壓 功率及20〇C之基板溫度,藉由一般磁電管系統之一蝕刻裝 置來實施此蝕刻。由於在該等蝕刻條件下相對於該sic膜之 蝕刻選擇性比率(Si〇C/SiC)約為15,因此可對保留於該等接 觸孔31底部部分處、厚度約135 nm之第一絕緣膜18之以〇匸 膜進行蝕刻以獲得良好的開啟形狀,同時,若該第二遮罩 層22之膜厚度不小於35 nm,則抑制該等導線溝槽之上部加 寬或肩部蝕刻。但是,該操作比該等第一及第二具體實施 例中4二層硬罩系統之情況中更難。因此,需要充足的最 佳化(包括蝕刻時間)。 然後’如圖5F所示,對保留於該導線溝槽圖案24底部部 分之第二絕緣膜i 9之p A E膜進行钮刻以形成導線溝槽3 3,並 對存在於該等接觸孔31底部部分的該防氧化膜17iSiC膜 進行蝕刻以進一步延伸形成該等接觸孔31。結果,該等接 觸孔31到達該第一導線16。以此方式,完成預定的所謂雙 鎮嵌處理。順便提及,在對該等接觸孔31底部部分的該防 乳化層17之SiC膜進行㈣之程序㈣,移除保留於該等導 線溝槽區域外的該第二遮罩層22之81(:膜。 在150 W之射頻功率及2〇〇c之基板溫度條件下,將氨 97504.doc -44- 200529366 (皿3)用^ 氣體,藉由使用—普通的高密度電㈣刻 衣置來貝細α亥第—絕緣膜192Pae膜内該等導線溝槽B之 I成由於在㈣#刻條件τ可獲得相對於該第—絕緣膜 18之SiOC膜不小於1〇0夕 .L 、 00之一蝕刻選擇性比率,因此可以良好 的可控制性來實行該擎道 4寻^線溝槽33之開啟且無深度分散。 、,將二貌甲烷(ch2F2)、氧(〇2)及氬(Ar)用作一蝕刻氣體, 亚㈣2:1:5之氣體流量比(CH2F2:〇2士)及1〇〇 w之偏壓功 率,藉由-般磁電管系統之一餘刻裝置來對存在於該等接 觸孔31底部部分的防氧化層17之训膜實施㈣。應注意, 由於在該等㈣條件下相對於該職膜之選擇比率約為 卜因此,若對該等導線溝槽33底部部分的Si〇c膜之姓刻成 為一問題’則可在該第二絕緣膜19之刚㈣該料線溝槽 33開啟之前對該防氧化層17之批膜實施蝕刻。此外,在對 該防氧化層17之训膜進行姓刻期間,能完全移除保留於該 寺層間膜(第—及第二絕緣膜18及19)上部部分的第二遮軍 層22之SiN膜。 接下來,使用-適當的化學液體及一射頻喷濺處理來實 她-後處理’以清除該等導線溝槽及該等接觸孔側壁上及 該等接觸孔底部部分處之—變性銅層上保留的碎片。然 後’如圖5G所示,藉由—噴賤方法,在該等導線溝槽似 該等接觸孔31之内部表面上形成作為—阻障金屬層Μ之一 丁3膜#由一電鍍方法而形成_銅晶種層並積聚一銅膜 36,或藉由一喷濺方法而積聚—銅膜36,但圖中未顯示。' 因此’可在該等導線溝槽33及該等接觸孔31内埋入一銅導 97504.doc -45- 200529366 電膜。還可將除銅以外的其他金屬材料用作該導電膜。 進步在由此而積聚的該銅膜36與該阻障金屬層35 中’藉由-化學機械研磨(CMP)方法來移除作為該第二導線 不需要之部分,從而如圖5H所示,一第二導線”在該等導 線溝槽33内係完整的,且其一部分係經由該等接觸孔加 連接至該第一導線1 6。從而,獲得所謂雙 層導線結構。例如,將組成最終上部層導線二 之膜厚度調節為約170 nm。此外’採取與該第一導線⑹且 成該下部層導線之情況中一樣的方式,藉由形成(例如)二 SiC膜而形成用以覆蓋該第二導線37之—防氧化層Μ。 在經由上述依據該第三項具體實施例之製造步驟而形成 的所胡雙鑲嵌結構之多層導線内,依據該等導線溝槽及該 等接觸孔的成品尺寸分散及偏移而選擇性地僅減小該等無 邊界結構的接觸孔312,從而在該等區域4〇内,可防止該導 線與電位不同的相鄰導線之間的短路缺陷並可確保_介電 強度。此外,不會不必要減小該等非無邊界結構的區域内 之接觸孔3U及偏移極小的接觸孔,以致可使得,與將該等 接觸孔作為-整體來減小之情況相比’該等開啟特徵、該 等接觸孔處的光阻特徵、應力偏移及類似者對該導線可靠 線之影響最小化。此外,可以較高的良率來獲得經由該多 層導線程序(包括至少上述步驟)而製造的半導體元件。 ,順便提及,上述各種層間絕緣臈不限於上面所提到的膜 類型、膜厚度及形成方法。由Cu膜組成的防氧化層Μ% 可能係由-CVD方法形成的SiN膜,或可能係在—沉膜内 97504.doc -46- 200529366 包含輕70素(例如,氮(N2)及氫(Η))之膜。 組成將具有接觸孔31與導線溝槽33之層間膜之第一及第 二絕緣膜18及19,可能係由藉由一 CVD方法而形成之一 SiOF膜或Si〇2膜或藉由一旋塗方法而形成之一甲基矽酸鹽 (MSQ)膜或含氫石夕酸鹽膜(替代該8丨〇(::膜)組成。可施 加一聚丙炔膜、一非晶碳膜或一聚四氟乙烯膜以替代該P A E 膜此外,可能施加具有一乾凝膠膜、具有一多孔結構之 MSQ膜、一有機聚合物或類似者或其一組合。 此外,儘官形成於該PAE膜及該MSQ膜上的第一及第二 遮罩層21至22從上部側起依次係Sic/Si〇2 (35/145 nm),但 由於.亥等膜類^、膜厚度及形&方法《組合使得允許藉由 使用孩上部層遮罩來蝕刻該下部層遮罩,因此該等遮罩層 並不限於上面所說明的細節。例如,在該蝕刻選擇性比率 所允5午的範圍内,可採取藉由一 CVD方法而形成之一 siN膜 或SiCN膜來替代該第二遮罩層22iSic膜。 此外,可採取由作為該上部層第二遮罩層22之一 Si〇2膜 與作為該下部層第一遮罩層21之一 Sic膜組成之一層壓結 構。若允許該導線電容增加,則可最終將該Sic膜留在該PAE 膜上。在此情況T,向該上部層Si〇2膜施加該錐形化,並 將八氟丁烧(C^F8)及氧(〇2)用作一钱刻氣體,並採取8:5之氣 體流量比(<:4匕:〇2)、1000 w之偏壓功率及2〇〇c之基板溫 度,藉由已在遠第一具體實施例中加以說明的一般磁電管 系統之一 I虫刻裝置來實施該姓刻。 在此項具體實施例中,t終在言亥等導線層之^ @下厚度 97504.doc -47- 200529366 約:〇二的組成該第-遮罩層21之Si〇2膜。但是,若用以接 、 ’ 觸特性、該CMP步驟中鋼的機械強度 =及在對-銅减物進行減小處理(在針對銅而形成該防 氧化層38之前實施)時的損害不成為—問題,則可由一低介 電常數的無機膜(例如,—SiOF膜、一 Sioc膜、—HSQ膜) ”且成及第-遮罩層2卜此外,在類似限制所允許的範圍内, 亦可採取該雙鑲錢刻步驟或採取針對銅之⑽步驟而移 除該第一遮罩層21。 此外,在該等具體實施例卜2及3中的每一項㈣實施例 中,在將形成於該有機絕緣膜的第二絕緣膜19上之第一遮 罩層21用作-保護層之情況下,例如,該第_遮罩層2阿 由一碳含量最佳化的Sioc膜組成,或者該等第一、第二及 第三遮罩層21、22及23之三層或該第_遮罩層21及該第二 遮罩層22之二層可能由碳含量不同的Si〇c膜之一層壓結構 組成,從而可藉由使用該層壓蝕刻遮罩而容易地實施該雙 鑲嵌處理。此舉確保在將形成於該有機絕緣膜的第二絕緣 膜19上之第一遮罩層21用作一保護層之情況下,可使得該 第一遮罩層21具有一較低的介電常數,從而減小該導線電 容並加大該半導體元件之操作速度。 如上所述,在依據本發明之半導體元件製造方法中,可 提供一種製造半導體元件之方法,該方法既精細且整合程 度又咼並具有一高性能、高良率及高可靠性的多層導線。 依據本發明之半導體元件製造方法較佳的係應用於將多 層導線用於各種半導體積體電路。 97504.doc -48- 200529366 雖然已使料定術語來說明本發明的較佳具體實施例, 但是此類說明僅係用於說明目的,並應瞭解可作變更及修 改’而不會脫離下列巾請專利範圍之㈣或料。^ 【圖式簡單說明】 參考以上說明並結合附圖,將會明白本發明之該些及其 他目的,在該等圖式中: 圖ΙΑΜΗ顯示製造步驟斷面圖,其顯示依據本發明該半 導體元件製造方法之一第一項具體實施例; y 圖2A至2E顯示製造步驟斷面圖(部分包括一平面配置
體實施例; 法之第一項具 圖3A至3H顯示製造步驟斷面圖,其顯示依據本發明該半 導體元件製造方法之一第二項具體實施例; 圖4A至4G顯示製造步驟斷面圖(部分包括一平面配置 圖),其顯示依據本發明該半導體元件製造方法之第二項具 體實施例; 圖5A至5H顯示製造步驟斷面圖,其顯示依據本發明該半 導體元件製造方法之一第三項具體實施例;以及 圖6A至6H顯示製造步驟斷面圖,其顯示一種依據相關技 術製造半導體元件的一多層導線結構之方法。 【主要元件符號說明】 11 12 13 13 下部絕緣膜 層間絕緣膜 有機膜 97504.doc -49- 200529366 14 氧化矽(Si02)膜 15 導線溝槽 16 第一導線 17 防氧化層 18 第一絕緣膜 19 第二絕緣膜 20 第三遮罩Si02膜 21 第一遮罩層 22 第二遮罩層 23 第三遮罩層 24 導線溝槽圖案 25 與該導線溝槽圖案相關之無邊界結構的區域 26 連接圖案/接觸孔圖案 31(311) 接觸孔 31(312) 接觸孔 32 段差 33 導線溝槽 35 阻障金屬層 36 銅膜 37 第二導線 38 防氧化層 40 區域 41 光阻遮罩 42 開啟部分 97504.doc -50· 200529366 43 光阻遮罩 44 開啟部分 311 非無邊界結構的接觸孔 611 下部絕緣膜 612 有機膜 613 氧化矽(Si02)膜 614 下部層導線 615 防氧化層/SiC膜 616 含碳的氧化矽(SiOC)膜 617 有機膜/PAE膜 618 第一遮罩層 619 第二遮罩層 620 第三遮罩層 621 光阻圖案 622 導線溝槽圖案 623 光阻圖案 624 無邊界結構的區域 625 接觸孔 628 接觸孔 629 上部層導線溝槽 632 阻障金屬層 633 銅膜 634 雙鑲嵌導線 636 區域 97504.doc -51
Claims (1)
- 200529366 十、申請專利範圍: 1 · 一種半導體元件製造方法,其包含下列步驟·· 將一第一絕緣膜與一第二絕緣膜層壓於具有一第一導 線之一基板上,以形成一絕緣膜; 在該絕緣膜上依次層壓一第一遮罩層、一第二遮罩層 及一第三遮罩層; 形成一導線溝槽圖案以處理該第三遮罩層内之—導線 溝槽; 選擇性地將形成狀態為伸入該導線溝槽圖案内部之該 第二遮罩層處理成一錐形形狀; 形成一接觸孔圖案以在該第二遮罩層及該第一遮罩層 内形成一接觸孔,並移除該第三遮罩層之該錐形形狀部 分;以及 藉由將該第三遮罩層用作一蝕刻遮罩來進行蝕刻而在 該第二遮罩層及該第一遮罩層内形成一導線溝槽圖案, 在該第二絕緣膜内形成一導線溝槽,以及藉由將該第二 遮罩層及該第一遮罩層用作一蝕刻遮罩來進行蝕刻而在 該絕緣膜内形成一接觸孔。 2 ·如請求項1之半導體元件製造方法,其中: 形成該等第-、第二及第三遮罩層之材料使得可藉由 使用一上部遮罩層來選擇性地蝕刻位於該上部遮罩層正 下方之一遮罩層。 3 ·如凊求項1之半導體元件製造方法,其中: 將該第三遮罩層處理成該錐形形狀之該步驟包括在 97504.doc 200529366 3〇。至80°範圍内處理該已處理的錐形角。 4.如請求項1之半導體元件製造方法,其中·· 該第一絕緣膜係由一含碳的氧化矽膜組成,以及 δ亥第一、纟巴緣膜係由一有機膜組成。 5· 一種半導體元件製造方法,其包含下列步驟: 將一第一絕緣膜與一第二絕緣膜層壓於具有一第一導 線之一基板上,以形成一絕緣膜; 在該絕緣膜上依次層壓一第一遮罩層、一第二遮罩層 及一第三遮罩層; 形成一導線溝槽圖案以處理該第三遮罩層内之一導線 溝槽; 形成接觸孔圖案以在該第二遮罩層與該第一遮罩層 内形成一接觸孔,並選擇性地將形成狀態為伸入該導線 溝槽内邛之该第二遮罩層處理成一錐形形狀;以及 上藉由將▲第二遮罩層用作—㈣遮罩來進行蚀刻而在 該第,遮罩層及該第—遮罩層内形成—導線溝槽圖案, 在該第二絕緣膜内形成一導線溝槽,以及藉由將該第二 遮罩層及該第-遮罩層用作-_遮罩來進行㈣而在 該絕緣膜内形成一接觸孔。 6· 士明求項5之半導體元件製造方法,其中·· Λ等第一、第二及第三遮罩層之材料使得可藉由 一上部遮罩層來選擇性地蝕刻位於該上部遮罩層正 下方之一遮罩層。 月求項5之半導體元件製造方法,其中·· 97504.doc 200529366 將該第二遮罩層處理成該錐形形狀之該步驟包括在 30。至80。範圍内處理該已處理的錐形角。 8. 9. 10. 11. 如請求項5之半導體元件製造方法,其中·· 該第一絕緣膜係由一含碳的氧化矽膜組成,以及 5亥第一絕緣膜係由一有機層組成。 一種半導體元件製造方法,其包含下列步驟: 將一第一絕緣膜與一第二絕緣膜層壓於具有一第一導 線之一基板上,以形成一絕緣膜; 在該絕緣膜上依次層m罩層及—第二遮罩層; 形成一導線溝槽圖案以處理該第二遮罩層内之一 溝槽; / 一糟由使用具有用以形成—接觸的—接觸&圖案之一 光阻遮罩而在該第二遮罩層與該第一冑罩層内形成一接 觸孔圖案,以及選擇性地將形成狀態為伸入該光阻遮罩 内該接觸孔圖案内部之該第二遮罩層處理成一錐形形狀 :以及 /由將該第二料層用作__料來進㈣刻而在 -第遮罩層内形成一導線溝槽圖案,在該第二絕緣膜 内=成-導線溝槽,以及藉由將該第_遮罩層用作一钱 刻遮罩來進行㈣而在該絕緣膜内形成—接觸孔。 如請求項9之半導體元件製造方法,其中·· /成該等第一及第二遮罩層之材料使得可藉由使用該 弟一遮罩層來選擇性地蝕刻該第一遮罩層。 如請求項9之半導體元件製造方法,其中·· 97504.doc 200529366 處理該第二遮罩層之該步驟包括在30°至80°範圍内處 理該已處理的錐形角。 12.如請求項9之半導體元件製造方法,其中: 該第一絕緣膜係由一含碳的氧化矽膜組成,以及 該第二絕緣膜係由一有機膜組成。 97504.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004010362A JP2005203672A (ja) | 2004-01-19 | 2004-01-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200529366A true TW200529366A (en) | 2005-09-01 |
| TWI253145B TWI253145B (en) | 2006-04-11 |
Family
ID=34747248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093141171A TWI253145B (en) | 2004-01-19 | 2004-12-29 | Semiconductor device manufacturing method |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7259089B2 (zh) |
| JP (1) | JP2005203672A (zh) |
| KR (1) | KR20050076614A (zh) |
| TW (1) | TWI253145B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965165B2 (en) | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US20090014887A1 (en) * | 2006-01-06 | 2009-01-15 | Nec Corporation | Method of producing multilayer interconnection and multilayer interconnection structure |
| JP4237216B2 (ja) * | 2006-10-05 | 2009-03-11 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7846849B2 (en) * | 2007-06-01 | 2010-12-07 | Applied Materials, Inc. | Frequency tripling using spacer mask having interposed regions |
| WO2011018857A1 (ja) | 2009-08-14 | 2011-02-17 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4815519B2 (ja) * | 2009-09-14 | 2011-11-16 | 東京エレクトロン株式会社 | マスクパターンの形成方法及び半導体装置の製造方法 |
| JP5142236B1 (ja) * | 2011-11-15 | 2013-02-13 | エルシード株式会社 | エッチング方法 |
| JP5904070B2 (ja) * | 2012-09-13 | 2016-04-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2018049920A (ja) * | 2016-09-21 | 2018-03-29 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR102440139B1 (ko) | 2017-12-15 | 2022-09-06 | 삼성전자주식회사 | 반도체 소자 |
| US10699943B2 (en) * | 2018-04-30 | 2020-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming contacts in a semiconductor device |
| US10867842B2 (en) * | 2018-10-31 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for shrinking openings in forming integrated circuits |
| CN116469831A (zh) * | 2022-01-12 | 2023-07-21 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069068A (en) | 1997-05-30 | 2000-05-30 | International Business Machines Corporation | Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity |
| JP3501280B2 (ja) | 1998-08-31 | 2004-03-02 | 富士通株式会社 | 半導体装置の製造方法 |
| JP3436221B2 (ja) * | 1999-03-15 | 2003-08-11 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2001077196A (ja) | 1999-09-08 | 2001-03-23 | Sony Corp | 半導体装置の製造方法 |
| JP2001156170A (ja) | 1999-11-30 | 2001-06-08 | Sony Corp | 多層配線の製造方法 |
| JP3669681B2 (ja) * | 2000-03-31 | 2005-07-13 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2001338978A (ja) * | 2000-05-25 | 2001-12-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP4850332B2 (ja) | 2000-10-18 | 2012-01-11 | 東京エレクトロン株式会社 | デュアルダマシン構造のエッチング方法 |
| US6514867B1 (en) * | 2001-03-26 | 2003-02-04 | Advanced Micro Devices, Inc. | Method of creating narrow trench lines using hard mask |
| JP2003297920A (ja) | 2002-04-03 | 2003-10-17 | Nec Corp | 半導体装置の製造方法 |
| JP2003303824A (ja) | 2002-04-12 | 2003-10-24 | Sony Corp | 半導体装置の製造方法 |
| US6743712B2 (en) * | 2002-07-12 | 2004-06-01 | Intel Corporation | Method of making a semiconductor device by forming a masking layer with a tapered etch profile |
| JP4193438B2 (ja) * | 2002-07-30 | 2008-12-10 | ソニー株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-01-19 JP JP2004010362A patent/JP2005203672A/ja active Pending
- 2004-12-29 TW TW093141171A patent/TWI253145B/zh not_active IP Right Cessation
-
2005
- 2005-01-11 US US11/032,015 patent/US7259089B2/en not_active Expired - Fee Related
- 2005-01-12 KR KR1020050002971A patent/KR20050076614A/ko not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005203672A (ja) | 2005-07-28 |
| KR20050076614A (ko) | 2005-07-26 |
| US20050158982A1 (en) | 2005-07-21 |
| TWI253145B (en) | 2006-04-11 |
| US7259089B2 (en) | 2007-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7723226B2 (en) | Interconnects containing bilayer porous low-k dielectrics using different porogen to structure former ratio | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| US9245792B2 (en) | Method for forming interconnect structures | |
| CN103137599B (zh) | 形成镶嵌互连结构的机构 | |
| US8357610B2 (en) | Reducing patterning variability of trenches in metallization layer stacks with a low-k material by reducing contamination of trench dielectrics | |
| JP3778174B2 (ja) | 半導体装置及びその製造方法 | |
| US9607883B2 (en) | Trench formation using rounded hard mask | |
| US9059259B2 (en) | Hard mask for back-end-of-line (BEOL) interconnect structure | |
| US9870944B2 (en) | Back-end-of-line (BEOL) interconnect structure | |
| TW200529366A (en) | Semiconductor device manufacturing method | |
| CN100490115C (zh) | 具有含气隙的镶嵌结构的半导体器件的制造方法 | |
| US6406992B1 (en) | Fabrication method for a dual damascene structure | |
| JP2004055781A (ja) | 半導体装置の製造方法 | |
| WO2006046487A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI323021B (en) | Forming a dual damascene structure without ashing-damaged ultra-low-k intermetal dielectric | |
| KR102874940B1 (ko) | 패터닝 프로세스를 위한 막 성막 | |
| JP2004172337A (ja) | 半導体装置およびその製造方法 | |
| US8664743B1 (en) | Air-gap formation in interconnect structures | |
| JP2011171432A (ja) | 半導体装置およびその製造方法 | |
| KR20010025972A (ko) | 반도체 장치의 배선 형성방법 | |
| JP2006165214A (ja) | 半導体装置およびその製造方法 | |
| JP2005353633A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006073907A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR20020078368A (ko) | 무기 저유전막을 이용한 반도체 장치의 제조 방법 | |
| TW200414422A (en) | Method of fabricating a dual damascene structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |