TW200523610A - Driver chip and display apparatus including the same - Google Patents

Driver chip and display apparatus including the same Download PDF

Info

Publication number
TW200523610A
TW200523610A TW093117653A TW93117653A TW200523610A TW 200523610 A TW200523610 A TW 200523610A TW 093117653 A TW093117653 A TW 093117653A TW 93117653 A TW93117653 A TW 93117653A TW 200523610 A TW200523610 A TW 200523610A
Authority
TW
Taiwan
Prior art keywords
bumps
output
base portion
conductive
input
Prior art date
Application number
TW093117653A
Other languages
English (en)
Other versions
TWI364574B (en
Inventor
Seong-Yong Hwang
Weon-Sik Oh
Sung-Lak Choi
Chun-Ho Song
Ju-Young Yoon
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200523610A publication Critical patent/TW200523610A/zh
Application granted granted Critical
Publication of TWI364574B publication Critical patent/TWI364574B/zh

Links

Classifications

    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23N—MACHINES OR APPARATUS FOR TREATING HARVESTED FRUIT, VEGETABLES OR FLOWER BULBS IN BULK, NOT OTHERWISE PROVIDED FOR; PEELING VEGETABLES OR FRUIT IN BULK; APPARATUS FOR PREPARING ANIMAL FEEDING- STUFFS
    • A23N15/00—Machines or apparatus for other treatment of fruits or vegetables for human purposes; Machines or apparatus for topping or skinning flower bulbs
    • A23N15/08—Devices for topping or skinning onions or flower bulbs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23N—MACHINES OR APPARATUS FOR TREATING HARVESTED FRUIT, VEGETABLES OR FLOWER BULBS IN BULK, NOT OTHERWISE PROVIDED FOR; PEELING VEGETABLES OR FRUIT IN BULK; APPARATUS FOR PREPARING ANIMAL FEEDING- STUFFS
    • A23N7/00—Peeling vegetables or fruit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Food Science & Technology (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Description

200523610 玖、發明說明： 【發明所屬之技術領域】 發明領域 本揭不有關一驅動晶片及一包括有該驅動晶片之顯系 5器裝置。更特定言之，本揭示有關一具有增大表面積的& 塊之驅動晶片及-包括有該驅動晶片之顯示器裝置。 a ittr 發明背景 諸士行動通仏終端、數位相機、筆記型電腦及電腦參 1〇視器等電子構件係、包括1於顯示影像之影像顯示器换 件使用諸如液曰曰顯示器構件等平板顯示器構件作為彭 像顯示器構件。 液曰曰顯w構件利用液晶來顯示影像。液晶顯示器構 件因為呈薄型且表現出低重量、低耗電及低操作電壓，玫 15已經廣^地使用在影像顯示器產業中。 液曰曰”、、頁不器構件包括-液晶顯示器面板及-用於播作 液晶顯示器面板之驅動晶片。 ^動Βθ片將外部供應源提供的影像資料轉換成/麟 動σίΙ號藉以操作液晶顯示器面板。驅動晶片亦將驅動訊據 20提仏至液曰曰顯不為、。驅動晶片藉由一玻璃覆晶（c〇g)程序速 接至液晶顯示器面板，-異向性傳導膜(ACF)介於驅動晶片 與液曰“I不$面板之間。隨後用一高溫來壓縮ACF，以使 驅動晶片^ 生連接至液晶顯示器面板。 .驅動曰曰片包括傳導凸塊。傳導凸塊將驅動晶片電性連 200523610 接至液晶顯示器面板。傳導凸塊的數量可與液晶顯示器面 板上所形成之資料線及閘線的數量相同。隨著將液晶顯示 器面板製成較高解析度，資料線及閘線的數量已經增加。 為此，驅動晶片中之傳導凸塊的數量亦已經增加。 5 然而，因為可供傳導凸塊形成之面積受到限制，已經 隨著傳導凸塊數的增高來降低傳導凸塊的間隔，故縮小了 各傳導凸塊的尺寸。因此，在使用ACF之COG程序期間， 可能發生故障導致短路或開路的電路。 【發明内容】 10 發明概要 15 根據本發明的一示範性實施例之一驅動晶片係包括— 基體部，在基體部中形成有一驅動電路。複數個傳導凸塊 配置於基體部的一頂面上方，複數個傳導凸塊沿著基體部 的縱方向排列成複數列。複數個傳導配線形成於基體部的 頂面上方，藉以將驅動電路電性連接至複數個傳導凸塊。 根據本發明的一示範性實施例之一顯示器裝置係包括 一驅動晶片及一顯示器面板。該驅動晶片包括一基體邛 在基體^巾形成有—驅動電路。複數個傳導凸塊配置於美 體部的-頂面上方’複數個傳導凸塊沿著基體部的縱方= 排列成複數列。複數個傳導配線形成於基體部的頂面二 方，藉以將驅動電路電性連接至複數個傳導凸塊。顯示。。 面板包括-第-基材，第—基材具有—連接至驅動晶^ 墊部及連接至墊部之複數個訊號線。 根據本發明的至少一實施例，複數個傳導凸塊排列成 20 200523610 至少四列。複數個傳導凸 鬼可包括排列成至少—列 個輸入凸塊、及排列成至y|、〜 複數 根據本發明的至少列之複數個第—輪出凸塊。 戰^例之驅動晶片可進一 配置於基體部的—周邊區中且·㈣㈣動 個傳導終端。複數個傳導㈣包括用於從— 2 收-訊號之複數個輸入終端、及用於從驅動電路輪t接 唬之稷數個輸出終端。複數個輪入終端從驅動電路的第： 側延伸且沿著基體部的縱方向排列，而複數個^^ 10 15 與第-側相對之_電路的第二側延伸且沿著基體部= 方向排列。複數個輸人終端電性連接到至少-列的輸入凸 塊’而複數個輸出終端經由複數個傳導配線電性連接 體部的-頂面上之至少三列的輪出終端。 " 根據本發明的至少-實施例之驅動晶片可進一步包括 -配置於顏部與魏個料配線之間讀擊吸收層。 根據本發明的至少-實施例，排列在各列中之第一輸 出凸塊係與沿著基體部的縱方向之—相鄰列中的第一輸出 凸塊分開。複數個第-輸出凸塊沿著基體部的—中心線呈 對稱排列。 根據本發明的至少-實施例之_晶片可進__步包括 20複數個第二輸出凸塊，其配置於複數個輸入凸塊及複數個 第-輸出凸塊的-側上且沿著大致與基體部縱方向呈垂直 之基體部的-方向排列成至少兩列；及複數個第三輸出凸 塊，其配置於複數個輸入凸塊及複數個第一輸出凸塊的另 -側上且沿著大致與基體部縱方向呈垂直之基體部的一方 200523610 向排列成至少一列。 圖式簡單說明 可參照圖式藉由本發明示範性實施例的詳細描述來更 清楚地得知本發明之上述及其他特性，其中： 5 帛181輕據本發明的―示範性實施例之-驅動晶片 的立體圖； 第2圖為第1圖的驅動晶片之俯視圖； 第囷為/口著與苐1圖的驅動晶片中的基體部頂面呈平 行之一平面所取之橫剖視圖； 1〇 第4圖為沿著第1圖的線A-A，所取之橫剖視圖； 第5圖為顯示第2圖的輸出凸塊與傳導配線之間的連接 之放大俯視圖； 第6圖顯示凸塊面積VS.輸出凸塊列數之圖表； 第7圖為根據本發明另_實施例之―驅動晶片的俯視 15 圖； 第8圖為根據本發明另一實施例之一驅動晶片的俯視 圖； 第9圖為根據本發明的—示範性實施例之一顯示器裝 置的立體圖； 20 帛1_為第9圖中的第_基材的塾部之部分放大俯視 圖；及 第11圖為沿著第9圖的線B-B，所取之橫剖視圖。 【實^^方式】 較佳實施例之詳細說明 200523610 下文將詳細參照圖式來描述本發明的較佳實施例。 第1圖為根據本發明的一示範性實施例之一驅動晶片 的立體圖。第2圖為第1圖的驅動晶片之俯視圖。 參照第1及2圖，驅動晶片100包括一基體部110、傳導 5凸塊12〇及傳導配線130。 基體部110由一傳導材料製成且具有一長方平行六面 體形。一用於將來自一外部供應源的一影像訊號轉換成一 驅動訊號之驅動電路112(見第3圖）係形成於基體部11〇内 側。驅動電路112由一種半導體製程所形成。 10 至少四列的傳導凸塊120形成於基體部11〇上。各列沿 著一平行於基體部11〇縱方向之第一方向對準在基體部11〇 上。各傳導凸塊120具有一沿著與基體部11〇的一頂面呈平 行之一平面所取之四角形橫剖面。 傳導凸塊120包括輸入凸塊122及輸出凸塊124。輸入凸 15 塊122可對準於沿著第一方向的一列中。輸出凸塊124可對 準於沿著第一方向的三列中。依據傳導凸塊12〇數量而定， 輸入凸塊122可對準於至少一列中，且輸出凸塊124可對準 於至少三列中。輸入凸塊122及輸出凸塊124可具有大致相 同的形狀及尺寸。然而，當所需要的輸入凸塊122數相對較 20 小時，輸入凸塊122可具有比輸出凸塊124更大之尺寸。 傳導配線130係形成於其上可供生成傳導凸塊120之基 體部110的頂面上。在平行於基體部110的第一方向之一邊 緣區中將傳導配線130連接至驅動電路112。各傳導配線130 從邊緣區延伸至基體部11〇的一中央區以被連接至各傳導 200523610 凸塊120。因此，基體部110中的驅動電路112係由傳導配線 13〇電性連接至傳導凸塊120。 藉由將傳導配線130形成於基體部11〇的頂面上，傳導 凸塊120的位置可移位至基體部130頂面的中央區。並且， 5 傳導凸塊120可形成於至少四列中。 第3圖為第1圖的驅動晶片中沿著與基體部頂面呈平行 之一平面所取之橫剖視圖。第4圖為沿著第1圖的線A-A，所 取之橫剖視圖。 參照第3及4圖，基體部110具有在基體部110内側由一 10 半導體製程形成之驅動電路112。驅動電路112將來自一外 部供應源的影像訊號轉換成一驅動訊號以操作一顯示器面 板(未圖示）。 基體部110係分成一晶胞區ll〇a及一周邊區ll〇b。與晶 胞區110a相鄰之周邊區ll〇b係圍繞晶胞區ll〇a。 15 基體部110具有連接至驅動電路112之傳導終端113。傳 導終端113從驅動電路112延伸至周邊區ll〇b。傳導終端113 包括輸入終端114及輸出終端115。輸入終端114從一外部供 應源接收一影像訊號，而輸出終端115輸出來自驅動電路 112之驅動訊號。輸入終端114從驅動電路112的第一側延伸 20而沿著基體部11〇的縱方向排列。輸出終端115從與第一側 相對之驅動電路112的第二側延伸而沿著基體部11〇的縱方 向排列。依據所需要的輸出終端115數而定，輸出終端115 可對準於沿著基體部110縱方向之至少兩列中。或者，輸出 終端115可在至少一列中沿著驅動電路112的第一側、第三 10 200523610 側及第四側排列。第三及第四側大致垂直於驅動電路112的 第一側。 輸入終端114及輸出終端115經由形成於基體部110頂 面上的傳導配線130分別電性連接至輸入凸塊122及輸出凸 5 塊 124。 參照第4圖，傳導終端113形成於基體部n〇的周邊區 ii〇b中。傳導終端113亦外部暴露於基體部11〇外。傳導凸 塊120形成於基體部11〇的晶胞區11(^中。傳導配線13〇的一 多而部係連接至周邊區n〇b中之一對應的傳導終端。傳導 10配線130的另一端部延伸至晶胞區ii〇a以被連接至傳導凸 塊120。傳導配線130由一具有低電阻之金屬材料製成以利 用一種穩定狀態將傳導終端113連接至傳導凸塊12〇。 如上述，利用傳導配線130,傳導凸塊12〇可形成於晶 胞區11〇a中而非其上生成有傳導終端113之周邊區110b 15中。因此，可降低周邊區11〇b的尺寸，故可轉而降低基體 部110的尺寸。 驅動晶片100可進-步包括一位於基體部加與傳導配 線130之間的衝擊吸收層14〇。衝擊吸收層14〇係降低了經由 傳導凸塊120施加在驅動電路112上之外部衝擊。驅動晶片 20 ι〇0由一熱壓縮程序連接至外部顯示面板(未圖示）。在壓縮 程序期間，可將-外部衝擊轉移至直接連接至顯示器面板 之傳導凸塊m。因為傳導凸塊⑽排列在對應於驅動電路 112之晶胞區1偷中，轉移至傳導巧塊⑽之外部衝擊係可 傳遞至驅動電路，因此造成驅動電路112的故障。因此，傳 11 200523610 導凸塊120及驅動電路112之間所形成之衝擊吸收層14〇係 可降低驅動電路112上之外部衝擊。衝擊吸收層14〇較佳包 括絕緣材料以使傳導配線13〇彼此絕緣。 第5圖為顯示第2圖的輸出凸塊與傳導凸塊之間連接的 5 放大俯視圖。 參照第5圖，輸出凸塊124具有一大致呈相同的凸塊寬 度（BW)及凸塊長度(BL)之四角形。輸出凸塊124以三列排列 在基體部110的頂面上。各列輸出凸塊124沿著與基體部no 縱方向呈平行之第一方向排列。此三列彼此分開第一距離 10 dl。排列在各列中之輸出凸塊124係彼此分開第二距離d2。 輸出凸塊124沿著大致與基體部110的第一方向呈垂直之第 二方向而定向在各列中。 傳導配線130從基體部11〇的邊緣區延伸以被連接至一 對應的輸出凸塊124。各傳導配線13〇具有一配線寬度LW。 15 傳導配線130彼此分開第三距離d3。 藉由將輸出凸塊124排列在三列中，可增大斑一外部顯 示器面板接觸之輸出凸塊124的面積。 譬如，一約有240x320解析度的顯示器面板所用之驅動 晶片1〇〇係包括約一千零四十個輪出凸塊124且具有2〇公厘 20 (寬度)x3公厘（長度）的尺寸。一般而言，約一千零四十個輸 出凸塊125之配置係決定了輸出凸塊124的面積。 12 200523610 表1 配線寬度 (微米） 配線的間隔 (微米） 配線及凸塊 的間隔 (微米） 凸塊的間隔 (微米） 間距 (微米） 凸塊寬度 (微米） 二列 10 - 5 20 40 20 三列 10 5 5 35 60 25 四列 10 5 5 50 ’ 80 30 五列 10 5 5 65 100 35 六列 10 5 5 80 120 40 表1顯示根據輸出凸塊124列數而定之凸塊寬度(BL)。 表1中，配線的間隔及配線與凸塊的間隔係依據顯示器面板 的設計規則而定。在此例中，傳導配線13〇的配線寬度(LW) 5約為10微米，而傳導配線130之間的第三距離汩約為5微 米。傳導配線130與輸出凸塊124之間隔約為5微米。輸出凸 塊124之間的距離d2係取決於配線寬度LW、配線的間隔汜 及配線與凸塊的間隔。間距係代表一輸出凸塊124中心與一 相鄰輸出凸塊124中心之間的距離。間距取決於基體部11〇 10的頂面面積及輸出凸塊124數量。凸塊寬度Bw係對應於間 距減去輸出凸塊124的間隔。 如表1所示，輸出凸塊124的凸塊寬度(BW)係隨著列數 增加而增大。因此，在輸出凸塊124具有固定的凸塊長度(BL) 之案例中，輸出凸塊124的尺寸係隨著列數增加而增大。因 15此，對應於所有輸出凸塊124總面積之凸塊面積亦將增大。 第6圖顯示凸塊面積”·輸出凸塊列數之圖表。第6圖 中，輪出凸塊124的凸塊長度(Bl)約為80微米。 參照第6圖，凸塊面積係隨著列數增加而增大。特定言 之田輪出凸塊124排列成二列時，對應於凸塊寬度、凸塊 13 200523610 長度及輸出凸塊124數的乘積之凸塊面積係約為W64平方 微米。當輸出凸塊124排列成三列時，凸塊面積約為2,〇8〇 平方微米。 凸塊面積較佳超過約2,〇〇〇平方微米以使驅動晶片1〇〇 5 以一種穩定狀態連接至顯示器面板。因此，如第6圖所示， 可藉由將輸出凸塊124排列成至少三列來改善驅動晶片與 顯示器面板之間連接的可靠度。 第7圖為顯示根據本發明另一實施例之一驅動晶片的 俯視圖。 10 參照第7圖’驅動晶片200包括一基體部210、輸入凸塊 220、輸出凸塊230及傳導配線240。 輸入凸塊220沿著對應於基體部21〇縱方向之基體部 210的第一方向排列成一列。 輸出凸塊230沿著第一方向排列成三列。排列在各列中 I5之輸出凸塊230係在第一方向中與一鄰列分開第四距離 d4。考慮到傳導配線240的配線寬度、輸出凸塊230與傳導 配線240之間的距離等因素藉以決定出第四距離私。 輸出凸塊230沿一條用於將基體部12〇長度分成大致相 同的兩部分之虛擬中線CL呈對稱性排列。使用一異向性傳 20導膜(ACF)來將驅動晶片200連接至一外部的顯示器面板。 當驅動晶片200與顯示器面板組合時，在ACF中所包括之黏 劑樹脂係流動於輸出凸塊230之間。藉由對稱性形成輸出凸 塊230 ’黏劑樹脂可均勻地分散在驅動晶片2〇〇上。 各傳導配線240從基體部210的邊緣區在一條直線中延 200523610 伸以被連接至一對應的輸出凸塊230。應瞭解在本發明的其 他示範性實施例中，傳導配線240可能未呈一直線延伸。 當傳導配線7從基體部210的邊緣區延伸至輸出凸塊 230時，輸出凸塊230及傳導配線24〇之間的距離可能在另一 5列中對應於輸出凸塊230之位置中增大。輸出凸塊23〇與傳 導配線240之間距離的增加係可能降低相鄰輸出凸塊23〇與 傳導配線240之間所可能產生之訊號扭曲。 本發明的本實施例中，輸出凸塊230排列成三列。或 者，輸出凸塊230可依據輸出凸塊230數而定排列成至少四 · 10 列。 第8圖為顯示根據本發明另一實施例之一驅動晶片的 俯視圖。 參照苐8圖’驅動晶片300包括一基體部310、輸入凸塊 320、第一輸出凸塊330、第二輸出凸塊340、第三輸出凸塊 15 350及傳導配線360。本發明的本實施例中，輸入凸塊320及 第-輸出凸脚之結構大致係與第2圖所示之本發日職 例中相同，故此處不進一步詳細描述。 第二及第三輸出凸塊340及350分別形成於輸入凸塊 320及第'輸出凸塊330的兩側上。第—及第三輸出凸塊340 20 及350沿著大致垂直於基體部310縱方向之基體部310第二 方向排列成至少一列。雖然第二及第三輸出凸塊340及350 在第8圖中排列成兩列，第二及第三輸出凸塊340及350較佳 係排列成與第一輸出凸塊330中相同之數個列。 當一與驅動晶片300合併之顯示器面板譬如為一液晶 15 200523610 顯示器面板時，第一輸出凸塊330係連接至液晶顯示器面板 上所形成之資料線。第二及第三輸出凸塊340及350係連接 至與液晶顯示器面板上的資料線呈垂直之閘線。 已經描述根據本發明之驅動晶片的各種不同的示範性 5 實施例。下文中顯示一具有驅動晶片之顯示器裝置。 第9圖為顯示根據本發明的一示範性實施例之一顯示 器裝置的立體圖。第1〇圖為顯示第9圖中第一基材的墊部之 部分放大俯視圖。本發明的本實施例中之一驅動晶片係具 有一大致與第1及2圖的驅動晶片100相同之結構。因此，對 10 於相同元件將使用相同編號且省略其描述。 參照第9及10圖，顯示器裝置500包括一驅動晶片100 及一顯示器面板600。 顯示器面板600的範例包括一液晶顯示器面板。顯示器 面板600包括一第一基材610、一對應於第一基材之第二基 15 材620、及一介於第一基材610與第二基材620之間之液晶層 615 〇 第一基材610由透明玻璃製成。薄膜電晶體以身為切換 構件的一矩陣形狀形成於第一基材610上。薄膜電晶體的源 終端係連接至資料線，而薄膜電晶體的閘終端連接至閘 20 線。一汲電極係連接至一由一透明傳導材料構成之像素電 極〇 第一基材610係包括一連接至驅動晶片1〇〇之墊部 7〇〇、及連接至墊部700之複數個訊號線730及740。 墊部700具有輸入墊710及輸出墊720。 16 200523610 輸入墊710在一列中形成於第一基材610上。各輸入墊 710連接至複數個訊號線730及740其中之一對應的輸入訊 號線730。輸入訊號線730連接至一訊號施加構件（未圖示）， 訊號施加構件連接至第一基材61〇以將一影像訊號在外部 5施加至第一基材610。輸入墊710係對應於輸入凸塊122以將 來自訊號施加構件及輸入訊號線730之影像訊號施加至驅 動晶片100。 輸出墊720係形成於與輸入墊710分開一預定距離之三 列中。輸出墊720對應於驅動晶片1〇〇上之輸出墊124。各輪 10出墊720連接至複數個訊號線73〇及74〇其中之一對應的輸 出訊號線740。輸出訊號線740將一從驅動晶片1〇〇輸出的影 像訊號施加至第一基材610。輸出訊號線740係連接至資料 線及以絕緣狀況與資料線相交之閘線。資料線613在第一基 材610上的第一方向中延伸，且閘線614在大致垂直於第一 15 基材610上的第一方向之第二方向中延伸。 塾crp 700可依據驅動晶片1 〇〇的凸塊配置而加以修改。 因為墊部700的輸入墊710及輸出墊720分別對應於驅動晶 片100的輸入凸塊122及輸出凸塊124，輸入墊710及輸出墊 720的配置係依據輸入凸塊122及輸出凸塊124的配置而改 20 變。 第二基材620中具有藉由一薄膜製程所形成之紅、綠及 藍像素。一由透明傳導材料構成之共同電極622係形成於第 二基材620上。 顯示器面板600中，將電力供應至薄膜電晶體612的閘 17 200523610 終端及源終端以接通薄膜電晶體612。在像素電極與共同電 極622之間形成一電場。電場係改變第一基材61〇與第二基 材620之間的液晶配置。液晶的配置變化係改變了光透射比 (light transmittance)以顯示影像。 5 驅動晶片1〇〇連接至第一基材610的墊部7〇〇。 第11圖為沿著第9圖的線B-B’所取之橫剖視圖。 參照第11圖，驅動晶片100藉由一C〇G程序安裝在第一 基材61〇的墊部700上。使一異向性傳導膜8〇〇介於驅動晶片 100與第一基材610之間之後，將驅動晶片100與第一基材 · 10 610組合。 異向性傳導膜800係包括一黏劑樹脂81〇及隨機散佈在 黏劑樹脂810中之複數個傳導顆粒82〇。 傳導顆粒820具有一球形。傳導顆粒82〇配置於輸入凸 塊122與輸入墊710之間以及輸出凸塊124與輸出墊720之 15間夕卜部提供的壓力係使傳導顆粒8 2 〇變形並經由黏劑樹 月曰810將輸人凸塊122連接至輸人墊71G且將輸出凸塊124連 接至輸出塾720。 鲁 =劑樹脂81G較佳由—熱固性·樹脂構成。黏劑樹脂係由 外部提供的熱量所固化以將驅動 晶片100固定在第一基材 20 610上。 ~ 發明的本實施例中，已經將—液晶顯示器面板描述 "。。面板6〇〇的範例。熟習該技術者應瞭解，亦可使 用=電聚顯示器面板及有機電致發光顯示器面板等各種 不同的顯示器面板來作為顯示器面板。 18 200523610 在一包括有根據本發明各種不同示範性實施例的驅動 晶片之顯示器面板中，連接至顯示器面板之傳導凸塊係藉 由傳導配線移位至驅動晶片的中央部分。傳導凸塊可排列 成至少四列。 5 藉由使傳導凸塊排列成四列，將傾向於增大傳導凸塊 之間的距離及各傳導凸塊的尺寸。為此，可改善顯示器面 板與驅動晶片之間連接的可靠度。 雖然已經描述本發明的示範性實施例，請暸解本發明 不應限於這些示範性實施例，而是熟習該技術者瞭解可在 10 由申請專利範圍所界定之本發明的精神與範圍内作出各種 不同的變化及修改。 【圖式簡單說明】 第1圖為根據本發明的一示範性實施例之一驅動晶片 的立體圖； 15 苐2圖為弟1圖的驅動晶片之俯視圖， 第3圖為沿著與第1圖的驅動晶片中的基體部頂面呈平 行之一平面所取之橫剖視圖； 第4圖為沿著第1圖的線A-A’所取之橫剖視圖； 第5圖為顯示第2圖的輸出凸塊與傳導配線之間的連接 20 之放大俯視圖； 第6圖顯示凸塊面積vs.輸出凸塊列數之圖表； 第7圖為根據本發明另一實施例之一驅動晶片的俯視 圖， 第8圖為根據本發明另一實施例之一驅動晶片的俯視 200523610 圖； 第9圖為根據本發明的一示範性實施例之一顯示器裝 置的立體圖； 第10圖為第9圖中的第一基材的墊部之部分放大俯視 5 圖；及 第11圖為沿著第9圖的線B-B’所取之橫剖視圖。 【圖式之主要元件代表符號表】 100,200,300".驅動晶片 615…液晶層 110,210,310"_基體部 620…第二基材 110七· ·晶胞區 622…共同電極 110b…周邊區 700…墊部 112···驅動電路 710…輸入墊 114…輸入終端 720…輸出墊 115…輸出終端 730,740…訊號線 120···傳導凸塊 800…異向性傳導膜(ACF) 122,220,320."輸入凸塊 810…黏劑樹脂 124,230···輸出凸塊 820…傳導顆粒 130,240,360···傳導配線 BL···凸塊長度 140···衝擊吸收層 BW…凸塊寬度 330···第一輸出凸塊 CL···虛擬中線 340···第二輸出凸塊 dl…第一距離 350···第三輸出凸塊 d2···第二距離 600···顯示器面板 d3…第三距離 610···第一基材 d4…第四距離 613···資料線 614…閘線 LW…配線寬度
20

Claims (1)

  1. 200523610 拾、申請專利範圍： 1· 一種驅動晶片，包含·· 一基體部，其中形成有一驅動電路； 複數個傳導凸塊，其配置於該基體部的一頂面上 方，該等複數個傳導凸塊沿著該基體部的縱方向排列成 複數個列；及 10 複數個傳導配線，其形成於該基體部的頂面上方以 將該驅動電路電性連接至該等複數個傳導凸塊。 2·如申請專利範圍第i項之驅動晶片，其中該等複 導凸塊排列成至少四列。 #
    15 、申明專利範圍第1項之驅動晶片，其中該等複數個傳 導凸塊包含： 複數個輸入凸塊，其排列成至少一列；及 複數個第一輸出凸塊，其排列成至少三列。 4.如申請專利範圍第3項之驅動晶片，進-步包含： 複數個傳導終端，其配置於該基體部的—周邊區中 電性連接至該驅動電路。 5·如申請專利範圍第4項之驅動晶片 導終端包含： ，其令該等複數個傳
    20 複數個輸入終端，其接收來自 號；及 一外部供應源之一訊 自該驅動電路之一訊 ，其中该等複數個輪 複數個輸出終端，其輸出來 就。 6. 如申請專利範®第5項之驅動晶片 21 200523610 入終端從該驅動電路的第一側延伸且沿著該基體部的 縱方向排列，而該等複數個輸出終端從與該第—側相對 之該驅動電路的第二側延伸且沿著該基體部的縱 排列。 7.如申請專利範圍第5項之驅動晶片，其中該等複數個輪 入終端電性連接至該至少一列的輸入凸塊，而該等複數 個輸出終端經由該等複數個傳導配線電性連接至 體部的-頂面上之至少三列的第—輸出凸塊。〜 8. 如申請專利範圍第7項之驅動晶片，進一步包含： _ 、衝擊吸收層’其配置於該基體部與該等複數個傳 導配線之間。 9. 如申請專利範圍第3項之驅動晶片，其中排列在各列中 之該等第一輸出凸塊係與沿著該基體部的-縱方向之 鄰列中的第一輸出凸塊分開。 申請專利範圍第9項之驅動晶片，其中該等複數個第 輪出凸塊沿該基體部的一中心線呈對稱性排列。 U·如申請專利範圍第3項之驅動晶片，進一步包含： · 後數個第二輸出凸塊’其配置於該等複數個輸入凸 塊及該等複數個輪出凸塊之一側上且排列在沿著大致 與*亥基體部縱方向呈垂直之該基體部的一方向之至少 一列中；及 複數個第二輸出凸塊，其配置於該等複數個輸入凸 塊及該等複數個第一輸出凸塊的另一側上且排列在沿 著大致與該基體部縱方向呈垂直之該基體部的一方向 22 200523610 之至少一列中。 12· —種顯示器裝置，其包 匕3有根據申請專利範圍第1項之 驅動晶片。 13· —種顯示器裝置，包含： 5 10 15 20 一驅動晶片，其包含·· -基體部，其t形成有—驅動電路； 複數個傳導凸塊，其配置於該基體部的一頂面上 /等複數個傳導凸塊沿著該基體部的縱方向排列 成複數個列；及 複數個傳導配線，其形成於縣體部_面上方以 將該驅動電路電性連接至該等複數個料凸塊；及 一顯示器面板，其包含·· -第-基材，其包含_連接至該驅動晶片之塾部 及連接至該墊部之複數個訊號線。 14.如申請專利範圍第13項之顯示器裝置其中該等複數個 傳^凸塊排列成至少四列。 15. 如申請專利範圍第14項之顯示器裝置其中該等複數個 傳導凸塊包含： 複數個輸入凸塊，其排列成至少一列；及 複數個輸出凸塊，其排列成至少三列。 16. 如申請專利範圍第15項之顯示器裝置，其令該墊部包 含： I 複數個輸入墊，其配置於與該等複數個輸入凸塊呈 對應排列之該墊部中； 23 200523610 複數個輸出墊，其配置於與該等複數個輪出凸塊呈 對應排列之該墊部。 5 15 20 17·如申請專利範圍第16項之顯示器裝置’其中該等複數個 訊號線包含複數個輸入訊號線及複數個輪出訊號線，兮 等複數個輸入訊號線將一影像訊號施加至該第一美材 的複數個輸入墊而該等複數個輸出訊號線將來自該等 複數個輸出墊的一驅動訊號施加至該第一基材上所形 成之複數個資料線及複數個閘線。 队如申請專利範圍第17項之顯示器裝置，其中該顯示^ φ 板進一步包含： 一第二基材，其配置於該第一基材上方； 一共同電極，其形成於該第二基材上方面對該第— 基材的複數個資料線及複數個閘線；及 一液晶層’其配置於該第一基材與該第二基材之 19.如申請專利範圍第15項之顯示器裝置，進—步包含， 複數個傳導終端，其配置於該基體部的—周邊區中 且電性連接至該驅動電路。 2:=第19項之顯，置，請等複數個 複^輪入終端，其從-外部供應源接收一訊號；及 號。輸出終端，其輸出來自該驅動電路的-訊 ，其中該等複數個 2!·如申請專利範圍第2_之顯示器裝置 24 200523610 輸入終纟而k该驅動電路的第一側延伸且沿著該夷^部 的縱方向排列，而該等複數個輸出終端從與該第相 對之該驅動電路的第二側延伸且沿著該基體部的縱方 向排列。 5 22·如中請專利範圍第2_之顯示器裝置，其中該等複數個 輸入終端電性連接至該至少一列的輸入凸塊且該等複 數個輸出終端經由該等複數個傳導配線電性連接至該 基體部的一頂面上之至少三列的第一輸出凸塊。 )23·如申請專利範圍第22項之顯示器裝置，進一步包含·· 一衝擊吸收層，其配置於該基體部與該等複數個傳 導配線之間。 认如申請專_圍第15項之顯示器裝置，其中排列在各列 中之該等第-輸出凸塊係與沿著該基體部的—縱方向 之一鄰列中的第一輸出凸塊分開。 25·如申請專利範圍第24項之顯示器裝置，其中該等複數個 第輸出凸塊沿該基體部的一中心線呈對稱性排列。 26·如申請專利範圍第15項之顯示器裝置，進—步包含： 馒數個第二輸出凸塊，其配置於該等複數個輸入凸 束及w亥等複數個第一輸出凸塊之一側上且排列在沿著 大致與σ亥基體部縱方向呈垂直之該基體部的一方向之 至少一列中；及 複數個第二輸出凸塊，其配置於該等複數個輸入凸 ，及.亥等複數個第一輸出凸塊的另一側上且排列在沿 著大致與該基體部縱方向呈垂直之該基體部的一方向 之至少一列中。 25
TW093117653A 2004-01-15 2004-06-18 Driver chip and display apparatus including the same TWI364574B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040002965A KR101000455B1 (ko) 2004-01-15 2004-01-15 구동 칩 및 이를 갖는 표시장치

Publications (2)

Publication Number Publication Date
TW200523610A true TW200523610A (en) 2005-07-16
TWI364574B TWI364574B (en) 2012-05-21

Family

ID=34747819

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093117653A TWI364574B (en) 2004-01-15 2004-06-18 Driver chip and display apparatus including the same

Country Status (6)

Country Link
US (1) US7450393B2 (zh)
JP (1) JP2005203745A (zh)
KR (1) KR101000455B1 (zh)
CN (1) CN100479139C (zh)
TW (1) TWI364574B (zh)
WO (1) WO2005067398A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI452401B (zh) * 2008-03-27 2014-09-11 Dexerials Corp 異向性導電膜及接合體及其製造方法
TWI514532B (zh) * 2013-08-27 2015-12-21 Forcelead Technology Corp 晶片凸塊結構
CN105702593A (zh) * 2014-09-19 2016-06-22 中华映管股份有限公司 芯片接合方法及显示器的驱动芯片
TWI615934B (zh) * 2016-08-02 2018-02-21 聯詠科技股份有限公司 半導體裝置、顯示面板總成、半導體結構

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207768B2 (ja) * 2003-12-16 2009-01-14 セイコーエプソン株式会社 電気光学装置並びに電子機器
KR20050079399A (ko) * 2004-02-05 2005-08-10 삼성전자주식회사 이방성도전필름 및 범프와, 이를 갖는 반도체 칩의 실장구조체
KR20070044204A (ko) * 2005-10-24 2007-04-27 엘지이노텍 주식회사 액정표시장치
KR100823699B1 (ko) * 2006-11-29 2008-04-21 삼성전자주식회사 플립칩 어셈블리 및 그 제조 방법
WO2010024015A1 (ja) * 2008-09-01 2010-03-04 シャープ株式会社 半導体素子およびそれを備えた表示装置
KR101630332B1 (ko) * 2009-12-22 2016-06-14 엘지디스플레이 주식회사 구동회로 칩 및 이를 포함하는 표시 장치
KR101925541B1 (ko) * 2012-08-06 2018-12-06 삼성디스플레이 주식회사 구동 ｉｃ실장 장치 및 구동 ｉｃ 실장 방법
KR20150080825A (ko) 2014-01-02 2015-07-10 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
JP6393039B2 (ja) * 2014-02-12 2018-09-19 デクセリアルズ株式会社 接続体の製造方法、接続方法及び接続体
KR102535557B1 (ko) * 2016-03-07 2023-05-24 삼성디스플레이 주식회사 표시 장치 및 전자 디바이스
CN106773389A (zh) * 2016-12-30 2017-05-31 惠科股份有限公司 液晶显示装置及其面板、显示面板与系统电路的连接结构
CN106598346A (zh) * 2017-01-03 2017-04-26 京东方科技集团股份有限公司 一种触控显示面板及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2674033B2 (ja) * 1987-09-18 1997-11-05 セイコーエプソン株式会社 液晶装置
US5705855A (en) * 1995-01-13 1998-01-06 Motorola, Inc. Integrated circuit for directly attaching to a glass substrate and method for manufacturing the same
JP3406517B2 (ja) * 1998-05-21 2003-05-12 シャープ株式会社 半導体装置
JP2000276073A (ja) * 1999-03-26 2000-10-06 Toshiba Corp 平面表示装置
US6506672B1 (en) * 1999-06-30 2003-01-14 University Of Maryland, College Park Re-metallized aluminum bond pad, and method for making the same
JP3565334B2 (ja) * 2001-01-25 2004-09-15 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法
TW506103B (en) * 2001-08-06 2002-10-11 Au Optronics Corp Bump layout on a chip
JP3573150B2 (ja) * 2002-01-25 2004-10-06 セイコーエプソン株式会社 半導体装置及びこれを含む電気光学装置
US6885146B2 (en) * 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
JP4052631B2 (ja) * 2002-05-17 2008-02-27 株式会社東芝 アクティブマトリクス型表示装置
JP2003347338A (ja) * 2002-05-29 2003-12-05 Sharp Corp 半導体装置
KR20060042303A (ko) * 2004-11-09 2006-05-12 삼성전자주식회사 가요성 액정 표시 장치의 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI452401B (zh) * 2008-03-27 2014-09-11 Dexerials Corp 異向性導電膜及接合體及其製造方法
US8980043B2 (en) 2008-03-27 2015-03-17 Dexerials Corporation Anisotropic conductive film, joined structure and method for producing the joined structure
TWI514532B (zh) * 2013-08-27 2015-12-21 Forcelead Technology Corp 晶片凸塊結構
CN105702593A (zh) * 2014-09-19 2016-06-22 中华映管股份有限公司 芯片接合方法及显示器的驱动芯片
CN105702593B (zh) * 2014-09-19 2018-03-30 中华映管股份有限公司 芯片接合方法及显示器的驱动芯片
TWI615934B (zh) * 2016-08-02 2018-02-21 聯詠科技股份有限公司 半導體裝置、顯示面板總成、半導體結構
US9960151B2 (en) 2016-08-02 2018-05-01 Novatek Microelectronics Corp. Semiconductor device, display panel assembly, semiconductor structure

Also Published As

Publication number Publication date
WO2005067398A2 (en) 2005-07-28
JP2005203745A (ja) 2005-07-28
KR20050075476A (ko) 2005-07-21
CN1906761A (zh) 2007-01-31
CN100479139C (zh) 2009-04-15
TWI364574B (en) 2012-05-21
US20050157244A1 (en) 2005-07-21
WO2005067398A3 (en) 2005-09-22
KR101000455B1 (ko) 2010-12-13
US7450393B2 (en) 2008-11-11

Similar Documents

Publication Publication Date Title
JP4782410B2 (ja) 駆動チップ及びこれを有する表示装置
US7486284B2 (en) Driver chip and display apparatus having the same
US7208835B2 (en) Integrated circuit package and assembly thereof
TW200523610A (en) Driver chip and display apparatus including the same
KR100242613B1 (ko) 액정장치, 액정장치의 제조 방법 및 전자기기
CN105762153B (zh) 显示设备
US20040262035A1 (en) Electronic component mounting structure
WO2012121113A1 (ja) 電子回路基板、表示装置および配線基板
JP3284262B2 (ja) 液晶表示装置及びそれを用いた電子機器
US20120080789A1 (en) SEMICONDUCTOR CHIP AND MOUNTING STRUCTURE OF THE SAME (as amended)
CN101574022A (zh) 电子电路装置及其制造方法以及显示装置
CN107797348B (zh) 具有连接单元的显示设备
US20050206600A1 (en) Structure of semiconductor chip and display device using the same
TWI292836B (zh)
TWI326373B (en) Liquid crystal display with cascade design and a circuit pattern thereon
JP2012227480A (ja) 表示装置及び半導体集積回路装置
US7429704B2 (en) Electronic component, electro-optical device, and electronic apparatus
TWM268600U (en) Structure of chip on glass and liquid crystal display device using the structure
KR20210027579A (ko) 표시장치 및 이의 제조 방법
KR100266213B1 (ko) 패드마진을줄인cog형액정패널
TWI322296B (en) Liquid cyrstal display (lcd) and a circuit pattern thereon
JP2002246404A (ja) バンプ付き半導体素子
JP2007184344A (ja) 電気光学装置、実装構造体、電子機器及び実装用接着材
JP2009277745A (ja) 基板電極構造及び基板電極と駆動素子を使用した接合構造
JP2007047347A (ja) 電気光学装置の製造方法、電気光学装置の製造装置及び実装構造体の製造方法