TW200421459A - Method and apparatus for forming epitaxial layers - Google Patents

Method and apparatus for forming epitaxial layers Download PDF

Info

Publication number
TW200421459A
TW200421459A TW092127021A TW92127021A TW200421459A TW 200421459 A TW200421459 A TW 200421459A TW 092127021 A TW092127021 A TW 092127021A TW 92127021 A TW92127021 A TW 92127021A TW 200421459 A TW200421459 A TW 200421459A
Authority
TW
Taiwan
Prior art keywords
gas
patent application
epitaxial layer
carrier gas
growth
Prior art date
Application number
TW092127021A
Other languages
English (en)
Inventor
Philippe Meunier-Beillard
Mathieu Rosa Jozef Caymax
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Publication of TW200421459A publication Critical patent/TW200421459A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/52Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

200421459 玖、發明說明: 【發明所屬之技術領域】 本發明係關於一種製造一半導體元件的方法,特定言之 ,其包含藉由化學汽相沈積(Chemical Vap〇r DepQsiti()n ; CVD)方法纟石夕基板上形成一磊晶層的步驟,以及關於為 此之一裝置。 【先前技術】 為了擴展用於採_微電子技術的元件之材料種類,諸 如在石夕⑻基板上蟲晶生長的以及晶體 的材料引起很大興趣。 石夕.石厌⑸卜乂)係一新材料’例如,J p Li_H| 〇s㈣ 的响文「Sih-yG^Cy在石夕(Si) 1〇〇上生長期間藉由分子束蟲 晶的替代型碳併入:依賴於鍺和碳」(應用物理學刊(AppUed Physics Letters)第 %卷,第 μ (2〇〇〇)號第 3546至 3州頁) ,以及H.J. 〇sten的論文「矽(1〇〇)上的過飽和含碳矽/鍺合 金的MBE生長及特性」(「薄膜工程」學術期刊(丁恤 FUms)第367(2_)卷,第⑻]⑽)中對之進行了討論, 而且其具有像矽一樣的一鑽石結構。通常,碳⑹的濃度在 〇和5%之間,即,恰好超過CU中的溶解限度。在^|乂 中,所有的碳原子應係替代型的,並在該矽結構中替代一y 石夕原子。因此’該種材料之盡其所用所面臨的一特別挑戰 係要將替代型的碳引入石夕。如所指出的,c原子在_Ge 中的平衡固溶度極小,因此,需要生長出替代型。農度達到 數個百分比之高品質Si. π q⑽ ,.. 87567 200421459 碳之比例提高。如果該等碳原子並非處於一晶格位置,即 如果它們並非替代型的,則其可引起各種缺陷,例如但不 僅限於Sic沈殿。該等缺陷不適於半導體應用及磊晶生長。 顯示出’藉由各種技術’諸如分子束蠢晶(M〇iecuiar Beam Epitaxy ; MBE)、快速熱化學汽相沈積(Rapid Thermal
Chemical Vapor Deposition ; RT-CVD)、低壓化學汽相沈積 (Low Pressure Chemical Vapor Deposition ; LP-CVD)以及超 南真工化學相沈積(Ultra High Vacuum Chemical Vapor
Deposition; UHV-CVD),Sii_x_yGexCy 與 Sii.yCy蠢晶層可在 一石夕(001)基板上生長。後者已知係來自於,B TiUack,,B Heinemann,D. Knoll的論文「摻雜SiGe的原子層—基本原理 與元件應用」「薄膜工程」學術期刊(Thin Solid Films)第369 (2000)卷’第 189 至 194 頁);Y. Kanzawa,K. Nozawa,Τ· Saitoh 與Μ· Kubo的論文「對於藉由超高真空化學汽相沈積生長的 Sii-x-yGexCy晶體替代型C併入對鍺含量之依賴性」(應用物 理學刊第77卷,第24 (2000)號,第3962至3964頁)以及S. John. E. J· Quinomes,B· Ferguson,S. K Ray,B. Anantharan ,S· Middlebrooks,C. Β· Mullins,J· Ekerdt,J· Rawlings 及S. K. Banerjee的論文「藉由超高真空化學汽相沈積生長 的Sii.x.yGexCy蠢晶膜之特性」電子化學界期刊(j〇urnai 〇f
The Electrochemical Society)第 146卷,第 12 (1999)號,第 46 11至46 1 8頁。一特別的重要因數係替代型及填隙型碳併 入之間的關係’其對該層之電子及光學特性產生影響。一 般認為碳的替代型,即替代型的併入碳原子之比例,以及 87567 200421459 該晶體品質,受生長條件的強烈影響。 在低溫下’即一般在〜600〇c以下,磊晶層的生長率受到 表面上存在的氫原子的控制,其係由於諸如SiH4、Si7H6、 SiH'l2、GeH4、Η:的分子氣體在該沈積過程中分解,而其 脫附過程並非立即進行。如P· V· Sehwa_ ;· c. sturm的論 文「磊晶矽膜的低溫化學汽相沈積生長期間的氧併入」(電 子化學界期刊第14丨卷,第5 (1994)號,第1284至129〇頁)中 所述,藉由Langmuid^型吸附,可將矽上之均衡氫覆蓋與 氫壓力和溫度的函數關係模型化。但是,對於磊晶層的2 長,氫作為目前的載體氣體之選擇,係非常具有主導性的 應明白,如以下之討論,氫在磊晶中的作用很關鍵。由 於上述原因,所有CVD程序均將氫用作載體氣體。 需注意的是,在低溫下藉由CVD自諸如以%的一氣體前 導中生長Si時,氫鈍化該表面,使其對防止磊晶的污染物 反應遲鈍。另外,相信因其有助於異化層之介面粗化以及 減少在生長期間的表面吸附與擴散,氫可有利於磊晶。當 各種摻雜物吸附於該生長前緣上時,也已發現類似的行為 。這也解釋了其中的原因,如E· Finkman,F. Meyer與M.
Mamor的論文「聲子探測的SiGeC合金之短程有序排列及應 ’菱」(應用物理學刊第89卷’第5 (2001)號,第2580至2587 頁)中所知,其多次嘗試在事實上不需要載體氣體的分子束 磊晶(Molecular Beam Epitaxy ; MBE)技術中採用氮。 進一步,自 Μ· Liehr,C. Μ· Greenlief,S· R. Kasi 與 Μ
Offenberg的論文「在快速熱化學汽相沈積反應器中使用 87567 200421459
Sih的矽磊晶動力學」應用物理學刊第56卷,第7(199〇)號 ,第629至63 1頁)已知鍺對氫脫附的作用。所討論之結果廣 泛用於該SiGe生長模型,並報告鍺對低溫下矽生長率具有 巨大的催化效應。該催化效應增加了自該生長表面上的鍺 位置之該氫脫附,使得該生長物的吸附增加,由此引起生 長率增*。本文得出結冑,在低溫汽相磊晶中,添加小量 的鍺能將矽的有效生長率提高二個等級大小。儘管不瞭解 造成該催化的確切機制,但該效應是非常有利的,因為其 使得不使用雷射、電漿或其他特異的生長增強技術而能在 低溫下獲得該GexSi1-x薄膜的生長率(丨〇〇A/min)。 同樣已知,氫在SiGe磊晶中作為一表面活性劑起作用, 抑制可導致粗糙或產生SiGe的島狀形成物(j. viz〇s〇, f· Martin,J.Sun^M.Nafria的論文薄膜中的氫脫附: 一擴散限制程序」(應用物理學刊第7〇卷,第24 U 99乃號, 第3287至3289頁中對之作了討論)的三維生長。 因此有充分的理由,將氫視為載體氣體之選擇,而且 一般作為用於該磊晶程序的一重要氣體。 WO-A-01/14619揭示了碳化石夕及/或碳化石夕錯的蟲晶生長 並將氮用作-載體氣體。但是,本文中揭示的屋晶反應 心配置用·於在超南溫度下,即η⑼至範圍内運作。 【發明内容】 本發明致力於提供一種利用CVD在一石夕基板上形成系晶 層的方法’該方法也提供了勝過該等已知方法之優勢。 本I月亦致力於提供該化學汽相沈積裝置。 87567 200421459 依據本發明之一方面,提供了一種製造一半導體元件之 方去,其包含的步驟藉由化學汽相沈積,將一基於第iv族 几素的磊晶層沈積於一矽基板上,以及包含採用氮或該等 惰性氣體之一作為一載體氣體。 特疋§之,該等載體氣體方便用於控制該磊晶層及該碳 併入之品質。 特定5之,藉由將氮用作一載體氣體,與已知的採用氫 作為-載體氣體的Si蟲晶程序相比較,有可能以較高生長 率以及較低的生長溫度獲得平滑磊晶矽層。 如申請專利範圍第2至6項之特徵確認、了依據本發明能形 成一磊晶系統之部分的特定第N族元素。 如申請專利範圍第7與8項之特徵進一步有利地提高該沈 積率,並可用於限制生產成本。 藉由將氮用作石夕、石夕:碳、石夕鍺及石夕鍺碳的低溫cvd蟲 晶的-載體氣體,有可能突破將氫用作載體氣體的程序中 固有的限制而極大地增大其製程範圍。將氮作為載體氣體 的該低溫磊晶程序與將氫作為載體氣體的該低溫磊晶程序 相比較’具有一不同的生長機制。這產生較高品質的材料 並改善了碳併入。 本發明特別可用於以高生長率、高碳替代率以及低生產 成本,在Si基板上沈積摻雜的或未摻雜與 Si^yCy磊晶層。低生長溫度與高生長率的結合,對於諸如 在具有一高Ge濃度的一應變SiGe層頂端上之Si罩層之類的 需要低熱預算之應用,也是有吸引力的。 87567 . 1Π. 200421459 【實施方式】 實驗係藉由一商用減壓化學汽相沈積反應器進行,以下 係關於對該SiGe生長的基本效應。 圖1中顯示,將氫及氮用作一載體氣體,siGe生長率與溫 度的函數關係。對於氮,生長條件為,壓力=4〇 T〇rr,Npw slm ’ SiH4=5 seem,GeH4=150 sccm。對於氫,壓力為4〇 T〇rr ,H2 = 33 slm,SiH4=20 seem,GeH4=150 seem。 這清楚地顯示,與將氫用作載體氣體的SiGe之生長率相 比較,將氮用作載體氣體的SiGe之生長率在一低溫下可提 高一因數10。當僅生長矽時亦觀察到一類似的效果,在該 情况下,將該載體氣體從氫切換為氮時,該生長率增大一 因數6(在575°C溫度下,並具有一 4〇〇sccm的矽烷流量)。 已採用同樣的一般生長條件,即,載體氣體流量,生長 溫度及總壓力等,以突出該載體氣體種類對生長率產生的 &響吾然需注思,貫務中這會導致晶圓上方的該等磊晶 層之SiGe厚度及Ge濃度相當不均勻,在15%的範圍内,這 對於實際應用來說是不能接受的。 在半導體X業中,$晶層厚度及組成物濃度的均句度是 至關重要的。纟這方面,言亥反應器的設計尤其是該氣體流 相對於該等晶圓位置的方向與大小,是一決定性的因素。 如圖2中說明,將氮作為載體氣體,並藉由調整不同的生長 芩數,可生長出平滑均勻的SiGe 磊晶層。 圖3進一步說明與氫相比較,採用氮作為一載體氣體的優 點。圖3特別說明了採用低溫石夕蠢晶所獲得的優點,對於所 87567 -11 - 200421459 說明的P = 40 T〇rr盘μ =1 5 slm的且a 2 Slm的生長條件,可以相對較高生 長率以及較低的生長溫度獲得平滑的蟲晶石夕層。因此,可 生產出改善碳併入的高品質材料。 見在回到圖4 ’其中說明了依據本發明配置使用的化學汽 相沈積裝置10,其包含在-端具有-氣體輸入淳Η,而在 對立一端具有-氣體輸出埠16的-延長室!2。言亥室容納 一基座架18,一矽基板2〇位於該基座架上。 氣體藉由該輸人埠14引人室,而藉由該輸出埠16從中掏 取’可利用該方式來控制該室12内㈣力。該輸人璋14與 «歧管22相通,纟自複數個來來源的氣體饋人該氣體歧 管内。在所說明的例子中,說明了一第一來源24,其藉由 該饋送線26向該氣體歧管22饋送一第一氣體,以及一第二 氣體來源28,其在所說明的例子中配置為’藉由一饋送線 3〇將氣體饋入該氣體歧管22内。 氣體來源之總數當然可按照在該基板20上將形成的磊晶 層之相關要求配置。 在5 75°C的生長溫度下實施測試。在此溫度下,該生長率 看來像是經控制的批量傳輸或經控制的限制擴散,視該矽 烷流量以及10 nm/min左右的生長率而定,並獲得_小密度 之缺陷。作為Si前導氣體的SiH4與siH2Cl2的組合,可係一 視該生長溫度而定之選擇。對於低於550。(:的溫度,則將作 為該生長之一副產品在該表面產生的氫原子視為鈍化該石夕 表面。 已知Si内的低碳固溶度使矽内的碳併入成為一關鍵程序。 87567 -12- 200421459 經證明,有可能將矽烷及氮用作一載體氣體,而在一 5 5 0 C的生長溫度下生長高品質的矽碳磊晶層。 依據本發明,可生長平滑且高品質的材料。對於氮,生 長條件為 ’ P=40 Torr,N2=33 slm,SiH4=5 seem,GeH4=150 SCCm ;對於氫,該等條件為P=20至40 Tern,H2 = 33 slm, SiH4=20 sccm以及 GeH4=15〇 sccm。 口此應明白,藉由將氮用作一載體氣體,則生長出鍺濃 度百分比等級為2〇及碳濃度達到13%的一高品質的平滑矽 錯碳蠢晶層。該例子的生長條件包括一52YC的沈積溫度、 一 15 slm的氮流量、一2〇 sccm的矽烷(3出4)流量、一 15〇 seem的鍺(GeH4)流量以及介於〇與2〇 SCCm之間的甲基石夕烧 (SiHsCH3)流量;而該等結果清楚地說明,當採用氮作為一 載體氣體時本發明程序之益處。當然,可藉由降低該生長 溫度及增加該單甲基石夕烧(Mano-Methyl-Silane)流量以提高 該替代型碳的濃度。 本發明說明在一商用CVD反應器内,將基於第Iv族元素 Si、Ge、C的磊晶層沈積於一 Si基板上的方法,以及,如所 指出的,有利地採用氮或一惰性氣體作為一載體氣體,以 生長具有高替代型碳含量的高品質磊晶材料,且舆將 < 用 作載體氣蹲的目前標準程序相比較,生產成本較低。 【圖式簡單說明】 以上已參考隨附的圖式並透過實例,進一步說明本發明。 圖1以一圖表說明,將氮替代氫用作載體氣體時,該生長 率對溫度的依賴性; 87567 200421459 圖2係表示該晶圓之上的厚度及鍺濃度均勻性之圖表; 圖3係說明採用氮作為一載體氣體的益處之進一步圖表; 以及 圖4係說明依據本發明使用一化學汽相沈積裝置的示意 性方塊圖。 【圖式代表符號說明】 10 化學汽相沈積裝置 12 室 14 氣體輸入槔 16 氣體輸出槔 18 構件(基座架) 20 矽基板 22 氣體歧管 24 第一氣體來源 26 饋送線 28 第二氣體來源 30 饋送線 14 87567

Claims (1)

  1. 200421459 拾、申請專利範圍: 1. 一種製造一半導體元件之方 <方法,其包含之步驟藉由化學 汽相沈積,將一基於箆τ v A 一 、弟IV知疋素的磊晶層沈積於一矽基 板上,以及包括採用_十 2. 氣或一 h性氣體作為一載體氣體。 如申請專利範圍第丨項之太、土 ^ ^ 、之方法,其係用於形成一基於矽、 鍺及/或碳的磊晶層。 3. 如申請專利範圍第2項之古、、土 , 、之方去,其中該磊晶層包含Sii.yCy。 4·如申請專利範圍第2項之太、土 ^ ^ 貝之方法,其中該磊晶層包含一 SiGe 磊晶層。 其中該磊晶層包含 5·如申請專利範圍第2項之方法 Si卜x-yGexCy。 6·如申,月專利乾圍第2項之方法,其中該蟲晶層包含一石夕蠢 晶層。 7. 8. 如申請專利範圍中任一頊 , — 貝之方法,其係在一低溫下實施。 如申請專利範圍第7項之古、上 ^ 貝之方法,其係在一約低於600oC的 溫度下貫施。 9.種包3 一至(12)的化學汽相沈積裝置。〇),該室具有一 氣體輸人埠(14)與一氣體輸出埠(16),以及用於在該室(12) 内安哀矽基板(20)的構件(18),該裝置(1〇)進一步包括 乱體來.源(24) ’其連接至該輸人埠(14)並配置用以提供 氮或惰性氣體作為一載體氣體。 10·如申凊專利範圍第9項之裝置,其係配置為如申請專利範 圍第2至8項中任一項之方法沈積一磊晶層。 87567
TW092127021A 2002-10-03 2003-09-30 Method and apparatus for forming epitaxial layers TW200421459A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP02079085 2002-10-03

Publications (1)

Publication Number Publication Date
TW200421459A true TW200421459A (en) 2004-10-16

Family

ID=32050041

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092127021A TW200421459A (en) 2002-10-03 2003-09-30 Method and apparatus for forming epitaxial layers

Country Status (8)

Country Link
US (1) US7615390B2 (zh)
EP (1) EP1549787A1 (zh)
JP (1) JP2006501664A (zh)
KR (1) KR20050061511A (zh)
CN (1) CN100442441C (zh)
AU (1) AU2003255919A1 (zh)
TW (1) TW200421459A (zh)
WO (1) WO2004031457A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687383B2 (en) 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
US8216367B2 (en) 2005-06-14 2012-07-10 Showa Denko K.K. Method for production of silicon carbide layer, gallium nitride semiconductor device and silicon substrate
FR2925762A1 (fr) * 2007-12-21 2009-06-26 Soitec Silicon On Insulator Technologies Sa Procede de fabrication d'une heterostructure comprenant un depot epitaxial de silicium, et heterostructure correspondante
JP2010251407A (ja) * 2009-04-13 2010-11-04 Elpida Memory Inc 半導体装置およびその製造方法
JP5520552B2 (ja) * 2009-09-11 2014-06-11 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
CN103871902A (zh) 2014-03-24 2014-06-18 上海华力微电子有限公司 半导体处理工艺及半导体器件的制备方法
CN105869991B (zh) 2015-01-23 2018-05-11 上海华力微电子有限公司 用于改善SiGe厚度的均匀性的方法和系统
CN105990172B (zh) 2015-01-30 2018-07-31 上海华力微电子有限公司 嵌入式SiGe外延测试块的设计
CN105990342B (zh) 2015-02-13 2019-07-19 上海华力微电子有限公司 具有用于嵌入锗材料的成形腔的半导体器件及其制造工艺
CN104851884A (zh) 2015-04-14 2015-08-19 上海华力微电子有限公司 用于锗硅填充材料的成形腔
CN104821336B (zh) 2015-04-20 2017-12-12 上海华力微电子有限公司 用于使用保形填充层改善器件表面均匀性的方法和系统
CN105097554B (zh) 2015-08-24 2018-12-07 上海华力微电子有限公司 用于减少高浓度外延工艺中的位错缺陷的方法和系统
US10535516B2 (en) * 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85100531A (zh) * 1985-04-01 1986-08-20 复旦大学 一种双层结构的低压化学蒸汽淀积外延炉管装置
JPS6489320A (en) * 1987-09-29 1989-04-03 Nec Corp Vapor growth method
US5119540A (en) * 1990-07-24 1992-06-09 Cree Research, Inc. Apparatus for eliminating residual nitrogen contamination in epitaxial layers of silicon carbide and resulting product
US5155062A (en) * 1990-12-20 1992-10-13 Cree Research, Inc. Method for silicon carbide chemical vapor deposition using levitated wafer system
JPH07211653A (ja) * 1994-01-26 1995-08-11 Central Glass Co Ltd Ge薄膜の成膜方法
TW331652B (en) * 1995-06-16 1998-05-11 Ebara Corp Thin film vapor deposition apparatus
DE19603323A1 (de) * 1996-01-30 1997-08-07 Siemens Ag Verfahren und Vorrichtung zum Herstellen von SiC durch CVD mit verbesserter Gasausnutzung
JP2954039B2 (ja) * 1996-09-05 1999-09-27 日本電気株式会社 SiGe薄膜の成膜方法
US5788777A (en) * 1997-03-06 1998-08-04 Burk, Jr.; Albert A. Susceptor for an epitaxial growth factor
US6063186A (en) * 1997-12-17 2000-05-16 Cree, Inc. Growth of very uniform silicon carbide epitaxial layers
DE19940033A1 (de) * 1999-08-24 2001-05-17 Aixtron Ag Verfahren und Vorrichtung zum Abscheiden von Schichten auf rotierenden Substraten in einem allseits beheizten Strömungskanal
CN1366711A (zh) * 2000-02-17 2002-08-28 皇家菲利浦电子有限公司 具有硅-锗(Sii-x-Gex)门极MOS晶体管的集成CMOS电路的半导体装置及其生产方法
JP2001250783A (ja) * 2000-03-08 2001-09-14 Japan Pionics Co Ltd 気相成長装置及び気相成長方法
EP1393361A2 (en) * 2001-05-30 2004-03-03 ASM America, Inc. Low temperature load and bake

Also Published As

Publication number Publication date
CN100442441C (zh) 2008-12-10
US7615390B2 (en) 2009-11-10
AU2003255919A1 (en) 2004-04-23
KR20050061511A (ko) 2005-06-22
CN1685089A (zh) 2005-10-19
EP1549787A1 (en) 2005-07-06
US20060040477A1 (en) 2006-02-23
JP2006501664A (ja) 2006-01-12
WO2004031457A1 (en) 2004-04-15

Similar Documents

Publication Publication Date Title
KR102623651B1 (ko) 실리콘 게르마늄 주석 층을 형성하는 방법 및 관련 반도체 소자 구조
JP4728953B2 (ja) 多結晶Si含有膜の堆積方法
TWI595537B (zh) 半導體薄膜穩定的方法
US8029620B2 (en) Methods of forming carbon-containing silicon epitaxial layers
JP5576114B2 (ja) 半導体バッファ構造
Margetis et al. Fundamentals of Ge1− xSnx and SiyGe1− x-ySnx RPCVD epitaxy
US20100285656A1 (en) Formation of metal-containing nano-particles for use as catalysts for carbon nanotube synthesis
TW200808995A (en) Methods and systems for selectively depositing Si-containing films using chloropolysilanes
TW200421459A (en) Method and apparatus for forming epitaxial layers
JP2009540565A (ja) 半導体膜の選択的なエピタキシャル形成
KR20130044312A (ko) 시클로헥사실란을 이용한 박막 및 이의 제조방법
JP2007535147A5 (zh)
JP5254195B2 (ja) 基板上に単結晶半導体層を作製する方法
EP2673799A1 (en) Epitaxy of high tensile silicon alloy for tensile strain applications
TW201222669A (en) Methods for depositing germanium-containing layers
WO2019027645A1 (en) MONO- AND MULTI-LAYER SILICENE PREPARED BY PLASMA ASSISTED CHEMICAL VAPOR DEPOSITION
He et al. The growth of 3C-SiC on Si substrate using a SiCN buffer layer
Washizu et al. Selective epitaxial growth of Ge1− xSnx on Si by using metal-organic chemical vapor deposition
CN112735943B (zh) 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法
JP5538104B2 (ja) 基板上に単結晶層を作製する方法
KR102274144B1 (ko) 전자 소자용 박막 및 그의 제조방법
JP3461819B2 (ja) 半導体結晶膜の製造方法
JP3437172B2 (ja) 半導体結晶の製造方法
CN117403321A (zh) 氮化钨硅单晶薄膜及其制备方法
Choi et al. Low temperature selective epitaxial growth of SiGe layers using various dielectric mask patterns and process conditions