FR2925762A1 - Procede de fabrication d'une heterostructure comprenant un depot epitaxial de silicium, et heterostructure correspondante - Google Patents
Procede de fabrication d'une heterostructure comprenant un depot epitaxial de silicium, et heterostructure correspondante Download PDFInfo
- Publication number
- FR2925762A1 FR2925762A1 FR0709074A FR0709074A FR2925762A1 FR 2925762 A1 FR2925762 A1 FR 2925762A1 FR 0709074 A FR0709074 A FR 0709074A FR 0709074 A FR0709074 A FR 0709074A FR 2925762 A1 FR2925762 A1 FR 2925762A1
- Authority
- FR
- France
- Prior art keywords
- silicon
- layer
- derivative
- germanium
- vector gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
La présente invention se rapporte à un procédé de fabrication d'une hétérostructure (1) destinée à des applications dans les domaines de l'électronique, l'optique ou l'optoélectronique, formée d'un empilement qui comprend :a) un matériau support (2) ;b) de préférence une couche isolante (3) ;c) et au moins deux couches semi-conductrices, dontc1) une couche contrainte sous-jacente (4) en silicium, silicium-germanium, ou silicium-germanium-carbone ;c2) et au moins une couche de silicium (5 ; 6),et, selon lequel on dépose la couche de silicium (5 ; 6) par la technique d'épitaxie en phase vapeur, en faisant usage d'un gaz vecteur et d'un dérivé gazeux de silicium apte à permettre le dépôt d'atomes de silicium.II est remarquable en ce qu'on utilise, à titre de gaz vecteur, un gaz vecteur inerte vis-à-vis dudit dérivé de silicium.
Description
La présente invention est relative à un procédé de fabrication d'une hétérostructure destinée à des applications dans les domaines de l'électronique, l'optique ou l'optoélectronique, formée d'un empilement qui comprend un matériau support, de préférence une couche isolante, et au moins deux couches semi-conductrices, dont une couche contrainte sous-jacente en silicium-germanium, silicium, ou silicium-germanium-carbone, et au moins une couche de silicium contraint. Pour de telles applications, on cherche à fabriquer des substrats de type semi-conducteur sur isolant (par exemple d'un diamètre de 200mm, 300mm ou plus), comportant un empilement de deux couches distinctes superposées, de semi-conducteur, disposées sur une couche isolante. Il s'agit en particulier d'une couche de silicium contraint (en abrégé "sSi" pour "strained silicon") et d'une couche de silicium-germanium contraint (en abrégé "sSiGe"). Ces deux couches semi-conductrices peuvent être superposées soit dans un sens, soit dans le sens inverse. Par le qualificatif "contraint", on entend que la structure cristallographique de la couche de matériau semi-conducteur est contrainte en traction ou en compression lors d'une croissance cristalline telle qu'une épitaxie, obligeant au moins un paramètre de maille à être sensiblement différent du paramètre de maille nominal de ce matériau. Par le qualificatif "nominal", on entend qu'il s'agit du paramètre de maille d'un matériau soumis à aucune contrainte. L'épaisseur de chacune des couches est typiquement comprise entre 2 et 100 nanomètres.
Un tel empilement peut être utilisé pour fabriquer des transistors de type "NMOS" (pour "Negative Metal Oxide Semi-conductor') dans la couche de silicium contraint (sous tension) et des transistors de type "PMOS" (pour "Positive Metal Oxide Semi-conductor') dans la couche de silicium-germanium contraint (sous compression). On parle alors de structure "dual-channel". Ainsi, les porteurs de charge des deux types de transistors, c'est-à-dire les électrons pour le "NMOS" et les trous pour le "PMOS", ont respectivement une mobilité supérieure aux mobilités dans le silicium qui
2 est habituellement utilisé pour des dispositifs de type "CMOS" (pour "Complementaty Meta/ Oxide Semi-conducto?'). Pour ces applications, l'épaisseur de chacune des couches contraintes doit être inférieure à l'épaisseur critique de relaxation pour un niveau de contrainte donné. En effet, au-delà de cette épaisseur critique de relaxation, une couche contrainte se déforme plastiquement. Or, le niveau de contrainte de la couche supérieure résulte directement de la différence entre le paramètre de maille d'une couche inférieure et le paramètre de maille d'un matériau relaxé ayant la même composition chimique que la couche supérieure. Ces conditions étant fixées, deux empilements différents peuvent être envisagés, qui sont représentés schématiquement aux figures 1 et 2 annexées. Ainsi, selon la figure 1, on a affaire à un empilement constitué d'un substrat de base 2 (qui peut être constitué par exemple de silicium mono ou polycristallin, ou de silice (SiO2) dopée ou non), d'une couche isolante 3, par exemple formée de silice dopée ou non, nitrure de silicium (Si3N4), ou combinaison de SiO2 et Si3N4, d'une couche contrainte 4 de silicium (sSi) silicium-germanium contraint (sSiGe), ou de silicium-germanium-carbone contraint (sSiGeC), et enfin d'une couche de silicium contraint (sSi) 5. Selon la figure 2, on a réalisé un empilement constitué d'un substrat de base 2, d'une couche d'isolant 3, d'une couche contrainte 4 de silicium (sSi), de silicium-germanium contraint (sSiGe) ou de silicium- germanium-carbone (sSiGeC) 4. Dans ce cas, pour éviter le contact entre le SiGe et l'oxygène de l'air, il est préférable d'ajouter une couche fine de protection en silicium 6, qui est contrainte dans la plupart des cas. Si l'on prend comme hypothèse que l'empilement de la figure 1 est de type ABCD, celui de la figure 2 est alors de type ABDCD. Dans tous les cas, une couche de silicium (5 ou 6) doit être déposée sur la couche contrainte 4. Or, il faut absolument éviter que la couche contrainte 4 soit chauffée à des températures trop élevées, car cela aurait comme conséquence la relaxation de sa contrainte, qu'on veut pourtant conserver.
3 Ceci limite donc la gamme de température utilisable pour le dépôt de la couche de silicium sur la couche contrainte 4. En effet, comme le montrent les courbes C, à C4 de la figure 3 jointe, qui illustrent selon l'état de la technique, l'évolution de l'épaisseur critique d'un dépôt de SiGe contraint, en fonction de sa teneur en Ge et de la température sur silicium massif, dès lors que l'on abaisse la température de croissance des cristaux (de 900°C à 550°C), on augmente également l'épaisseur critique pour une même teneur en Ge. Le dépôt de silicium est opéré par la technique d'épitaxie en 10 phase vapeur, en utilisant un gaz vecteur, ainsi qu'un dérivé de silicium apte à permettre le dépôt d'atomes de silicium. Or, comme le montrent les courbes C5 à C8 de la figure 4 jointe qui illustrent l'influence de la température sur la vitesse de dépôt de Si sous hydrogène, selon le dérivé utilisé, si le dépôt de germanium pour 15 constituer une couche de SiGe en utilisant de l'hydrure de germanium (GeH4) est quasiment indépendant de la température (courbe C5), tel n'est pas le cas quand on souhaite former une couche de silicium, notamment de silicium contraint, en utilisant des précurseurs habituels tels que du dichlorosilane (SiH2C12), du silane (SiH4) ou du disilane (Si2H6). 20 Ainsi, si l'on épitaxie SiGe (à 80% de teneur en Ge) à une température de 550°C, il n'est pas possible d'augmenter la température pour épitaxier du silicium avec une vitesse de croissance raisonnable, sauf à provoquer la relaxation de SiGe. En d'autres termes, il est nécessaire de maintenir la 25 température au dessous de 550°C. Mais pour obtenir de forts taux de croissance de cristaux, il est nécessaire de renoncer à SiH4 et SiH2Cl2 en tant que précurseurs de Si pour avoir recours à des matériaux plus performants tels que Si2H6 ou Si3H8 (trisilane). 30 Or, cette solution n'est pas envisageable sur le plan économique, puisque ces deux derniers matériaux valent au moins 30 fois plus chers que les deux premiers. La présente invention vise à résoudre ce problème. En d'autres termes, elle a pour but de fournir un procédé de 35 fabrication d'une hétérostructure formée d'un empilement qui comprend : a) un matériau support ;
4 b) de préférence une couche isolante ; c) et au moins deux couches semi-conductrices, dont ci) une couche contrainte sous-jacente en silicium, silicium-germanium, ou silicium-germanium carbone ; c2) et au moins une couche de silicium, dans lequel le dépôt par épitaxie en phase vapeur de silicium pour former la couche épitaxiée de silicium n'est pas ou peu influencé par l'état contraint de la couche sous-jacente. Elle vise aussi à fournir un procédé économique, qui reprend 10 la technique généralement connue pour le dépôt par épitaxie d'espèces atomiques d'intérêt. Ainsi, ce procédé selon lequel on dépose la couche de silicium par la technique d'épitaxie en phase vapeur, en faisant usage d'un gaz vecteur et d'un dérivé gazeux de silicium apte à permettre le dépôt d'atomes 15 de silicium, se caractérise par le fait qu'on utilise, à titre de gaz vecteur, un gaz vecteur inerte vis-à-vis dudit dérivé de silicium. Par cette dernière expression, on entend, dans l'ensemble de la présente demande, que le gaz vecteur ne constitue pas un sous produit de la réaction chimique de décomposition du dérivé de silicium et est inerte 20 vis-à-vis de ce dérivé à la température à laquelle se fait le dépôt. De plus, par l'expression "couche contrainte sous-jacente", on entend que cette couche est toujours disposée sous une couche de silicium. Le cas échéant, elle peut être prise en sandwich entre deux couches de silicium. 25 Selon d'autres caractéristiques avantageuses et non limitatives : -ledit gaz vecteur inerte est choisi dans le groupe constitué de l'azote, de l'argon, de l'hélium, et d'un mélange d'au moins deux de ces gaz ; -ledit dérivé gazeux est choisi dans le groupe constitué par SiH4, Si2H6, Si3H8, et d'un mélange d'au moins deux de ces dérivés ; - ladite hétérostructure comprend une couche additionnelle de silicium, de sorte que ladite couche contrainte sous-jacente est prise en sandwich entre deux couches de silicium ; - ladite couche additionnelle de silicium est contrainte ; 30 35 - l'épaisseur de la couche de silicium est comprise entre 0,5 et 10 nanomètres lorsque celle-ci forme une couche supérieure de protection ; - l'épaisseur de la couche de silicium est comprise entre 2 et 5 100 nanomètres lorsque celle-ci est intercalée entre deux couches attenantes ; - la concentration en germanium de la couche germanium-silicium est supérieure ou égale à 20% ; - avant épitaxie, quand l'empilement est revêtu d'une couche 10 d'oxyde, on procède à l'enlèvement de cette couche avant de mettre en oeuvre l'épitaxie ; - la couche de silicium est contrainte. D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description qui va suivre d'un mode 15 de réalisation préférentiel. Cette description sera donnée en référence à certains des dessins annexés, dont les figures 1 à 2 déjà annoncées : - la figure 1 étant un schéma montrant, vue de côté, une hétérostructure que l'on peut fabriquer à l'aide du procédé selon l'invention ; - la figure 2 étant une vue, de côté d'une deuxième forme de 20 réalisation de cette hétérostructure ; Ainsi qu'à : - la figure 5 qui est un schéma montrant l'influence de la température d'épitaxie sur la vitesse de croissance d'atomes de Si, selon la nature du gaz vecteur utilisé. et à: - la figure 6 qui illustre, en fonction du temps, un diagramme d'étapes de dépôt, avec mise en oeuvre préalable d'un recuit. Selon l'état de la technique précité, le dépôt épitaxial de silicium est réalisé en utilisant H2 à titre de gaz vecteur. Ainsi, la réaction (simplifiée) en phase gazeuse est la suivante : SiH4 + H2 (gaz vecteur) -> Si +2H2 + H2 (gaz vecteur) Or, le présent demandeur a constaté qu'en utilisant un gaz vecteur différent de H2, l'équilibre thermique de la réaction ci-dessus est 35 déplacé et augmente la vitesse de croissance de Si. 25 30
6 Ainsi, comme le montre la figure 6 annexée, on constate pour le dépôt de Si contraint sur une couche de sSOi à 20%, la vitesse de croissance augmente pour une même température d'épitaxie lorsque l'on utilise le gaz N2 (repéré par des carrés) en lieu et place de H2 (repéré par des losanges). Conformément à l'invention, ce gaz vecteur est inerte vis-à-vis du dérivé de silicium. Ce gaz vecteur est préférentiellement constitué de l'azote, de l'argon, de l'hélium, et d'un mélange d'au moins deux de ces gaz. Les dérivés gazeux avantageusement utilisés sont choisis dans le groupe constitué par SiH4, Si2H6, Si3H8, et d'un mélange d'au moins deux de ces dérivés. On préférera bien sûr utiliser le moins cher d'entre eux. Avantageusement, l'épaisseur de silicium déposée est comprise entre 2 et 100 nanomètres lorsque la couche constitue la seconde couche active semi-conductrice (en l'occurrence la couche 5 des figures 2 et 2). Elle est préférentiellement de 0,5 à 10 nanomètres lorsque la couche de silicium constitue une couche de protection (en l'occurrence la couche 5 de la figure 1). Par ailleurs, dans les deux cas, la couche semi-conductrice (4 ou 5) disposée en contact direct avec la couche isolante 3, peut être obtenue par différentes techniques, par exemple par transfert d'une couche de silicium-germanium contraint à partir d'un substrat donneur sur un substrat receveur, notamment par la technologie bien connu dénommée Smart Cut (marque déposée).
La ou les couches suivantes sont en général obtenues par dépôt épitaxial. Avant un dépôt par épitaxie, il peut être nécessaire d'enlever une couche fine d'oxyde s'il y en a. Par ailleurs, de préférence, pour une telle application, la concentration de germanium dans la couche de silicium-germanium est 30 supérieure ou égale à 20%. En se reportant à la figure 6 annexée, on a illustré la mise en oeuvre d'étapes de dépôt conformément au présent procédé, avec un recuit préalable. En abscisse figure le temps t et en ordonnée figure la 35 température ou le débit de gaz utilisé.
7 Pendant l'intervalle de temps Il allant de 0 à fi, s'effectue une montée en température de l'ambiante à environ 850°C (courbe AI) La température est alors maintenue stable jusqu'à t2 (intervalle 12) : un recuit est opéré. Depuis le début des opérations circule un flux constant d'hydrogène (courbe A2). Pendant l'intervalle 13 intervient un ajustement de la température vers la température de dépôt, de l'ordre de 550°C. On arrive alors à une période de temps 14 qui correspond à une étape de transition. On fait alors circuler, toujours sous atmosphère d'hydrogène du GeH4 et SiH4 (courbe A4 et tronçon gauche de la courbe A5), en vue d'un dépôt de SiGe (Intervalle 15). Ensuite, l'azote remplace l'hydrogène (portion de courbe A3 en gras), de manière à déposer, après une étape de transition (l6) du silicium sous atmosphère d'azote (tronçon droit de la courbe A5) pendant l'intervalle de temps 17. Ces courbes sont représentées de manière schématique et non quantitative. Les durées respectives du recuit et des étapes de dépôt sont de l'ordre de quelques minutes.
La description qui précède a été essentiellement donnée en prenant en considération une couche silicium-germanium. Toutefois, l'invention s'applique également à une couche de silicium ou de siliciumgermanium-carbone (SiGeC). En effet, on peut envisager d'utiliser le procédé selon l'invention afin d'épaissir une couche de silicium contrainte, notamment pour déposer du silicium contraint sur une couche de silicium contrainte présentant une maille cristalline égale à celle du silicium-germanium comportant 30% ou 40% de germanium. Dans ce cas, l'épitaxie peut être faite à 650°C et de préférence en dessous de 600°C. 30
Claims (10)
1. Procédé de fabrication d'une hétérostructure (1) destinée à des applications dans les domaines de l'électronique, l'optique ou l'optoélectronique, formée d'un empilement qui comprend : a) un matériau support (2) ; b) de préférence une couche isolante (3) ; c) et au moins deux couches semi-conductrices, dont ci) une couche contrainte sous-jacente (4) en silicium, silicium-germanium, ou silicium-germanium-carbone ; c2) et au moins une couche de silicium (5 ; 6), et, selon lequel on dépose la couche de silicium (5 ; 6) par la technique d'épitaxie en phase vapeur, en faisant usage d'un gaz vecteur et d'un dérivé gazeux de silicium apte à permettre le dépôt d'atomes de silicium, caractérisé par le fait qu'on utilise, à titre de gaz vecteur, un gaz vecteur inerte vis-à-vis dudit dérivé de silicium.
2. Procédé selon la revendication 1, caractérisé par le fait que ledit gaz vecteur inerte est choisi dans le groupe constitué de l'azote, de l'argon, de l'hélium, et d'un mélange d'au moins deux de ces gaz.
3. Procédé selon l'une des revendications 1 ou 2, caractérisé par le fait que ledit dérivé gazeux est choisi dans le groupe constitué par SiH4, Si2H6, Si3H8, et d'un mélange d'au moins deux de ces dérivés.
4. Procédé selon l'une des revendications précédentes, caractérisé par le fait que ladite hétérostructure comprend une couche additionnelle de silicium (6), de sorte que ladite couche contrainte sous-jacente (4) est prise en sandwich entre deux couches de silicium (5, 6).
5. Procédé selon la revendication 4, caractérisé par le fait que ladite couche additionnelle de silicium (6) est contrainte.
6. Procédé selon l'une des revendications précédentes, caractérisé par le fait que l'épaisseur de la couche de silicium (5) est comprise entre 0,5 et 10 nanomètres lorsque celle-ci forme une couche supérieure de protection.
7. Procédé selon l'une des revendications 1 à 5, caractérisé par le fait que l'épaisseur de la couche de silicium (5) est comprise entre 29 et 100 nanomètres lorsque celle-ci est intercalée entre deux couches attenantes (3, 4).
8. Procédé selon l'une des revendications précédentes, caractérisé par le fait que la concentration en germanium de la couche 5 germanium-silicium (4) est supérieure ou égale à 20%.
9. Procédé selon l'une des revendications précédentes, dans lequel, avant épitaxie, l'empilement est revêtu d'une couche d'oxyde, caractérisé par le fait qu'on procède à l'enlèvement de cette couche d'oxyde avant de mettre en oeuvre l'épitaxie. 10
10. Procédé selon l'une des revendications précédentes, caractérisé par le fait que la couche de silicium (5 ; 6) est contrainte.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0709074A FR2925762A1 (fr) | 2007-12-21 | 2007-12-21 | Procede de fabrication d'une heterostructure comprenant un depot epitaxial de silicium, et heterostructure correspondante |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0709074A FR2925762A1 (fr) | 2007-12-21 | 2007-12-21 | Procede de fabrication d'une heterostructure comprenant un depot epitaxial de silicium, et heterostructure correspondante |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2925762A1 true FR2925762A1 (fr) | 2009-06-26 |
Family
ID=39870200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0709074A Pending FR2925762A1 (fr) | 2007-12-21 | 2007-12-21 | Procede de fabrication d'une heterostructure comprenant un depot epitaxial de silicium, et heterostructure correspondante |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2925762A1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004031457A1 (fr) * | 2002-10-03 | 2004-04-15 | Koninklijke Philips Electronics N.V. | Procede et appareil de formation de couches epitaxiales |
| US20060234504A1 (en) * | 2005-02-04 | 2006-10-19 | Matthias Bauer | Selective deposition of silicon-containing films |
| US20070069195A1 (en) * | 2005-09-27 | 2007-03-29 | United States Of America As Represented By The Administrator Of The Nasa | Silicon germanium semiconductive alloy and method of fabricating same |
-
2007
- 2007-12-21 FR FR0709074A patent/FR2925762A1/fr active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004031457A1 (fr) * | 2002-10-03 | 2004-04-15 | Koninklijke Philips Electronics N.V. | Procede et appareil de formation de couches epitaxiales |
| US20060234504A1 (en) * | 2005-02-04 | 2006-10-19 | Matthias Bauer | Selective deposition of silicon-containing films |
| US20070069195A1 (en) * | 2005-09-27 | 2007-03-29 | United States Of America As Represented By The Administrator Of The Nasa | Silicon germanium semiconductive alloy and method of fabricating same |
Non-Patent Citations (4)
| Title |
|---|
| AGNELLO P D ET AL: "SILICON EPITAXY FROM SILANE BY ATMOSPHERIC-PRESSURE CHEMICAL VAPOR DEPOSITION AT LOW TEMPERATURES", APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, vol. 61, no. 11, 14 September 1992 (1992-09-14), pages 1298 - 1300, XP000287908, ISSN: 0003-6951 * |
| J. HOLLEMAN AND J.F. VERWEIJ: "Extraction of Kinetic Parameters for the Chemical Vapor Deposition of Polycrystalline Silicon at Medium and Low Pressures", JOURNAL OF THE ELCTROCHEMICAL SOCIETY, vol. 140, no. 7, July 1993 (1993-07-01), pages 2089 - 2097, XP009107895 * |
| P. MEUNIER-BEILLARD, ET AL.: "N2 as carrier gas: an alternative to H2 for enhanced epitaxy of Si, SiGe and SiGe:C", APPLIED SURFACE SCIENCE, vol. 224, 2004, pages 31 - 35, XP009107899 * |
| SOMAN R ET AL: "SELECTIVE AREA CHEMICAL VAPOR DEPOSITION OF SI1-XGEX THIN FILM ALLOYS BY THE ALTERNATING CYCLIC METHOD: A THERMODYNAMIC ANALYSIS II. THE SYNTHESIS SI-GE-CL-H-AR", JOURNAL OF THE ELECTROCHEMICAL SOCIETY, ELECTROCHEMICAL SOCIETY. MANCHESTER, NEW HAMPSHIRE, US, vol. 147, no. 11, 1 November 2000 (2000-11-01), pages 4342 - 4344, XP001179953, ISSN: 0013-4651 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1837916B1 (fr) | Procédé de réalisation d'un transistor à canal comprenant du germanium | |
| EP2002474B1 (fr) | Procede de detachement d'un film mince par fusion de precipites | |
| WO2004019391A2 (fr) | Heterostructures semi-conductrices possedant des empilements de dislocations reduits et procedes associes | |
| FR2933234A1 (fr) | Substrat bon marche a structure double et procede de fabrication associe | |
| FR2880988A1 (fr) | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE | |
| EP1938362A1 (fr) | Procede de fabrication d'un element en couches minces | |
| EP2887384A1 (fr) | Procédé amélioré de réalisation de blocs semi-conducteurs contraints sur la couche isolante d'un substrat semi-conducteur sur isolant | |
| US7022593B2 (en) | SiGe rectification process | |
| KR20210035782A (ko) | 우수한 성능, 안정성 및 제조성을 갖는 무선 주파수 실리콘-온-인슐레이터 웨이퍼 플랫폼 | |
| EP1830401A1 (fr) | Microstructure pour la formation d'un substrat en silicium et germanium sur isolant et de type Si1-XGeX | |
| US20100159676A1 (en) | Method For Manufacturing A Mono-Crystalline Semiconductor Layer on a Substrate | |
| FR3051596A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| WO2021111062A1 (fr) | Procédé de formation d'un substrat de manipulation pour une structure composite ciblant des applications rf et substrat de manipulation | |
| US7902046B2 (en) | Thin buffer layers for SiGe growth on mismatched substrates | |
| FR2787919A1 (fr) | Procede de realisation d'un substrat destine a faire croitre un compose nitrure | |
| FR2925762A1 (fr) | Procede de fabrication d'une heterostructure comprenant un depot epitaxial de silicium, et heterostructure correspondante | |
| EP0524114B1 (fr) | Procédé de fabrication d'un cristal à gradient de maille | |
| FR3064398B1 (fr) | Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure | |
| FR2851847A1 (fr) | Relaxation d'une couche mince apres transfert | |
| FR2918792A1 (fr) | Procede de traitement de defauts d'interface dans un substrat. | |
| EP4006955A1 (fr) | Procédé basse température de fabrication d'un substrat semiconducteur sur isolant | |
| EP3961721A1 (fr) | Procede ameliore d'enrichissement germanium autour du canal d'un transistor | |
| FR2853452A1 (fr) | Procede de fabrication d'un dispositif semiconducteur comprenant un dielectrique de grille en materiau a haute permittivite dielectrique | |
| US8309437B2 (en) | (110) oriented silicon substrate and a bonded pair of substrates comprising said (110) oriented silicon substrate | |
| EP4235765A2 (fr) | Procédé amélioré de fabrication d'un circuit intégré comportant un transistor nmos et un transistor pmos |