TW200417023A - High electron mobility epitaxial substrate - Google Patents

High electron mobility epitaxial substrate Download PDF

Info

Publication number
TW200417023A
TW200417023A TW092136724A TW92136724A TW200417023A TW 200417023 A TW200417023 A TW 200417023A TW 092136724 A TW092136724 A TW 092136724A TW 92136724 A TW92136724 A TW 92136724A TW 200417023 A TW200417023 A TW 200417023A
Authority
TW
Taiwan
Prior art keywords
layer
epitaxial substrate
compound semiconductor
ingaas
gaas
Prior art date
Application number
TW092136724A
Other languages
English (en)
Other versions
TWI336523B (en
Inventor
Takenori Osada
Takayuki Inoue
Noboru Fukuhara
Original Assignee
Sumitomo Chemical Co
Sumika Epi Solution Company Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co, Sumika Epi Solution Company Ltd filed Critical Sumitomo Chemical Co
Publication of TW200417023A publication Critical patent/TW200417023A/zh
Application granted granted Critical
Publication of TWI336523B publication Critical patent/TWI336523B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

200417023 Ο) 玖、發明說明 【發明所屬之技術領域】 本發明係關於由3 - 5族化合物半導體所形成的 道高電子移動度電晶體用之化合物半導體磊晶基板 造方法。 【先前技術】 高電子移動度場效應型電晶體(High Electron Mobility Transistor:以下,稱爲 HEMT)被使用 高頻通訊機器的重要構成零件。HEMT之最大特徵 以不同材料構成供給電子之電子供給層(摻雜層) 行走之通道層之選擇摻雜異質構造。在此異質構造 電子供給層內的η型不純物所供給的電子係藉由構 接面之材料的電子親和力差,而存留在形成於異質 面的通道側之電位井,形成二維電子氣體。如此, 子之η型不純物位於電子供給層內,由此所供給之 走於高純度通道中,在空間上分離離子化不純物和 ’通道內的二維電子氣體不受到由於離子化不純物 散射,而顯示高的電子移動度。 ΗΕΜΤ通常雖利用使具有特定的電子特性之各 晶層積層成長於GaAs單結晶基板上以使之具有特 之磊晶基板而製作,但是爲了使通道具有高電子移 要求以單原子層等級精密地控制形成HEMT構造之 晶層。因此,具有HEMT構造之磊晶基板的製造方 變形通 及其製 於作爲 爲採用 和電子 中,由 成異質 接面界 供給電 電子行 電子故 所致之 薄膜結 定構造 動度, 薄膜結 法,以 (2) 200417023 往係使用分子束磊晶成長法(Molecular 以煞,稱爲 MBE法),或者有機金屬 Metalorganic Chemical Vapor Deposition MOCVD 法)。 在這些磊晶基板的成長方法中,特別是 將構成磊晶層的原子種的有機金屬化合物或 原料使用,在基板上使之熱分解以進行結晶 ,可以使用之物質的範圍廣,而且,不單適 成、膜厚的精密控制,可以控制性良好地處 故,近年來,廣泛被使用在工業上。而且, 晶基板的3 - 5族化合物半導體材料,以任意 格常數一致,可一面保持良好的結晶性,一 質接面故,GaAs、AlGaAs等材料被廣泛使 了 HEMT之高性能化,需要使通道層的電子 高。因此,在最近中,不單電子輸送特性崔 (銦)組成可大幅改變能隙,可有效地關閉 使用於異質接面的3_5族化合物半導體材料 優異的性質之理由故,InGaAs乃代替GaAs 層的材料使用。另外,組合於InGaAs之相 或者GaAs爲所周知。 但是,InGaAs對於GaAs之晶格匹配係 以前,無法利用InGaAs而獲得具有足夠物 。但是,之後,了解到即使是晶格不匹配之 在彈性變形之界限內,也不會導致錯位的發 ϊ a m Epitaxy, ,熱分解法( 以下,稱爲 Μ Ο C V D法係 者氫化物當成 成長之方法故 合於結晶的組 理大量的基板 使用在這些磊 的組成可使晶 面可做各種異 用,但是,爲 移動度更爲提 I異,因應In 二維電子等, 由於具有非常 而被當成通道 料以 AlGaAs 屬不可能故, 性的嘉晶基板 系列,但是如 生等不當之結 -6- (3) (3)200417023 晶性降低,可以形成具可靠性之異質接面,而漸被實用化 〇 藉由利用將此種InGaAs層使用於習知的HEMT的二 維電子的流動通道層部份之磊晶成長基板,得以製作與習 知相比,移動度高、雜訊特性優異的電子元件。將 InGaAs使用於二維電子的流動通道層之Η Ε Μ T被稱爲變 形通道高電子移動度電晶體(Pseud〇morphic-HEMT,以 下,稱爲p-HEMT )。 此種晶格不匹配系列的變形結晶層的膜厚之界限値係 由變形結晶層的組成函數所賦予,例如,在InGaAs層對 於 GaAs 層之情形,以 J. Crystal Growth,27(1 974) p. 1 18 ,以及 J. Crystal Growth,3 2 ( 1 974) ρ· 265 所揭示之 Matthews’的理論式爲所周知,知道這些理論式在實驗上 也大槪正確。 在日本專利特開平6-21 106號公報中,揭示有:限定 將這些理論式所賦予的InGaAs層膜厚的界限値當成上限 之範圍,關於P-HEMT構造之使用於通道層的InGaAs變 形層之In組成和InGaAs層膜厚,以一定的關係式予以最 佳化,以改善電子移動度之技術。 爲了提高移動度,使由於離子化不純物所致的二維電 子的散射變得更小爲有效故,有在電子供給層和通道層之 間插入與電子供給層相同材質以及雖爲相同組成,但是不 添加不純物之層以作爲間隔層。例如,在第2 7 0 8 8 6 3號專 利公報中,揭示有··在P-HEMT構造的通道層所使用的 (4) (4)200417023
InGaAs變形層和 n-AlGaAs電子供給層之間插入由 AlGaAs層和GaAs層所形成的間隔層,以使成長條件最 佳化,而改善二維電子氣體濃度和電子移動度之構造。 在將InGaAs變形層使用於p-HEMT構造的電子所行 走的通道層時,藉由將GaAs層使用於通道層之HEMT構 造的磊晶基板,也可以提升即使在室溫(3 00K )之電子 移動度。但是,至目前爲止所報告的室溫(300K)的移 動度,最高爲8000cm2/V· s之程度,在將InGaAs變形層 使用於通道層之P-HEMT構造磊晶基板中,要達成超過此 之電子移動度也很困難。 爲了提升P-HEMT構造磊晶基板的電子移動度,於採 用第270 8 8 6 3號專利公報所揭示的構造時,隨著間隔層的 膜厚變大,電子移動度雖也變大,但是,由於電子供給層 和通道層的距離分開故,形成在通道層之二維電子氣體濃 度變低,而產生非所期望的結果。 爲了同時改善通道層的電子移動度和二維電子氣體濃 度,以提高通道層的In組成,使膜厚變大爲有效。此係 由於藉由提高通道層的In組成,可使得移動於通道層之 電子的有效質量變小而改善電子移動度,進而,可使電子 供給層和通道層的傳導帶能量差變大可使二維電子氣體濃 度變大的關係。另外,藉由使通道層的膜厚變大,降低二 維電子氣體的激勵位準的能量,在二維電子氣體濃度的提 升上有效果。 但是’在維持In G a A s層的良好結晶特性下要提升 -8- (5) (5)200417023
InGaAs變形層的I η組成以及I n G a A s膜厚,由於會發生 與GaAs層的晶格不匹配所致的錯位缺陷故,所以有其困 難。另外,P-HEMT構造磊晶基板的二維電子氣體濃度和 電子移動度的値愈高則電子元件的特性可愈好之故,在上 述的習知技術的任何一種中,這些値尙非能滿足所需要之 値。 因此,在電子供給層使用 n-AlGaAs,在通道層使用 變形InGaAs層之p-HEMT構造磊晶基板中,一倂具有比 現在所被報告之値還高的二維電子氣體濃度和高電子移動 度之磊晶基板的實現乃被強烈期望著。 電子移動度在提升場效應型電晶體的重要性能指標之 導通電阻、最大電流値或者傳輸電導諸特性上,係屬重要 的參數,此係廣爲人知。藉由更改善電子移動度,可以達 成上升電阻(導通電阻)的降低。藉此,可以降低消耗電 力故,電池的使用時間之長期化變成可能。同時,可以削 減發熱量故,可進行裝置的高集成化,可使晶片尺寸變小 ,也能提高模組設計的自由度。由此種觀點而言,在行動 電話等之各種攜帶型機器所使用的P-HEMT時,乃期望電 子移動度的更進一步的改善。 【發明內容】 本發明人等爲了解決習知技術的上述問題,刻意進行 檢討的結果,發現在具備InGa As變形通道層和含有n型 不純物之 AlGaAs電子供給層所形成的 Ρ-ΗΕΜΤ中, (6) (6)200417023
InGaAs變形層的發光峰値波長與在該層中的電子移動度 具有特定的相關關係,而導致完成本發明。即藉由與 InGaAs變形層的上下相接以積層GaAs層,使其膜厚在一 定厚度以上,可使通道層的In組成提高,藉由使來自通 道層的發光波長在l〇30nm以上,得以實現至目前爲止未 被報告的高電子移動度。 如依據本發明之第一形態,提出一種化合物半導體磊 晶基板,是針對在以InGaAs爲變形通道層,以及包含以 含有η型不純物之AlGaAs層以作爲電子供給層之變形通 道高電子移動度場效應型電晶體所使用的化合物半導體磊 晶基板,上述 InGaAs層在 77K之發光峰値波長爲 1030nm 以上 ° 如依據本發明之第二形態,提出一種化合物半導體磊 晶基板’係在上述第一形態中,設置與上述InGaAs層的 上下相接,而作爲間隔層之GaAs層。 如依據本發明之第三形態,提出一種化合物半導體磊 晶基板,係在上述第二形態中,上述GaAs層的膜厚分別 爲4nm以上。 如依據本發明之第四形態,提出一種化合物半導體磊 晶基板,係在上述第一形態中,上述InGaAs層在3 00K 的電子移動度係在8 3 00cm2/V · s以上。 如依據本發明之第五形態,提出一種化合物半導體磊 晶基板之製造方法,係用於製造包含利用有機金屬熱分解 法(MOCVD法)以使各化合物半導體磊晶成長之上述第 -10- (7) (7)200417023 一、第二、第三、或者第四形態之化合物半導體磊晶基板 【實施方式】 以下,參考圖面而就本發明之實施形態的一例做詳細 說明。 第1圖係顯示依據本發明之p-HEMT構造磊晶基板的 實施形態之一例的層構造圖。第1圖中,1係GaAs單結 晶基板,2係形成在GaAs單結晶基板1上的緩衝層。3 係形成爲n-A IGa As層,摻雜η型不純物之後側電子供給 層,在後側電子供給層3上形成後側間隔層(A1 GaAs層 )4以及後側間隔層(GaAs層)5。6係形成流過二維電 子用的二維電子氣體之通道層,因應In組成,形成爲 4nm 至 13.5nm 厚度的 i-InGaAs 層。 在通道層6上依序形成:由G a A s形成的前側間隔層 7、形成爲A1 G a A s層之則側間隔層8、形成爲η - A1G a A s 層之前側電子供給層9、無摻雜層(i - A1 G a A s層)1 〇以 及別的無摻雜層(i-GaAs層)1 1。 第1圖所不之嘉晶基板係如上述般形成故,由後側電 子供給層3介由後側間隔層4以及5而對於通道層6供給 電子的同時,也由前側電子供給層9介由前側間隔層8以 及7而對於通道層6供給電子。此結果爲,在通道層6形 成筒濃度的二維電子氣體。此處,通道層6之In組成和 與其上下相接的後側間隔層5以及前側間隔層7的膜厚對 -11 - (8) (8)200417023 於通道層6內的二維電子氣體濃度造成大的影響。以使二 維電子氣體的移動度與習知相比大幅提升爲目的,就其之 In組成和上下間隔層的膜厚之種種組合,進行調查通道 層6在室溫的電子移動度和77K之發光峰値波長的關係 用的測量。其測量結果如下述: 通道層之 上下間隔 在室溫的移動度 在77K之發光 I η組成 層之膜厚(Α) (cm2/V · s) 峰値波長(n m) 0.20 20 7200 998 0.20 40 74 7 0 997 0.20 60 77 90 996 0.30 40 8420 106 1 0.30 60 8 9 90 1068 0.35 60 8 9 5 0 1075 0.40 60 8 3 70 1064 將此測量結果顯示爲第2圖之曲線。由第2圖可以明 白,77K之發光峰値波長在103 Onm以上時,電子移動度 顯示至目前爲止未被報告的8 3 00(cm2/V · s)之極高的値。 因此,在第1圖所示之具有以i-InGaAs層爲通道層,以 含有η型不純物之AlGaAs層爲電子供給層之p-HEMT構 造的磊晶基板中,在使通道層之7 7 K的發光峰値波長爲 103 Onm以上時,可以使其之電子移動度變得特別高。 說明製作第1圖所示之磊晶基板的方法。首先,準備 -12- 200417023 Ο)
GaAs單結晶基板1。GaAs單結晶基板1係高電阻的半絕 緣性 GaAs 單結晶基板,以 LEC(Liquid Encapsulated Czochralski :液體密封柴可拉斯基)、VB(Vertical B r i d g e m a η :垂直布里兹曼)、V G F ( V e r t i c a 1 G r a d i e n t Freezing:垂直梯度冷凍)法等所製造的GaAs基板爲適當 ,在以任何一種方法所製造之情形下,準備由1個結晶學 面方位起具有0.0 5°至10°程度之傾斜的基板。 在將如上述準備的GaAs單結晶基板1的表面予以脫 脂淸洗、蝕刻、水洗、乾燥處理後,將其載置於結晶成長 爐的加熱台上。以高純度氫氣充分置換爐內後,開始加熱 。在穩定於適當的溫度時,在爐內導入砷原料。在使 GaAs層成長時,接著導入鎵原料。另外,在使 AlGaAs 成長時,在砷原料的導入外,也導入鎵原料以及鋁原料。 在使In GaAs成長時,在砷原料之導入外,也導入鎵原料 以及銦原料。藉由控制各原料的供給量和供給時間,使所 期望的積層構造成長。最後,停止各原料的供給以使結晶 成長停止,冷卻後,由爐內取出如第1圖所示之積層的磊 晶基板,結束結晶成長。結晶成長時的基板溫度通常大約 由 5 00°C 至 8 00 °C。 第1圖所示層構造的磊晶基板可應用M0CVD法來製 作。利用M0CVD法的優點爲:可將構成磊晶層的原子種 之有機金屬化合物或者氫化合物當成原料使用。 貫際上’嘉晶成長時的砷原料一般雖多使用砷化氫( arsine : AsH3 ),但是,也可以使用以碳數目由1至4的 - 13- (10) 200417023 烷基來置換砷化氫的氫之烷基砷化氫。鎵、鋁 原料一般係使用在各金屬原子結合碳數目由1 或者氫之二院基化物或者二氫化物。 η型摻雜劑可以使用:矽、鍺、錫、硫磺 化物或者具有碳數目由1至3之烷基的烷基化 以下,以實施例和比較例爲基礎而詳細說 但是本發明並不受限於這些實施例。 實施例1 利用減壓桶型MOCVD爐,藉由磊晶成長 半絕緣性GaAs基板上製作第3圖所示之積層卷 第 3圖中,1 1係單結晶基板之GaAs基 都是形成在GaAs基板1 1上的緩衝層。此處 〜15係分別形成爲:200nm厚之i-GaAs層、 i-Alo.25Gao.75As 層、250nm 厚之 i-GaAs 層以】 之 i-Al〇 25Ga〇.75As 層。 16 係形成爲 4nm 厚之 n-Al〇,24Ga(K76As 3X1G18/Cm3之n型不純物的後側電子供給層, 供給層1 6上依序形成後側間隔層1 7以及18 側間隔層17係3nm厚之i-Al〇.24Ga〇.76As層, 1 8係6nm之i-GaAs層。1 9爲形成流通二維電 電子氣體的通道層,係7.6nm厚之i-In〇.3〇Ga〇. 2〇以及2 1係分別爲前側間隔層。此處, 2 〇係6 n m厚之i - G a A s層,前側間隔層2 1係 、以及銦的 至3之烷基 、硒等之氫 物。 明本發明, 在VGF法 奪造。 板,1 2〜1 5 ,緩衝層1 2 2 5 0 nm厚之 2 0 0 nm 厚 層,係摻雜 在後側電子 。此處,後 後側間隔層 子用之二維 7 0 A S 層。 前側間隔層 3nm厚之i- -14- (11) (11)200417023
Al〇.24Ga〇_ 76 As 層。 22 係前側電子供給層,爲 10nm 厚的 n-Al〇.24Ga〇.76AS層,被摻雜爲η型不純物成爲3X1018/cm3 之濃度。23以及24都是無摻雜層,分別爲3nm厚之i-Al〇.22Ga〇.78As 層、20nm 厚之 i-GaAs 層。 3族元素之原料係使用三甲基鎵(TMG)或者三甲基 鋁(TMI ) ,5族元素之原料係使用砷化氫。η型摻雜劑 係使用矽,以反應爐內壓力爲0.1 atm,成長溫度爲6 5 0°C ,成長速度爲20〇A/miii〜30〇A/min之成長條件進行磊晶成 電子行走的通道層1 9係使用使磊晶成長In組成0.3 0 、膜厚7.6nm之變形InGaAs層者。另外,在使用於通道 層之InGaAs層的上下各使磊晶成長6.0nm之非摻雜GaAs 層以作爲間隔層。 如上述般,在使磊晶成長的第3圖之實施例1的積層 構造中,進行藉由 Van der Pauw法之霍爾測量的結果, 在通道層19中,於室溫(30 0K)之二維電子氣體濃度爲 2.28X1012/cm2,於室溫(3 00K )之電子移動度爲 8 990cm2/V.s ,在 77K 之二維電子氣體濃度爲 2.59X1012/cm2,在 77K 之電子移動度爲 3 5 6 0 0 cm2/V . s, 可以獲得至目前爲止未被報告過的良好之値。另外,此時 的構造中,進行利用A1簫特基電極(A1 Schottky)之CV 測量的結果,殘留載氣濃度成爲1X1 〇15/cm3時的夾斷電 壓爲一 1 .93 V。 -15- (12) (12)200417023 另外,在第3圖的實施例1積層構造中,測量在77K 之PL光譜。通道層19的發光峰値波長爲l〇68nm。 實施例2 利用MOCVD爐,利用GaAs基板以製作第4圖所示 積層構造的HEMT構造磊晶基板。第4圖所示層構造只在 通道層3 1的In組成爲0.35 ’ Ga組成爲〇·65,且其膜厚 爲5.5nm之點與第3圖所示層構造不同。因此,在第4圖 之各層中,關於對應第3圖之各層者賦予相同符號,關於 那些層,省略重複進行詳細的說明。 在以與實施例1相同的條件進行磊晶成長的第4圖之 積層構造中,進行藉由 Van der Pauw法之霍爾測量結果 ,在通道層31中,於室溫(300K)之二維電子氣體濃度 爲 2_22X1012/cm2,於室溫(3 00K )之電子移動度爲 89 5 0cm2/V.s ,在 7 7 K 之二維電子氣體濃度爲 2.50X1 012/cm2,在 77K 之電子移動度爲 3 3 0 0 0 cm2/V . s, 可以獲得良好之値。另外,此時的構造中,進行利用 A1 簫特基電極(A1 Schottky )之CV測量的結果,殘留載氣 濃度成爲lXl〇15/cm3時的夾斷電壓爲—1.75V。 另外,在第4圖的實施例2積層構造中,測量在77K 之PL光譜。通道層的發光峰値波長爲1 075nm。 比較例1 利用M0CVD爐,利用GaAs基板以製作第5圖所示 -16- (13) 200417023 積層構造的HEMT構造磊晶基板以作爲比 所示層構造只在通道層丨9 A的I n組成爲 Q · 8 0,且其膜厚爲1 3 . 5 nm之點,以及後 之i-GaAs層18A和20A的膜厚爲2nm, 23八之膜厚爲7nm之點與第3圖所示實施 同。因此’在第5圖之各層中,關於對應 賦予相同符號,關於那些層,省略重複進 在'以與實施例1相同的條件進行磊晶 比較例1的積層構造中,進行藉由Van < 爾測量結果,在通道層1 9 A中,於室溫 鼇子氣體濃度爲2.55X1012/cm2,於室溫 移動度爲7200cm2/V.s,在77K之二維 2-7 8Xl〇12/cm2,在77K之電子移動度爲 這些値係與習知所報告的値相同。另外, 進行利用A1簫特基電極(A1 Schottky) 果’殘留載氣濃度成爲lX1015/cm3時έ 2.12V。 另外,在第5圖的比較例1的積層 77K之PL光譜。通道層的發光峰値波長焉 比較例2 利用M0CVD爐,利用GaAs基板以 檳層構造的HEMT構造磊晶基板以作爲比 所示層構造只在通道層3 1 A的In組成爲 t較例1。第5圖 0.20,Ga組成爲 側和前側間隔層 另外,無摻雜層 例1的層構造不 第3圖之各層者 行詳細的說明。 成長的第5圖之 ier Pauw法之霍 (3 0 0K )之二維 (3 00K )之電子 電子氣體濃度爲 2 1 900cm2/V.s ° 此時的構造中, 之CV測量的結 I勺夾斷電壓爲- 構造中,測量在 ! 9 9 8 nm。 製作第6圖所示 較例2。第6圖 0.20,Ga組成爲 -17 - (14) (14)200417023 〇·8〇’且其膜厚爲i3.5nm之點,以及無摻雜層23A之膜 厚爲7 nm之點與第4圖所示實施例2的層構造不同。因 此’在第6圖之各層中,關於對應第4圖之各層者賦予相 同符號,關於那些層,省略重複進行詳細的說明。 在以與實施例2相同的條件進行磊晶成長的第6圖之 比較例2的積層構造中,進行藉由Van der Pauw法之霍 爾測量結果,在通道層3 1 A中,於室溫(3 0 0 K )之二維 電子氣體濃度爲2.19Xl〇12/cm2,於室溫( 300K)之電子 移動度爲 7790cm2/V.s,在 77K之二維電子氣體濃度爲 2.44Xl〇12/cm2,在 7 7 K 之電子移動度爲 3 0 8 0 0 c m 2 / V . s。 這些値係與習知所報告的値相同。另外,此時的構造中, 進行利用A1簫特基電極(A1 Schottky)之CV測量的結 果,殘留載氣濃度成爲lX1015/cm3時的夾斷電壓爲一 1 .90V。 另外,在第6圖的比較例2的積層構造中,測量在 77K之PL光譜。通道層的發光峰値波長爲996nm。 由實施例1、2以及比較例1、2的結果,在p-HEMT 磊晶基板中,藉由設積層在InGaAs通道層之上下的GaAs 層的膜厚爲4. Onm以上,使通道層的In組成提高,使由 通道層的InGaAs層之PL發光波長在103 Onm以上,確認 到可使在室溫( 3 00K)之電子移動度成爲8300cm2/V· s 以上。 此可推測係積層在InGaAs通道層之上下的GaAs層 ,藉由使其膜厚變大,會降低InGaAs層和AlGaAs層之 -18- (15) 200417023 界面的凹凸,可抑制由於界面凹凸所致的散 移動度。同時,可認爲抑制由於在IiiGaAs } 偏析所致之三維成長,同樣地,具有抑制在 效果。另外,如使用與V G F基板或者v B GaAs單結晶基板時,藉由使InGaAs層的臨 由於與GaAs層之晶格不匹配所致的錯位缺 抑制,在維持InGaAs層的良好結晶特性下 方面有其效果。 通道層(InGaAs層)之發光光譜的峰 道層的In組成和通道層的膜厚有關。ιη組 隙變小,峰値波長往長波長側移動。另外, 如變大,激勵位準之能量變小,峰値波長還 移動。因此,作爲同時使通道層之In組成 的評估手段,可以使用發光光譜之峰値波長 實施例1、2以及比較例1、2的磊晶基 藉由霍爾(Hall )測量之移動度評估、藉由 界値電壓測量等的二維電子氣體特性評估用 的嘉晶基板。 在FET裝置製作用的實際磊晶基板的 實施例1、2以及比較例1、2之磊晶基板 14層之非摻雜GaAs層之膜厚變大,另外, 電極以及汲極電極取得歐姆接觸用的接觸層 觸層通常係使用積層 l〇〇nm程度之 3X1018 〜5X1018/cm3 程度之 η-GaAs 層者。 射而降低電子 置表面之In的 界面的散射之 基板之低錯位 界膜厚變大, 陷的發生受到 ,使膜厚變大 値波長係與通 成一變大,帶 通道層的膜厚 是往長波長側 和膜厚最佳化 〇 板之層構造係 CV測量之臨 的測試構造用 層構造中,使 的層構造的第 係積層與源極 之層構造。接 摻雜矽成爲 -19- (16) (16)200417023 但是,依據本發明之移動度提升效果,不會由於接觸 層的成長以及FET裝置製作之製程而受損。不單在實施 例1、2以及比較例1、2之磊晶基板特性評估用測試構造 中’在FET裝置用的嘉晶基板構造中’依據本發明之移 動度提升效果也有效。 產業上之利用可能性 如依據本發明,可以提供具有在電子元件製作時也有 利之至目前爲止未被報告的電子移動度和二維電子氣體濃 度之p-HEMT構造磊晶基板。 【圖式簡單說明】 第1圖係顯不依據本發明之嘉晶基板的實施形態之一 例的層構造圖。 第2圖係顯示第1圖所示之HEMT構造的移動度和發 光峰値波長之間的關係曲線圖。 第3圖係依據本發明之磊晶基板的第1實施例的層構 造圖。 第4圖係依據本發明之磊晶基板的第2實施例的層構 造圖。 第5圖係比較例1的層構造圖。 第6圖係比較例2的層構造圖。 元件對照表 -20- (17)200417023 1 : GaAs單結晶基板 2 :緩衝層 3 :後側電子供給層(η - A 1 G a A s層) 4 :後側間隔層(AlGaAs層) 5 :後側間隔層(GaAs層) 6 :通道層(i-InGaAs層) 7 :前側間隔層(GaAs層)
8 :後側間隔層(AlGaAs層) 9 :前側電子供給層(η-AlGaAs層) 1 0 ·· i-AlGaAs 層 1 1 : i-GaAs 層 1 2〜1 5 :緩衝層 1 6 :後側電子供給層 1 7 :後側間隔層 1 8 :後側間隔層
1 9 ·’通道層 2 0 _·前側間隔層 2 1 =前側間隔層 22 :前側電子供給層 -21 -

Claims (1)

  1. (1) 200417023 拾、申請專利範圍 1. 一種化合物半導體磊晶基板,是針對在以InGaAs 爲變形通道層,以及包含以含有η型不純物之AlGaAs層 以作爲電子供給層之變形通道高電子移動度場效應型電晶 體所使用的化合物半導體磊晶基板,其特徵爲: 該InGaAs層在77K之發光峰値波長爲l〇30nm以上
    2 ·如申請專利範圍第1項記載之化合物半導體磊晶 基板,其中,設置與上述InGaAs層的上下相接,而作爲 間隔層之GaAs層。 3 ·如申請專利範圍第2項記載之化合物半導體磊晶 基板,其中,上述GaAs層之膜厚分別在4nm以上。 4 .如申請專利範圍第1項記載之化合物半導體磊晶 基板,其中,上述InGaAs層在3 00K的電子移動度係在 8 3 00cm2/V · s 以上。
    5· —種化合物半導體磊晶基板之製造方法,其特徵 & . 爲 . 包含利用有機金屬熱分解法(MOCVD法)以使各化 合物半導體層磊晶成長之上述申請專利範圍第1、2、3或 者4中任一項所記載之化合物半導體磊晶基板。 -22-
TW092136724A 2002-12-25 2003-12-24 High electron mobility epitaxial substrate TWI336523B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002374549A JP4717319B2 (ja) 2002-12-25 2002-12-25 化合物半導体エピタキシャル基板

Publications (2)

Publication Number Publication Date
TW200417023A true TW200417023A (en) 2004-09-01
TWI336523B TWI336523B (en) 2011-01-21

Family

ID=32677303

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092136724A TWI336523B (en) 2002-12-25 2003-12-24 High electron mobility epitaxial substrate

Country Status (6)

Country Link
US (1) US7291873B2 (zh)
JP (1) JP4717319B2 (zh)
KR (1) KR101069571B1 (zh)
AU (1) AU2003289471A1 (zh)
TW (1) TWI336523B (zh)
WO (1) WO2004059742A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216876A (ja) * 2005-02-07 2006-08-17 Sumitomo Chemical Co Ltd 化合物半導体エピタキシャル基板及びその製造方法
JP4940562B2 (ja) * 2005-03-02 2012-05-30 住友化学株式会社 化合物半導体エピタキシャル基板およびその製造方法
JP2006286755A (ja) * 2005-03-31 2006-10-19 Hitachi Cable Ltd Iii−v族化合物半導体製造方法
KR20120004409A (ko) 2009-04-06 2012-01-12 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법, 반도체 기판의 판정 방법 및 전자 디바이스
JP2012074689A (ja) 2010-08-31 2012-04-12 Sumitomo Chemical Co Ltd 半導体基板、絶縁ゲート型電界効果トランジスタおよび半導体基板の製造方法
WO2012029291A1 (ja) 2010-08-31 2012-03-08 住友化学株式会社 半導体基板および絶縁ゲート型電界効果トランジスタ
US20140231876A1 (en) * 2012-06-01 2014-08-21 Win Semiconductors Corp. pHEMT and HBT integrated epitaxial structure
JP2015115429A (ja) * 2013-12-11 2015-06-22 シャープ株式会社 窒化物半導体エピタキシャル基板および窒化物半導体デバイス
CN104393168A (zh) * 2014-11-25 2015-03-04 苏州矩阵光电有限公司 一种霍尔元件及其制备方法
US10008580B2 (en) 2016-03-21 2018-06-26 Samsung Electronics Co., Ltd. FET including an InGaAs channel and method of enhancing performance of the FET

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63137413A (ja) * 1986-11-29 1988-06-09 Sumitomo Electric Ind Ltd 化合物半導体装置
JP2708863B2 (ja) 1989-03-20 1998-02-04 三洋電機株式会社 エピタキシヤルウエハ及びその製造方法
JPH0574819A (ja) * 1991-09-12 1993-03-26 Fujitsu Ltd 化合物半導体装置
JP3092293B2 (ja) * 1992-02-14 2000-09-25 株式会社日立製作所 電界効果トランジスタ
JPH0621106A (ja) 1992-07-02 1994-01-28 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハ
JPH0684959A (ja) * 1992-09-07 1994-03-25 Fujitsu Ltd 高電子移動度電界効果半導体装置
JP2914049B2 (ja) * 1992-10-27 1999-06-28 株式会社デンソー ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ
JPH06151469A (ja) * 1992-11-16 1994-05-31 Hitachi Cable Ltd 化合物半導体装置
JP2755076B2 (ja) * 1992-11-26 1998-05-20 日本電気株式会社 化合物半導体ヘテロ接合電界効果トランジスタ
JPH08279609A (ja) * 1995-04-07 1996-10-22 Fujitsu Ltd 高電子移動度半導体装置
US6849866B2 (en) * 1996-10-16 2005-02-01 The University Of Connecticut High performance optoelectronic and electronic inversion channel quantum well devices suitable for monolithic integration
JP2000101067A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置および集積回路装置
JP2001210819A (ja) * 2000-01-25 2001-08-03 Hitachi Cable Ltd 半導体ウェハ
JP3869641B2 (ja) * 2000-01-31 2007-01-17 富士通株式会社 半導体装置及び半導体レーザ装置
JP2002246590A (ja) * 2001-02-21 2002-08-30 Hitachi Ltd 半導体装置およびその製造方法
JP2002299606A (ja) * 2001-04-03 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
JP2002368014A (ja) * 2001-06-05 2002-12-20 Hitachi Ltd 集積回路

Also Published As

Publication number Publication date
TWI336523B (en) 2011-01-21
JP2004207473A (ja) 2004-07-22
KR20050086944A (ko) 2005-08-30
JP4717319B2 (ja) 2011-07-06
AU2003289471A8 (en) 2004-07-22
WO2004059742A1 (ja) 2004-07-15
US7291873B2 (en) 2007-11-06
US20060076576A1 (en) 2006-04-13
AU2003289471A1 (en) 2004-07-22
KR101069571B1 (ko) 2011-10-05

Similar Documents

Publication Publication Date Title
US11549172B2 (en) Compound semiconductor, method for manufacturing same, and nitride semiconductor
WO2007139218A1 (ja) 化合物半導体エピタキシャル基板およびその製造方法
US8395187B2 (en) Compound semiconductor epitaxial substrate and manufacturing method thereof
TW200417023A (en) High electron mobility epitaxial substrate
TWI345309B (en) Compound semiconductor epitaxial substrate and method for production thereof
TWI230420B (en) Transistor, wafer, method for producing transistor, method for producing wafer, and method for forming semiconductor layer
JP5875296B2 (ja) 半導体基板および絶縁ゲート型電界効果トランジスタ
JP2012060110A (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP4717318B2 (ja) 化合物半導体エピタキシャル基板
Niiyama et al. Fabrication of AlGaN/GaN HFET with a high breakdown voltage on 4-inch Si (111) substrate by MOVPE
JP5301507B2 (ja) 化合物半導体エピタキシャル基板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees