TW200410244A - Method and system to store information - Google Patents

Method and system to store information Download PDF

Info

Publication number
TW200410244A
TW200410244A TW092112429A TW92112429A TW200410244A TW 200410244 A TW200410244 A TW 200410244A TW 092112429 A TW092112429 A TW 092112429A TW 92112429 A TW92112429 A TW 92112429A TW 200410244 A TW200410244 A TW 200410244A
Authority
TW
Taiwan
Prior art keywords
resistance
signal
memory material
signals
memory
Prior art date
Application number
TW092112429A
Other languages
English (en)
Other versions
TWI232448B (en
Inventor
Tyler Lowrey
Ward D Parkinson
Original Assignee
Ovonyx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ovonyx Inc filed Critical Ovonyx Inc
Publication of TW200410244A publication Critical patent/TW200410244A/zh
Application granted granted Critical
Publication of TWI232448B publication Critical patent/TWI232448B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Description

200410244 玖、發明說明： 【日月戶斤 >#頁 發明領域 本發明係關於儲存資訊之方法與系統。 5 【：^ 】 發明背景 使用於記憶體裝置中之相變材料可以顯示至少兩種不 同的狀態，因此可以被使用以儲存一位元之資料。這些狀 態可以稱為非結晶性以及結晶型狀態。這些狀態可以被區 10 別，因為非結晶性狀態一般較結晶型狀態顯示出較高的電 阻性。一般而言，該非結晶性狀態包含一種更混亂的原子 結構。 記憶胞中之相變材料可以利用更動材料之電阻加以規 劃。但是，在該相變材料被規劃之後，材料變化、製造程 15 序、以及操作環境都可以導致相變材料之電阻改變或偏 移。因此，在規劃之後某些原始被規劃為一種狀態之記憶 胞可能不合宜地改變成不同的狀態，或者某些記憶胞之電 阻可能偏移至一無法在狀態之間提供足夠感知邊限的位 準。 20 【發明内容】 本發明提出一種更動記憶體材料之電阻以儲存資訊於 該記憶體材料之方法，其中該記憶體材料至少具有一組第 一電阻範圍以及一組第二電阻範圍，並且其中該第一電阻 範圍較小於該第二電阻範圍，該方法包含：在儲存資訊時 5 200410244 僅將該記憶體材料之電阻設定成該第一電阻範圍中之一電 阻位準以限制該記憶體材料之儲存於該第一電阻範圍。 圖式簡單說明 第1圖是展示依據所申請主題事件之實施例的計算系 5 統之方塊圖； 第2圖是展示依據所申請主題事件之實施例的記憶體 裝置的分解圖； 第3圖展示依據所申請主題事件之實施例的多數個規 劃信號； 10 第4圖展示依據所申請主題事件之另一實施例的其他 多數個規劃信號； 第5圖展示依據所申請主題事件之另一實施例的記憶 胞之規劃特性；以及 第6圖展示依據所申請主題事件之實施例的讀取電路。 15 【實施方式】 較佳實施例之詳細說明 參看第1圖，其展示計算系統1〇〇之一組實施例。計算 系統100可以被使用於多種應用中，例如，個人數位助理 (PDA)、雙向呼叫器、行動電話、手提電腦、桌上型電腦、 20 工作站、伺服器、或視訊設備。雖然如此，但應該指出的 是，所申請主題事件的範疇以及應用絕不限定於這些範例。 在這實施例中，計算系統100可以包含一組處理器 105、一組記憶體控制器110、一組經由匯流排120彼此耦合 之記憶體裝置115。匯流排120可以是一組資料通道，包含， 6 200410244 例如，用以自計算系統100之一部分傳輸資料至另一部分之 資料線的集合。 雖然所申請主題事件的範疇並不限定於這方面，但是 處理器105可以包含，例如，一組或多組微處理機、數位信 5 號處理器、微控制器、等等。處理器105可以執行軟體處理 程序，例如，軟體程式或作業系統，其中該軟體處理程序 可以使用數位資訊，例如，資料及/或指令。 在某些實施例中，記憶體控制器110與處理器105可一 起控制記憶體裝置115。例如，記憶體控制器110可以控制 10 在計算系統100之内，例如，處理器110、記憶體控制器110、 及記憶體裝置115之間的資訊傳送。亦即，記憶體控制器110 可以產生相關於特定地至記憶體裝置115之寫入或讀取操 作的控制信號、位址信號、及資料信號。特定的寫入或讀 取操作可以包含同時地寫入資訊至記憶體裝置115或自記 15 憶體裝置115讀取資訊。 記憶體裝置115可以指示一組儲存元件並且可以適用 於儲存資訊，例如，可被處理器105所執行之作業系統或軟 體程式使用的指令或資料。雖然所申請主題事件的範疇並 不限定於這方面，但是在某些實施例中，記憶體裝置115可 20 以是一包含多數個記憶胞之記憶體陣列，其可以包含記憶 體材料，例如，相變材料。相變材料之一範例為硫化物材 料，其可以被規劃成不同的記憶體狀態以便儲存資訊。這 材料可以是，例如，硫化物合金，其顯示一種自相對非結 晶性狀態至相對結晶型或多結晶型狀態之可逆結構性相 7 200410244 變。由於這可逆結構，該相變材料可以自非結晶性狀態改 變成結晶型狀態，並且可以在之後反應於溫度之改變而還 原成非結晶性狀態，反之亦然。多結晶型狀態可以被定義 為一種狀態，其中多數個結晶體呈現出某些部份之相變材 5 料可能仍然是非結晶性的。 多種相變合金可以被使用。例如，包含來自週期表之 VI行的一種或多種元素之硫化物合金可以被使用於記憶體 裝置115中。作為範例，記憶體裝置115可以包含鍺銻碲 (GeSbTe)合金。 10 一容積之硫化物合金可以被整合於一記憶胞以允許該 記憶胞作用如同一組非依電性可規劃電阻器，其在較高及 較低的電阻狀態之間可逆地改變。相變材料中之晶體化可 以是溫度及材料在該溫度經歷之時間量兩者的結果。因 此，其相變可以藉著使用一流經相變材料之電流的電阻性 15 加熱而被感應。在某些實施例中，該可規劃電阻器可以在 結晶型狀態（低電阻性）及非結晶性狀態（高電阻性）之間顯 示大於40倍之電阻性的動態範圍，並且同時也能夠顯示多 數個，允許多位元儲存於一記憶胞中之中間狀態。因此， 該相變材料之電阻可以被更動以儲存資訊於材料中，並且 20 儲存於相變材料中之資訊可以利用量測該材料的電阻而被 讀取。 雖然所申請主題事件的範疇並不限定於這方面，但作 為範例，在儲存一位元之資料的二進位系統中，第一狀態 可以被定義為”1”狀態或π設定π狀態，並且第二狀態可以被 8 200410244 定義為狀態或”重置’’狀態，其中該重置狀態可以被定義 為主要的非結晶性狀態而該設定狀態可以被定義為主要的 結晶型狀態。 在多位準記憶胞(MLC)操作中，一種相變材料可以被 5 使用於顯示多種狀態以便儲存多數個位元之資料，其中改 變具有多於兩種狀態之相變材料的狀態可以利用改變該相 變材料之電阻性/傳導性而加以達成。為達到展示之目的， 此處之實施例使用四種狀態以說明每一記憶胞儲存2位元 之二進位系統。（0，0)狀態可以被定義為主要非結晶性（高 10 電阻性）狀態；（1，1)狀態可以被定義為主要結晶型（低電阻 性）；並且（0, 1)狀態以及（1，0)狀態可以是在主要非結晶性 與主要結晶型狀態之間的中間狀態。這些中間狀態可以稱 為異構型狀態。此外，主要非結晶性狀態同時也可以稱為 相對非結晶性狀態或一般非結晶性狀態，而主要結晶型狀 15 態可以被稱為相對結晶型狀態或一般結晶型狀態。在四組 狀態範例中，相變材料之四種狀態可以被定義以便具有下 面的電阻性關係：狀態（0, 0)中相變材料之電阻可以大於狀 態（0，1)中相變材料之電阻；狀態（0，1)中相變材料之電阻 可以大於狀態（1，0)中相變材料之電阻；並且狀態（1，0)中 20 相變材料之電阻可以大於狀態（1，1)中相變材料之電阻。 雖然二進位2位元之每一記憶胞系統係為達成展示目 的而說明，但是所申請主題事件的範疇並不限定於這方 面。所申請主題事件的原理可以相似地應用至具有多於兩 種狀態之任何相變材料的系統中。例如，在一非二進位系 9 200410244 統中，该§己憶體狀態可以是三種或其他非二進位為基礎之 多種狀態。 參看第2圖，其展示記憶體裝置115之一組實施例。記 十思體裝置115可以包含記憶胞140、141、142、與143之2X2 5 陣列139，其中記憶胞140-143包含一種相變材料。雖然第2 圖展示一組2X2陣列139，但是所申請主題事件的範疇並不 限定於這方面。例如，記憶體裝置Π5可以是具有較大之記 憶體陣列。 記憶體140-143之規劃可以包含一組或多組寫入操作 10 及一組或多組讀取操作。記憶體裝置115可以包含行線13〇 與131以及列線132與133以便選擇陣列139中一組特定記憶 胞以供寫入或讀取操作。記憶胞140-143可以被連接至行線 130與131並且可以經由胞元隔離元件（例如，二極體146、 147、 148、與149)被耦合至列線132與133。因此，當一組 15 特定記憶胞(例如，記憶胞140)被選擇時，其相關的行線(例 如’ 130)可以被高位驅動並且其相關的列線(例如，132)可 以被低位驅動以便驅動電流經由記憶胞。二極體146、147、 148、 與149也可以被製作成開關，例如，N-通道MOS裝置， 其中該源極被接地，閘極被解碼，並且排極驅動列線。 20 在這實施例中，記憶體裝置115進一步地包含一組用以 進行寫入操作之信號產生器裝置160、一組用以進行讀取操 作之讀取裝置150、以及一組用以產生時序信號以便協助讀 取與寫入操作之時序裝置170。信號產生器裝置160可以適 用於產生規劃信號以便施加至記憶胞140-143。例如，裝置 10 200410244 160可以適用於產生並且施加該展示於第3圖與第4圖之規 劃#號。在MLC操作中，讀取裝置150同時也可以被使用於 規劃時用以確認記憶胞14〇-143之狀態。例如，在一規劃信 號被施加至該記憶胞之後，讀取裝置150可以被使用於進行 5 確認操作以便決定記憶體中之記憶體材料是否在兩種或多 種允許狀態中所選擇的狀態之一。 讀取裝置150可以包含一組電路以讀取儲存於記憶胞 140-143中之資訊。例如，讀取裝置150可以包含一組電路 以引導電流經由記憶胞140，其導致跨越記憶胞140產生電 10壓。這電壓可以成比例於記憶胞所顯示之電阻。因此，較 南的電壓可以指示該記憶胞是在相對較高的電阻狀態中， 並且較低電壓可以指示該記憶胞是在相對較低的電阻狀態 中。項取裝置之一範例將參考第6圖而討論如下。 如此之前所討論的，相變材料之晶體化可以是溫度及 15 材料在該溫度所經歷之時間量兩者的結果。在某些實施例 中，施加具有不同的振幅以及持續之規劃信號(例如，電流 信號）至相變材料可以將該相變材料加熱經各種持續時 間，並且可以導致更動相變材料之電阻。此外，在一規劃 信號被施加至記憶體之後，該相變材料之電阻可以被讀取 20以便決定該記憶體是否被規劃成所需的狀態。這施加規劃 信號並且讀取或確認記憶胞之電阻的處理程序，可以稱為 用以規劃記憶胞之回授方法。 例如，為了規劃記憶胞140成一種預定狀態，亦即，成 為在預定電阻範圍内之預定電阻，一具有相對大之持續以 11 200410244 及相對低振幅之電流信號可以在最初被施加至該記憶跑 140，以將記憶胞140中相變材料之電阻設定成一相對低史 電阻位準。接著，相變材料之電阻微調可以利用施加具有 相對較小持續及各種振幅之信號加以達成。施加這些信銳 5 至記憶胞140可以將記憶胞140之相變材料的電阻設定成所 需的電阻或在所需的電阻範圍之内。 10 15 20 緊接著啟始信號，在啟始信號施加之後，讀取操作可 以被達成以便決定記憶胞140之相變材料結果電阻。如果在 啟始信號之後，其目標電阻並未被達成，則相較於啟始信 號之具有相對較短持續以及相對較大振幅之信號可以被施 加至記憶胞140以便更動相變材料之電阻。另一讀取操作可 以被達成，以便決定相變材料之電阻。如果在第二信號施 加之後，目標電阻並未被達成’則另一具有與第二信號相 同或不同持續及振幅之信號可以被施加至記憶胞 ，以便稍 進-步地增加或減少電阻。施加具有相同或不同持續以及 相同或不同振號可以被重複，直至記憶胞⑽之電阻 是在被蚊為;1以精確地讀取錯存於記憶胞中之資訊的範 圍之内亦p „己憶胞刚中相變材料之電阻可以被調整以 至於減夠的邊限存在於㈣狀紅間。例如， 為了提供足_邊限，在所需電阻料附近之·可以被 定義為足夠地窄以免重疊於相鄰狀態，並㈣時也被定義 以至於在相鄰狀離之P气的非舌田 心之間的非重《空間足以容納-讀取裝置 之臨限’以在兩種相鄰狀態之間加以區別。 如果結果電阻是在目桿雷 社w随之T，則-具有相對較大 12 200410244 振幅之信號可以依序地被施加至記憶胞14〇。反之，如果結 果電阻大於目標電阻，則一具有相對較小振幅之信號可以 依序被施加至記憶胞140。結果，確切之電阻可以利用施加. 一相對長持續信號，隨著具有相對較短持續以及相同振幅 5 或不同振幅之信號而被得到。此外，相較於施加多數個具 有相同持續之信號，提供具有各種持續之信號可以提供相 對更快的規劃操作。 參看第3圖，依據所申請主題事件實施例之多數個規劃 信號(200、201、202、203、204、205、206、207)被展示。 10 在第3圖中，不同的時間丁〇-丁16被表示於一時間轴上並且不 同電流1〇-15被表示於一電流軸上。 在第3圖展示之實施例中，信號200-207是具有各種振 幅及/或持續之大致為矩形之電流脈波並且可以被施加至 記憶胞140_143(第2圖）以規劃這些記憶胞。尤其是，信號 15 200-207可以被施加至記憶胞140-143以便加熱記憶胞 140-143之相變材料而設定該相變材料之電阻，因而設定相 關記憶胞之狀態。 信號之持續（例如，信號之寬度或脈波寬度)可以利用量 測信號的開始以及結束之間的時間量而加以決定。例如， 20 具有最小振幅1〇以及最大振幅Ιι之信號200開始於時間几而 結束於時間T2，因此具有丁^丁丨之持續。 在一實施例中，對於MLC操作而言，其中記憶胞 140-143之相變材料被疋義為具有多於兩種之狀態’化说 200_207可以被使用以將特定記憶胞中相變材料之狀態設 13 200410244 定成多於兩種之狀態的其中之一。例如，信號200-207可以 被使用於將記憶胞140之相變材料置於狀態（1，1)。換言之， 信號200-207可以被施加至記憶胞140以便將記憶胞140之 電阻更動成一預定電阻，或在對應於狀態（1，1)之預定電阻 5 範圍内的一電阻位準。例如，狀態（1，1)可以被定義為一種 狀態，其中記憶胞140之相變材料的電阻範圍大約在9.5千 歐姆(kQ)以及10.5千歐姆之間。 在一實施例中，相較於信號201-207之具有相對較小振 幅以及相對較長的持續之信號200可以初始地被施加至記 10 憶胞140以便將記憶胞140之相變材料的電阻設定成一相對 低之電阻位準，例如，大約6千歐姆。例如，信號200可以 具有大約一毫安(ma)之振幅以及大約500奈秒(ns)之持續或 寬度，雖然所申請主題事件的範疇並不限定於這方面。可 以了解的是，由於材料、製造處理程序、以及操作環境之 15 變化，特定規劃信號之記憶體材料的結果電阻可能改變。 在施加信號200至記憶胞140之後，該記憶胞140之電阻 可以被量測。在目前範例中，記憶胞140之相變材料的電阻 在信號200之施加後大約為6千歐姆，其大約在9.5千歐姆至 1〇·5千歐姆的目標電阻範圍之下。 20 施加一較先前施加之信號具有相對較大振幅之信號至 記憶胞140可以增加記憶胞14〇之相變材料的電阻。在信號 200之後，信號201與202可以被施加至記憶胞140以便更動 記憶胞140之相變材料的電阻。在這實施例中，信號2〇〇之 持續OVD大於信號201之持續（1>丁3)，並且信號2〇〇之持 14 200410244 續大於信號202之持續（Τ6-Τ5)。此外，信號200之最大振幅 (1〇較小於信號201與202之最大振幅(12)。例如，信號201與 202各具有大約ι·5毫安之最大振幅並且信號201與202各具 有大約50奈秒之持續。在這範例中，在施加信號2〇1之後， 5 相變材料之電阻可以增加至大約7.4千歐姆。施加一具有大 約等於先前施加之信號的振幅與持續之信號可以利用相對 小增量而增加或減少記憶胞14 0之相變材料的電阻。在這範 例中，接著施加信號201之信號202至記憶胞140可以將記憶 胞140之相變材料的電阻增加至大約7·7千歐姆。 10 在信號2〇2之後，信號203與204可以被施加至記憶胞 140以便更動記憶胞140之相變材料的電阻。在這實施例 中，信號203之持續（Td)以及信號204之持續（Τ1(ΓΤ9)較小 於信號202之持續。此外，信號2〇3與204之最大振幅(13)大 於信號202之最大振幅(id。例如，信號2〇3與2〇4各具有大 15約2毫安之最大振幅並且信號203與204各具有大約1〇奈秒 之持續。這範例中，在應用信號2〇3之後，記憶胞140之相 變材料的電阻可以增加至大約9千歐姆。接著施加信號203 之信號204至記憶胞140可以將記憶胞14〇之相變材料的電 阻減少至大約8.8千歐姆。 20 在信號204之後，信號205與206可以被施加至記憶胞 140以便更動記憶胞140之相變材料的電阻。在這實施例 中，信號2〇5之持續（ΤγΤπ)以及信號2〇6之持續（Τΐ4_τ^)大 約等於信號204之持續。此外，信號2〇5與2〇6之最大振幅(d 大於信號204之最大振幅(^。例如，信號2〇5與2〇6各具有 15 200410244 大約3毫安之最大振幅並且信號205與206各具有大約1〇奈 秒之持續。這範例中，在施加信號205之後，記憶胞14〇之 相變材料的電阻可以增加至大約11千歐姆。接著施加信號 205之信號206至記憶胞140可以將記憶胞140之相變材料的 5 電阻設定成大約11千歐姆。在目前範例中，在施加信號205 與206之後’記憶胞140之相變材料的電阻大約為11千歐姆 並且可以稱為超量情況，因為相變材料之電阻在目標電阻 範圍之上。 在信號206之後，信號207可以被施加至記憶胞140。在 10 這實施例中，信號207之持續（T16-T15)大約等於信號206之持 續並且信號207之最大振幅（14)較小於信號206之最大振幅 (Is)。例如，信號2〇7具有大約2.5毫安之最大振幅並且信號 2〇7具有大約10奈秒之持續。在這範例中，在施加信號207 之後，記憶胞140之相變材料的電阻可以減少至大約1〇千歐 15 姆。 在信號200-207之施加後，記憶胞140之相變材料的電 阻可以被量測以決定是否到達目標電阻。在這範例中，在 信號207施加之後，到達其目標電阻位準。 雖然8組信號被使用以將記憶胞140規劃至參考第3圖 20 展示之實施例中的選擇電阻，但是這並非所申請主題事件 之限制。在不同實施例中，少於或多於8組信號可以被使用 以規劃一組記憶胞至預定電阻。例如，在某些實施例中， 一組信號，或具有不同持續與不同振幅之兩組或三組信號 可以被施加至一組記憶胞之記憶體材料以便規劃該記憶胞 16 成一種預定狀態。 參看第4圖，其展示依據所申請主題事件之實施例的多 數個規劃信號(400、4(Π、402、403、404、405、406、407、 4〇8)。在第4圖中，不同的時間丁〇_丁19被表示於一時間軸上 並且不同的電流1〇-16被表示於一電流軸上。 信號400-408具有發生在信號到達它們最大位準之前 或之時的前緣部分、發生在信號到達它們最大位準之後的 後緣部份、以及在前緣與後緣部份之間的中間部份。例如， 仏號400具有一前緣部份411、一中間部分412、以及一後緣 伋置413，並且信號401具有一前緣部份415、一中間部份 416、以及一後緣部份417。 15 20
在第4圖展示之實施例申，信號4〇〇_4〇8是電流脈波並 且^號400相較於信號401-408具有大致較大的下降時間。 仏號之下降時間可以被定義為該後緣部份自最大位準減少 至最小位準之時間。在不同的實施例中，其下降時間可以 被定義為後緣部份自最大位準之9〇%減少至最大位準之 以°/〇的時間。例如，信號400之下降時間是其後緣部份413 自“之最大電流振幅減少至IG之最小電流振幅所用的時 間，亦即，其下降時間為時間丁3與丁2之間的差量。 在這實施例中，因為信號401之後緣部份在時間1自. 最大振幅(Ιι)減少至其最小振幅(1〇)，故信號4〇1可以具有 欵為零之下降時間。相似地，信號4〇2-4〇8之下降時間亦 致為零。信號4〇1_4〇8是大致為矩形之脈波並且信號4⑽ 大致地非矩形之脈波。信號4〇〇也可稱為三角形脈波。 17 如上所述，信號產生器裝置160(第2圖）可以適用於產生 規劃信號400-408以施加至記憶胞丨4〇_丨43。在某些實施例 中，裝置160可以包含用以設定規劃信號400-408之下降時 間的電路。例如，裝置160可以包含利用形成規劃信號之後 緣部份的斜率而用以設定規劃信號之下降時間的電路。信 號產生器裝置160可以包含一組電路，其包含用以設定規劃 信號下降時間之電阻器（未展示出）以及電容器（未展示 出）。該電阻器以及電容器可以被選擇以至於電阻器及電容 器之結果時間常數設定該規劃信號下降時間。在不同實施 10 例中，裝置160可以包含一波形電路(未展示出），其包含類 比波形電路，例如，積分器/斜波電路、指數與對數電路、 等等。 在第4圖展示之實施例中，信號401之前緣部份415與後 緣部份417的斜率被設定為大致地垂直並且信號401之中間 15 部份416的斜率被設定為大致地水平。信號4〇〇具有被設定 為大致地垂直於斜率之前緣部份411、被設定為大致地水平 斜於率之中間部份412以及被設定為負線性斜率之後緣部 份。 規劃信號可利用設定其下降時間而被形成，以便規劃 20信號之衰減或傾斜的後緣部份利用足以置放記憶胞在所需 狀態中之速率而冷卻相變記憶體材料。例如，被施加至相 變材料之規劃信號的下降時間可以增加，以便減低相變材 料之電阻，反之，該規劃信號之下降時間可以減少，以便 增加該相變材料之電阻。 18 200410244 在某些實施例中，裝置160可以將規劃信號之振幅設定 成一振幅，該振幅足以將記憶胞之相變材料加熱至一非結 晶化溫度並且將該相變材料置放在大致非結晶性狀態中。 為了將該相變材料保持在大致非結晶性狀態中，該材料可 5以快速地被冷卻。這可利用對於被施加規劃信號具有相對 快速下降時間而達成。 另外地，為了置放相變材料於多結晶型狀態中以便該 相變材料具有相對低之電阻，裝置16〇可以將規劃信號之振 幅設定成足以將相變材料加熱至一非結晶化溫度的振幅， 10並且設定規劃信號之下降時間，以便在記憶體材料到達非 結晶化溫度之後，該相變記憶體材料可以足夠速率冷卻， 以便該記憶體材料可以被置放於多結晶型狀態中。 可從先前之討論了解到’具有不同振幅、持續與下降 時間的信號施加至記憶胞140-143，可以加熱並且冷卻記憶 15 胞140_143之相變材料，以便設定相變材料之電阻，因而設 定相關記憶胞之狀態。換言之，在某些實施例中，規劃之 持續及振幅被選擇以便將相變材料之電阻設定成所需的電 阻。此外，信號之下降時間可以被控制以將相變材料之電 阻設定成所需的電阻。 2〇 對於MLC操作而言，其中記憶胞140-143之相變材料具 有多於兩種之狀態，信號400-408可以被使用以將特定記憶 胞中之相變材料的狀態設定成多於兩種狀態之其中_種。 例如，信號400可以被使用以將記憶胞140之相變材料置放 至一大致為結晶型之狀態，例如，狀態（1，1);信號々(^與 19 200410244 402可以被使用以將記憶胞14〇之相變材料置放在中間狀 悲’例如’狀態（1，0);信號403與404可以被使用以將記憶 胞140之相變材料置放在另一中間狀態，例如，狀態(〇, ^ ; 亚且信號405與406可以被使用以將記憶胞140之相變材料 5置放在一大致非結晶性之狀態，例如，狀態（0，0)。 在不同實施例中，信號400-408可以被使用以使用一種 回授方法而設定記憶胞之狀態。例如，為將記憶胞14〇設定 成所需的狀態，例如，狀態（丨，丨），信號4〇〇可以在最初被 如加至記憶胞140。接著，讀取裝置150(第2圖）可以被使用 以進行確認操作而決定記憶胞14〇是否被規劃成所選擇之 狀態（1，1)。例如，讀取裝置15〇可以量測記憶胞14〇之相變 材料的電阻，並且比較這電阻與一參考電阻以決定該相變 才才料之電阻是否在目標電阻之上或之下。在施加信號4〇〇之 後，該相變材料之電阻接著可以利用施加規劃信號4〇1_4〇8 至記憶胞140而加以更動。這施加具有相同或不同振幅、持 、、灵、及下降時間之規劃信號以將記憶胞140規劃成至少三種 狀態的其中一種狀態之反覆處理程序，可以重複直至該相 變材料所需的狀態（例如，所需的電阻)被達成為止。 例如，信號400-408可以被使用以將記憶胞140之相變 才才料的電阻設定成一範圍大約在8千歐姆及9千歐姆之間的 電阻位準。在這範例中，比信號401-408而具有相對大之振 幅、相對大之下降時間、以及相對長之持續的信號4〇〇，可 以在最初被施加至記憶胞140以將記憶胞14〇之相變材料的 電阻設定成一相對低之電阻位準，例如，大約5千歐姆。在 20 200410244 這範例中，信號400可以具有大約3毫安之最大振幅(I5)、大 約1·1微秒之持續（T3-Ti)、以及大約1微秒之下降時間 (TVT2)。在施加信號400至記憶胞140之後，該記憶胞140之 電阻可被量測。 5 在信號400之後，信號401與402可以被施加至記憶胞 140。信號401與402各可具有大約1毫安之最大振幅並且各 可具有大約30微秒之持續。在這範例中，在施加信號401之 後，該記憶胞140之相變材料的電阻可以被增加至大約6千 歐姆。接著信號401之後施加信號402至記憶胞140可以將記 10 憶胞140之相變材料的電阻增加至大約6.3千歐姆。 在信號402之後，信號403與404可以被施加至記憶胞 140。信號403與404各可具有大約1.5毫安之最大振幅並且 各可具有大約5微秒之持續。在這範例中，在施加信號403 至記憶胞140之後，該記憶胞140之相變材料的電阻可以增 15 加至大約7千歐姆。接著信號403之後施加信號404至記憶胞 140可以將記憶胞140之相變材料的電阻設定成大約7.5千 歐姆。 在信號404之後，信號405與406可以被施加至記憶胞 140。例如，信號405與406各可具有大約2.5毫安之最大振 20 幅並且各可具有大約5奈秒之持續。在這範例中，在施加信 號405至記憶胞140之後，記憶胞140之相變材料的電阻可以 增加至大約9.5千歐姆。接著信號405之後施加信號406至記 憶胞140可以將記憶胞140之相變材料的電阻設定成大約 9.5千歐姆。 21 200410244 在信號406之後，信號407與408可以被施加至記憶胞 140以更動記憶胞140之相變材料的電阻。在這範例中，信 號407之持續（Τπ-Τκ)可以大約等於信號406之持續並且信 號408之持續（Tm-Th)可以大約等於信號407之持續。此外， 5信號407與408之最大振幅(13)是較小於信號406之最大振幅 (L〇。例如，信號407與408各可具有大約2毫安之最大振幅 並且各可具有大約5奈秒之持續。在這範例中，在施加信號 407至記憶胞140之後，記憶胞140之相變材料的電阻可以減 少至大約8.2千歐姆。接著信號407之後施加信號408至記憶 10胞140可以將記憶胞140之相變材料的電阻設定成大約8.5 千歐姆。 記憶胞140之相變材料的電阻可以被量測以便決定在 應用信號401-408之後是否到達該目標電阻。在這範例中， 在施加信號407與408之後，到達該目標電阻位準。 15 參看第5圖，其展示依據所申請主題事件之實施例的記 憶胞的規劃特性。第5圖之規劃特性包含，在具有各種電流 振幅（1〇-11())之電流信號被施加至記憶胞之後，該記憶胞之 結果電阻位準（標記501-510)。在第5圖中，不同的電阻位準 RrRio被表示於一電阻軸上並且不同的電流位準被表 20示於一電流軸上。在第5圖展示之範例中，施加較大量之電 流至特定的記憶胞將導致在該記憶胞之内有較大的電阻位 準。 在第5圖展示之範例中，結果電阻位準5〇丨、5〇2、與5〇3 是在一具有較低電阻限度&及較高電阻限度1的電阻範圍 22 200410244 之内。結果電阻位準504與505是在一具有較低電阻限度R2 及較高電阻限度R3的電阻範圍之内。結果電阻位準506是在 一具有較低電阻限度R3及較高電阻限度R4的電阻範圍之 内。結果電阻位準507是在一具有較低電阻限度115及較高電 5 阻限度R6的電阻範圍之内。結果電阻位準508是在一具有較 低電阻限度R6及較高電阻限度R?的電阻範圍之内。結果電 阻位準509是在一具有較低電阻限度r7及較高電阻限度仏 的電阻範圍之内。結果電阻位準510是在一具有較低電阻限 度Rs及較高電阻限度R9的電阻範圍之内。 10 在某些實施例中，特定記憶體材料之規劃可以被控 制，其利用將特定記憶體材料之電阻設定限定至一特定記 憶體材料之電阻頻譜之相對較低電阻範圍中的電阻位準而 達成。例如，參考第5圖展示之記憶胞，其具有至少兩組電 阻範圍（例如，由電阻心與^所限制之相對低的電阻範圍及 15由電阻^與化10所限制之相對高的電阻範圍）。在某些實施例 中，記憶胞之電阻當儲存資訊於記憶胞時，僅可以被設定 為在一相對低的電阻範圍中之電阻位準，以限制至相對低 的電阻範圍之記憶胞的儲存。在不同實施例中，特定記憶 胞之電阻規劃操作的區域可以被限定於相對結晶型操作區 20域中。將記憶胞之電阻僅設定成相對低的電阻範圍或相對 的結晶型操作區域以限制特定記憶胞之規劃，可以減低系 統中之功率消耗。因為較低電流振幅被使用於規劃記憶 體，故較低功率消耗可以被達成。此外，因為以較低錢 振幅規劃可以減低記憶胞之操作溫度，故記憶胞之耐久性 23 200410244 可以增加 材料之電 的電阻， 操作溫度變化時， 同時，在某些記憶體中，者 阻可能偏移。將記憶體材料之規劃限定成相對低 可以減低記憶胞之規劃電阻的偏移。
ίο 在某些實關中，因為低電阻狀態啸高的電阻狀離 :有較低溫度係數，崎信號之持續及振幅被選擇以錄 ^著溫度將相變材料之電阻設定成相對低電阻範圍的較低 部份°在某些實施射，不僅可關驗低電流也可以利 用較寬及漸增較寬脈波寬度而將較高電阻調整成為較低。 二匕夕卜’信號之下降時間可以被控制以將相變材料之電阻設 疋成相對低電阻範圍的較低部份。 例如’第5圖展示用以規劃記憶胞14〇(第2圖）之規劃特 性。雖然所申請主題事件的範疇並不限定於這方面，但是 電阻Ro-Rw可以分別地對應於〇歐姆、1〇千歐姆、2〇千歐姆、 30千歐姆、40千歐姆、50千歐姆、60千歐姆、7〇千歐姆、 15 80千歐姆、90千歐姆、以及1〇〇千歐姆之電阻位準。電流I(rIl0 可以分別對應於0安培、1毫安、1.2毫安、ι·3亳安、丨.4毫 安、1.5毫安、1.6毫安、1.7毫安、1.8毫安、ι·9毫安、以及 2毫安之電流位準。在這範例中，記憶胞140之規劃可以被 控制，其利用將規劃電阻範圍限定或限制在大約零歐姆(例 2〇 如，R〇)及大約40千歐姆（例如，R4)之間的電阻範圍内。在 這範例中，這可以利用將可允許規劃信號限定成那些具有 電流振幅在大約〇安培（例如，1〇)及大約1·6毫安（例如，16) 之間的信號而被達成。將可以了解，因為多數電阻位準可 以於該記憶胞中被達成，故限制規劃至所選擇之電阻範 24 200410244 圍’可以允許單一位元或多位元儲存於一_己憶胞。 反之，在其他實施例中，當儲存資訊於記憶胞以限制 記憶胞之儲存於相對高範圍的電阻時，記憶胞之電阻僅可 被設定在-相對高電阻範圍中之電阻位準。例如，參考第5 5圖展示之記憶胞規劃，可以利用限定其規劃電阻範圍於電 阻I及電阻r1g之間的相對高電阻範圍而被控制。 此外，在某些實施例中，一種學習演算法可以被提供， 以储存被使用於達成某種電阻位準之規劃特性。例如，在 第5圖展示之範例中，具有電流振幅iri10之信號被使用以得 10到電阻位準501-510。該學習演算法可以利用列或行或陣列 或晶片而被完成。這些規劃特性連同其他資料及指令可以 被儲存於記憶體裝置115中（第1圖）。這些規劃特性可以在製 造時或在現場被調整以便補償記憶體裝置115之變化。 參看第6圖，其提供依據所申請主題事件的讀取裝置 15 150之一實施例。對於二元MLC操作而言，三組比較器711、 712、與713可以被使用以檢測特定記憶胞，例如，記憶胞 140之記憶體狀態。比較器711-713之非反相輸入端點可以 被連接到記憶胞140以接收記憶胞140之電阻指示。比較器 711、712、與713之反相輸入端點可以分別被連接到參考電 20 壓信號REF1、REF2、與REF3。比較器 711、712、與713之 輸出端點可以分別被連接到D型正反器721、722、與723之 D輸入端點。一標誌為1c之讀取電流可以被使用以產生可以 在比較器711-713之非反相輸入端點被接收的讀取電壓。該 讀取電壓是記憶胞140電阻之指示，因此，可以被使用以指 25 200410244 示記憶胞140之狀態。 讀取電壓與參考電壓之比較產生輸出信號Cl、C2、與 C3，其可以被使用以指示記憶胞140之狀態，並且可被儲存 於正反器721-723 _。正反器721-723之輸出端點可以連接到 5 可以在其輸出端點產生信號OUT1與OUT2之一編碼電路 730 〇 參考電壓信號REF1、REF2、與REF3具有下面的電壓 關係：REF1>REF2>REF3。由於這配置，對於記憶胞14〇 之相對較高的電阻狀態，比較器711、712、與713可以分別 10 地產生具有邏輯高電壓電位（，Ή，，)之輸出信號Cl、C2、與 C3，並且可以被定義為狀態（0，〇)。反之，對於記憶胞ι4〇 之相對較低的電壓狀態，比較器711、712、與713可以分別 地產生具有邏輯低電壓電位("L”)之輸出信號Cl、C2、與C3 並且可以被定義為狀態（1，1)。下面的真值表展示編石馬電路 15 730的真值表之一實施例： 一 C1 C2 C3 OUT1 OUT2 ^ L L L 1 1 (ΐ5Γ) L L Η 1 〇 (1〇) L Η Η 0 1 (〇1) —-_』 Η 0 與規劃ia就之產生相關的時序可以由時序裝置1第 2圖）所決定。時序裝置17〇可以提供控制信號至信號產生 器裝置160及讀取裝置150,因此裝置15〇與16〇可量測記 20憶胞之電阻(讀取操作或規劃確認操作）或者以正確時序提 供規劃脈波至所選擇之記憶胞。存取至記憶胞可以為隨機 26 200410244 方式，其中記憶胞可以分別地被存取，或者可以在列與列 或行與行之基礎上被存取。 雖然本發明之某種特點已經在此處展示並且說明，但 疋热笔本技術者將發現本發明可有許多修改、替代、改變、 5以及等效者。例如，雖然此處展示之某些實施例所討論者 包含一種相變材料之記憶胞，但是此處展示之用以儲存資 訊的方法也可被應用至其他的記憶體技術中，例如，快閃 纪憶體。因此，將可了解，所附加之申請專利範圍將涵蓋 在本發明真正精神内之所有此類的修改及改變。 10 【囷式簡單說明】 第1圖是展示依據所申請主題事件之實施例的計曾二 統之方塊圖； 外糸 第2圖是展示依據所申請主題事件之實施例的 壯m a、 σ 體 裝置的分解圖； 15 第3圖展示依據所申請主題事件之實施例的多數個規 劃仏3虎； 第4圖展示依據所申請主題事件之另一實施例的其 多數個規劃信號； ，、他 第5圖展示依據所申請主題事件之另一實施例的 20胞之規劃特性丨以及 。 第6圖展示依據所申請主題事件之實施例的讀取 【圏式之主要元件代表符號表】 100叶异系統 11 〇…記憶體控制器 l〇5-4il|| 115···記憶體裝置
27 200410244 120···匯流排 148…二極體 130…行線 149…二極體 131…行線 160…信號產生器元件 132…列線 170…時序元件 133…列線 200-207…信號 139…陣列 711…比較器 140…記憶胞 712…比較器 141…記憶胞 713…比較器 142···記憶胞 721—D正反器 143…記憶胞 722···ϋ正反器 146···二極體 723 正反器 147···二極體 730…編碼電路

Claims (1)

  1. 拾、申請專利範圍： 、，種更動記憶體材料之電阻以儲存資訊於該記憶體材 料之方法，其中該記憶體材料至少具有一組第一電阻範 圍以及一組第二電阻範圍，並且其中該第一電阻範圍較 小於該第二電阻範圍，該方法包含： 在儲存資訊時僅將該記憶體材料之電阻設定成該 第一 ^ 电阻範圍中之一電阻位準以限制該記憶體材料之 儲存於該第一電阻範圍。 2·如申請專利範圍第丨項之方法，其中設定該記憶體材料 電阻之步驟包含，施加第一信號至該記憶體材料，接著 施加第二信號至該記憶體材料，其中該第二信號具有之 持續性較小於該第一信號之持續。 申明專利fe圍第2項之方法，其中該第一信號之振幅是 較小於該第二信號之振幅。 如申明專利範圍第2項之方法，其進一步地包含選擇該 第一信號之振幅及持續以將該記憶體材料之電阻設定 於該第一電阻範圍之較低部份。 5·如申請專職圍第2項之方法，其進一步地包含在施加 该第二信號之後決定該記憶體材料之電阻。 6·如申請專㈣圍第2項之方法，其進一步地包含，如果 該記憶體材料之電阻較小於_預定電阻位準，則施加一 組第三信號至該記憶體材料，其中該第三信號具有之振 幅是較大於第二信號之振幅並且具有之持續是較小於 該第一信號之持續。 29 •如申請專利範圍第2項之方法，其進一步地包含，如果 該記憶體材料之電阻大於一預定電阻位準，則施加該第 ,信號至該記憶體材料，其中該第三信號具有之振幅是 車又小於5亥第二信號之振幅並且具有之持續是較小於該 第一信號之持續。 8.如申，f專·圍第旧之方法，其中設定該記憶體材料 電阻之步驟包含施加三組具有不同振幅及不同持續之 信號至該記憶體材料。 9·如申,專利範圍第丨項之方法，其中該記憶體材料是一 種相變材料。 10·種更動圮憶體材料的電阻以儲存資訊於該記憶體材 料之方法，其中該記憶體材料至少具有第一電阻範圍以 及第二電阻範圍，並且其中該第一電阻範圍是較小於該 第二電阻範圍，該方法包含： 在儲存資訊時僅將該記憶體材料之電阻設定於該 第一電阻範圍中之一電阻位準以限制該記憶體材料之 儲存於該第二電阻範圍。 11·如申請專利範圍第1〇項之方法，其中設定該記憶體材料 電阻之步驟包含施加第一信號至該記憶體材料，接著施 加第二信號至該記憶體材料，其中該第二信號具有之持 、、貝疋較小於该第一信號之持續。 12·如申請專利範圍第11項之方法，其進一步地包含選擇該 第一^號之振幅及持續以將該記憶體材料之電阻設定 於該第二電阻範圍之較低部份。 30 200410244 13. 如申請專利範圍第10項之方法，其中該記憶體材料是一 種相變材料。 14. 一種方法，其包含： 施加三組具有不同持續及不同振幅之信號至一記 5 憶體材料以將該記憶體材料規劃成一預定狀態。 15·如申請專利範圍第14項之方法，其中施加三組信號之步 驟包含施加一組第一信號、一組第二信號、以及一組第 三信號至該記憶體材料，並且其中該第一信號之持續是 大於該第二信號之持續而該第二信號之持續是大於該 10 第三信號之持續。 16.如申請專利範圍第15項之方法，其中在該第一信號被施 加至該記憶體材料之後該第二信號被施加至該記憶體 材料，並且其中在該第二信號被施加至該記憶體材料之 後該第三信號被施加至該記憶體材料。 15 17.如申請專利範圍第15項之方法，其進一步地包含施加該 第一信號、該第二信號、以及一組第四信號至該記憶體 材料，以將該記憶體材料規劃成一第二預定狀態，其中 該第四信號之振幅是大於該第三信號之振幅。 18. 如申請專利範圍第17項之方法，其進一步地包含施加該 20 第一信號、該第二信號、以及一組第五信號至該記憶體 材料，以將該記憶體材料規劃成一第三預定狀態，其中 該第五信號之振幅是大於該第三信號之振幅。 19. 如申請專利範圍第15項之方法，其中該第一信號是大致 地為一組非矩形脈波而該第二與該第三信號是大致地 31 200410244 為矩形脈波。 20. 如申請專利範圍第14項之方法，其中該記憶體材料是一 種相變材料。 21. 如申請專利範圍第14項之方法，其中施加三組信號之步 5 驟包含施加一組第一信號、一組第二信號、以及一組第 三信號，並且進一步地包含在該三組信號被施加至該記 憶體材料之後決定該記憶體材料是否在預定狀態中。 22. 如申請專利範圍第21項之方法，其中該決定包含，比較 該記憶體材料之電阻與一參考電阻。 10 23.如申請專利範圍第22項之方法，其進一步地包含： 如果該記憶體材料之電阻大於該參考電阻，則施加 第四信號至該記憶體材料，而其中該第四信號之振幅不 同於該第三信號之振幅。 24. 如申請專利範圍第14項之方法，其中將該記憶體材料規 15 劃成一預定狀態之步驟包含更動該記憶體材料之電 阻，其中該記憶體材料至少具有兩組電阻範圍，並且其 進一步地包含限制該記憶體材料之規劃於兩組電阻範 圍之一組較低的電阻範圍。 25. 如申請專利範圍第24項之方法，其進一步地包含選擇三 20 組信號之振幅及持續以便限制該相變材料之規劃於該 較低電阻範圍。 26. —種系統，其包含： 一組控制器； 一組耦合至該控制器之無線收發器； 32 200410244 一組包含一種相變材料之記憶體，其中該記憶體被 耦合至該控制器；以及 一組元件，其適用於施加三組具有不同持續及不同 振幅之信號至該相變材料以將該相變材料規劃於一預 5 定狀態。 27.如申請專利範圍第26項之系統，其進一步地包含一組耦 合至該記憶體之讀取裝置以量測該相變材料之電阻。
    33
TW092112429A 2002-12-13 2003-05-07 Method and system to store information TWI232448B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/319,756 US6813177B2 (en) 2002-12-13 2002-12-13 Method and system to store information

Publications (2)

Publication Number Publication Date
TW200410244A true TW200410244A (en) 2004-06-16
TWI232448B TWI232448B (en) 2005-05-11

Family

ID=32506698

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092112429A TWI232448B (en) 2002-12-13 2003-05-07 Method and system to store information

Country Status (8)

Country Link
US (1) US6813177B2 (zh)
JP (2) JP4295223B2 (zh)
KR (1) KR100674533B1 (zh)
CN (1) CN100442389C (zh)
AU (1) AU2003231216A1 (zh)
MY (1) MY141906A (zh)
TW (1) TWI232448B (zh)
WO (1) WO2004055827A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI451415B (zh) * 2007-06-20 2014-09-01 Samsung Electronics Co Ltd 具有控制的漂移電阻參數的多位階單元相變記憶體裝置，運用該裝置的記憶體系統及讀取記憶體裝置的方法

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2846776A1 (fr) * 2002-10-30 2004-05-07 St Microelectronics Sa Cellule memoire a trois etats
US7800933B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
US7618850B2 (en) 2002-12-19 2009-11-17 Sandisk 3D Llc Method of making a diode read/write memory cell in a programmed state
US8008700B2 (en) 2002-12-19 2011-08-30 Sandisk 3D Llc Non-volatile memory cell with embedded antifuse
US7660181B2 (en) 2002-12-19 2010-02-09 Sandisk 3D Llc Method of making non-volatile memory cell with embedded antifuse
US7800932B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US7085155B2 (en) * 2003-03-10 2006-08-01 Energy Conversion Devices, Inc. Secured phase-change devices
US6813178B2 (en) * 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation
JP4325275B2 (ja) * 2003-05-28 2009-09-02 株式会社日立製作所 半導体装置
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
KR100583115B1 (ko) * 2003-12-13 2006-05-23 주식회사 하이닉스반도체 상 변화 저항 셀, 이를 이용한 불휘발성 메모리 장치 및그 제어 방법
KR100520228B1 (ko) * 2004-02-04 2005-10-11 삼성전자주식회사 상변화 메모리 장치 및 그에 따른 데이터 라이팅 방법
DE102005004338B4 (de) * 2004-02-04 2009-04-09 Samsung Electronics Co., Ltd., Suwon Phasenänderungs-Speicherbauelement und zugehöriges Programmierverfahren
IL162390A0 (en) * 2004-06-07 2005-11-20 Medigus Ltd Multipurpose endoscopy suite
US7075817B2 (en) * 2004-07-20 2006-07-11 Unity Semiconductor Corporation Two terminal memory array having reference cells
EP1640994B1 (en) * 2004-09-22 2010-04-07 STMicroelectronics Srl A memory device with unipolar and bipolar selectors
JP4524455B2 (ja) * 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
TWI261356B (en) * 2005-01-03 2006-09-01 Macronix Int Co Ltd Phase-change multi-level cell and operating method thereof
DE102005001668A1 (de) * 2005-01-13 2006-03-16 Infineon Technologies Ag Speicherschaltung mit einer Phasenwechsel-Speicherzelle
US7391642B2 (en) * 2005-01-25 2008-06-24 Intel Corporation Multilevel programming of phase change memory cells
US7099180B1 (en) * 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
KR100855959B1 (ko) * 2005-04-04 2008-09-02 삼성전자주식회사 펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀어레이의 프로그래밍 방법
KR100699837B1 (ko) 2005-04-04 2007-03-27 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US20060249724A1 (en) * 2005-05-06 2006-11-09 International Business Machines Corporation Method and structure for Peltier-controlled phase change memory
EP1729303B1 (en) * 2005-06-03 2010-12-15 STMicroelectronics Srl Method for multilevel programming of phase change memory cells using a percolation algorithm
US7289351B1 (en) * 2005-06-24 2007-10-30 Spansion Llc Method of programming a resistive memory device
US7372725B2 (en) * 2005-08-15 2008-05-13 Infineon Technologies Ag Integrated circuit having resistive memory
US7800934B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Programming methods to increase window for reverse write 3D cell
US20070171705A1 (en) * 2005-12-15 2007-07-26 Parkinson Ward D Writing phase change memories
US7292466B2 (en) * 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
JP4594878B2 (ja) * 2006-02-23 2010-12-08 シャープ株式会社 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置
US7426134B2 (en) * 2006-02-24 2008-09-16 Infineon Technologies North America Sense circuit for resistive memory
KR100764738B1 (ko) 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템
US8134866B2 (en) 2006-04-06 2012-03-13 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
US20080025080A1 (en) * 2006-07-27 2008-01-31 Cswitch Corporation Method and apparatus for programming phase change devices
US7492630B2 (en) * 2006-07-31 2009-02-17 Sandisk 3D Llc Systems for reverse bias trim operations in non-volatile memory
US7522448B2 (en) * 2006-07-31 2009-04-21 Sandisk 3D Llc Controlled pulse operations in non-volatile memory
US7499355B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc High bandwidth one time field-programmable memory
US7719874B2 (en) * 2006-07-31 2010-05-18 Sandisk 3D Llc Systems for controlled pulse operations in non-volatile memory
US7499304B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc Systems for high bandwidth one time field-programmable memory
US7486537B2 (en) 2006-07-31 2009-02-03 Sandisk 3D Llc Method for using a mixed-use memory array with different data states
US7450414B2 (en) 2006-07-31 2008-11-11 Sandisk 3D Llc Method for using a mixed-use memory array
US7495947B2 (en) * 2006-07-31 2009-02-24 Sandisk 3D Llc Reverse bias trim operations in non-volatile memory
TWI356415B (en) * 2006-07-31 2012-01-11 Sandisk 3D Llc Method of operating non-volatile storage and non-v
JP2008059740A (ja) * 2006-08-24 2008-03-13 Rohm & Haas Co 情報の書き込みおよび読み込みのための装置および方法
JP2008077817A (ja) * 2006-09-12 2008-04-03 Rohm & Haas Co 情報の書き込みおよび読み取り方法ならびにそれに基づく装置
US7379364B2 (en) * 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
US7619917B2 (en) * 2006-11-28 2009-11-17 Qimonda North America Corp. Memory cell with trigger element
US7692949B2 (en) * 2006-12-04 2010-04-06 Qimonda North America Corp. Multi-bit resistive memory
US20080137401A1 (en) * 2006-12-07 2008-06-12 Jan Boris Philipp Memory that limits power consumption
TWI323469B (en) * 2006-12-25 2010-04-11 Nanya Technology Corp Programming method of phase change memory
US7898847B2 (en) * 2007-03-08 2011-03-01 Qimonda Ag Method to prevent overreset
TWI330846B (en) * 2007-03-08 2010-09-21 Ind Tech Res Inst A writing method and system for a phase change memory
KR101469831B1 (ko) * 2007-04-30 2014-12-09 삼성전자주식회사 향상된 읽기 성능을 갖는 멀티-레벨 상변환 메모리 장치 및그것의 읽기 방법
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
US7571901B2 (en) * 2007-06-21 2009-08-11 Qimonda North America Corp. Circuit for programming a memory element
US7813167B2 (en) * 2008-03-21 2010-10-12 Micron Technology, Inc. Memory cell
US8072791B2 (en) 2007-06-25 2011-12-06 Sandisk 3D Llc Method of making nonvolatile memory device containing carbon or nitrogen doped diode
US8102694B2 (en) 2007-06-25 2012-01-24 Sandisk 3D Llc Nonvolatile memory device containing carbon or nitrogen doped diode
US7684226B2 (en) 2007-06-25 2010-03-23 Sandisk 3D Llc Method of making high forward current diodes for reverse write 3D cell
US7830697B2 (en) 2007-06-25 2010-11-09 Sandisk 3D Llc High forward current diodes for reverse write 3D cell
US7800939B2 (en) 2007-06-29 2010-09-21 Sandisk 3D Llc Method of making 3D R/W cell with reduced reverse leakage
US7795605B2 (en) * 2007-06-29 2010-09-14 International Business Machines Corporation Phase change material based temperature sensor
US7759666B2 (en) 2007-06-29 2010-07-20 Sandisk 3D Llc 3D R/W cell with reduced reverse leakage
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
JP5060191B2 (ja) 2007-07-18 2012-10-31 株式会社東芝 抵抗変化メモリ装置のデータ書き込み方法
KR101390337B1 (ko) * 2007-09-13 2014-04-29 삼성전자주식회사 멀티-레벨 상변환 메모리 장치, 그것의 프로그램 방법,그리고 그것을 포함한 메모리 시스템
US7846782B2 (en) 2007-09-28 2010-12-07 Sandisk 3D Llc Diode array and method of making thereof
JP2009099206A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 抵抗変化メモリ装置
KR101437397B1 (ko) * 2007-10-31 2014-09-05 삼성전자주식회사 비휘발성 메모리 장치의 데이터 관리 방법 및 맵핑 테이블업데이트 방법
KR101291222B1 (ko) * 2007-11-29 2013-07-31 삼성전자주식회사 상변화 메모리 소자의 동작 방법
US7646632B2 (en) * 2007-12-21 2010-01-12 Qimonda Ag Integrated circuit for setting a memory cell based on a reset current distribution
US7983068B2 (en) * 2008-02-12 2011-07-19 Qimonda Ag Memory element with positive temperature coefficient layer
US7894237B2 (en) * 2008-03-31 2011-02-22 Intel Corporation Programming multilevel cell phase change memories
US7990761B2 (en) 2008-03-31 2011-08-02 Ovonyx, Inc. Immunity of phase change material to disturb in the amorphous phase
US7881100B2 (en) * 2008-04-08 2011-02-01 Micron Technology, Inc. State machine sensing of memory cells
US7830698B2 (en) 2008-04-11 2010-11-09 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
US7812335B2 (en) 2008-04-11 2010-10-12 Sandisk 3D Llc Sidewall structured switchable resistor cell
US8450835B2 (en) 2008-04-29 2013-05-28 Sandisk 3D Llc Reverse leakage reduction and vertical height shrinking of diode with halo doping
US7978507B2 (en) * 2008-06-27 2011-07-12 Sandisk 3D, Llc Pulse reset for non-volatile storage
US7719876B2 (en) 2008-07-31 2010-05-18 Unity Semiconductor Corporation Preservation circuit and methods to maintain values representing data in one or more layers of memory
US7830701B2 (en) * 2008-09-19 2010-11-09 Unity Semiconductor Corporation Contemporaneous margin verification and memory access for memory cells in cross point memory arrays
US8116115B2 (en) * 2008-11-06 2012-02-14 Micron Technology, Inc. Multilevel phase change memory operation
JP2010123209A (ja) * 2008-11-20 2010-06-03 Elpida Memory Inc メモリ装置及びその書き込み方法
JP2011100505A (ja) 2009-11-04 2011-05-19 Toshiba Corp 不揮発性半導体記憶装置
KR20110088906A (ko) * 2010-01-29 2011-08-04 삼성전자주식회사 가변 저항 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8331131B2 (en) 2011-01-31 2012-12-11 Hewlett-Packard Development Company, L.P. Changing a memristor state
US8837198B2 (en) 2012-10-01 2014-09-16 International Business Machines Corporation Multi-bit resistance measurement
US8638598B1 (en) 2012-10-01 2014-01-28 International Business Machines Corporation Multi-bit resistance measurement
US9530523B2 (en) * 2014-06-25 2016-12-27 Intel Corporation Thermal disturb as heater in cross-point memory
CN105723461A (zh) * 2014-07-24 2016-06-29 华为技术有限公司 相变存储器的数据存储方法及控制装置
WO2016011637A1 (zh) * 2014-07-24 2016-01-28 华为技术有限公司 相变存储器的数据存储方法及控制装置
US9842645B2 (en) * 2016-04-08 2017-12-12 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory device including nonvolatile memory and resistance-time converter, and integrated circuit card including nonvolatile memory device
CN113517015B (zh) * 2021-04-29 2024-05-14 中国科学院上海微系统与信息技术研究所 一种实现存储单元多级存储的方法及装置
US11557343B2 (en) * 2021-06-22 2023-01-17 International Business Machines Corporation Pulsing synaptic devices based on phase-change memory to increase the linearity in weight update
CN113488093A (zh) * 2021-07-01 2021-10-08 中国科学院上海微系统与信息技术研究所 一种实现存储器多级存储的方法及装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
US3733437A (en) * 1970-05-20 1973-05-15 Anderson Jacobson Inc Telephone handset coupler
US3733435A (en) * 1971-02-26 1973-05-15 Zenith Radio Corp Integral memory image display or information storage system
US4389713A (en) 1981-06-10 1983-06-21 Harris Corporation Dual pulse method of writing amorphous memory devices
US5296716A (en) 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5406509A (en) * 1991-01-18 1995-04-11 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
KR100254246B1 (ko) * 1991-08-19 2000-05-01 마빈 에스. 시스킨드 전기적으로 소거가능하고 직접 중복기록가능한 다중비트 단일 셀 메모리요소 및 그로부터 제조되는 어레이
GB9122362D0 (en) * 1991-10-22 1991-12-04 British Telecomm Resistive memory element
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5781557A (en) 1996-12-31 1998-07-14 Intel Corporation Memory test mode for wordline resistive defects
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US6141241A (en) 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6075719A (en) * 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6534781B2 (en) * 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6625054B2 (en) * 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
GB2407707A (en) 2002-09-11 2005-05-04 Ovonyx Inc Programming a phase-change material memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI451415B (zh) * 2007-06-20 2014-09-01 Samsung Electronics Co Ltd 具有控制的漂移電阻參數的多位階單元相變記憶體裝置，運用該裝置的記憶體系統及讀取記憶體裝置的方法

Also Published As

Publication number Publication date
CN1714404A (zh) 2005-12-28
MY141906A (en) 2010-07-16
JP5478861B2 (ja) 2014-04-23
AU2003231216A1 (en) 2004-07-09
KR100674533B1 (ko) 2007-01-30
JP2008310960A (ja) 2008-12-25
CN100442389C (zh) 2008-12-10
US20040114419A1 (en) 2004-06-17
JP4295223B2 (ja) 2009-07-15
KR20050085619A (ko) 2005-08-29
JP2006510153A (ja) 2006-03-23
TWI232448B (en) 2005-05-11
WO2004055827A1 (en) 2004-07-01
US6813177B2 (en) 2004-11-02

Similar Documents

Publication Publication Date Title
TW200410244A (en) Method and system to store information
EP1468421B1 (en) Method and apparatus to program a phase change memory
KR100545032B1 (ko) 위상 변화 재료 메모리 장치의 메모리 셀 리프레싱
TWI327730B (en) Analog phase change memory
KR101214741B1 (ko) 상 변화 메모리
US7907437B2 (en) Resistance variable memory device and method of writing data
TWI337357B (en) Method and system for reading memory using bit specific reference level and the memory
US6590807B2 (en) Method for reading a structural phase-change memory
US9595325B2 (en) Apparatus and methods for sensing hard bit and soft bits
JP2019050074A (ja) 相変化メモリセルの核形成の増進
WO2004017328A1 (en) Method for reading a structural phase-change memory
JP2015533008A (ja) 不揮発性メモリのための相補型デコーディング
Cobley et al. A model for multilevel phase-change memories incorporating resistance drift effects
US20100165726A1 (en) Discharge phase change material memory
US20170133090A1 (en) Data Storage Method and Phase Change Memory
EP3886103B1 (en) Multi-level cell (mlc) cross-point memory
WO2010078483A1 (en) Capacitor block comprising capacitors that can be connected to each other and method for charging and discharging the capacitors to write a phase change material memory
US20100165727A1 (en) Phase change material memory having no erase cycle

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent