TW200406855A - Mounting method and mounting apparatus - Google Patents

Mounting method and mounting apparatus Download PDF

Info

Publication number
TW200406855A
TW200406855A TW092117805A TW92117805A TW200406855A TW 200406855 A TW200406855 A TW 200406855A TW 092117805 A TW092117805 A TW 092117805A TW 92117805 A TW92117805 A TW 92117805A TW 200406855 A TW200406855 A TW 200406855A
Authority
TW
Taiwan
Prior art keywords
electrode
solder
metal layer
conductive adhesive
scope
Prior art date
Application number
TW092117805A
Other languages
English (en)
Inventor
Akira Yamauchi
Toshihiro Mori
Original Assignee
Toray Eng Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Eng Co Ltd filed Critical Toray Eng Co Ltd
Publication of TW200406855A publication Critical patent/TW200406855A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

200406855 玖、發明說明： 【發明所屬之技術領域】 本發明係關於藉由銲料接合之被接合物 安裝裝置，尤其是關於可以低壓力且高精 距化之電極及具備凸塊之被接合物，且容 安裝高度（被安裝之被接合物間的間隙）的 裝置。 【先前技術】 周知有一種利用在非導電性黏接劑中， 銲料炫融而接合被接合物之電極彼此，例 板的電極彼此的技術。在如此之安裝方法 物之電極，例如晶片的電極，被形成為球 在非導電性黏接劑中進行加熱接合時，因 劑的黏度降低且銲料正熔融之中，因此對 部份要求極為精密的壓力控制。當壓力過 塌而擴展過大，會有使鄰接之電極短路之 力過低時，鲜料未能適當地捲入，而有無 的電性接合狀態之虞。 習知安裝方法中，從最初開始即以高壓 塊左右）進行安裝。但是，隨著近年來對於 化及高性能化的要求的增高，越來越重視 能充滿有高度系統功能的S i P ( S y s t e m I η 封裝），在為實現如此之SiP的COCCChip 態中，要求更為薄型、小型化且高密度化 312/發明說明書(補件)/92-09/92117805 之安裝方法及 度接合被微細間 易以南精度決定 安裝方法及安裝 經由利用加熱的 如接合晶片與基 中，習知被接合 狀的凸塊，但是 為非導電性黏接 於接合用加壓力 高時，銲料被壓 虞，反之，當壓 法獲得可靠度高 力（例如5 0 g /凸 半導體的多功能 在一個封裝體内 Package，系統 On Chip)安裝形 (微細間距化）。 5 200406855 而在如此之薄型微細間距C0C中，凸塊成為從週邊凸塊進 入到電路上的區域凸塊，而因電路上的損傷的問題而在利 用如習知之高壓力的安裝中要達成此技術變得困難，因此 要求在更為低壓力之條件下進行安裝。另外，為了更進一 步降低損傷，其安裝條件除為更低之壓力外，還要求更為 低溫化，另外，也越來越要求更低成本的安裝。 此外，在利用銲料接合的安裝中，周知還有一種以施以 銲料時不熔融之金屬組成的基層，及形成於該基層上的銲 料凸塊而組成被接合物的電極的二重構造的凸塊構成（例 如，曰本專利特開平9 - 9 7 7 9 1號公報）。但是在該提案構造 中，因為係在大氣中加熱熔融銲料，因此為防止加熱引起 之氧化而有塗佈助銲劑的必要。另外，由於係在銲料接合 後而於兩被接合物間注入黏接劑，並利用該黏接劑密封接 合部的接合方法，因此於加熱銲料凸塊時，由熔融銲料吸 收兩被接合物間的熱膨脹差。為了該熱膨脹差的吸收，必 須將銲料凸塊形成為高於某一等級以上（例如，一定要確保 高度至少為3 0〜6 0 // m )，並且，必須在至由黏接劑進行密 封為止的期間維持著使在較具體積的銲料部分不產生裂縫 等的接合狀態，因此，結果要大幅縮短被接合之兩被接合 物間的安裝間隙則相當困難。 【發明内容】 緣此，本發明之目的在於，提供尤其是在非導電性黏接 劑中，經由利用加熱的銲料熔融而接合被接合物之電極彼 此時，即使為微細間距化之被接合物，仍可以低壓力、更 6 312/發明說明書(補件)/92-09/92117805 200406855 且為低溫下的高精度進行低損傷的安裝，並且，不需要精 密的壓力控制，同時可容易且高精度地決定目標之安裝高 度，尤其是較習知高度更低的安裝高度，而可確實獲得希 望的電性接合狀態的安裝方法及安裝裝置。 也就是說，本發明者等鑒於習知雖採用藉由形成球狀凸 塊並以該球狀凸塊而可緩和因接合時的熱膨脹差等所產生 的應力，但是若為非導電性黏接劑中的接合的話，沒有必 要一定要形成為球狀的凸塊之觀點，及僅用於使應力緩和 的銲料量也無必要的觀點，發現尤其是藉由使電極成為與 習知球狀凸塊不同的構成，可容易且高精度而低損傷接合 被微細間距化之電極彼此，同時，不需要精密的壓力控制， 可容易且高精度地決定目標之安裝高度，由此而完成本發 明。 為了達成上述目的，本發明之安裝方法係在非導電性黏 接劑中，經由利用加熱的銲料熔融而接合對向之被接合物 之電極彼此之安裝方法，其特徵為：在安裝前，由在銲料 熔融溫度下不熔融的突出的金屬層及層合於該金屬層上的 銲料層形成至少一方的被接合物電極A，而於安裝時，在 非導電性黏接劑中使該電極A抵接於另一方的被接合物電 極B，在藉由加熱使上述銲料層溶融後，加大使被接合物 彼此更為接近的方向的加壓力，而將上述電極A相對地壓 入電極B側。在此，將電極A相對地壓入電極B側，係指 加壓用的實際的移動動作，在電極A側也好、在電極B側 也好、及在此等兩側也好，以上情況均可。 7 312/發明說明書(補件)/92-09/92117805 200406855 另外，本發明之安裝方法係在非導電性黏接劑中，經由 利用加熱的銲料熔融而接合對向之被接合物之電極彼此之 安裝方法，其特徵為：在安裝前，由在銲料熔融溫度下不 熔融的突出的金屬層及層合於該金屬層上的銲料層形成至 少一方的被接合物電極A，而於安裝時，在非導電性黏接 劑中使該電極A抵接於另一方的被接合物電極B，在藉由 加熱使上述銲料層熔融後，以被接合物間的間隙成為預定 的目標值的方式，將上述電極A相對地壓入電極B側。 在此等本發明之安裝方法中，在將上述電極A相對地壓 入電極B側時，適量擠壓出存在於被接合物間的非導電性 黏接劑，而可於被接合物的外周側形成非導電性黏接劑的 填角銲縫（f i 1 1 e t )。 另外，本發明之安裝方法係在非導電性黏接劑中，經由 利用加熱的銲料溶融而接合對向之被接合物之電極彼此之 安裝方法，其特徵為：在安裝前，由在銲料熔融溫度下不 熔融的突出的金屬層及層合於該金屬層上的銲料層形成至 少一方的被接合物電極A，而於安裝時，在非導電性黏接 劑中使該電極A抵接於另一方的被接合物電極B，在藉由 加熱使上述銲料層熔融後，在使被接合物彼此更為接近的 方向加壓，藉由上述電極A之金屬層的高度，及上述電極 B之高度或在上述電極B也具備金屬層之情況時該金屬層 的高度，來決定被接合物彼此的安裝間隙。 上述金屬層上的銲料層，於決定上述安裝間隙之狀態 中，最好為具有上述電極A之金屬層與上述電極B間之間 8 312/發明說明書(補件)/92-09/92117805 200406855 隙的容積的50〜150%的銲料量的層，且/或上述金屬層上 的銲料層形成為厚度1〜3 0 // m的層。也就是說，與習知球 狀凸塊比較，可形成極少量的銲料層、或是極薄的層。又， 上述電極A之金屬層與上述電極B間之間隙的容積，係指 在電極A之金屬層與電極B之間具有面積大小的情況下， 對應於狹窄方的面積的容積。 另外，具有上述電極A之金屬層或/及上述電極B或上 述電極B也具備金屬層之情況下，該金屬層的頂面最好形 成為凸狀。藉由將金屬層的頂面形成為凸狀，該接觸部僅 成為頂面的一部份，亦即僅成為頂面的中央部，使得含有 在該金屬層與對象方的電極或金屬層之間僅可足夠獲得充 分高的接合可靠度的銲料量的形態的接合成為可能。 上述金屬層可由電解電鍍或無電解電鍍來形成，尤其以 無電解電鍍為佳。因為使用電鍍，基本上不會受到溫滯 (thermal hysteresis)，而於表面不幵i成氧4匕膜，即使形 成氧化膜仍可毫無問題地抑制為極薄層。該金屬層係相對 於銲料層而形成下部阻擋層，該金屬層可形成為例如鎳的 單層、或錄/金的二層構造。 上述銲料層可於上述金屬層上藉由電解電鐘、無電解電 鍍、蒸鍍及浸潰法中任一之方法來形成。尤其在浸潰法中， 可以簡單的製程而極為容易地形成。此外，在此等方法中， 因為基本上不會受到溫滯、或不會受到會出現影響的温 滯，因此在銲料層的表面也不形成氧化膜，或是，即使有 形成氧化膜仍可毫無問題地抑制在極薄層。據此，與伴隨 312/發明說明書(補件)/92-09/92117805 200406855 著習知的溫滯的球狀銲料凸塊的形成比較，氧化膜除去所 用的一次洗淨基本上變得毫無必要。 作為構成該銲料層的銲料的材質，只要為具有較上述金 屬層低的熔融溫度者即可，並無任何限定，並不限定於以 鉛或錫為主體者，也可為含鉍或銀等的材質，尤其是並不 限定於金屬種類，包含使其熔融而進行接合者的全部。 另外，作為上述金屬層可形成厚度30//m以下的層。藉 此，即使加上如此的金屬層與上述銲料層，仍可構成遠低 於習知球型凸塊之高度的電極構造。也就是說，在習知接 合方法中，如前所述，為了由熔融銲料部份，在被黏接劑 所密封為止的期間吸收兩被接合物間的熱膨脹差，而吸收 起因於該熱膨脹差的應力，使之維持不產生不良因素的接 合形態，因此凸塊整體的高度必須增高。但是，本發明之 方法中，因為在非導電性黏接劑中加熱接合，亦即與接合 進行之同時亦進行密封，因此藉由存在於周圍的密封非導 電性黏接劑來確保熔融銲料部份的強度、自己形狀保持 性，故無須如習知般的凸塊高度，而可降低電極A，更為 具體而言，可同時較低地設定金屬層與銲料層。其結果， 也可使其最終的安裝高度遠低於習知高度。藉此，例如為 三維安裝的情況，對要求更低的安裝高度的情況尤為有利。 另外，本發明之安裝方法中，藉由上述金屬層上的銲料 層的量，在非導電性黏接劑中之被接合物的電極彼此的接 合時，控制向至少一方的被接合物的外側壓出的非導電性 黏接劑中的量，藉此，可將形成在該被接合物外側的非導 10 312/發明說明書(補件)/92-09/92117805 200406855 電性黏接劑的填角銲縫形狀控制在指定的形狀。習知，例 如，即便要決定晶片與基板的間隙，但因為晶片與基板上 具有厚度誤差，因而實際上非常不易決定，只能由壓力來 控制樹脂的溢出量。但是，本發明之安裝方法中，因為可 由不熔融的下層金屬層的高度來決定晶片與基板的間隙， 因此，只要事先控制所塗佈的黏接劑的量，因溢出而形成 的填角銲縫形成用黏接劑量便成為一定，從而可形成穩定 的填角銲縫。尤其是若藉由印刷及非導電性薄膜而依晶片 形狀塗佈的話，即可輕易於全周之全部形成均勻的填角銲 縫。 另外，本發明之安裝方法中，作為上述非導電性黏接 劑，可使用具有特殊特性的材料。也就是說，作為上述非 導電性黏接劑，可使用具有在常溫下於所塗佈的狀態而可 保持自己形狀的第1黏度，隨著溫度上升，黏度從上述第 1黏度降低為第2黏度，同時，在預先設定的指定溫度與 時間範圍中，實質上維持為上述第2黏度，在該指定的溫 度範圍經過指定時間後，黏度從上述第2黏度上升而進行 硬化的黏接劑。 在使用如此之非導電性黏接劑的情況，例如，使上述電 極A抵接於另一方的被接合物的電極B後，加熱至銲料熔 融溫度。此外，加熱至銲料熔融溫度後，進一步升温而可 使非導電性黏接劑硬化。 另外，作為如此之非導電性黏接劑，具有成為硬化開始 的誘發點的誘發溫度，黏接劑的溫度一旦到達誘發溫度 11 312/發明說明書(補件)/92-09/92117805 200406855 後，不論黏接劑的溫度為何均可使用進行硬化的黏接劑。 若使用具有如此之誘發溫度的非導電性黏接劑，在該非導 電性黏接劑完全硬化前，便可停止加熱或使加熱機構離開。 另外，本發明所使用的被接合物，尤其是半導體，與對 向的另一方的被接合物的電極接合的電極係由在銲料炫融 溫度下不熔融的突出的金屬層及層合於該金屬層上的銲料 層所形成，而該銲料層的體積或厚度係設定為如前述的本 發明的安裝方法的實施上較佳的值的半導體。 為實施如上述的安裝方法的本發明的安裝裝置，係在非 導電性黏接劑中，經由利用加熱的銲料溶融而接合對向之 被接合物之電極彼此之安裝裝置，其特徵為：具備加壓控 制機構，可控制在非導電性黏接劑中使由在銲料熔融溫度 下不熔融的突出的金屬層及層合於該金屬層上的銲料層而 形成的至少一方的被接合物的電極A，抵接於另一方的被 接合物的電極B用的較低的加壓力；及藉由加熱使上述銲 料層熔融後，將上述電極A相對地壓入電極B側用的較高 的加壓力。 另外，本發明之安裝裝置係在非導電性黏接劑中，經由 利用加熱的銲料溶融而接合對向之被接合物之電極彼此之 安裝裝置，其特徵為：具備高度控制機構，可將一方的被 接合物對於另一方的被接合物的相對高度，控制在非導電 性黏接劑中使由在銲料熔融溫度下不熔融的突出金屬層及 層合於該金屬層上的銲料層所形成的至少一方的被接合物 電極A，抵接於另一方的被接合物電極B用的較高的高度； 12 312/發明說明書(補件)/92-09/92117805 200406855 及藉由加熱使上述銲料層熔融後，將上述電極A相對地壓 入電極B側用的較低的高度。 如上述之本發明之安裝方法及安裝裝置中，基本上可採 用於非導電性黏接劑中的接合時，在電極A抵接於電極B 後，藉由加熱使銲料層熔融，然後提升加壓力進一步壓入 電極A的方法，及使銲料層熔融後，控制高度（被接合物彼 此的安裝間隙）而進一步將電極A壓入指定量的方法中任 一方法。在如此之方法中，因為在非導電性黏接劑中，經 由利用加熱的銲料熔融而接合被接合物之電極彼此時，由 在銲料熔融溫度下不熔融的突出金屬層及層合於該金屬層 上的銲料層形成至少一方的被接合物的電極A，於安裝 時，在使銲料層熔融後，以邊加壓或高度控制邊壓入被接 合物的方式，因而可以低壓力進行安裝。也就是說，在較 薄地形成於金屬層上的銲料層熔融後，藉由壓入電極而進 行接合，因此以低壓力進行安裝成為可能，即使為在電路 上被區域凸塊化的被接合物的情況，仍可以低損傷進行高 精度的安裝。 上述中，在進入決定安裝間隙的方法的範疇之本發明之 一形態的安裝方法中，在非導電性黏接劑中的接合時，為 了決定被接合物彼此的安裝間隙、即決定安裝高度，在銲 料層熔融的狀態下，電極A之金屬層與電極B抵接，或電 極B也具備金屬層的情況則實質上與該金屬層抵接，由該 電極A之金屬層的高度與電極B之高度，或電極B也具備 金屬層的情況則與該金屬層的高度，來決定被接合物彼此 13 312/發明說明書(補件)/92-09/92117805 200406855 的安裝間隙（安裝高度）。此時，兩者之間呈薄膜狀地殘留 炫融銲料。另外，在複數電極彼此被接合的情況中，並無 必要一定要抵接全部的金屬層，只要抵接至少一個金屬 層，即可決定安裝高度。如此，因為藉由機械式抵接來決 定安裝高度，因此安裝高度決定上，變得無需由具有不穩 定的流動性的熔融銲料來決定安裝高度的動作，而僅進行 上述抵接動作（或加壓動作），即可正確決定初期設定的指 定的安裝高度。藉此，不需要如習知的精密的壓力控制， 只要於銲料層熔融後施加適當的壓入壓力，即可容易且高 精度地決定為指定的安裝高度。藉此，可同時達成安裝的 容易化與控制的容易化。另外，藉由在非導電性黏接劑中 的加熱接合，可進行無助銲劑狀態下的安裝。 另外，作為銲料層之銲料量，只要為在抵接上述金屬層 的狀態下埋入與對象方電極之間的間隙而可確保高可靠度 的電性接合的足夠量即可，可為極少量或極薄層。藉由適 當控制該銲料量，並藉由接合時的加壓（經由適當的壓入壓 力），可將熔融銲料埋入金屬層與對象電極間的間隙，同 時，可適當壓出而不會於金屬層與電極周圍產生剩餘地繞 入。其結果，不會與鄰接之電極間產生短路等的不良因素， 而可良好地繞入，可獲得可靠度高的接合狀態。也就是說， 只要適當地設定銲料層的厚度或銲料量，即可不影響打銲 接合的條件而達成最佳的銲料的繞入，容易得到所需的接 合狀態。尤其是在要求較低的安裝高度的情況下，可提供 極佳的方法。 14 312/發明說明書(補件)/92-09/92117805 200406855 另外，本發明之安裝方法及安裝裝置中，因為在非導電 性黏接劑中接合被接合物的電極彼此，因此基本上可於無 助銲劑狀態進行安裝。也就是說，習知方法中，即便採用 銲料層合構造，因為非為在非導電性黏接劑中加熱的方 法，尤其是對象方的電極的氧化成為問題，故若不使用助 銲劑，事實上要達成氧化防止的接合很困難。但是，本發 明中，因為在非導電性黏接劑中進行加熱，因此不會發生 如此的氧化的問題，即使無助銲劑也不會產生氧化而可行 所需的接合。於是，如前所述，因為於非導電性黏接劑中， 在補強熔融銲料的狀態下進行接合，因此，可較低地設定 銲料層的高度，而可將最終安裝高度抑制在較小。 更且，只要使用顯示特殊的特性行為的非導電性黏接 劑，關於熔融銲料的行為及黏接劑的硬化亦可成為最佳狀 態，可獲得更為理想的接合狀態，同時，可極為縮短安裝 節拍。 【實施方式】 以下，參照圖式說明本發明之較佳實施形態。 圖1顯示本發明之一實施形態之安裝方法及安裝裝置， 顯示在基板2 (例如，電路基板、液晶基板或晶圓）安裝半 導體晶片1 (例如，I C晶片或晶片）的情況之晶片剛要安裝 前的狀態。晶片1及基板2上分別設有電極3及電極4， 接合著對應之電極彼此。晶片1係如藉由吸著而被保持在 打銲接合機的晶片保持工具5的下面。基板2係在晶片1 的下方被保持固定於打銲接合機的基板保持工具6上。該 15 312/發明說明書(補件)/92-09/92117805 200406855 打銲接合機中，形成對於被吸著保持在晶片保持工具5下 面的晶片1的位置，控制著被保持固定於基板保持工具6 上的基板2的位置的狀態，尤其是〃對應之電極彼此成為 位置對應的狀態。電極彼此的接合係如圖1所示，被塗佈 於任一方的被接合物（本實施形態中在基板2上）的非導電 性黏接劑7，如圖2所示般展延，而於該非導電性黏接劑7 中，經由利用加熱的銲料熔融而進行。為了該銲料熔融用 的加熱及如後述般展延的非導電性黏接劑7的加熱硬化， 本實施形態中，加熱器8係内藏於基板保持工具6，尤其 是在本實施形態中，加熱器8構成為可急速加熱的陶瓷加 熱器。另外，對加熱用途之目的，也可取代基板保持工具 6側，而將加熱器9内藏於晶片保持工具5側，而且也可 將加熱器内藏於基板保持工具6側及晶片保持工具5側的 兩方。 又，本實施形態中，晶片保持工具5側（晶片保持頭側） 構成為本發明中稱之為加壓控制機構或高度控制機構，但 因為加壓力或高度之控制只要在晶片1與基板2之間相對 進行即可，因此也可將基板保持工具6側或晶片保持工具 5側與基板保持工具6側的兩方構成為加壓控制機構或高 度控制機構。 上述非導電性黏接劑7係包括非導電性糊膠及非導電性 薄膜的概念。在圖1所示狀態中，以呈凸狀隆起的方式塗 佈非導電性黏接劑7。如此之凸狀塗佈例如可以分散器之 塗佈來進行。除此之外，亦可藉由網版印刷，例如局部塗 16 3 ] 2/發明說明書(補件)/92-09/92117805 200406855 佈為平板狀。但是，在非導電性黏接劑7的展延時為了防 止空隙的捲入，最好如上述以呈凸狀隆起的方式塗佈。另 外，藉由網版印刷等而將非導電性黏接劑塗佈為平板狀的 情況或塗佈為凸狀的情況，藉由内藏於基板保持工具的加 熱器，利用加熱非導電性黏接劑而使該黏接劑的黏度降 低，使捲入的空隙容易除去，而對最終之無空隙化相當有 效。 晶片1之電極3在本實施形態中形成為如圖3所示之狀 態。也就是說，由設於晶片1之一面上的在銲料熔融溫度 下不熔融的突出金屬層11及層合於該金屬層11上的銲料 層1 2所形成。銲料層1 2極薄地形成為厚度1〜3 0 // m的 層。如此之金屬層1 1及銲料層1 2所組成的電極構成，不 僅可適用於一方的被接合物電極A (本實施形態中為晶片1 的電極3 )，亦可適用於另一方的被接合物電極B (本實施形 態中為基板2的電極4)。 本實施形態中，金屬層11藉由無電解電鍍，基本上形 成為不會受到溫滯，其上，銲料層1 2藉由電鍍、蒸鍍或浸 潰法，形成為基本上也不會受到大的溫滯，或是或不會受 到會出現影響的溫滯的構成。因此，形成於安裝前的電極 3，基本上也不會受到大的溫滯，在安裝前實質上不會產生 伴隨著加熱的一次氧化膜，即使產生有氧化膜仍為不造成 問題的微量，在該狀態下，在非導電性黏接劑7中以不會 觸及大氣的狀態進行安裝，因此，在安裝前特別洗淨除去 氧化膜用的處理並無必要。 17 312/發明說明書(補件)/92-09/92117805 200406855 由如上述的金屬層1 1與銲料層1 2組成的電極，如圖2 丨 所示，在非導電性黏接劑7中被抵接於基板2的電極4， 藉由加熱而使得銲料層1 2被熔融後，晶片1被壓向更為接 近於基板2的方向。因為此時的加熱溫度係設定為不會使 金屬層1 1熔融，但使銲料層1 2熔融的溫度，因此，金屬 層11抵接於對向的電極4，而存在於金屬層11與電極4 之間的熔融銲料，其局部則在其間形成為薄膜，同時，殘 餘部份繞入金屬層1 1與電極4之周圍，從而形成如圖4 所示的接合狀態。 此時，藉由金屬層1 1抵接於對向的電極4，晶片1與基 板2的安裝間隙（安裝高度），依據金屬層1 1的高度與電極 4的高度的合計高度而可機械地且自然地決定。因此，只 要此等金屬層1 1的高度與電極4的高度形成為指定的高 度，則不需要進行精密的壓力控制，可容易且高精度地決 定安裝高度。例如，只要以適當大小的壓力將晶片1壓向 基板2，即可自然且高精度地決定安裝高度。此時，也可 略微加大壓入用的加壓力。此外，也可以壓入指定量的方 式來控制高度。 另外，藉由上述加壓也可將非導電性黏接劑7的展延狀 態形成為更為適當者，例如圖5所示，可為於周圍形成適 當大小的填角銲縫1 3的狀態。然後，在上述加熱的同時、 或藉由繼續加熱，進行非導電性黏接劑7的硬化，以完成 所需的安裝。上述填角銲縫1 3的大小如前所述，藉由金屬 層1 1上的銲料層1 2的量，在非導電性黏接劑7中之電極 18 312/發明說明書(補件)/92-09/92117805 200406855 彼此的接合時，控制向著至少一方的被接合物的外側壓出 的非導電性黏接劑7的量，藉此，可將形成於該被接合物 外側的非導電性黏接劑7的填角銲縫1 3的形狀控制在指定 的形狀。 如此，在本實施形態之安裝方法中，不會影響打銲接合 條件，無須特別進行精密的壓力控制，只要將最初設定的 銲料層1 2的銲料量控制在指定的量，即可形成最為理想的 銲料的繞入，可容易得到高精度且可靠度高的接合狀態。 因為在使形成於金屬層上的薄銲料層熔融後，施加用於壓 入的低壓力即可，因此，不需要如習知的高加壓力，即可 以低損傷進行高精度的安裝。 另外，在本發明之安裝方法中，最好將金屬層或/及另 一方的電極或該另一方的電極也具備金屬層的情況的該金 屬層的頂面預先形成為凸狀。例如，如圖6之另一實施形 態所示，可由頂面形成為凸面2 3的金屬層2 4及極薄地層 合於該金屬層2 4上的合適銲料量的銲料層2 5形成晶片2 1 的電極2 2。 將具備如此之備有頂面形成為凸狀的金屬層2 4的電極 2 2的晶片21，例如圖7所示般在非導電性黏接劑2 6中安 裝於基板2 7的情況下，如圖2 7所示，藉由適當大小的加 壓力抵接凸狀的金屬層2 4的頂面及基板2 7的電極2 8的頂 面，在該抵接狀態下利用於兩頂面之間而形成適當的間 隙，因此，熔融之銲料可充分埋入該間隙之間，同時，可 適當繞入金屬層24與電極28的周圍。藉此，金屬層24 19 312/發明說明書(補件)/92-09/92117805 200406855 與電極2 8的更高可靠度的接合成為可能。當然，藉 地設定金屬層24的高度與電極28的高度，可容易 度地決定安裝高度。若將如此之至少一方的頂面形 狀，即可形成更為理想的安裝。 又，在本發明之安裝方法中，作為非導電性黏接 使用顯示特殊特性行為者。也就是說，作為非導電 劑，係為熱硬化性者，也可使用具有依所塗佈的狀 保持圖1所示之隆起為凸狀的自己形狀的較高的第 度，隨著溫度上升，黏度從第1黏度降低為較低的 度，同時，在預先設定的指定溫度範圍指定時間内 上維持為該第2黏度，在該指定指定時間經過後， 第2黏度的時間開始具有時間延遲，藉由設定硬化 的誘發溫度，黏度從第2黏度開始上升而進行硬化 者。 上述第1黏度、第2黏度係對應非導電性黏接劑 形狀保持性能、銲料層的熔融溫度等而適當設定， 質上維持為該第2黏度之上述指定溫度範圍及指定 熔融銲料可確實繞入所需形態展延的時間而適當設 就是說，第1黏度係設定為在被塗佈的狀態中，為 圖1所示之隆起為凸狀的自己形狀、或例如由網版 塗佈的指定的自己形狀的黏度，且，設定為如圖2月 在晶片1與基板2間被壓擴而展延時維持較高的黏 可以不捲入空隙的方式將環境氣體向周圍壓出的黏 2黏度係由如與銲料層開始熔融時的熔融銲料的流 312/發明說明書(補件)/92-09/92117805 由適當 且局精 成為凸 劑也可 性黏接 態而可 1黏 第2黏 ，實質 從到達 開所用 的特性 之自己 考慮實 時間係 定。也 可保持 印刷所 示般， 度，而 度。第 性的 20 200406855 關係所定，其在被壓擴時被設定為不會成為大的阻力的充 分低的黏度。於是，實質上維持在第2黏度的上述指定的 溫度範圍或指定的時間，係設定為至少用以銲料接合所需 時間内不會開始非導電性黏接劑之硬化，或是不會進行硬 化，而可確保將熔融銲料壓擴為所需形狀的必要時間的範 圍。 如此之時間的確保尤其可依誘發温度而按如下步驟進 行。也就是說，在將誘發溫度設定為銲料的融點以下的情 況，可由從觸發開始至非導電性黏接劑之硬化為止的時間 來設定。另外，在將誘發温度設定為較銲料的融點高的溫 度的情況，達到銲料的融點後，藉由維持於該溫度或維持 於較誘發溫度低的溫度，可自由設定不會進行此以上之硬 化的上述時間，在進行所需接合後再度提高溫度而上升為 誘發溫度以上，即可急速硬化非導電性黏接劑。 如此之非導電性黏接劑的特性行為，在與溫度的關係 中，例如圖8所示，在與時間的關係中，由後述之圖1 0 ( C) 所示。在圖8所示特性中，常溫顯示較高的第1黏度，伴 隨著溫度的上升，黏度漸漸降低，最後到達較低的第2黏 度，在指定溫度範圍内的某一期間，實質上維持該低的第 2黏度，當溫度上升為高於指定的溫度範圍時，可作為黏 度上升而變得較為急速硬化的特性顯示。該指定溫度範圍 可對應晶片安裝時的升溫特性等適當設定。如此之非導電 性黏接劑的特性可藉由調整構成非導電性黏接劑的樹脂與 其硬化劑的組合及組成來達成。例如，為以較大的自由度 21 312/發明說明書(補件)/92-09/92117805 200406855 將圖8所示特性調整為所需的特性，最好使用液狀的雙馬 來醯亞胺樹脂及過氧化物的硬化劑。由該液狀雙馬來醯亞 胺樹脂及過氧化物的硬化劑組成的非導電性黏接劑，在常 溫中如上述顯示較高的黏度，當溫度上升時，樹脂與硬化 劑的反應開始，伴隨著溫度上升首先黏度降低。當溫度上 升時，黏度降低為如上述的第2黏度，即使此後的溫度上 升，在指定的溫度範圍内實質上仍維持第2黏度，其間確 保著銲料接合用所需的時間。溫度進一步上升，當到達設 定的誘發溫度時，黏度較為急速地上升而較為急速地硬 化。該誘發溫度藉由硬化劑的調合而可較為任意地設定， 其誘發溫度越高，則越急速硬化。 順便而言，習知作為非導電性黏接劑用的樹脂，具有如 圖9所示的黏度-溫度特性。也就是說，藉由從常溫的溫度 上升，非導電性黏接劑的黏度降低，實質上不存在可維持 降低之黏度的溫度範圍，而藉由溫度上升黏度立即開始上 升’並開始硬化。因此，無法充分確保本發明中之辉料的 壓擴及依該銲料的接合用的必要的黏度降低時間。另外， 因為硬化的進行慢，從硬化開始至接近完全硬化的狀態為 止需要長時間，其間，有以金屬層與電極的接合狀態不會 成為不良的方式，持續保持加壓晶片的狀態的必要。因為 至可解除晶片的加壓為止的時間長，因此節拍時間的縮短 困難。而本發明中則也解決了此類的問題。 若圖示使用顯示如上述的特性行為的非導電性黏接劑 的晶片安裝的一連串步驟，則如圖1 0 ( A )、（ B )、（ C )所示。 22 312/發明說明書(補件)/92-09/92117805 200406855 各圖之橫軸為時間軸，圖1 0 ( A)顯示晶片保持工具5之頭 的上下方向的位置，使晶片保持工具5下降而將晶片1對 基板2加壓，或在加壓某段時間後解除該加壓的動作。圖 1 0 ( B)顯示非導電性黏接劑的溫度的行為，在漸漸加熱而到 達對應第2黏度的溫度後，本例中，此後也緩緩使溫度上 升，在指定的溫度範圍内，非導電性黏接劑的黏度實質上 維持在前述的第2黏度或其附近的低黏度。當溫度到達非 導電性黏接劑的誘發溫度時，非導電性黏接劑的硬化開 始，在適當的溫度停止加熱，使非導電性黏接劑自然硬化。 另外，非導電性黏接劑的硬化開始後經過適當的時間，解 除晶片1的加壓。 藉由試驗可確認如此之本發明之安裝方法的效果，尤其 是可確認被微細間距化的被接合物的安裝中的低加壓力化 的效果及該情況下的安裝可靠度。試驗係使用東麗工程（股） 製黏接機0 F - 2 0 0 0來進行。以往，在安裝具有多數電極（凸 塊）的被接合物的情況，從最初開始使用高壓力（5 0 g /凸塊 程度）來進行安裝。然而，在本發明之安裝方法中，如以下 的實驗結果，可以極低的壓力進行所需的安裝。 將4 m m □、凸塊間距1 5 // m、凸塊尺寸1 0 // m □、凸塊數 8 0 0的晶片安裝於具備對應數量的電極的基板上。晶片的 凸塊高度的平均為4. 84/zm，凸塊高度的誤差為± 10〜 1 3 %。凸塊係於N i金屬層上在使低溫銲料溶融的銲料槽進 行浸潰而形成於銲料槽。在試驗中，係以0 . 2 g /凸塊、0 . 4 g / 凸塊、1 . 0 g /凸塊進行加壓，但在以0 . 2 g /凸塊進行加壓的 23 312/發明說明書(補件)/92-09/92117805 200406855 情況，產生無法取得導通的凸塊。在以ο . 4 g /凸塊進行加 壓的情況，為可取得導通但無法控制高度者。在以1. 0 g / 凸塊進行加壓的情況，所有的凸塊均可獲得優良的導通， 同時高度均可控制為所需高度。該1. 0 g /凸塊的所謂加壓 力與習知加壓力比較，為極低的低壓力，從而可確認可以 低損傷進行高精度的安裝。圖1 1顯示在該試驗中進行的高 度控制（晶片側頭的高度控制）、溫度控制、壓力控制的特 性圖。 乂產業上的可利用性） 本發明之安裝方法及安裝裝置，係為尤其對要求以低壓 力、高精度且低損傷接合被微細間距化之電極或具備凸塊 的被接合物的安裝極佳者。另外，對要求高精度決定安裝 高度（安裝之被接合物間的間隙）的安裝也極佳。 【圖式簡單說明】 圖1為顯示本發明之一實施形態之安裝方法及安裝裝置 之晶片安裝前的狀態的概要側視圖。 圖2為顯示圖1之安裝方法及安裝裝置中使非導電性黏 接劑展延而在該非導電性黏接劑中使電極彼此抵接的狀態 的概要縱剖視圖。 圖3為顯示圖1之安裝方法及安裝裝置之晶片電極的構 成的放大縱剖視圖。 圖4為顯示圖1之安裝方法及安裝裝置之介由熔融銲料 接合金屬層與另一方的電極的狀態的放大部份縱剖視圖。 圖5為顯示圖1之安裝方法及安裝裝置之圖4的步驟後 24 312/發明說明書(補件)/92-09/92117805 200406855 的安裝狀態的概要縱剖視圖。 圖6為顯示本發明之另一實施形態之安裝方法之晶片電 極的構成的部份縱剖視圖。 圖7為顯示介由炫融銲料而接合圖6之金屬層與另一方 的電極的狀態的放大部份縱剖視圖。 圖8為顯示本發明之一實施形態之安裝方法所使用之非 導電性黏接劑之溫度-黏度特性的一例的特性圖。 圖9為顯示習知之非導電性黏接劑之溫度-黏度特性的 一例的特性圖。 圖1 0 ( A )〜圖1 0 ( C )為顯示本發明之一實施形態之安裝 方法之非導電性黏接劑之行為的一例的特性圖。 圖1 1為試驗本發明之一實施形態之安裝方法之情況的 高度、溫度、壓力的控制特性圖。 (元件符號說明） 1 半 導 體 晶 片 2 基 板 3 電 極 4 電 極 5 晶 片 保 持 工 具 6 基 板 保 持 工 具 7 非 導 電 性 黏 接劑 8 加 熱 器 9 加 熱 器 11 金 屬 層 3 ] 2/發明說明書(補件)/92-09/92117805 25 200406855
12 銲 料 層 13 填 角 銲 縫 21 晶 片 22 電 極 23 凸 面 24 金 屬 層 25 銲 料 層 26 非 導 電 性黏接劑 27 基 板 28 電 極 312/發明說明書(補件)/92-09/92117805 26

Claims (1)

  1. 200406855 拾、申請專利範圍： 1. 一種安裝方法，係在非導電性黏接劑中，經由利 熱的銲料熔融而接合對向之被接合物之電極彼此之安 法，其特徵為： 在安裝前，由在銲料熔融溫度下不熔融的突出金屬 層合於該金屬層上的銲料層形成至少一方的被接合物 A，而於安裝時，利用在非導電性黏接劑中使該電極A 於另一方的被接合物電極B，在藉由加熱使上述銲料 融後，加大使被接合物彼此更為接近的方向的加壓力 將上述電極A相對地壓入電極B側。 2 .如申請專利範圍第1項之安裝方法，其中，在將 電極A相對地壓入電極B側時，於被接合物的外周側 非導電性黏接劑的填角銲縫。 3. 如申請專利範圍第1項之安裝方法，其中，上述 層上的銲料層，形成為厚度1〜3 0 // m的層。 4. 如申請專利範圍第1項之安裝方法，其中，將上 極A之金屬層或/及上述電極B或上述電極B也具備金 之情況的該金屬層的頂面，形成為凸狀。 5. 如申請專利範圍第1項之安裝方法，其中，上述 層係藉由電解電鍍或無電解電鍍來形成。 6. 如申請專利範圍第1項之安裝方法，其中，上述 層係藉由電解電鍍、無電解電鍍、蒸鍍及浸潰法中任 方法來形成。 7. 如申請專利範圍第1項之安裝方法，其中，上述 312/發明說明書(補件)/92-09/92117805 用加 裝方 層及 電極 抵接 曹溶 ，而 上述 形成 金屬 述電 屬層 金屬 銲料 一之 金屬 27 200406855 層係形成厚度3 0 // m以下的層。 8. 如申請專利範圍第1項之安裝方法，其中，藉 金屬層上的銲料層的量，在非導電性黏接劑中之被 的電極彼此的接合時，控制向至少一方的被接合物 壓出的非導電性黏接劑的量，藉此而將形成在該被 的外側的非導電性黏接劑的填角銲縫形狀控制在指 狀。 9. 如申請專利範圍第1項之安裝方法，其中，作 非導電性黏接劑，使用具有在常溫下依所塗佈的狀 保持自己形狀的第1黏度，隨著溫度上升，黏度從 1黏度降低為第2黏度，同時，在預先設定的指定 時間範圍實質上維持在上述第2黏度，在該指定的 圍經過指定時間後，黏度從上述第2黏度開始上升 硬化的黏接劑。 1 0 .如申請專利範圍第9項之安裝方法，其中，< 述電極A抵接於另一方的被接合物電極B後，加熱 熔融溫度。 1 1 .如申請專利範圍第1 0項之安裝方法，其中， 至銲料溶融溫度後，進一步升溫而使上述非導電性 硬化。 1 2 .如申請專利範圍第9項之安裝方法，其中，4 述非導電性黏接劑，使用具有成為硬化開始的誘發 發溫度，且黏接劑的溫度一旦到達誘發溫度後，不 劑的溫度為何均進行硬化的黏接劑。 312/發明說明書(補件)/92-09/92117805 由上述 接合物 的外側 接合物 定的形 為上述 態而可 上述第 溫度與 溫度範 而進行 t使上 至銲料 在加熱 黏接劑 $為上 點的誘 論黏接 28 200406855 1 3.如申請專利範圍第1 2項之安裝方法，其中，在上述 非導電性黏接劑完全硬化前，停止加熱或使加熱機構離開。 1 4. 一種安裝方法，係在非導電性黏接劑中，經由利用 加熱的銲料熔融而接合對向之被接合物之電極彼此之安裝 方法，其特徵為： 在安裝前，由在銲料熔融溫度下不熔融的突出金屬層及 層合於該金屬層上的銲料層形成至少一方的被接合物電極 A，而於安裝時，在非導電性黏接劑中使該電極A抵接於另 一方的被接合物電極B，在藉由加熱使上述辉料層熔融 後，以被接合物間的間隙成為預定的目標值的方式，將上 述電極A相對地壓入電極B側。 1 5.如申請專利範圍第1 4項之安裝方法，其中，在將上 述電極A相對地壓入電極B側時，於被接合物的外周側形 成非導電性黏接劑的填角銲縫。 1 6.如申請專利範圍第1 4項之安裝方法，其中，上述金 屬層上的鐸料層，形成為厚度1〜30//m的層。 1 7.如申請專利範圍第1 4項之安裝方法，其中，將上述 電極A之金屬層或/及上述電極B或上述電極B也具備金屬 層之情況的該金屬層的頂面，形成為凸狀。 1 8.如申請專利範圍第1 4項之安裝方法，其中，上述金 屬層係藉由電解電鍍或無電解電鍍來形成。 1 9 .如申請專利範圍第1 4項之安裝方法，其中，上述銲 料層係藉由電解電鍍、無電解電鍍、蒸鍍及浸潰法中任一 之方法來形成。 29 312/發明說明書(補件)/92-09/921178〇5 200406855 2 0 .如申請專利範圍第1 4項之安裝方法，其中，上述金 屬層係形成厚度3 0 // m以下的層。 2 1 .如申請專利範圍第1 4項之安裝方法，其中，藉由上 述金屬層上的銲料層的量，在非導電性黏接劑中之被接合 物的電極彼此的接合時，控制向至少一方的被接合物的外 側壓出的非導電性黏接劑的量，藉此而將形成在該被接合 物的外側的非導電性黏接劑的填角銲縫形狀控制在指定的 形狀。 2 2 .如申請專利範圍第1 4項之安裝方法，其中，作為上 述非導電性黏接劑，使用具有在常溫下依所塗佈的狀態而 可保持自己形狀的第1黏度，隨著溫度上升，黏度從上述 第1黏度降低為第2黏度，同時，在預先設定的指定溫度 與時間範圍實質上維持在上述第2黏度，在該指定的溫度 範圍經過指定時間後，黏度從上述第2黏度開始上升而進 行硬化的黏接劑。 2 3 .如申請專利範圍第2 2項之安裝方法，其中，在使上 述電極A抵接於另一方的被接合物電極B後，加熱至銲料 熔融溫度。 2 4.如申請專利範圍第2 3項之安裝方法，其中，在加熱 至銲料熔融溫度後，進一步升温而使非導電性黏接劑硬化。 2 5 .如申請專利範圍第2 2項之安裝方法，其中，作為上 述非導電性黏接劑，使用具有成為硬化開始的誘發點的誘 發溫度，且黏接劑的溫度一旦到達誘發溫度後，不論黏接 劑的溫度為何均進行硬化的黏接劑。 30 312/發明說明書(補件)/92-09/92117805 200406855 2 6 .如申請專利範圍第2 5項之安裝方法，其中，在上述 非導電性黏接劑完全硬化前，停止加熱或使加熱機構離開。 2 7 . —種安裝方法，係在非導電性黏接劑中，經由利用 加熱的銲料熔融而接合對向之被接合物之電極彼此之安裝 方法，其特徵為： 在安裝前，由在銲料熔融溫度下不熔融的突出金屬層及 層合於該金屬層上的銲料層形成至少一方的被接合物電極 A，而於安裝時，在非導電性黏接劑中使該電極A抵接於另 一方的被接合物電極B，在藉由加熱使上述銲料層熔融 後，在使被接合物彼此更為接近的方向加壓，藉由上述電 極A之金屬層的高度，及上述電極B之高度或在上述電極 B也具備金屬層之情況該金屬層的高度，來決定被接合物 彼此的安裝間隙。 2 8 .如申請專科範圍第2 7項之安裝方法，其中，在上述 安裝間隙之狀態之具有上述電極A之金屬層與上述電極B 間之間隙的容積的5 0〜1 5 0 %的銲料量的層，形成上述金屬 層上的銲料層。 2 9 .如申請專利範圍第2 7項之安裝方法，其中，上述金 屬層上的銲料層係形成為厚度1〜3 0 μ m的層。 3 0 .如申請專利範圍第2 7項之安裝方法，其中，將上述 電極A之金屬層或/及上述電極B或上述電極B也具備金屬 層之情況的該金屬層的頂面，形成為凸狀。 3 1 .如申請專利範圍第2 7項之安裝方法，其中，上述金 屬層係藉由電解電鍍或無電解電鍍來形成。 31 312/發明說明書(補件)/92-09/92117805 200406855 3 2 .如申請專利範圍第2 7項之安裝方法，其中 料層係藉由電解電鍍、無電解電鍍、蒸鍍及浸潰 之方法來形成。 3 3 .如申請專利範圍第2 7項之安裝方法，其中 屬層係形成厚度3 0 // m以下的層。 3 4.如申請專利範圍第2 7項之安裝方法，其中 述金屬層上的銲料層的量，在非導電性黏接劑中 物的電極彼此的接合時，控制向至少一方的被接 側壓出的非導電性黏接劑的量，藉此而將形成在 物的外側的非導電性黏接劑的填角銲縫形狀控制 形狀。 3 5 .如申請專利範圍第2 7項之安裝方法，其中 述非導電性黏接劑，使用具有在常溫下依所塗佈 可保持自己形狀的第1黏度，隨著溫度上升，黏 第1黏度降低為第2黏度，同時，在預先設定的 與時間範圍實質上維持在上述第2黏度，在該指 範圍經過指定時間後，黏度從上述第2黏度開始 行硬化的黏接劑。 3 6 .如申請專利範圍第3 5項之安裝方法，其中 述電極A抵接於另一方的被接合物的電極B後， 料熔融溫度。 3 7 .如申請專利範圍第3 6項之安裝方法，其中 至銲料熔融溫度後，進一步升溫而使非導電性黏d 3 8 .如申請專利範圍第3 5項之安裝方法，其中 312/發明說明書(補件)/92-09/92117805 ，上述銲 法中任一 ，上述金 ，藉由上 之被接合 合物的外 該被接合 在指定的 ，作為上 的狀態而 度從上述 指定溫度 定的溫度 上升而進 ，在使上 加熱至銲 ，在加熱 I劑硬化。 ，作為上 32 200406855 述非導電性黏接劑，使用具有成為硬化開始的誘發點的誘 發溫度，且黏接劑的溫度一旦到達誘發溫度後，不論黏接 劑的溫度為何均而進行硬化的黏接劑。 3 9 .如申請專利範圍第3 8項之安裝方法，其中，在上述 非導電性黏接劑完全硬化前，停止加熱或使加熱機構離開。 4 0 . —種安裝裝置，係在非導電性黏接劑中，經由利用 加熱的銲料熔融而接合對向之被接合物之電極彼此之安裝 裝置，其特徵為： 具備加壓控制機構，可控制在非導電性黏接劑中使由在 銲料熔融溫度下不熔融的突出金屬層及層合於該金屬層上 的銲料層而形成的至少一方的被接合物電極A，抵接於另 一方的被接合物電極B用的較低的加壓力；及藉由加熱使 上述銲料層熔融後，將上述電極A相對地壓入電極B側用 的較高的加壓力。 4 1 . 一種安裝裝置，係在非導電性黏接劑中，經由利用 加熱的銲料熔融而接合對向之被接合物之電極彼此之安裝 裝置，其特徵為： 具備高度控制機構，可將一方的被接合物的對另一方的 被接合物的相對高度，控制在非導電性黏接劑中使由在銲 料熔融温度下不熔融的突出金屬層及層合於該金屬層上的 銲料層而形成的至少一方的被接合物電極A，抵接於另一 方的被接合物電極B用的較高的高度；及藉由加熱使上述 銲料層熔融後將上述電極A相對地壓入電極B側用的較低 的高度。 33 312/發明說明書(補件)/92-09/92117805
TW092117805A 2002-07-01 2003-06-30 Mounting method and mounting apparatus TW200406855A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002192127 2002-07-01
JP2002292262A JP2004088041A (ja) 2002-07-01 2002-10-04 実装方法および実装装置

Publications (1)

Publication Number Publication Date
TW200406855A true TW200406855A (en) 2004-05-01

Family

ID=30002330

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092117805A TW200406855A (en) 2002-07-01 2003-06-30 Mounting method and mounting apparatus

Country Status (4)

Country Link
JP (1) JP2004088041A (zh)
AU (1) AU2003244057A1 (zh)
TW (1) TW200406855A (zh)
WO (1) WO2004003993A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4644469B2 (ja) * 2004-11-09 2011-03-02 富士通株式会社 半導体チップのフリップチップ実装方法およびその実装装置
JP6412376B2 (ja) * 2014-09-09 2018-10-24 ボンドテック株式会社 チップと基板との接合方法、チップと基板との仮接合装置、チップ実装システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781560B2 (ja) * 1988-01-22 1998-07-30 日本電気株式会社 半導体装置及びその製造方法
JP3415144B2 (ja) * 1989-12-21 2003-06-09 ロックヒード マーティン コーポレーション エポキシ／ポリイミド共重合体ブレンド誘電体およびこれを用いた多層回路
JP2655129B2 (ja) * 1995-03-23 1997-09-17 日本電気株式会社 プリント配線板の製造方法
JPH10335375A (ja) * 1997-06-02 1998-12-18 Toshiba Corp テープキャリアパッケージ
JP3539175B2 (ja) * 1998-01-23 2004-07-07 松下電器産業株式会社 電子部品の実装方法
JP3539176B2 (ja) * 1998-01-23 2004-07-07 松下電器産業株式会社 電子部品の実装方法
JP2000101013A (ja) * 1998-09-18 2000-04-07 Matsushita Electric Ind Co Ltd ベアチップ部品を含む混載部品の実装方法および混載回路基板
JP2001110835A (ja) * 1999-10-08 2001-04-20 Sony Corp 半導体装置
JP2001313462A (ja) * 2000-04-28 2001-11-09 Hitachi Ltd 電子部品の実装方法
JP2003100809A (ja) * 2001-09-27 2003-04-04 Harima Chem Inc フリップチップ実装方法

Also Published As

Publication number Publication date
AU2003244057A1 (en) 2004-01-19
JP2004088041A (ja) 2004-03-18
WO2004003993A1 (ja) 2004-01-08

Similar Documents

Publication Publication Date Title
JP4605155B2 (ja) 半導体装置及びその製造方法
JP3150347B2 (ja) 回路基板への電子部品の実装方法及びその装置
JP3922882B2 (ja) チップの実装方法
JP5066935B2 (ja) 電子部品および電子装置の製造方法
JPH11191569A (ja) フリップチップ実装方法および半導体装置
US6209196B1 (en) Method of mounting bumped electronic components
JP2007019360A (ja) 電子部品の実装方法
JP2008147601A (ja) フリップチップ接合方法及び半導体装置の製造方法
JP2001332583A (ja) 半導体チップの実装方法
US6998293B2 (en) Flip-chip bonding method
JP2003100809A (ja) フリップチップ実装方法
JP2001284382A (ja) はんだバンプ形成方法、フリップチップ実装方法及び実装構造体
TW200406855A (en) Mounting method and mounting apparatus
JP2002334906A (ja) フリップチップの実装方法
JP2007142232A (ja) バンプ付電子部品の実装方法
JP3570229B2 (ja) 半田接合方法および半田接合用の熱硬化性樹脂
JP4200273B2 (ja) 実装基板の製造方法
JPH11186324A (ja) バンプ付電子部品の実装方法
JP2008130992A (ja) 実装構造体とその製造方法および半導体装置とその製造方法
JP2006332354A (ja) プリント回路基板の製造方法、プリント回路基板
JP5065657B2 (ja) 電子装置およびその製造方法
JP6136411B2 (ja) 電子部品の接合方法および電子機器
JPH1098075A (ja) 半導体実装方法、半導体実装装置および半導体実装構造
JP3539176B2 (ja) 電子部品の実装方法
JP4215685B2 (ja) 電子回路素子の製造方法