TW200403624A - Video data transfer method, display control circuit, and liquid crystal display device - Google Patents

Description

200403624 五、發明說明（l) 發明所屬之技術領域 將号；種液晶顯示裝置，特別是有關於具有 顯^置 晶顯不面板之一顯示控制電路之液晶 先前技術 产f5 ¥:增加電腦、電視等之顯示影像之高解析 2，且在處理影音資料（影像資料）之液晶顯示裝置中，資 料匯流排數量及資料傳送速度已隨著像素數及漸層 、 (gradition)數之增加而逐年增加。 第8圖顯示傳統液晶顯示裝置之系統架豆 T象比如個人電腦PC)以及一液晶㈤ Γ不裝置括：一顯示控制裝置（時序控制 5料之二t 3像提供裝置2A接收比如為並列(，al lei) 貝枓之衫曰貝料，有關於上述影音資料之 出既定影音資料及控制信號至一内部匯流排 括衫曰負料及已知同步 <古缺广u Γ Γ . 乂故田μ /乜唬（HCK ·併用於影音資料之時序 UTH .水平始起脈衝等）之信號側控制信號，以及從 一參考漸=電壓產生電路12A輸出之一參考漸層電壓，以 影音育料當成-漸層電壓而輸出至—信號線；一掃描 線驅動電路（閘極驅動電路）13A，接收該顯示控制裝置11A t 一掃描側控制信號以輪出用於選擇/掃描一掃描線之一 知描側控制k號；以及—液晶顯示面板丨5A，包括矩陣型

第6頁 200403624 五、發明說明（2) 4吕號線及掃描線且具有一 Τ ρ τ雷曰鰣—、広Λ ^ X 1¾ ^ ^ s 1 11M罨日日體之源極/閘極連接至一 又又&及連接至像素電極之一汲極。 ，顧在ΐϊ液晶顯示襄置中，要輪出/入於該裝置内部之 杳M P1t 係透過包括複數信號線之 之位元數辦r卢、數$增加，顯示影像解析度與影音資料 後二 輸出資料中之先前定位資料及 元】相I二：、产下％為’’先前資料π與’’後續資料，1)間之位 lnversion number)也增加，且當有高位元 由切換f料及匯流排所造成之譜動咖剛仏） 刀田、曰加強，因而造成電磁干擾（EMI)的出現。 次^2 t提出限制電磁幅射之方法，影音資料之先前 貝料及後績資料之位元反相數依資料順序做比較，位元反 相數超過資料位元數_半之後續資㈣反相於影音資料 中使得此兩邛伤（P i e c e)資料間之位元反相數能固定地 等於或=於一半，藉由執行此種資料處理以反相其邏輯電 位，同時，指不是否反相邏輯電位之反相信號（p〇L2)係加 入於上述信號側控制信號内以在該液晶顯示裝置内傳 兩種信號（JP-P2001—。 一、，第9圖顯不在該顯示控制電路與信號線驅動電路間之 貝料傳送之位7L反相數控制之觀念圖。另，第丨〇圖顯示資 料傳送之一例。該顯示控制電路丨丨A包括：一位元比較器 11 2 ’ 一反相/非反相電路（丨）丨丨4等。在該顯示控制電路 11A内，接收影音資料；於該位元比較器丨丨2内比較剛送出

2151-5769-PF(Nl);Ahddub.ptd 第7頁 200403624 五、發明說明（3) 之資料（先前資料）111與現在要送出之資料（後續資 料）11 3 ;藉由該比較結果是否超過上述影音資料之位元數 之一半，反相/非反相電路（1) 11 4執行該後續資料之反相 或非反相以將之輸出至該資料匯流排，同時，該信號側控 制信號之一信號線之反相信號（P0L 2 )係為致能（其邏輯狀 態為π ΕΓ )。 另’該信號線驅動電路1 4 Α包括一反相/非反相電路 (2 ) 1 4 1與暫存資料之一資料暫存器丨4 2。該反相/非反相電 路（2 ) 1 4 1根據各資料之反相信號，當該反相信號為"η ” 時’控制透過該資料匯流排而輸入之該影音資料及該反相 仏號之接收’將接收之影音資料反相以將之輸出至該資料 暫存器142 ;當該反相信號不為” η”（”L，，）時，將所接收之 邊影音資料輸出至該資料暫存器1 4 2 ;並再生原始資料以 將之检鎖至該資料暫存器1 42以準備將其轉換成後續形成 之漸層電壓。 第11圖顯不控制紅（R)，綠（G)與藍（B)之24位元輸入 影音資料之位元反相所得之影音資料之一例。所示般，起 先之24並列位元資料R7(0) .40(0)，G7(〇) .40(0)與 Β7(0)···Β0(0)是非反相信號，其反相信號是"L” ；其次之 24並列位元資料R7(l)'..R〇(i)'〃與 Β7(1Γ…Β0(1Γ是反相信號C代表反相），其反相信號是 π Ηπ ;後續都是相同的意思。 另’對於增加影音資料位元數以縮短位元匯流排數， 該方法已考慮將部份並列資料串列化^^丨以“匕以以縮

200403624 五、發明說明（4) 短位元數。甚至，★曰 數。 也考置到控制此種影音資料之位元反相 流排ΐ二進行串列傳送之情況下’資料匯 音資料，其資料形。對於24並列位元資料之輸入影 1為部份串列（s e r i a 1 i z e partially)(2 位元）之1? * u 〜一 + 累積於奇數位元上。在W丨士兀，^ 7刀日守法將偶數位元 入參立次料夕护在此’柃脈CH是進行部份串列前之輸 ^ ^曰貝，斗守脈信號，而時脈HCK是進行部份串列後之 該1 2位元並列資斜夕# γ ^ t 丨丨习甲〜傻< 列資料夕次μ玄號。由此圖可看出，12位元並 列貝枓之負枓率（資料速度）是24位元並列資料的2倍。 如^述，在該液晶顯示裝置中，因為顯示螢幕尺寸增 僂、关ΐ: m:解析度等的關係，資料匯流排數及資料 =袓r*=者H、數及漸層數而增加，限制電磁干擾及縮 :::淮机排數是很重要的。在此，控制資料之邏輯電位 目可有效地限制電磁干擾，而對並列資料進行部份串 列也可有效地縮短資料匯流排數。 -祖當ΐ並列資料進行部份串列時，已部份串列化之影音 一貝二貝料率可由並列負料之串列化位元數而倍增，資料 =込輯電位之反相控制之操作速度也可由相同倍數而加 ^且在形成邏輯電位之傳統反相控制中，可加速其電路 ，作（比如，第9圖之位元比較器，反相/非反相電路需要 局速操作以將並列資料串列化），但問題在於，增加像素 數及漸層數會變得困難。另，切換邏輯電位之反相控制所 造成之電磁干擾也會是新問題。

200403624

發明内容 本發明之目的疋提供一種影音資料傳送方、 示控制電路與一種液晶顯示裝置，能有效卩卩一種顯 之高解析度顯示中之電磁干擾。 $ ^ w音資料 甚至，本發明之目的是提供一種爭Α •欠丨丨 ^里〜昔貧料僂 一種顯示控制電路與一種液晶顯示梦罟 &万法， 擾之資料反相操作速度不會變高，即使傳$与二=電磁干 料匯流排數因為部份串列化資料而縮減。k S貝料之資 _ 奉發明之該影音資料傳送方法，Α 送方法，將包括並列資料之輸入影音^料二，音資料 輸出影音資料而傳送至一信號線驅動電路：該：：2 H ΐ之特徵在於：在該連續輸出影音資料内‘ ;目“斗之階段對該後續輸出影音資料之一邏輯態= 本發明之影音資料僂误士 法，將3*2n並列位元（比如，—’，疋一種影音資料傳送 以2m位元（比如 .91 ，n：=3，3*8 = 24)之輸入影音二』

然數，n>m)以將之當成為早位進行串列化U _為 輸出影音資料而傳送至—卜^列位^比如’ 3*22 = 12) 送方法之特徵在於.對有線驅動電路，該影音資料 列位亓Γ I：卜4 ，、·對有關於該輸出影音資料之3*2(_ 凡（比如，12)資料之該輪入影音資料之各抑㈣位

第10頁 200403624 五、發明說明（6) 出影音資料之3*2(^教列位元（比如，12)之，得該輸 ^ IM M PJ ^ >. ....... W 疋位資料 6)或更 广比如，1 2 )進行後續位元之極性反相或非反相 與後續定位資料間之仅元反相數為3*2(ηι-υ (比如疋位資料 少 本發明之顯示控制電路，是一種接收包括並 輸入影音資料（比如，第！圖之（a))之顯示控制=貝料之 輸入影音資料之各部份以一第一位元（比如，奇數將該 一第一位元（比如，偶數位元）之2位元為單位（比 元）與 圖之R7(〇)與R6(〇))進行串列化所得之影音資料當° ’第！ 影音資料（比⑹，第1 _之⑴）而傳送至—信號線序齋出 路，該顯示控制電路之特徵在於包括： 勒電 第一比較決定裝置（比如，第2圖之C1，J 1等）， 先前資料（比如，第1圖之datal)之該第二位元（比如，較 圖之R 6 ( 0 ))之一非反相位元與後續資料（比如，第i圖弟1 data2)之該第一位元（比如，第1圖之1^7(1))之一非反 元，以輸出關於該位元反相數是否超過一半之一決=位 果； 、、、° 第二比較決定裝置（比如，第2圖之n，C2，J2等）， 比較該先前資料（比如，第1圖之datal)之該第二位元（比 如，第1圖之R6(0))之一反相位元與該後續資料（比如，第 1圖之data2)之該第一位元（比如，第1圖之R7(i))之镑非 反相位元’以輸出關於該位元反相數是否超過一半之 定結果； 比較 第三比較決定裝置（比如，第2圖之C3，J3等）

2151-5769-PF(Nl);Ahddub.ptd 第11頁 200403624 五、發明說明（7) 該後續資料（比如，第1圖之data2)之該第一位元（比如， 第1圖之R 7 (1))之該非反相位元與該後續資料（比如’第1 圖之data2)之該第二位元（比如，第1圖之R6(l))之该非反 相位元，以輸出關於該位元反相數是否超過一半之一決定 結果； 第四比較決定裝置（比如，第2圖之I 2，C4，J4等）， 比較該後續資料（比如，第1圖之data2)之該第一位元（比 如，第1圖之R7(1))之該反相位元與該後續資料（比如，第 1圖之data2)之該第二位元（比如，第1圖之R6(l))之該非 反相位元，以輸出關於該位元反相數是否超過一半之一決 定結果 ； 選擇裝置（比如，第2圖 選擇裝置與第二選擇裝置， 定裝置與該第二比較決定裝 三比較決定裝置與該第四比 一，該第一選擇裝置被該第 料之一部份前之該輸入影音 被該第一選擇裝置之該輸出 之SI，S2，D3等），包括第一 分別選擇/輸出該第一比較決 置之該決定結果之一，與該第 較決定裝置之該決定結果之 二選擇裝置之該輸出根據該資 資料而控制，該第二選擇裝置 控制； 輸出裝置（比如，第2圖 Μ ， D7 ， D8 ， D9

等）’根據該第一選擇裝置之該輸出與該第二選擇震 該輸出，分別對該後續資料之該第一位元與該後續資2 該第二位元進行反相或非反相以輸出，、 ..^ L 且别出代表該反 或非反相之一反相信號；以及 一並列至串列轉換電路（比如，第2圖之n，T2等）

200403624 五、發明說明（8) 以2位元為單位對該輸出裝置之該輸出進行串列化，以將 之輸出成該輸出影音資料及一輸出反相信號。 本發明之顯示控制電路，是一種接收3* 2n並列位元輸 入影音資料之顯示控制電路，將以一第一位元，一第二位 元，…與一第2m位元為單位進行串列化所得之輸出影音資 料而傳送至一信號線驅動電路，該顯示控制電路之特徵在 於包括： 第一比較決定裝置，比較具2m位元單位之先前資料之 該第2m位元之一非反相位元與具2m位元單位之後續資料之 該第一位元之一非反相位元，以決定該位元反相數是否超 過一半；第二比較決定裝置，比較具2m位元單位之該先前 資料之該第2m位元之一反相位元與具2m位元單位之該後續 資料之該第一位元之該非反相位元，以決定該位元反相數 是否超過一半；第三比較決定裝置，比較具2m位元單位之 該後續資料之該第一位元之該非反相位元與具2m位元單位 之該後續資料之該第二位元之該非反相位元，以決定該位 元反相數是否超過一半；第四比較決定裝置，比較具2m位 元單位之該後續資料之該第一位元之該反相位元與具2m位 元單位之該後續資料之該第二位元之該非反相位元，以決 定該位元反相數是否超過一半；…，第2*2m-l比較決定裝 置，比較具2m位元單位之該後續資料之該第2m- 1位元之該 非反相位元與具2m位元單位之該後續資料之該第2m位元之 該非反相位元，以決定該位元反相數是否超過一半；第 2*2m比較決定裝置，比較具2m位元單位之該後續資料之該

2151-5769-PF(Nl);Ahddub.ptd 第13頁 200403624 五、發明說明（9) 第2m -1位元之該反相位元與具2m位元單位之該後續資料之 該第2m位元之該非反相位元，以決定該位元反相數是否超 過^^半 ； 選擇裝置，包括第一選擇裝置，第二選擇裝置.··與第 2m選擇裝置，分別選擇/輸出該第一比較決定裝置與該第二 比較決定裝置之該決定結果之一，該第三比較決定裝置與 該第四比較決定裝置之該決定結果之一與該第2 * 2m -1比較 決定裝置與該第2*2m比較決定裝置之該決定結果之一；該 第一選擇裝置被該第2m選擇裝置之該輸出根據該資料之一 部份前之該輸入影音資料而控制，該第二選擇裝置被該第 一選擇裝置之該輸出控制，…，該第2m選擇裝置被誃笛 2m-l選擇裝置之該輸出控制； ^ 輸出裝置，很據該第一選擇裝置，該第二選擇壯 ΐ第…Γ'第2;選第擇裝置之該輸出，分別對該後、續^ 戎弟一位兀，该弟二位元，…該第2m位元 相以輸出，且輸出代表該反相或非反相之一 或非万 及 久相秸唬；j 一並列至串列轉換電路，以位元為單 置之該輸出進行串列化， 枣位對該輪出襄 -輸出反相信號。 以將之輸出成该輪出影音資料1 本發明之液晶顯示裳置’是一 括：一顯示控制電路，接收包括並列資二、員示裝置，包 料，將該輸入影音資料之各部份以之輪入影音資 疋之2位兀為早位進行串列化所得之影音：广與-第二位

2151-5769-PF(Nl);Ahddub.ptd 知曰貝料當成輪出影 200403624 五、發明說明（10) 音資料進行傳送；以及一信號線驅動電路，接收該輸出影 音資料；該液晶顯示裝置之特徵在於：該顯示控制電路包 括： 第一比較決定裝置（比如，第2圖之C1，J 1等），比較 先前資料（比如，第1圖之datal )之該第二位元（比如，第1 圖之R6 ( 0 ))之一非反相位元與後續資料（比如，第1圖之 data2)之該第一位元（比如，第1圖之R7(l))之〆非反相位 元，以輸出關於該位元反相數是否超過一半之一決定結 果；

第二比較決定裝置（比如，第2圖之II，C2，J2等）， 比較該先前資料（比如，第1圖之data 1)之該第二位元（比 如，第1圖之R6 ( 0 ))之一反相位元與該後續資料（比如，第 1圖之data2)之該第一位元（比如，第1圖之R7(l))之該非 反相位元，以輸出關於該位元反相數是否超過一半之一決 定結果； 第三比較決定裝置（比如，第2圖之C3，J3等），比較 該後續資料（比如，第1圖之data2)之該第一位元（比如’

第1圖之R7(l))之該非反相位元與該後續資料（比如’第1 圖之data2)之該第二位元（比如，第1圖之R6(l))之該非反 相位元，以輸出關於該位元反相數是否超過一半之一決定 結果； 第四比較決定裝置（比如，第2圖之12，C4，J4等）’ 比較該後續資料（比如，第1圖之da ta2)之該第一位元（比 如，第1圖之R7( 1))之該反相位元與該後續資料（比如’第

2151-5769-PF(Nl);Ahddub.ptd 第15頁 200403624 五、發明說明（11) 1圖之data2 )之該第二位元（比如，第1圖之R6 (1))之該非 反相位元，以輸出關於該位元反相數是否超過一半之一決 定結果 ； 選擇裝置（比如，第2圖之SI ，S2，D3等），包括第一 選擇裝置與第二選擇裝置，分別選擇/輸出該第一比較決 定裝置與該第二比較決定裝置之該決定結果之一，與該第 三比較決定裝置與該第四比較決定裝置之該決定結果之 一，該第一選擇裝置被該第二選擇裝置之該輸出根據該資 料之一部份前之該輸入影音資料而控制，該第二選擇裝置 被該第一選擇裝置之該輪出控制； 輸出裝置（比如，第2圖之PI，P2，D6，D7，D8，D9 等），根據該第一選擇袭置之該輸出與該第二選擇裝置之 該輸出，分別對該後續資料之該第一位元與該後續資料之 邊弟一位元進行反相或非反相以輸出，且輸出代表該反相 或非反相之一反相信號；以及 业α王甲α ^ π电峪、比戈口，第z圖之T1 ， 以2位元為單位對該輸出裝置之該輸出進行串列化 之輸出成該輸出影音資料及一輸出反相信號。 、 本發明之液晶顯示裝置，一曰一 括：-顯示控制電路，i…疋#液曰曰顯示装置，包 傳送以一第一位元，一收3 &並列位元輸入影音資料， 進行串列化所得之輪===元:…與一第0位元為單位 路，接收該輸出影音次=9 ^料，以及一信號線驅動電 該顯示控制電路包二^ ;斗，該液晶顯示裝置之特徵在於··

2151-5769-PF(Nl);Ahddub.ptd 第16頁 200403624 五、發明說明（12) 第一比較決定裝置，比較具2m位元單位之先前資料之 該第2m位元之一非反相位元與具2m位元單位之後續資料之 ' 該第一位元之一非反相位元，以決定該位元反相數是否超 過一半；第二比較決定裝置，比較具2m位元單位之該先前 資料之該第2m位元之一反相位元與具μ位元單位之該後續 資料之該第一位元之該非反相位元，以決定該位元反相數 ， 是否超過一半；第三比較決定裝置，比較具位元單位之 · 該後續資料之該第一位元之該非反相位元與具位元單位 · 之該後續資料之該第二位元之該非反相位元，以決定該位 元反相數是否超過一半；第四比較決定裝置，比較具2«ι位 元單位之該後續資料之該第一位元之該反相位元與具2m位 _ 元單位之該後續資料之該第二位元之該非反相位元，以決 定該位元反相數是否超過一半；…，第2*2m-l比較決定裝、 置，比較具位元單位之該後續資料之該第以—丨位元之該" 非反相位元與具2m位元單位之該後續資料之該第2m位元之 該非反相位元，以決定該位元反相數是否超過一半；第 2 * 2m比較決定裝置’比較具2m位元單位之該後續資料之該 第2m_l位元之該反相位元與具π位元單位之該後續資料之 該第2m位元之該非反相位元，以決定該位元反相數是否超 過一半； # 選擇裝置，包括第一選擇裝置，第二選擇裝置…與第 2m選擇裝置，分別選擇/輪出該第一比較決定裝置與該第二 比較決定裝置之該決定結果之一，該第三比較決定裝置與 該第四比較決定裝置之該決定結果之一與該第2 * 2m -1比較

2151-5769-PF(Nl);Ahddub.ptd 第17頁 200403624 五、發明說明（13) 決定裝置與該第2*2m比 第一選擇裝置被該第2m 部份前之該輸入影音資 一選擇裝置之該輸出控 2m-1選擇裝置之該輸出 較決定裝置之該決定結果之一； 域擇裝置之該輸出根據該資料之 料而控制，該第二選擇裝置被該 制，…，該第2m選擇裝置被該第 控制； 該 第 輸出裝置，根據該第一選擇裴置，該第二 置，…與該第2m選擇裝置續輪屮，分別 ^俘衣 之 反 以

該第一竹分兮筮、罝之3输出，刀別對該後續資半 位兀，a亥第一位元，…該第2m位元進 相以輪出，日於Φ # 士 仃汉相或I 才及輸出且輸出代表該反相或非反相之—反相信號 對該輸出裝 影音資料及

一並列至串列轉換 置之該輸出進行串列化 一輸出反相信號。 電路，以2m位元為單位 ’以將之輸出成該輪出 為讓本發明之上 顯易懂，下文特舉一 細說明如下： 實施方式： 現將參考附圖來解f 示控制電路及液晶顯示毛明之影曰資料傳送方法，顯 第1圖顯示本發明第_ 音資料之信號格式。在此每貝：:列之要輪入與輸出之影 具有分別相關於紅（R)貝::’別入，音資料（data) 並列位元，亦即24並列位' Λ孤 之壳度信號之3組8 位70之漸層顯示資料，而輸出影音

200403624

貝料疋部份串列化之1 2位元資料，其資料匯流排數是 1/2 °特別是，該輸入影音資料是R0〜R7、GO〜G7與B0〜B7之 2 4並列位70資料’如第1 (a)圖所示；該輸出影音資料是1 2 位兀之争列資料（比如，R7-R6，R5-R4 與B卜B0， 底下’也稱為串列資料），係由對該2 4並列位元資料之奇 數位元（比如，R7(1)與R7(2))與偶數位元（比如，R6(l)與 R6(2))串列化（比如，R7(1)與尺6(1 )，&R7(2)與!^。））以 2位元（相鄰2位元）單位進行串列化而得，如第1 (b)圖所 示0

在此實施例中，藉由在如第1 ( a)圖之並列資料階 (stage)中，將輸入影音之24並列位元資料以相鄰2位元為 單位（比如，R7(0)與 R6(0)，R7(1)與 R6(l)，R7(2)與 R6 ( 2 )…）進行反相/非反相，在時間串資料之1 2個系統中 之並列位元間之資料反相數（位元反相數）可控制成等於或 少於總位元數之一半（1 2位元）。此實施例之操作概要可由 第1圖解釋。 對於資料R7〜R6(R6(0)，R7(1)，R6(1)，R7(2) ’

R6 ( 2)，…）之某一系統，在第1 (b)圖中之此實施例之串列 轉換之證明後，其係由將第1 (a)圖中最高側之並列資料 1，2，3，…之各部份之相鄰2位元串列化而得。相似地， 資料R5-R4，.“Gl-GO，之其他部份也是將位於最 高側之相鄰2位元連續分別串列化至第1 (a)圖中較低側而 得。 在此實施例中’對於第1 (a)圖之最高階上之相鄰2位

2151-5769-PF(Nl);Ahddub.ptd 第19頁 200403624 五、發明說明（15) 元（R7(G)與R6(G)，R7(1)與R6(l)，R7(2)與R6(2))，①比

車父連續輸入景> 音資料中之先前定位資料（底下稱為”先前資 料n )(datal)之相鄰2位元（R7(〇)與R6(0))之偶數位元 (R 6 ( 0 ))與連續輸入影音資料中之同一數字（相同位置）之 後續定位資料（底下稱為”後續資料”）（data2)之相鄰2位元 (R7(l)與R6(l))之奇數位元（R7(l))以偵測在資料中是否 有改變；接著’②比較在相同位置之後續資料（data2)之 相鄰2位元（R7(l)與R6(l))之一對中之奇數位元（”（"^與 偶數位元（R6(l))以偵測資料中是否有改變。另，對於從 最同階至最低階之各別相鄰2位元，在先前資料與後續資 料間同時進行比較動作①與②以根據所有比較結果而決定 位7L反相數是否大於一半，並對先前資料與後續資料進行 反相/非反相之控制。 、 在此，在所有相鄰2位元之比較動作①與②中，不清 楚做為比較參考之先前資料是否曾被反相以輸出為該輸出 影音資料，因而對於各比較動作中之偶數位元與奇數位 ^非反相資料與反相資料係預先準備好以在各位元及後 續資=間進行比較，並根據先前比較動作②與①而選擇其 簡短地u兒比較動作②之結果係使用於比較動作①

中，而比較動作①之結果係使用於比較動作②中。 根據上述比較動作①與②之結果，控制該輸入影音資 之反相/非反相以將其輸出成並列資料，且關於資料單 否被反相之資訊係以反相信號（P0L2)做並列輸出，各 貧料轉換成串列資料輸出。 200403624 五、發明說明（16) (架構解釋） 第2圖顯示本實施例之兩位元比較之顯示控制電路之 架構。 此實施例之電路架構，包括：12個輸入端（DATA1)， 接收2 4並列位元資料輸入影音資料之相鄰2位元單位之奇 數位το ;以及12個輪入端（DATA2)，相似地接收偶數位 凡；該電路架構包括：；1 2個延遲電路D丨，將偶數位元之輸 入延遲一個時脈（一個HCK部份）；1 2個比較器C1與〇2，各 比車乂可數位元與各延遲電路D1之輸出，以及奇數位元與各 =遲電路D1之輸出被反相電路丨丨反相後之信號；丨2個比較 器C3與C4，各比較偶數位元與奇數位元，以及偶數位元與 奇數位元被反相電路12反相後之信號；以及反相/非反相 決定電路J1與J2，J3與J4，分別接收各比較器(^與㈡，c3 與C 4之輸出以決定其反相/非反相， 該電路架構包括：選擇器S1^，選擇與輸出該反相 /非反相決定電路J1與J2，；3與；4之輸出，該選擇器“被 該選擇HS1之輸出所控，j，該選擇器以被將該選擇哭以之 輸出延遲一個時脈之一延遲電路D3之輸出所控制；以及一 延遲電路D2，將該選擇器S1之輸出延遲一個時脈； 一 in:包ϊ:延遲電路D4_5，分別將該輸入 偶數位元延遲一個時脈；a個反相 /非反相電路P1與P2，分別控制該延遲電路^盘的之 之反相/非反相，·延遲電路⑽與⑽，分別將反相/ 1 路P1與P2之輸出延遲—個時脈以輸出成該奇數位元與偶數 200403624 五、發明說明（17) 位元；延遲電路D6與D7，分別將延遲電路D2與D3之輸出延 遲一個時脈以分別輸出有關於延遲電路D8與㈣所輸出之奇 數位元與偶數位元之反相信號㈧^“叼與反相信號 P0L2(S1)，以及並列至串列轉換電路T1與了2，將信號與位 元進行並列至串列轉換。 在此’各延遲電路D1〜D9，由具時脈CLK端與重設端之 D型正反器電路（F/F)構成，能在初始狀態下重設，而資料 延遲係利用該時脈來栓鎖資料以同步於資料。 此實施例之各構成區之功能如下。

該延遲電路D1可限制一個時脈（一個HCK部份）之時間 差以比較偶數位元與奇數位元。反相電路丨丨與丨2將變成比 較時間串列資料參考之先前資料（在一個時脈前之資料）給 予反相’因而能在先前資料被反相之情況下進行比較。該 比較I§C1〜C4可比較輸入資料之兩部份以在邏輯狀態符合 之情況下輸出邏輯” L”（低電位）及在邏輯狀態不符之情況 下輸出邏輯” H，，（高電位）。

、特_別是’該比較器C1與C2將並列資料之某一部份之相 郴2 J立，元之偶數位元當成參考，比較位於相同位置之該並 列1，之下一部份之相鄰2位元之奇數位元；該比較器c丄 比較该偶數位兀與該奇數位元，而該比較器C2比較該偶數 位兀之反相結果與該奇數位元。另，該比較器㈡與Μ將位 於相同位置之該並列資料之該下一部份之相鄰2位元之奇 ，，元畜成參考，比較上述相鄰2位元之偶數位元；該比 較器C3比較該奇數位元與該偶數位元，而該比較器以比較

200403624 五、發明說明（18) 該奇數位元之反相結果與該偶數位元。此外，如上述，該 並列資料之某一部份之相鄰2位元與該並列資料之下一部 份之相鄰2位元等同於2位元串列資料（部份串列影音資料） 之連續4個位元，而該比較器可連續比較變成2位元串列資 料之以2位元為單位之該先前並列資料之相關4位元。 該反相/非反相決定電路J 1〜J 4各接收該比較器c 1〜c 4 之輸出，決定各組1 2個比較器之輸出之"["狀態數量是否 超過一半，在"Lπ狀態數量超過一半（π η 狀態數量等於或 低於一半）之情況下輸出” Lπ狀態；且在” l ”狀態數量等於 或低於一半（"Ηπ狀態數量超過一半）之情況下輸出” H"狀 態。 選擇器S1被該延遲電路D3之輸出（d)控制，當輸出（d) 疋1 L’’時，選擇器S1選擇並輸出該反相/非反相決定電路】j 之輸出；而當輸出U)是"H”時，選擇器31選擇並輸出該反 相/非反相決定電路J2之輸出。選擇器“被該選擇器S1之 ^出（a)控制’當輸出（a)是"L"時，選擇器“選擇並輸出 該反相/非反相決定電路j3之輸出；當輸出（a)是„H ， 選擇器S2選擇並輸出言亥反相/非反㈣定電路“之輸出。 該延遲電賴與的將奇數位元與偶數位元 脈以消除該延遲電路D2盥m夕、i ^ 日士 U u a 決定輸出（C)與⑷間之操作

日守序差。该反相/非反相雷政P ]也n n L ★七土/相冤路？1與以包括12組電路，根據 決疋電路之決疋輪出 齡e m風^ 一 U)，、（d)而確認相鄰2位元之連續奇 數位兀與偶數位7L之反相。 1組延遲電路D6鱼D7腺兮〜& /、Μ將3決定電路之反相信號延遲一

200403624 五、發明說明（19) 個時脈以並列輸出，且12組的延遲電路⑽與㈣將^組反相 /非反相電路P1與P2之並列資料延遲一個時脈以並列輸 出。 该並列至串列轉換電路T1將延遲電路D6與之並列輸 出轉換成串列信號以輸出成反相信號。該並列至串列轉換 電路T2將12組延遲電路D8與D9之奇數位元與偶數位元之24 個並列輸出轉換成串列資料之部份串列化丨2個系統以輸出 成有關於上述反相信號之輸出影音資料。 (操作解釋） 其次，現將參考第1圖之資料陣列來解釋第2圖之第一 實施例之操作。 一此實施例之比較器Cl，C2，C3與C4比較最高階側之並 列資料之相鄰2位元；然而為了方便起見，假設在此適當 比較剩餘相鄰2位元。另，12個反相/非反相電路等也是相 似的。另，在此實施例之操作中，假設輸入影音資料之 data 1之R6(〇)在該反相/非反相處理中視為非反相，且構 成各延遲電路D1〜D9之正反電路（F/F)在初始狀態下之輸出 係重叹為L 。底下，將解釋d a t a 2之輸入時點與後續時點 之操作。 ” 該延遲電路D3之輸出在初始狀態為，而該選擇器 si選擇了連接至該比較器C1之該反相/非反相決定電路^ 之輸出’該比較器c 1接收做為比較參考且未被反相之該 atal之偶數位元（R6(〇)等）。該反相/非反相決定電路ji 根據R6(0)與R7(〇)及剩餘相鄰2位元之比較結果而決定位

第24頁 2151-5769-PF(Nl);Ahddub.ptd 200403624 五、發明說明（20) 元反相數是否超過一半’以輸出關於奇數位元（R7(1)等） 是否要被反相之決定結果° i)在此，在該反相/非反相決定電路J1決定位元反相

數等於或低於一半之情況下，則J 1之輸出（a)變為n Lπ，而 在同一data2之輸入時間，該選擇器s2選擇了連接至12個 比較器C3之該反相/非反相決定電路】3之輸出，比較器C3 接收做為比較參考且未被反相之該data2之奇數位元 (R6(l)等）。該反相/非反相決定電路J3接收R7(l)與R6(l) 及剩餘相鄰2位元之比較結果，決定位元反相數是否超過 一半，並輸出關於data2之偶數位元（R6(l)等）是否要被反 相之決定結果。 i i)相反地，在該反相/非反相決定電路J 1決定位元反 相數超過一半之情況下，J1之輸出（a)變為” Ηπ，該選擇器 S2選擇了連接至1 2個比較器C4之該反相/非反相決定電路 J4之輸出，比較器C4接收做為比較參考且被反相之該 data2之奇數位元（R7(l)等）。該反相/非反相決定電路J4 接收R7(l )Λ Γ代表反相）與!^6(1)及剩餘相鄰2位元之比較 結果，決定位元反相數是否超過一半，以輸出關於位元反 相數是否超過一半之決定結果。

在任一情況下，該選擇器S1之輸出（a)變成被該延2 電路D2延遲-個時脈之輸出（c)，而該選擇器S2之輸出（ 變成被該延遲電路D3延遲一個時脈之輸

輸出⑷分別在下-資料一輸入時成為該反相= 電路P1與P2之反相/非反相控制信號，且透過延遲電路D

2151-5769-PF(Nl);Ahddub.ptd 第25頁 200403624 五、發明說明（21) 與D7而成為輸入至該並列至串列轉換電路T1之反相信號。 該反相/非反相電路P1與P2分別接收被該延遲電路!)4 與D5延遲一個時脈之該相鄰2位元之奇數位元與偶數位元 之4 data2 ’且輸出了邏輯狀悲被當成該反相/非反相控制 信號之該輸出（c )與（d)所控制之該d a t a 2之各部份資料。 簡短地說，在該反相/非反相決定電路J 1決定位元反 相數等於或小於一半之情況下，輸出（c)(輸出（a))是 n L且該反相/非反相電路P1輸出該延遲器j) 4之奇數位元 之邏輯狀悲為非反相（R 7 (1 ))，而在該反相/非反相決定電 路J1決定位元反相數超過一半之情況下，輸出（c)(輸出 (a ))是π Ηπ，且該反相/非反相電路ρ 1輸出該延遲器d 4之奇 數位元之邏輯狀態為反相（R 7 (1 )Λ );該反相/非反相電路 Ρ1之輸出透過该延遲裔D8當成一輸出（h)而輸入至該並列 至串列轉換電路T2。另，該選擇器s 1之該輸出狀態當成該 控制信號來選擇該選擇器S2之輸出（d)(輸出（b))為該反相 /非反相決定電路J3或J4之輸出，該反相/非反相電路p2對 該延遲器D 5之偶數位元進行反相或非反相以輸出，且上述 輸出係透過該延遲器D 9而當成輸出（i )以輸入至該並列至 串列轉換電路T2。 該並列至串列轉換電路T2將邏輯狀態被控制之該相鄰 2位元轉換成串列資料並輸出，且該並列至串列轉換電路 T1將反相信號（e )與（f )轉換成串列資料並輸出成指示該相 鄰2位元之該串列信號之極性之控制結果之該反相信號 P0L2，該反相信號P0L2同步於該串列資料。

2151-5769-PF(Nl);Ahddub.ptd 第26頁 200403624 五、發明說明（22) 在後續data3及後續資料中，以該輸入影音資料之該 先前datal(第1圖）之該偶數位元，該後續data2(第1圖）之 該奇數位元與該後續d a t a 2之該偶數位元此三位元為單位 之該資料之邏輯狀態之反相/非反相控制及將該並列資料 轉換成串列資料之信號處理係以相似方式進行。比如，假 設在將下一 3位元為單位之處理中，該輸出（b )，其為相鄰 2位元（R 7 ( 1 )與R 6 (1 ))之最終處理結果，為n {jπ ，該選擇器 S1選擇該反相/非反相決定電路j 2之決定結果，該選擇器 S2根據輸出（a)而輸出該反相/非反相決定電路了3或以之決 定結果；根據該些輸出，在一個時脈延遲後，在該反相/ 非反相電路P1與P2内對該相關data3之相鄰2位元進行反相 /非反相控制。 第3圖顯示第一實施例之操作時序圖 、， ，，，，— 在此日寸序圖 中1當成輸入影音資料之該並列資料係包括可分成各具12 位兀之奇數位元與偶數位元之24位元，暴頁示出該反相信號 之輸出;對於進行反相/非反相操作後之該並列資 料，第3圖顯示出從該反相/非反相電路ρι輸出之且12位元 之位元。底T，將如第3圖所示之該輸入影音資料 之輸二‘=’ t2，t3…之順序來解釋本實施例之操作。 禮==:時點u之前的並列資料之部份全為〇，且 Ϊίίίίί ίί時點t2及後續時點接收該並列資料之 在時點tl時，輸出（a)〜⑴全為"L"。 *此幻干 時點…在時點以時輸入之由虛線圈起來之該資料之 200403624

輸入狀態中，該延遲器1)3之輸出（d)為"L,，，該選擇器“選 擇該反相/非反相決定電路η之輸出來決定剛剛送出（ti)-之该可數位元（101000100100)與偶數位元（〇〇〇〇〇〇〇〇〇〇〇〇) 之比較結果之位元反相數。此時之位元反相數為4，故該 輸出’’ an為n Ln。為此，該選擇器S2選擇該反相/非反相決 定電路J3之輸出來決定該奇數位元（1〇1〇〇〇1〇〇1〇〇)與偶數 ， 位元（11 0 1 0 0111 0 1 0 )之比較結果之位元反相數。此時之位“ 元反相數為6，故該輸出n b”為” H，，。 同時’在時點t2時’該延遲器D2之輸出（c)為” L”，而 該反相/非反相電路P1輸出一輸出奇數位元 (g)(000000000000)，如第3圖所示。該延遲器])3之輸出 _ (d)也為nLn ’故其輸出該輸出偶數位元（〇〇〇〇〇 〇〇〇〇〇〇〇)， 但未顯示出。此外，該延遲器D 6與D 7之反相信號（e)與（f ) 皆為nLH ，且該延遲器D8與D9之輸出資料部份也全為 (000000000000)。 時點t3 ··時點t3時之該延遲器D3之輸出（d)為，，Ηπ ，因 而該選擇器S1選擇該反相/非反相決定電路j 2之輸出。該 反相/非反相決定電路J 2決定剛剛送出（12 )之該奇數位元 (11 0 111 0 1 0 11 0 )與偶數位元（1 1 0 1 0 0 1 1 1 〇 1 〇 )之之反相位元 (0 0 1 0 1 1 0 0 0 1 0 1 )比較結果之位元反相數；此時之位元反相 _ 數為7，故該輸出n an變為"Ηπ。為此，該選擇器S2根據該 輸出（a )而選擇該反相/非反相決定電路J 4。該反相/非反 相決定電路J4輸出該奇數位元（110111010110)之反相位元 (0 0 1 0 0 0 1 0 1 0 0 1 )與偶數位元（0 1 0 1 1 0 0 1 1 0 0 1 )之比較結果。

2151-5769-PF(Nl);Ahddub.ptd 第28頁 200403624

五、發明說明（24) 此時之位元反相數為6，故該輸出” b"為，，Ηπ。 同時，在時點t3時，該延遲器D2與D3之輸出（c)與（d) 分別變為n Lπ與π Η11 ，而該反相/非反相電路p 1輸出一個時 脈前之奇數位元（1 0 1 〇 〇 〇 1 〇 〇 1 〇 〇 )為該輸出奇數位元，如第 3圖所示。另，該反相/非反相電路Ρ2輸出一個時脈前之該 偶數位元（1 1 0 1 0 0 1 1 1 〇 1 〇 )之反相位元（〇 〇 1 0丨丨0 0 〇丨〇丨），此 未示出。此外，該延遲器D6與D7之反相信號（e)與（f )仍為 nL” ，且該延遲器D8與D9之輸出資料部份也仍為 * (000000000000) 〇 時點t4 :時點t4時之該延遲器D2與D3之輸出（c)與（d) 分別為"Ηπ與π Ηπ ，因而該反相/非反相電路p 1將時點13之 鲁 奇數位元（lioiiioioiio)之反相位元（ooloooioiool)輸出 成該輸出奇數位元，如第3圖所示。同時，該反相/非反相 電路P2輸出時點t3之偶數位元（〇1〇110011〇〇1)之反相位元 (101001100110) ’但未示出。另，同時，該延遲器训與]^ 輸出該反相/非反相電路P1與P2在時點已輸出之該資 料’且該延遲器D6與D7分別輸出該延遲器D2與!)3在時點t3 已輸出之該反相信號” Lπ與’’ Η ’’做為輸出（e )與（f )。 之後，相似地，藉由重複著：在輸入包括並列資料之 違輸入影音資料之資料之各部份之時間點，輸出對該連續 _ 輸^影音資料中之該先前資料之偶數位元與該連續輸入影 音貧料中之該先前資料之奇數位元進行比較所得之位元反 相數之決定結果，以及輸出對該後續資料之奇數位元與該 後續資料之偶數位元進行比較之決定結果；以及根據一個

200403624 五、發明說明（25) 時脈後之決定結果而控制一個時脈前之該輸入影音資料之 反相/非反相，可控制極性反相使得，從該延遲器D 8與〇 9 輸出之該並列資料透過該並列至串列轉換電路T2變成串列 資料之輸出影音資料之狀態下，先前資料與後續資料間之 位元反相數等於或少於一半。同時，從該延遲器D 6與D 7輸 出之該反相信號被該並列至串列轉換電路τ丨變成該串列^ 料，係輸出成同步於該串列資料之影音資料之該串列反相 信號。如上述之該顯示面板之該驅動電路等之接收區内將 串列資料轉換成並列資料時，此反相信號變成再生原始影 音資料之控制信號。 在上述實施例中，藉由 該後續資料之奇數位元以及 一資料之偶數位元，可控制 元之該後續資料之奇數位元 然而本發明也可應用於更高 更受限制之情況下。 比較該先前資料之偶數位元與 比較後續資料之奇數位元與同 在部份串列化後成為連續2位 與偶數位元之反相與非反相； 串列化位元數及資料匯流排數 (第二實施例） #第4圖顯示本發明第二實施例中之輸人/輸出影音資料 之L號格式°在第二實施例中，要部份串列化之影音資料 之位元數設為4。 忒輸入衫音資料具有3組8並列位元，各組有關於紅 ()、綠與藍（B)之亮度信號，亦即24並列位元資料之 ^ f顯不貝料。特別是，如第4 (a)圖所示，該輸人影音資 广疋由R0〜R7，GO〜G7與B0〜B7組成之24並列位元資料，且

200403624 發明說明（26) 如第4 (b)圖所示，該輸出影音資料是將該2 4並列位元資料 以4位元為單位（比如，R7(l)，R6(1)，R5(1)與R4(l))進 行串列化（比如，R7(0)，R6(0)，R5(〇)，R4(0)，R7(1)， R6( 1 )，R5( i )，R4( i )…等，稱為"4位元串列化"）所得之6 組資料（比如，R7-R4，R3-RO，G7-G4，G3-GO，B7-R4 與 B3-BO)。 〆、 在此貫施例中，資料反相係在將並列資料（輸入影音 資料）轉換成串列資料（輸出影音資料）之前，且包括6個系 統之資料之連續部份間之位元反相數係控制成等於或少於 總位元數（6位元）之一半。 弟5圖顯示本發明之四位元比較之顯示控制電路之 構0 此貫施例之電路架構包括：6個輸入端DATA11，接收 輸入影音資料之24並列位元資料之每隔一奇數位元之資 料，6個輸入端減^2，接收每隔一偶數位元之資料；6個 輸入端DATA1 3，接收剩餘的每隔一奇數位元之資料；以及 6個輸入端DATA14，接收剩餘的每隔一偶數位元之資料， 一 包括：6個延遲器D11，將輸入端DATA14之剩餘的每隔 二偶數位元之資料延遲一個時脈（一個HCK部份）；6個比較 器C11與C12，各比較輸入端DATA11i每隔一奇數位元之資 料與各延遲器D11之輸出以及延遲器Du之輸出經一反相電 路111輪出後之資料；6個比較器C1 3與C14，各比較輸入端 \ATA12之每隔一偶數位元之資料與輸入端DAmi之每隔一 可數位元之資料以及將該奇數位元經一反相電路11 2反相

200403624

後之資，；6個比較器cl5與Cl6，各比較輸入端datai3之 剩餘的母=一奇數位元之資料與輸入端data丨2之每隔一偶 數位兀之資料，·以及6個比較器C17與C18，各比 DATA14之剩餘的每隔一偶數位二别八而 一 ™ 兀之貝枓與輸入端DATA1 3之 剩餘的每隔一奇數位元之資料；以及 一比較決定電路，包括反相/非反相決定電路〗丨i與 J12，反相/非反相決定電路J13與J14，反相/非反相決定 電路J15與J16，以及反相/非反相決定電路“了與了丨^，接 收各比較器C11與C12，各比較器，各比較器以^ 與C16，以及各比較器C17與C18之輸出，以決定反相)非反 相； 包括·選擇器Sll，S12，S13，與S14，選擇與輸出反 相/非反相決定電路J 1 1與j 1 2，反相/非反相決定電路j工3 與J14，反相/非反相決定電路115與了16，以及反相/非反 相決定電路J17與J18之輸出，該選擇器S12被該選擇器S1 i 之輸出控制’該選擇器S13被該選擇器S12之輸出控制，該 選擇器S1 4被該選擇器s 1 3之輸出控制，該選擇器s 11被一 延遲器D1 5之輸出控制，該延遲器D丨5將該選擇器s丨4之輸 出延遲一個時脈；另’延遲器D12，D13，與D14將該選擇 器SI 1，S1 2，與S1 3之輸出延遲一個時脈；延遲器D2〇， D21，D22，與 D23，分別該延遲器 D12，D13，D14，與 D15 之輸出延遲一個時脈以輸出反相信號（i)，（ j)，（k)與 (1); 以及，也包括：6個正反電路（D/D)D16，D17，D18，

2151-5769-PF(Nl);Ahddub.ptd 第32頁 200403624 五、發明說明（28) 與D19 ’各接收6個輸入端DATA11之輸入影音資料之每隔一 可數位元之資料，6個輸入端DAT A1 2之每隔一偶數位元之 資料，6個輸入端DAT A1 3之剩餘的每隔一奇數位元之資 料，以及6個輸入端DATA14之剩餘的每隔一偶數位元之資 料，以將之延遲一個時脈；6個反相/非反相電路ρ π，

P1 2 ’ P1 3，與P 1 4，各分別控制該延遲器d 1 2，D1 3，D1 4， 與D15之輸出之反相/非反相；6個延遲器D24，D25，D26， 與D27，各將反相/非反相電路pu，pl2，P13，與P14之輸 出延遲一個時脈；並列至串列轉換電路τ丨2，將延遲器 D24，D25，D26，與D27所輸出之每隔一奇數位元之資料， 母隔一偶數位元之資料，剩餘的每隔一奇數位元之資料， 以及剩餘的每隔一偶數位元之資料進行並列至串列轉換； 以及並列至串列轉換電路ΤΙ 1，將延遲器D20，D21，D22， 與D23所輸出之輸出（i)，（j)，（k)，與（1)進行並列至串 列轉換。

第二實施例之各電路功能本質上相同於第一實施例， 雖然待處理資料之位元數不同。簡短地說，6個比較器價 測並列6位元資料之反相/非反相，構成該比較決定電路之 該反相/非反相決定電路決定位元反相數是否超過3，且該 反相/非反相電路對該6位元資料進行反相/非反相。另，4 個選擇器根據控制信號” 1/或π Ηπ而輸出上方之該反相/非 反相決定電路之決定結果（在控制信號為” L”之情況下）或 輸出下方之該反相/非反相決定電路之決定結果（在控制信 號為π Ηπ之情況下）；該並列至串列轉換電路丁 1 1連續地串

2151-5769-PF(Nl);Ahddub.ptd 第33頁 200403624 五、發明說明（29) 列化4個反相信號以將之輸出，且該並列至串列 T12連續地以1位元為單位串列化6個延遲器〇24 5 與D27輸出之該6位元資料以將之輪出。 、第6圖顯示第二實施例之操作時序圖。此圖顯示 為輸入影音資料之24並列位元資料分割成兩個交替 位元A與B，以及兩個交替的偶數位元a與6，各包括6個位 兀；此圖顯示出該反相信號之輸出（a)〜（1)，且對於經 相/非反相處理後之該並列資料，只顯示出從該反相;’、非反 相電路P11輸出之6位元奇數位元。底下’將以第6圖為 例，依輸入影音資料之輸入時點tl，t2，^… 施例之操作。 子此貝 、在此圖巾，時點tl前之並列資料之部份全為〇，而構 成延遲電路之D型正反電路’在此圖中之時點七2及後續時 點接收該並列資料，其初始狀態全為〇(重設）狀態。在此 情況下，時點tl時，輸出（a)〜（1)全為"L"。 日寸點12 .在時點12時，輸出（h )為"L"，因而該選擇哭 sii選擇決定剛送出（tl)之奇數位元Α(11〇ι〇〇)與偶數位^ B( 0 00000 )間之位元反相數之該反相/非反相決定電路 之輸出。此時之位元反相數為3，故輸出“）變為,，H，，。 此，該選擇器S12選擇決定奇數位元代表反 相）（001011)與偶數位元奴1〇〇111)間之位元反相數之該 相/非反相決定電路J14之輸出。此時之位元反相數為3， 故輸出（b)變為” η”。為此，該選擇器S13選擇決定偶數位 元A ( 0 1 1 0 0 0 )與奇數位元A(〇〇⑽1〇)間之位元反相數之該

200403624

反相/非反相決定電路J16之輸出。此時之位元反相數為 3，故輸出（c)變為π H”。為此，該選擇器su選擇決定奇數 位元『（1111〇1)與偶數位元“11〇1〇〇)間之位元反相數之 該反相/非反相決定電路J18之輸出。此時之位元反相數 2，故輸出（d)仍為” L” 。

同時，戎延遲為D1 2之輸出（e )在時點12時為，，l ” ，而 該反相/非反相電路P11輸出該輸出奇數位元A ( 〇 〇 〇 〇 〇 〇 )， 如第6圖所示。延遲器D13〜D15之輸出（f)〜（h)也為” L” ；因 而，在輸出偶數位元A，輸出奇數位元B與輸出偶數位元8 之任何情況下’會輸出（〇〇〇〇〇〇)，此未示出。此外，該延 遲器D20〜D23所輸出之反相信號（i)〜（1)全為"L”，且該延 遲器024〜027之輸出資料之部份也全為（〇〇〇〇〇〇)。 時點t3 :在時點t3時，該延遲器D15之輸出（h)仍為 nLn ，因而該選擇器S11選擇決定剛送出（t2)之奇數位元 A (1 0 1 0 0 1 )與偶數位元B (11 〇 1 〇 〇 )間之位元反相數之該反相 /非反相決定電路J 1 1之輸出。在此情況下，位元反相數為 4，故輸出（a)變為” H”。底下，相似地，該選擇器S12〜su 分別輸出1" ，"Ηπ ，與” Ηπ做為輸出（1))〜（廿）。

同時，在時點t3時，該延遲器D12之輸出（e)變為 π Ηπ，該反相/非反相電路pi!輸出將一個時脈前之該奇數 位元A (11 0 1 0 0 )反相所得之奇數位元Α 〃（ 〇 〇丨〇丨丨）做為該輸 出奇數位元A。另，該延遲器D13與D14之輸出（f )與（g): 分別變為π Ηπ ，因而該反相/非反相電路p丨2與p丨3分別輸出 在一個時脈前之該偶數位元Α與該奇數位元Β反相所得之該

200403624 五、發明說明（31) 偶數位元A 〃與該奇數位元Β Λ，此未示出。甚至，該延遲器 D15之輸出（h)仍為” l” ，因而該反相/非反相電路ρΐ4輸出 在一個時脈前之該偶數位元B，此未示出。此外，該延遲 裔D20〜D23之輸出u)〜〇)仍為,，L” ，且該延遲器D24〜D27之 輸出資料也為（〇〇〇〇〇〇)。 時點t4 :在時點t4時，該選擇器S1卜S14與該反相/非 反相電路P1 1〜p 1 4之動作相似於時點12與13之動作；然 而’同日守’在時點ΐ 3時輸出之該反相/非反相電路P1 1〜P1 4 之輸出資料之各部份係從該延遲器D24~D27輸出；且在時 點t3時輸出之上述” η”，"η" ，，，H，，，與,，L,，係從該延遲器 D20〜D23輸出為代表資料之各部份極性之該反相信號 (i )〜（1 ) 〇 相 音資料 前資料 之該奇 資料之 數之決 奇數位 資料之 數之決 時脈後 階段控 列資料 似Ϊ藉由重複：在接收包括並列資料之該輸入影 之^料之各部份時，比較連續輸入影音資料中之先 之该偶數位元Β與連續輸入影音資料中之後續資料 ，，兀\而輸出位元反相數之決定結果，比較後續 三社元Α與後續資料之偶數位元Α而輸出位元反相 一 比較後續資料之偶數位元A與後續資料之 \出位元反相數之決定結果，以及比較後續 二社^兀8與後續資料之偶數位元B而輸出位元反相 ^ °亥反相/非反相電路P1 1〜P 1 4根據一個 劍及=ΛιΓ果來控制反相/非反相，在該並列資料 透過，甘万反相’以及從該延遲器D24〜D27輸出之並 近週琢並列$虫μ 串列轉換電路τ 1 2變成該串列資料之

200403624 五、發明說明（32) 輸出影音資料之狀態下，控制極性反相使得該先前資料與 該後續資料間之位元反相數等於或少於一半。同時，從該 延遲器D 2 0〜D 2 3輸出之該反相信號透過該並列至串列轉換 電路T 1 1會變成串列資料，係輸出成串列反相信號以同步 於该串列影音資料。在上述顯示面板之驅動電路等之接收 區内，此反相信號變成將串列資料轉換成並列資料時用於 再生原始影音資料之控制信號。 。第7圖顯示第二實施例之串列資料之時序圖。以*位元

為單位進行串列化，串列位元數變為丨/4，且資料匯 縮減為6。 F _ (其他實施例） 一 f上述實施例中’在影音資料之部份串列化中，以 1 ί A ^ & & $列為例做解釋；然而’明顯地’本發 明可應用於2m位元串列几 + 尽^ 以3,並列位元之$之輸入影I資料之並列資料中。 影音資料，在以2m位元Γ輪入影音資料為例，比如處理彩色 入影音資料進行串列介η，m :自然數，n>m)為單位對該輪 音資料而將之傳送至作=轉換成3*2(n_m)並列位元之輸出影 之影音資料傳送中，;唬線驅動電路（比如源極驅動電路） 列位元之輸入影音資I對相關於輸出影音資料之3*2(ηι)並 反相，使得該輪出影1 =各3*2(n_m)位元進行極性反相或非 前資料與後續資料=:貪料之連續3*2(n-m)並列位元中之先 二)或更少。 位元反相數為（l/2)*3*2(n-m) 另，根據本發明 席理，增加第2圖與第5圖中之比較

200403624 五、發明說明（33) 器’反相/非反相決定電路’選擇器，反相/非反相電路盥 j列至串列轉換電路等’可實施此例中之顯示控制電路’、 甚至，組合具有2位元單位之 及組合連續4位元單位之例俜顯干η二偶數位元， 串列化；然而，只確認顯示控制電路側上之並列至\部份 換之轉換演算法與信號線驅動電路(源争列轉 串列至並列轉換之轉換演算法，也可 電路）側上之 21元為單位之串—列化中，這也是可能的。。在以 另，在上述實施例中，盔法 ，考之”資料在進行； 或非反相操作係針對在串列轉換前之並列資料口4反相 為，為了裝置之本質理由，架構係使得先前資料=因 ::與t反相資料分別用於比較該資料之各部份相資 Γ:二ΐ必要能預先準備反相資料與非反相ί;資 t 以用根據位元反相數之決定之架 產生比較用之反相資料之處理架構。 、、、σ果適當地 如上述，本發明有關於液晶顯示裝置之 輸入影音資料傳送’且有關於將上述傳送資料路等之 #:進行串列化以縮減資料輪入影音 音資料中，簡短地說，在部份串列化前處輪入影 ，料中’ ϋ由擷取成為有關」：態下之 資料之資料之各部份進行比較以根據比較後續 2151-5769-PF(Nl)；Ahddub.ptd

第38頁 200403624 五、發明說明（34) 後續資料之並列資料進行反相或非反相，控制先前資料之 位兀反相數不會超過一半，且當完成反相或非反相時，當 成反相或非反相資訊之反相信號也相關於該並列資料而1 列產生。且，藉由串列化資料之各別部份，可輸出部份串 列化影音資料與反相信號。 資料之該些部份係傳送至信號線驅動電路（比如液晶 面板之源極驅動電路），且部份串列化影音資料係回歸$ 利用反相信號來控制極性反相/非反相前之狀態，且利用 有關於並列至串列轉換之已知串列至並列轉換來還原成該 並列資料之原始輸入影音資料。 根據本發明’架構為使得，在並列資料之輸入影音次 料比較/反相後，進行能完成部份串列化之並列至串^曰轉貝 換，以及產生並列位元數被縮減之輸出影音資料及具上 輸出影音資料之反相資訊之反相信號並傳送至液晶&示^ 置之信號線驅動電路（比如源極驅動電路），因而可得 ^ 似之資料，流排波形，且限制位元反相數之資料操^ ^ 可保持不咼，相比於傳統顯示控制電路中在完成並至= 列轉換成才進行資料比較與反相/非反相之架構。 串 為此，可能縮減輸出影音資料之資料匯流排數， 制資料之位元反相數，因而能限制上述資料匯流排之^ 幅射且由資料反相/非反相控制之切換動作所造 幅射，且可避免EMI之出現。 ％ # 雖然本發明已以較佳實施例揭露如上，然其 限定本發明，任何熟習此技藝者，在不脫離本發明之：‘

200403624

2151-5769-PF(Nl);Ahddub.ptd 第40頁 200403624 圖式簡單說明 第1 ( a)圖至第1 (b)圖顯示本發明第一實施例中之輸入 與輸出影音資料之信號格式； 第2圖顯示本實施例之兩位元比較之顯示控制電路之 架構； 第3圖顯示第一實施例之操作時序圖； 第4 ( a)圖至第4 (b)圖顯示本發明第二實施例中之輸入 與輸出影音資料之信號格式； 第5圖顯示本發明之四位元比較之顯示控制電路之架 構； 第6圖顯示第二實施例之操作時序圖； 第7圖顯示第二實施例之串列資料之時序圖； 第8圖顯示傳統液晶顯示裝置之系統架構； 第9圖顯示顯示控制電路與信號線驅動電路間之資料 傳送中之位元反相數之控制概念圖； 第1 0圖顯示資料傳送之概念圖； 第11圖顯示控制紅、綠與藍之24位元影音資料之位元 反相所得之影音貧料，以及 第1 2圖顯示在以2比1進行串列傳送下，資料匯流排與 反相信號之資料格式之時序圖。 符號說明： 2 A :影像提供裝置； 1 3A :掃描線驅動電路 1 5 A ·液晶顯不面板， I A :液晶顯示裝置； II A :顯示控制裝置； 1 4 A :信號線驅動電路

2151-5769-PF(Nl);Ahddub.ptd 第41頁 200403624

、R ▼存器 D16 〜D19 : jr ^ ^ 止反器 圖式簡單說明 111 :先前資料； 11 3 :後續資料； cn〜C4、C1卜C18 :比較器； 11、I 2、11卜11 4 :反相器 SI 、S2、S1卜S14 :選擇器 12A :參考漸層電壓產生電路； D1〜D9 、D1卜D15 、D20〜D27 :延遲器； DATA1、DATA2、DATA1 卜DATA14 :輸入端； J1〜J4、J11〜J18 :反相/非反相決定電路； T1、T 2、T1 1、T1 2 :並列至串列轉換電路； 114、141、P1、P2、P11〜P14 :反相/非反相電路。

Claims (1)

1. 2UU4U3624 六、申請專利範圍 1 · 一種液晶 列資料之輪入景多 送至一信號線驅 該影音資料 在該連續輸 資料間之位元反 之情況下，在包 該後續輸出影音 2 · —種液晶 列位元之輸入影 自然數，n>m)以 而傳送至一信號 該影音資料 對有關於該 輸入影音資料之 非反相，使得該 位資料與後續定 少 〇 ::裝置之影音資料傳送方法，將包括並 曰資料當成部份串列化輪出影音資料而傳 動電路， 、 T 傳送方法之特徵在於： 出影音資料内之先前定位資料與後續定位 相數大於該輸出影音資料之位元數之一半 =。亥並列資料之該輸入影音資料之階段對 資料之一邏輯態進行反相。 顯=裝置之影音資料傳送方法，將3*2η並 音貧料以2m位元為單位進行串列化（n與111為 將之當成3*2(n_m)並列位元之輸出影音資料 線驅動電路， 、 傳送方法之特徵在於： 輸出影音資料之3*2(n_m)並列位元資料之該 各3*2(ηι)位元進行後續位元之極性反相2 輸出影音資料之3*2(η‘並列位元之券乂 1 位資料間之位元反相數為3*2(n-m-n或更

   3 ·種顯不控制電路，接收包括並列資料之耠 資料，將該輪入影音資料之各部份以一第二位 位70 ^2位70為單位進行串列化所得之影音資料咎 影音貝料而傳送至一信號線驅動電路，、 珣吐 該顯示控制電路之特徵在於包括： 第一比較決定裝置，比較先前資料之該第二位元之

   200403624 六、申請專利範圍 非反相位元與後續資料之該第一位元之一非反相位元，以 輸出關於該位元反相數是否超過一半之一決定結果； 第二比較決定裝置，比較該先前資料之該第二位元之 一反相位元與該後續資料之該第一位元之該非反相位元， 以輸出關於該位元反相數是否超過一半之一決定結果； 第三比較決定裝置，比較該後續資料之該第一位元之 該非反相位元與該後續資料之該第二位元之該非反相位 元，以輸出關於該位元反相數是否超過一半之一決定結 果； 第四比較決定裝置，比較該後續資料之該第一位元之 該反相位元與該後續資料之該第二位元之該非反相位元， 以輸出關於該位元反相數是否超過一半之一決定結果； 選擇裝置，包括第一選擇裝置與第二選擇裝置，分別 選擇/輸出該第一比較決定裝置與該第二比較決定裝置之 該決定結果之一，與該第三比較決定裝置與該第四比較決 定裝置之該決定結果之一，該第一選擇裝置被該第二選擇 裝置之該輸出根據該資料之一部份前之該輸入影音資料而 控制，該第二選擇裝置被該第一選擇裝置之該輸出控制； 輸出裝置，根據該第一選擇裝置之該輸出與該第二選 擇裝置之該輸出，分別對該後續資料之該第一位元與該後 續資料之該第二位元進行反相或非反相以輸出，且輸出代 表該反相或非反相之一反相信號；以及 一並列至串列轉換電路，以2位元為單位對該輸出裝 置之該輸出進行串列化，以將之輸出成該輸出影音資料及

   2151-5769-PF(Nl);Ahddub.ptd 第44頁 200403624 六、申請專利範圍 一輸出反相信號。 4. 一種顯示控制電路，接收3 * 2n並列位元輸入影音資 料，將以一第一位元，一第二位元，…與一第2m位元為單 位進行串列化所得之輸出影音資料而傳送至一信號線驅動 電路， 該顯不控制電路之特徵在於包括· 第一比較決定裝置，比較具2m位元單位之先前資料之 該第2m位元之一非反相位元與具2m位元單位之後續資料之 該第一位元之一非反相位元，以決定該位元反相數是否超 過一半；第二比較決定裝置，比較具2m位元單位之該先前 資料之該第2m位元之一反相位元與具2m位元單位之該後續 資料之該第一位元之該非反相位元，以決定該位元反相數 是否超過一半；第三比較決定裝置，比較具2m位元單位之 該後續資料之該第一位元之該非反相位元與具位元單位 之該後續資料之該第二位元之該非反相位元，以決定該位 元反相數是否超過一半；第四比較決定裝置，比較具2m位 元單位之該後續資料之該第一位元之該反相位元與具2m位 元單位之該後續資料之該第二位元之該非反相位元，以決 定該位元反相數是否超過一半；…，第2*2m-l比較決定裝 置，比較具2m位元單位之該後續資料之該第？1"-：!位元之該 非反相位元與具2m位元單位之該後續資料之該第2m位元之 該非反相位元，以決定該位元反相數是否超過一半；第 2*2m比較決定裝置，比較具2m位元單位之該後續資料之該 第2m- 1位元之該反相位元與具2m位元單位之該後續資料之

   2151-5769-PF(Nl);Ahddub.ptd 第45頁 200403624 六、申請專利範圍 或弟2m位元之該非反相位元，以決定該位元反數是否超 過一半； 選擇裝置，包括第一選擇裝置，第二選 置···與第 選擇裝置，分別選擇/輸出該第一比較決定裝置與該第二 比較決定裝置之該決定結果之一，該第三比較c決定裝置與 該第四比較決定裝置之該決定結果之—與該^比較 決定裝置與該第2*2m比較決定裝置之該決定"結果之一；該 第一選擇裝置被該第Μ選擇裝置之該輪出根^該資料之一 部份前之該輸入影音資料而控制’該第二選擇裝置被該第 一選擇裝置之該輸出控制，···，該第以選擇裝置被該第 2m -1選擇裝置之該輸出控制； 輸出裝置’根據該第一選擇裝置，該第二選擇裝 置，…與該第2m選擇裝置之該輸出，分別對該後續資料之 該第一位元，該第二位元，···該第2m位元進行反相或非反 相以輸出，且輸出代表該反相或非反相之一反相信號；以 及 一並列至串列轉換電路，以2·»位元為單位對該 置之該輸出進行串列化，以將之輸出成該輪出1:二 一輸出反相信號。 ’、θ貝枓及 5. -種液晶顯示裝置，包括：一顯示 包括並，之輸入影音㈣，將該輸入影音資：，接收 伤以$ :位：與二第二位元之2位元為單位進二之各部 所得之影曰貧料當成輸出影音資料進 、丁举列化 線驅動電路，接收該輸出影音資料·， 、，Μ及〜信說

   200403624 六、申請專利範圍 該液晶顯不裝置之特徵在於· 該顯示控制電路包括： 第一比較決定裝置，比較先前資料 非反相位元與後續資料之該第一位元之 輸出關於該位元反相數是否超過一半之 第二比較決定裝置，比較該先前資 一反相位元與該後續資料之該第一位元 以輸出關於該位元反相數是否超過一半 第三比較決定裝置，比較該後續資 該非反相位元與該後續資料之該第二位 元，以輸出關於該位元反相數是否超過 果； 第四比較決定裝置，比較該後續資 該反相位元與該後續資料之該第二位元 以輸出關於該位元反相數是否超過一半 選擇裝置，包括第一選擇裝置與第 選擇/輸出該第一比較決定裝置與該第j 該決定結果之一，與該第三比較決定裝 定裝置之該決定結果之一，該第一選擇 裝置之該輸出根據該資料之一部份前之 控制，該第二選擇裝置被該第一選擇裝 輸出裝置，根據該第一選擇裝置之 擇裝置之該輸出，分別對該後續資料之 續資料之該第二位元進行反相或非反相 之該第二位元之一 一非反相位元’以 一決定結果； 料之該第二位元之 之該非反相位元， 之一決定結果； 料之該第^一位兀之 元之該非反相位 一半之一決定結 料之該第一位元之 之該非反相位元， 之一決定結果； 二選擇裝置，分別 二比較決定裝置之 置與該第四比較決 裝置被該第二選擇 該輸入影音資料而 置之該輸出控制； 該輸出與該第二選 該第一位元與該後 以輸出，且輸出代

   2151-5769-PF(Nl);Ahddub.ptd 第47頁 200403624

   六、申請專利範圍 表該反相或非反相之_反相信號；以及 一並列至串列轉換電路，以2位元為單位對該輸出裝 置之該輸出進行串列化，以將之輸出成該輸出影音資料及 一輸出反相信號。 6 · —種液晶顯示裝置，包括：一顯示控制電路，接收 3*2n並列位元輸入影音資料，傳送以一第一位元，一第二 位兀’···與一第2m位元為單位進行串列化所得之輸出影音 資料；以及一信號線驅動電路，接收該輸出影音資料， 該液晶顯示裝置之特徵在於：

   該顯示控制電路包括：

   第一比較決定裝置，比較具2m位元單位之先前資料之 該第2m位元之一非反相位元與具2m位元單位之後續資料之 該第一位元之一非反相位元，以決定該位元反相數是否超 過一半；第二比較決定裝置，比較具2m位元單位之該先前 資料之該第2m位元之一反相位元與具2m位元單位之該後續 資料之該第一位元之該非反相位元，以決定該位元反相數 是否超過一半；第三比較決定裝置，比較具2m位元單位之 該後續資料之該第一位元之該非反相位元與具2m位元單位 之該後續資料之該第二位元之該非反相位元，以決定該位 元反相數是否超過一半；第四比較決定裝置’比較具2m位 元單位之該後續資料之該第一位元之該反相位元與具2m位 元單位之該後續資料之該第二位元之該非反相位元，以決 定該位元反相數是否超過一半；…，第2*2m_1比較決定裝 置，比較具2m位元單位之該後續資料之該第以―1位元之該

   2151-5769-PF(Nl);Ahddub.ptd 第48頁 200403624 六、申請專利範圍 2=立元與具21元〜單位之該後續資料之該第2m位元之 1非反相位元，以決疋該位元反相數是否超過一半； 2 * 2m比較決定裝置，比較具y位元單伋 第2H位元之該反相位元與对位元：：§亥後續資料之該 該第2M立元之該非反相位元，以決定^之該後續資料之 過一半； 弋该位元反相數是否超 選擇裝置，包括第一選擇裝置，楚 2m選擇裝置，分別選擇/輪出該第—比匕選擇裝置…與第 比較決定裝置之該決定結果之一 ’ 決定裝置與該第二 該第四比較決定裝置之該決定結果之一 ：定裝置與 決定裝置舆該第仰比較決定裝置之比較 第一選擇裝置被該第2m選擇裝置之該於、疋、、Ό果之一，5亥 部份前之該輸入影音資料而控制，/第出=資料之--選擇裝置之該輸出控制，...，該第擇裝置被該第 2m-1選擇裝置之該輸出控制； 擇衣置被该第 輸出裝置，根據該第一選擇裝置，、 置，…與該第2m選擇裝置之該輸出，分別 該第一位元，該第二位元，…該第以位元進二彳、、、貝貝料之 相以輸出，且輸出代表該反相或非反相 相或非反 及 1 —反相信號；以 一並列至串列轉換電路，以2ffl位元 ， 置之該輸出進行串列化，以將之輸出I立對該輸出裝 一輸出反相信號。 μ輪出影音資料及 2151-5769-PF(Nl);Ahddub.ptd 第49頁