TW200305281A - Semiconductor device with reduced parasitic capacitance between impurity diffusion regions - Google Patents
Semiconductor device with reduced parasitic capacitance between impurity diffusion regions Download PDFInfo
- Publication number
- TW200305281A TW200305281A TW092105956A TW92105956A TW200305281A TW 200305281 A TW200305281 A TW 200305281A TW 092105956 A TW092105956 A TW 092105956A TW 92105956 A TW92105956 A TW 92105956A TW 200305281 A TW200305281 A TW 200305281A
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- layer
- impurity diffusion
- trench
- semiconductor device
- Prior art date
Links
- 239000012535 impurity Substances 0.000 title claims abstract description 104
- 238000009792 diffusion process Methods 0.000 title claims abstract description 93
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 230000003071 parasitic effect Effects 0.000 title description 24
- 239000010410 layer Substances 0.000 claims abstract description 110
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000000926 separation method Methods 0.000 claims abstract description 37
- 239000002344 surface layer Substances 0.000 claims abstract description 18
- 239000003989 dielectric material Substances 0.000 claims abstract description 8
- 238000005192 partition Methods 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000002305 electric material Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 56
- 230000000903 blocking effect Effects 0.000 description 17
- 239000010409 thin film Substances 0.000 description 17
- 239000013078 crystal Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 239000011574 phosphorus Substances 0.000 description 12
- -1 boron ion Chemical class 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 239000004575 stone Substances 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013039 cover film Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052769 Ytterbium Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005496 tempering Methods 0.000 description 2
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 2
- 241000238631 Hexapoda Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
- H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02024—Position sensitive and lateral effect photodetectors; Quadrant photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1446—Devices controlled by radiation in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Light Receiving Elements (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
Description
200305281 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圓式簡專說明） I：發明戶斤屬之技術領域3 相關申請案對照 本申請案係以於2002年3月22日提出申請之日本專 5 利申請案第2002-81041號案為基礎，其之整個内容係被併 合於此作為參考。 發明領域 本發明係有關於一種半導體元件，更特別地，係有關 於一種於被形成在一半導體基體上之兩個相鄰之雜質擴散 10區域間具有降低寄生電容的半導體元件。 C先前技術3 發明背景 第11A圖是為一光電二極體的橫截面圖，該光電二極 體疋為一種光敏元件（photo SenS〇r)。在一 p-型石夕基體1〇〇 15的表面上，由η-型矽製成的一磊晶層（epitaxiai iayer)1〇i係 被形成。在該n-型磊晶層ιοί的表面上，一埸氧化薄膜 102係被形成俾可界定數個有源區域。 在一個有源區域（在第11A圖之中央區域的有源區域） 中，數個η-型陰極區域1〇3係相互地間隔一定的距離來被 20形成。在兩個相鄰的陰極區域103之間，一個ρ-型分隔區 域104係被形成。形成有該等陰極區域103與分隔區域 104之該有源區域的表面係由一防反射薄膜ι〇5覆蓋。 在與该等形成有陰極區域103之有源區域相鄰之該等 有源區域（在第11Α圖中之右和左側的有源區域）中之每一 200305281 玖、發明說明 者中’一 p-型陽極導線區域106係被形成。該陽極導線區 域106的底部係到達該p-型矽基體100。 該陰極區域103與p-型矽基體1〇〇構成一光電二極體 。該p-型矽基體1〇〇作用如該光電二極體的陽極。 5 由於光敏元件具有光電轉換功能，如此的光電二極體 係被廣泛地使用作為要與典型為像DVD和CD般之光碟之 光電轉換裝置一起使用的光學檢拾裝置。由於雷射光束的 波長變得較短，要與光碟一起使用的光敏元件係被希望以 南速運作。為了實現穩定的高速運作，係希望降低在該光 10 敏元件上之不同類型的寄生電容及防止漏電流。 在第11A圖中所示的光敏元件具有在該陰極區域1〇3 與相鄰之陽極區域106之間、在該陰極區域103與p_型矽 基體100之間及在該陰極1 〇3與分隔區域丨〇4之間的寄生 電容。這些寄生電容係被希望降低俾可確保穩定的高速運 15 作。 第11B圖是為寄生電容被部份地減少之習知光敏元件 的橫截面圖。在該陰極區域103與陽極導線區域1〇6之間 ,一溝渠108係被形成通過該埸氧化薄膜1〇2，該溝渠係 到達该p-型矽基體100的表面層。一氧化矽薄膜係形成於 20該溝渠1〇8的底部和内側壁上，而且多晶矽係被填注於該 溝渠10 8内。 一個P-型向雜質濃度區域1〇9係被形成於與該溝渠 108接觸之n-型磊晶層1〇1和p_型矽基體1〇〇的一區域中 。這個P-型高雜質濃度區域1〇9防止漏電流經該溝渠1〇8 200305281 玖、發明說明 之底部的流動。 由於具有比矽之介電常數低之介電常數的薄氧化薄膜 係形成於該溝渠1〇8的側壁上，於該陰極區域1〇3與陽極 導線區域106之間的寄生電容係能夠被降低。 5 雖然在第11B圖中所示之光敏元件之陰極區域103與 陽極導線區域106之間的寄生電容係能夠被降低，在該陰 極區域103與p-型矽基體1〇〇和在該陰極區域1〇3與分隔 區域104之間的該等寄生電容係無法被降低。 由於該p-型高雜質濃度區域1〇9係被形成於該溝渠 08四周寄生電谷係被新近形成於該陰極區域· 1〇3與p_ 型高雜質濃度區域109之間。 【發^明内容^】 發明概要 本發明之目的是為提供一種於兩個具有相反之導電性 15類型之雜質擴散區域間具有降低寄生電容的半導體元件。 根據本發明之一特徵，一種半導體元件係被提供，該 半導體元件包含··-底層基體，該底層基體具有至少一個 表面層係由具有第一導電性類型的半導體製成；一第一層 ，該第一層係形成於該底層基體上或之上而且係由具有比 2〇該底層基體之表面層之電阻高之電阻的半導體製成；一第 -雜質擴散區域，該第-雜質擴散區域係形成於該第一層 的部份表面區域而且係摻雜有具有與該第一導電性類型相 反之第二導電性類型的雜質，該第一雜質擴散區域不到達 該底層基體的表面；-具有第二導電性類型的第二雜質擴 200305281 玖、發明說明 月欠區域β亥第一雜質擴散區域係被置放於該第一層而且係 與該第一雜質擴散區域在平面方向上相隔一定的距離，該 第二雜質擴散區域係到達該底層基體的表面；及一第一分 隔區域，該第一分隔區域係置於該第一與第二雜質擴散區 5域之間而且係包含一個形成於該第一層内的溝渠與至少置 於该溝渠之部份内部區域的介電材料。 具有鬲電阻的第一層係設置於該第一雜質擴散區域與 底層基體之間。在該第一雜質擴散區域與底層基體之間的 馨 寄生電谷係因此能夠被降低。由於介電材料係設置於構成 10該第一分隔區域的溝渠中，在該第一與第二離質擴散區域 之間的寄生電容係能夠被降低。 圖式簡單說明 第1圖是為一第一實施例之光敏元件的平面圖。 第2圖是為該第一實施例之光敏元件的橫截面圖。 15 第3圖是為顯示在該第一實施例之光敏元件之溝渠之 旁邊沿著深度方向之雜質濃度分佈的圖表。 · 第4圖是為顯示一個在該第一實施例之光敏元件之一 分隔區域與該溝渠之間之連接區域的橫截面圖。 第5圖是為一第二實施例之光敏元件的平面圖。 0 第6圖是為一第三實施例之光敏元件的平面圖。 - 第7圖是為一第四實施例之光敏元件的平面圖。 第8圖是為一第五實施例之光敏元件的平面圖。 第9圖是為一第六實施例之光敏元件的平面圖。 第10Α至10G圖是為描繪製造具有與雙極性電晶體整 10 200305281 玖、發明說明 合在一起之該第一實施例之光敏元件之半導體元件之方法 的橫截面圖。 第11A和11B圖是為習知光敏元件的橫截面圖。 I：實施方式】 5 較佳實施例之詳細說明 第1圖是為本發明之第一實施例之半導體光敏元件的 平面圖。具有與正方形之外圍一致之平面形狀的一溝渠2 係没置於一半導體基體的表面層上。一分隔區域3連接由 該溝渠2所界定之正方形之相對之兩側的中心俾可把該溝 10渠2的内部分隔成四個區域。該分隔區域3的末端緊靠該 溝渠2的側壁。 陰極區域la至ld係配置於由該分隔區域3所分隔的 四個區域。该等陰極區域1 a至1 d中之每一者係被設置與 該溝渠2和分隔區域3相隔一定的距離。該等陰極區域j a 15至Id和分隔區域3的表面係由一個會在稍後作說明的防反 射薄膜覆蓋。電極導線開孔4a至4d係對應於該等陰極區 域1 a至1 d來被形成通過該防反射薄膜及在該等陰極區域 1 a至1 d的内部。 一陽極導線區域5包圍該溝渠2的外部。另一溝渠6 2〇 包圍該陽極導線區域5的外部。 第2圖是為沿著在第1圖中所示之點線A2-A2的橫截 面圖。在具有1 x 10i4到i x 10i8cm·3之雜質濃度之型矽 基體1 〇的表面層中，p-型雜質係被摻雜俾可形成一個具有 大約1 X i〇17cm·3之顛♦濃度的p-型高雜質濃度層η。在 11 200305281 玖、發明說明 這P-型尚雜質濃度層11上，一 P-型磊晶層12係被形成， 該P-型磊晶層12具有10至20μιη的厚度且在其之上表面 側具有相等於或低於1 x l〇14cm-3的型雜質濃度。在該 Ρ-型磊晶層12上，一 η-型磊晶層13係被形成，該卜型磊 5晶層13具有大約5 X l〇15cnT3的雜質濃度和〇·8到2μχη的 厚度。 在该η-型磊晶層13的表面上，一場氧化薄膜15係被 形成來界定數個有源區域。 · 在第2圖中所示之中央有源區域中的^型蠢晶層a 10中’該等η-型陰極區域la和lb係被形成。雖然未在第2 圖中描繪，該等陰極區域lc和ld亦被形成於這有源區域 中。δ亥專陰極區域1 a_ 1 d是為摻雜有磷的n-型雜質擴散區 域而且具有1 x 1〇15到1 x 102〇cm-3的雜質濃度。該等陰極 區域la至Id係到達該p-型磊晶層12的上表面。陰極區域 15 U至Id未到達該P-型磊晶層12之上表面的結構亦可以被 應用。 φ 於在該等陰極區域“與lb之間的n-型磊晶層13中， 分隔區域3係被形成。該分隔區域3是為摻雜有硼的型 雜質擴散區域而且具有1 X 1016到丨x 1〇2〇cm·3的雜質濃度 20 。該分隔區域3係電氣地分隔該等陰極區域la和lb並且 - 防止漏電流在它們之間流動。最好的是，該分隔區域3的 冰度係與该荨陰極區域1 a-1 d的深度相同或者較淺。 該防反射薄膜16係被形成於該等在其中係形成有陰極 區域1 a和1 b之有源區域的表面上。該防反射薄膜16具有 12 200305281 玖、發明說明 有-氧切薄膜和-氮切賴的㈣結構㈣降低相對 於在接收波長範圍内之光線的反射率。 該等陽極導線區域5係被形成於該等相鄰於在盆中係 形成有陰極區域13和lb之有源區域的有源區域中。該陽 極導線區i或5是為摻雜㈣的ρ·型雜f擴散區域而且^有 10
:Χΐ〇1δ至1Χΐ〇2%Γ3的雜質濃度。該陽極導線區域5從 该η-型蟲晶| 13的上表面延伸到該卜型高雜質濃度声η :如將於稍後作說明，該陽極導線_ 5係藉由兩個離子 楦入處理來被形成’-個在形成該η_型遙晶層^之前而 另一個在形成該η-型磊晶層13之後。 -逆向偏壓電麟被施加於該陰極區域u與陽極導線 區域5之間及於該陰極區域lb與陽極導線區域5之間。
該溝渠2係被形成於該等在其中係設置有陰極區域“ 和lb的有源區域與該在其中係設置有陽極導線區域5的有 15源區域之間。另-溝渠6係被形成俾可與該溝渠2 一起包 圍該陽極導線區域5。該等溝渠2和6延伸到稍微比該在 p-型南雜質濃度層11與P-型磊晶層12之間之邊界淺的深 度而且具有大約Ιμχη的寬度。具有大約〇·3μιη之厚度的氧 化石夕溥膜18係被开> 成於該等溝渠2和6的底部和内側壁上 2〇 。由多晶矽製成的填料19係被埋藏於該等溝渠2和ό内。 一個高度地摻雜有硼的通道阻絕擴散區域2〇係被形成 於與該等溝渠2和6接觸之ρ_型磊晶層12的部份區域中 ^該η-通道阻絕擴散區域20具有丨χ 1〇16到i χ 1〇18cm-3 的硼雜質濃度。該η-通道阻絕擴散區域2〇降低漏電流沿 13 200305281 5 10 15 20 玖、發明說明 著該溝渠2之底部與側壁的流動。 在以上所述之第一貫施例的光敏元件中，光電二極體 係由作為陽極的&型蟲晶^ l2 # p-型高雜質濃度層^及 作為陰極的陰極區域U ❿構成。具有高電阻的&型蠢 曰曰層12係被没置於該陰極區域u與&型高雜質濃度區域 11之間。在該陰極與陽極之間的寄生電容係因此能夠被降 低比在第11A和：ΠΒ圖中所示之在其中之陰極區域1〇3與 P-型基體（陽極_係直接接觸的習知光敏元件更多。 該溝渠2係被設置於該陰極區域la與陽極導線區域5 之間。由於設置在該溝渠2中之氧切薄膜18的介電常數 係比石夕的介電常數低，在它們之間的寄生電容係能夠被降 低σ亥溝渠2係被设置與該陽極導線區域5在該基體平面 方向上相㈤$的距離。因此，寄生降低效果係能夠被提 升代# «亥氧化石夕薄膜，由具有比石夕之介電常數低之介電 常數之介f材料製成的其他薄膜係可以被使用。 第3圖是為顯示在第2圖中所示之溝渠2之側邊沿著 深度方向之雜質濃度分佈的圖表。該橫座標表示雜質濃度 而該縱座標表示深度。-虛線21表示當n-型蠢晶層13被 形成時被摻雜之-型雜質的濃度。-實線22表示當該p- 3L蠢曰曰層12被形成時被摻雜之ρ·型雜質的濃度。一實線 23表示當該η•通道阻絕擴散區域20被形成時被摻雜之ρ. 型雜質的濃度。
在3虛線21與實線22之間的交叉點係對應於在該卜 型蠢曰曰層13與型蠢晶^ 12之間的界面。被換雜來形成 14 200305281 玖、發明說明 忒Π-通道阻絕擴散區域2〇的p_型雜質係留在該卜型蠢晶 層12而不擴散至該η·型蟲晶層13。那就是，該卜通道阻 絶擴散區域20係被設置與該卜型蟲晶層13在深度方向上 相定的距離，而且係被形成於該卜型蠢晶I 12。結果 5，於在陰極區域la與n•通道阻絕擴散區域2()之間之寄生 電容上的增加係能夠被抑制。 該溝渠2可以被作成更深俾可設置該卜通道阻絕擴散 區域20僅接近該溝渠2的底部。藉由這結構，在該陰極區 · 域la與η·通道阻絕擴散區域2()之間的寄生電容係能夠被 進v降低。為了實現這結構，在第2圖中所示的溝渠2 可以被作成比該溝渠6深。 …請再參閱第1圖所示，-個η·通道阻絕擴散區域25 系被配置纟自包括该在分隔區域3與溝渠2之間之界面 的區域。 15 帛4圖是為沿著在第1圖中所示之點線Α4-Α4的橫截 :圖。該分隔區域3係配置於該有源區域而且不延伸在肖 · 場氧化薄膜15下面。該η-通道阻絕擴散區域25係被配置 在該於分隔區域3與溝渠2之間的場氧化薄膜Μ下面。該 η-通道阻絕擴散區域25是為_缝摻财㈣ρ_録質擴 ’ 2〇散區域而且具有大約lxl〇lw的雜質濃度。 . -該η-通道阻絕擴散區域25能夠降低經由在第！圖中 所不之溝渠2之側邊區域來在相鄰之陰極區域，例如，吟 極區域4lb，之間流動的漏電流。 π 第5圖疋為第二實施例之光敏元件的平面圖。在第1 15 200305281 玖、發明說明 圖117所示的第一實施例中，該溝渠2係單一地被配置在該 等陰極區域la-ld與陽極導線區域5之間，然而，在第二 實施例中，雙倍的溝渠2A和2B係被設置。那就是，兩個 溝渠係沿著分隔該等陰極區域la-ld與陽極導線區域5的 5方向被設置。其他的結構係與第一實施例之光敏元件的那 些相同。 藉由配置兩個溝渠，在該等陰極區域la-ld與陽極導 線區域5之間的寄生電容係能夠被進一步降低。三個或者 更多個溝渠係可以被設置。 10 第6圖是為第三實施例之光敏元件的平面圖。在第1 圖中所示的第一實施例中，該溝渠2的寬度係大約1μιη， 然而’在第三實施例中，被設置於該等陰極區域la_ld與 陽極導線區域5之間之溝渠2C的寬度係被作成較寬。於 該等陰極區域la-ld與陽極導線區域5之間的距離係因此 15比第一實施例之光敏元件的那個長。其他的結構係與在第 1圖中所示之第一實施例之光敏元件的那些相同。那就是 ，包圍该陽極導線區域5之外圍之溝渠6的寬度係與第一 實施例之光敏元件之溝渠6的寬度相同。 藉由把该溝渠2C的寬度加寬比該第一實施例之溝渠2 2〇的寬度寬，在該等陰極區域la]d與陽極導線區域5之間 的寄生電容係能夠被降低。如果被形成於該溝渠2c之底 部和内側壁上的氧化石夕薄膜係被作成較厚的話，寄生電容 降低效果係能夠被進-步提升。一氧化石夕薄膜係可以被填 注於該溝渠2C的整個内部空間。 16 200305281 玖、發明說明 第7圖是為第四實施例之光敏元件的平面圖。在第工 圖中所示之第一實施例的光敏元件中，該分隔區域3是為 第2圖中所示的型雜質擴散區域，然而，在該第四 實施例中，一分隔區域3A係由一溝渠與填注於該溝渠内 5的填料構成。一個構成該分隔區域3A的溝渠係從被設置 於該等陰極區域la-ld與陽極導線區域5之間的溝渠2分 支出來。藉由使用該溝渠結構的分隔區域3A ,在該等陰極 區域la-ld與該第一實施例之分隔區域3之間的寄生電容 係能夠被降低。 1〇 第8圖是為第五實施例之光敏元件的平面圖。在第i 圖中所示的第-實施例中，被設置於該陰極區域u與陽極 導線區域5之間的溝渠2係與被設置於該相鄰之陰極區域 lb與陽極導線區域5之間的溝渠2延續，而且該分隔區域 3的末端係緊靠該溝渠2的側壁。 15 在該第五實施例中，一個在兩個相鄰之陰極區域，例 如，陰極區域la與lb，之間的分隔區域3B係到達該陽極 導線區域5。那就是，該分隔區域3B的末端係緊靠該陽極 導線區域5的側壁。因此，一個在該陰極區域u與陽極導 線區域5之間的溝渠2D和一個在該陰極區域lb與陽極導 20線區域5之間的溝渠2E係由該分隔區域3B分隔。該等溝 渠2D和2E的末端係緊靠該分隔區域3B的側壁。一個在 該陰極區域lc與陽極導線區域5之間的溝渠2F和一個在 該陰極區域Id與陽極導線區域5之間的溝渠2G具有與該 等溝渠2D和2E之結構相同的結構。其他的結構係與第一 17 200305281 玖、發明說明 實施例之光敏元件的那些相同。 在該第一實施例中，漏電流會經由該溝渠2的側邊區 域來在該等陰極區域la與之間流動。在該第五實施例 中，於5亥陰極區域1 a與陽極導線區域5之間的溝渠；2D及 5於該陰極區域lb與陽極導線區域5之間的溝渠2E係由該 分隔區域3B分隔。因此，要防止漏電流沿著該溝渠2的 側邊區域流動是有可能的。 第9圖是為第六實施例之光敏元件的平面圖。在第8 圖中所示的第五實施例中，該溝渠2D係單一地被設置於 10該陰極區域la與陽極導線區域5之間，然而，在該第六實 施例中，對應於第五實施例之溝渠2D的一個溝渠2H沿著 为Pw该陰極區域1 a和陽極導線區域5的方向具有雙重的結 構。其他的溝渠2I，2J和2K亦具有雙重的結構。其他的結 構係與在第8圖中所示之第五實施例之光敏元件的那些相 15 同。 藉著使被設置於該陰極區域la與陽極導線區域5之間 的溝渠2D具有雙重的結構，於這些區域丨a與5之間的寄 生電容係能夠被降低。 接者’凊參閱第10 A至10G圖所示，一種製造第一實 20施例之光敏元件的方法將會被說明。於要在下面說明的方 法中，用於放大由該光敏元件所產生之光電流的雙極性電 晶體係在相同的時間被形成於與該光敏元件之基體相同的 基體上。 如在第10A圖中所示，硼離子係被植入一個具有大約 18 200305281 玖、發明說明 40Ω cm之電阻係數之p-型石夕基體1〇的表面層内俾可藉此 形成-具有大約i x 10iW之表面雜質濃度的ρ·型高雜 質濃度層U。在這Ρ-型高雜質濃度層11上，一個高電阻 p-型蟲阳層12，具有大約i χ 1Gi4cm.3之表面雜質濃度的 5層，係藉由化學氣相沉積法（CVD)來被形成。 硼離子係被植入到該p-型磊晶層12的部份區域俾可 形成-陽極導線埋藏區域化。該陽極導線埋藏區域&係 到達該P-型高雜質濃度層U而且係對應於在該p_型磊晶 層12中之在第2圖中所示的陽極導線區域5。該陽極導線 10埋藏區域5a具有1 X 1016到1 X l〇18cm-3的雜質濃度。 如在第10B圖中所示，磷離子係被植入到該型磊晶 層12的邛伤區域内俾可形成一心型通道阻絕擴散區域 30。該p-通道阻絕擴散區域3〇係被設置於該？_型磊晶層 12中而且係不到達該p-型高雜質濃度層n。在該通道 15阻絕區域30中的磷濃度是為1\1〇16到lxl〇18cm_3。該磷 濃度係被控制以致於一個足夠的崩潰電壓係被保證在該 型南雜質濃度層11與p-通道阻絕擴散區域3〇之間及在一 個要被形成於該p-通道阻絕擴散區域3〇之pnp電晶體之 集極區域與該p-通道阻絕擴散區域3〇之間。 20 接著，銻離子係被植入至該p-型磊晶層12的部份區 域内俾可形成一 η-型埋藏擴散區域31。在同一時間，與該 Ρ-通道阻絕擴散區域30延續一起的一卜型埋藏擴散區域 32係被形成。該等η-型埋藏擴散區域31和32的銻濃度是 為 1 X 1018 到 1 X 102GcnT3。 19 200305281 玖、發明說明 石朋離子係被植入到該卜通道阻絕擴散區域％之表面 層的部份區域内俾可形成—P-型埋藏擴散區域33 。於同一 時間，领離子係被植入到一個對應於在第1圖中所示之分 區域3的區域内俾可形成一個下分隔區域。該^型埋藏 5擴散區域33與下分隔區域3a的硼濃度是為i χ 1〇16至！ χ 10 丨 8cnT3。 在边P-型磊晶層12上，一 n-型磊晶層13係藉著CVD 來被形成到〇·8到2μηι的厚度。該卜型蠢晶層13的卜型 雜質遭度是為大約5 X l〇15cm-3。 10 硼離子係被植入到與該P-型埋藏擴散區域33接觸之 η-型磊晶層13的部份區域内俾可形成一 p_型井乃。於同 一時間，硼離子係被植入到與該陽極導線埋藏區域兄接觸 之η-型磊晶層13的部份區域俾可形成一個上陽極導線區 域5b。該ρ-型井35與上陽極導線區域5b的硼濃度是為i 15 x 1016到1 X l〇18cm_3。該陽極導線埋藏區域5a與上陽極 導線區域5b構成在第2圖中所示的陽極導線區域5。 如在第10C圖中所示，於該n-型磊晶層13的表面上 ，矽之區域氧化（LOCOS)用的光罩圖案40係被形成。該光 罩圖案40具有一個由一氧化矽薄膜與一氮化矽薄膜構成的 20 兩層結構。硼離子係被植入到被形成有在第1圖中所示之 η-通道阻絕擴散區域25的區域内。該n-通道阻絕擴散區域 25的棚濃度是為大約1 X l〇17cnT3。由於侧離子係在 LOCOS之前被植入，該η-通道阻絕擴散區域25亦被設置 在該要於一猶後之處理下被形成的場氧化薄膜下面。 20 200305281 玖、發明說明 藉由使用該光罩圖案40作為光罩，該心型磊晶層13 的表面係區域地氧化。 如在第10D圖中所示，一埸氧化薄膜15係因此被形 成而且有源區域係被界定。該埸氧化薄膜15的厚度是為大 5約600nm。接著，在第！圖中所示的溝渠2和6係被形成 。於同一時間，一溝渠42係被形成於在設置有pnp電晶體 之有源區域41b與設置有npn電晶體之有源區域—之間 的邊界區域中。 在該等溝渠被形成之後，删離子係被植入俾可形成在 1〇第2圖中所示的n_通道阻絕擴散區域2〇。該删濃度是為i X 1〇16 到 1 X l〇18cm·3。 一氧化矽薄膜係被形成覆蓋該等溝渠2,6和42的内表 面和4基體表面。-多晶石夕薄膜係被形成埋藏該等溝渠 和42的内部。該氧切薄膜和多晶㈣膜係被㈣刻到僅 b留下在該等溝渠中的氧化石夕薄膜和多晶石夕薄膜。一氧化石夕 薄膜係被形成於該基體的整個表面之上俾可以該氧化石夕薄 膜覆蓋在該等溝渠内之多晶石夕薄膜的上表面。 一防反射薄㉟16係、被形成在該基體的整個纟面之上。 雜反射薄膜16具有_個由_氧切薄膜與—氮化石夕薄膜 構成的兩層、、Ό構。這些層係藉由，例如，熱氧化和來 被形成。 娜子係被植入到在該下分隔區域3a之上型磊晶 層13俾可形成一上分隔區域％。該硼濃度是為1 X w到 1 X 1 〇 Cm 。δ亥下分隔區域3a和上分隔區域3b構成在第 21 200305281 玫、發明說明 2圖中所示的分隔區域3。接著，磷離子係被植入俾可形成 一陰極區域la。該磷濃度是為丨χ 1〇15到丨χ 1〇2〇cm-3。砷 或銻係可以被使用代替磷。該分隔區域3和陰極區域&的 雜質濃度係藉由考量光電二極體的敏感度和反應速度來被 5 適當地決定。 直到在第10E圖中所示之結構的處理將會作說明。一 個穿過该防反射薄膜16的開孔係被形成在形成有一電極的 位置。一第一層多晶矽薄膜係被形成在整個基體表面之上 · 到大約300nm的厚度。這多晶矽薄膜係被定以圖案俾可留 10下一覆蓋該被形成穿過該防反射薄膜16之開孔的第一層多 晶矽薄膜45。該多晶矽薄膜45亦留在該覆蓋陰極區域la 之表面的防反射薄膜16上。 磷離子係經由該多晶矽薄膜45來被植入到該npn電晶 體的集極區域43。該磷濃度是為大約！ χ 1〇19cm-3。該集 15極區域43係到達該n-型埋藏擴散區域31。於同一時間， 一 η-型導線區域44係被形成到達該卜型埋藏擴散區域32 · 〇 用於形成外部基極的硼離子係被植入到該覆蓋設置有 npn電晶體之有源區域的多晶矽薄膜45a内。用於形成外 20部基極的磷離子係被植入到該覆蓋設置有pnp電晶體之有 源區域的多晶矽薄膜45b内。該硼與磷濃度是為大約1 X l〇19cm·3。 由氧化矽製成的一中間絕緣薄膜46係被形成在該基體 的整個表面之上。射極窗46a和46b係被形成穿過該中間 22 200305281 玖、發明說明 絕緣薄膜46。離子係經由該等射極f來被植人俾可橫向地 連接内和外基極。侧壁間隔器係被形成於該等射極窗偷 和46b的内側壁上。 接著，用㈣成一内基極的離子係經由豸等射極窗 5 46a和46b來被植入到該n_型蟲晶層13的表面層内。棚離 子係被植入到該npn電晶體的内基極47，而填離子係被植 入到該pnp電晶體的内基極48。該爛和碟濃度是為大約i X 1018cnT3。 在離子被植入之後，一回火處理係被執行。藉由這回 U)火處理’在該多晶石夕薄膜45a内的蝴離子係擴散到該n_型 蟲晶層13的表面層俾可形成外基極49。類似地，在該多 晶石夕薄膜45b内的鱗離子係擴散到該卜型彳％的表面層 俾可形成一外基極50。 如在第圖中所示，一第二層多晶石夕薄膜係被形成 u於該中間絕緣薄膜46上。翁子係被植入到設置有該叩n 電晶體之多晶石夕薄膜的部份區域内，而娜子係被植入到 設置有該pnp電晶體的部份區域内。該磷與硼濃度是為ι χ 1〇19到1 X 1020cm-3。該多晶矽薄膜係被定以圖案俾可留下 由多晶矽製成的射極51和52在該等射極窗46a和46b中 2〇。在該等射極51和52中的雜質係藉著回火處理來被擴散 到該η-型蠢晶層13的表面層。 開孔係被形成穿過該中間絕緣薄膜46俾可形成一電晶 體之集極、基極和射極、一光電二極體之陰極和陽極等等 的導線電極。一第一層鋁電極55係被形成在這些開孔内。 23 200305281 玖、發明說明 在該第一層中間絕緣薄膜46上，一個由氧化矽製成的第二 層中間絕緣薄膜60係被形成。一開孔係被形成穿過該第二 層中間絕緣薄膜俾可形成該npn電晶體之基極的導線電極 。一第二層鋁電極56係被形成於這開孔内。由石夕玻璃與氮 5化石夕製成的一覆蓋薄膜61係被形成於該第二中間絕緣薄膜 60上。 如在第10G圖中所示，在該光電二極體光線接收區域 中’一開孔係被形成從該覆蓋薄膜61到第一層中間絕緣薄 鲁 膜46穿過該三層。這時，覆蓋該防反射薄膜16之表面的 1〇第一多晶矽薄膜45作用如一蝕刻阻絕器。在該開孔被形成 之後，於該防反射層16上的多晶矽薄膜45係被移去。 藉由這製造方法，該下分隔區域3a係在p-型埋藏擴散 區域33被形成時的同一時間被形成。該上陽極導線區域 5b係在該p-型井35被形成時的同一時間被形成。在製造 15 處理之數目上的增加係能夠因此儘可能地被抑制。 本發明業已配合该專較佳實施例來作說明。本發明不 是僅受限於以上的實施例。很明顯的是，對於熟知此項技 術之人仕來說’各種變化、改良、組合等等係能夠被作成 〇 20 C囷式簡單說明】 第1圖是為一第一實施例之光敏元件的平面圖。 第2圖是為該第一實施例之光敏元件的橫截面圖。 第3圖是為顯示在該第一實施例之光敏元件之溝渠之 旁邊沿著深度方向之雜質濃度分佈的圖表。 24 200305281 玖、發明說明 第4圖是為顯示一個在該第一實施例之光敏元件之一 分隔區域與該溝渠之間之連接區域的橫截面圖。 第5圖是為一第二實施例之光敏元件的平面圖。 第6圖是為一第三實施例之光敏元件的平面圖。 5 第7圖是為一第四實施例之光敏元件的平面圖。 第8圖是為一第五實施例之光敏元件的平面圖。 第9圖是為一第六實施例之光敏元件的平面圖。 第10A至10G圖是為描繪製造具有與雙極性電晶體整 合在一起之該第一實施例之光敏元件之半導體元件之方法 10 的橫截面圖。 第11A和11B圖是為習知光敏元件的橫截面圖。 【圖式之主要元件代表符號表】 100 · p-型矽基體 lb * * ♦陰極區域 101 · η-型蠢晶層 lc * · •陰極區域 102 · 場氧化薄膜 Id·. •陰極區域 103 · 陰極區域 4a · · •電極導線開孔 104 · 分隔區域 4b * * •電極導線開孔 105 * 防反射薄膜 4c * * •電極導線開孔 106 · 陽極導線區域 4d· * •電極導線開孔 108 · 溝渠 5… •陽極導線區域 109 · Ρ-型高雜質濃度區域 6 · · •溝渠 2.·· 溝渠 10 _ · • P-型矽基體 3.·· 分隔區域 11 · · _ p-型高雜質濃度層 la · · 陰極區域 12. · • Ρ-型磊晶層 25 200305281 玖、發明說明 13 · · η-型遙晶層 15 · ·埸氧化薄膜 16 * ♦防反射薄膜 18· ·氧化矽薄膜 19 ·.填料 20· ♦ η·通道阻絕擴散區域 21 · ·虛線 22· ·實線 23· ·實線 25 · . η-通道阻絕擴散區域 2Α· ·溝渠 2Β· ·溝渠 2C· ♦溝渠 2D· ·溝渠 2Ε· ·溝渠 2F · ·溝渠 2G· ·溝渠 2Η ··溝渠 3Α· ·分隔區域 5a· ·陽極導線埋藏區域 30· · p-通道阻絕擴散區域 31 · * η-型埋藏擴散區域 32· · η-型埋藏擴散區域 33 · _ · ρ-型埋藏擴散區域 3a· ··下分隔區域 35 · · ♦ ρ-型井 5b· _·上陽極導線區域 40· ··光罩圖案 42· · ·溝渠 41a ··有源區域 41b .·有源區域 3b· ··上分隔區域 45· ··第一層多晶矽薄膜 43· ··集極區域 44. ·. η-型導線區域 45a ··多晶矽薄膜 45b ♦♦多晶石夕薄膜 46· .·中間絕緣薄膜 46a ··射極窗 46b ··射極窗 47…（^絲 48. . ·内基極 49· · ·外基極 50· ·.外基極 51…射極 52 · _ ·射極
26 200305281 玖、發明說明 55· ·第一層鋁電極 61· ••覆蓋薄膜 60· ·第二層中間絕緣薄膜 56 · ·第二層鋁電極
27
Claims (1)
- 200305281 拾、申請專利範圍 1·一種半導體元件，包含·· 底層基體，該底層基體具有至少一個由第一導電 類型之半導體製成的表面層； 一第一層’該第一層係形成於該底層基體上或之上 5 並且係由具有比該底層基體之表面層之電阻高之電阻的 半導體製成； 一第一雜質擴散區域，該第一雜質擴散區域係被形 成於孩第一層的部份表面區域中而且係被摻雜有與該第 一導電類型相反之第二導電類型的雜質，該第一雜質擴 10 散區域係不到達該底層基體的表面； 一第一導電類型的第二雜質擴散區域，該第二雜質 擴散區域係被設置於該第一層中而且係與該第一雜質擴 散區域在平面方向上相隔一定的距離，該第二雜質擴散 區域係到達該底層基體的表面；及 15 一第一分隔區域，該第一分隔區域係被設置於該第 一與第二雜質擴散之間並且包含一個形成於該第一層中 的溝渠及至少被設置於該溝渠之部份内部區域中的介電 材料。 2_如申請專利範圍第1項所述之半導體元件，更包含一防 2〇 反射薄膜，該防反射薄膜至少被形成於該第一雜質擴散 區域的部份表面區域上。 3.如申請專利範圍第1項所述之半導體元件，更包含用於 把逆向偏壓電壓施加到該第一和第二雜質擴散區域的電 極。 28 200305281 拾、申請專利範圍 4. 士申明專利範圍第丨項所述之半導體元件，其中，該第 層包含一第一下層和一形成於該第一下層上的第一上 層，該第一下層係被定位從該第一上層到該底層基體而 且係由第一導電類型的半導體製成，該第一下層具有一 5 個比該第一導電類型之底層基體之表面層之雜質濃度低 的雜質濃度。 5. 如申請專利範圍第4項所述之半導體元件，其中，該第 一分隔區域係到達一個比在該第一上與下層之間之邊界 深的位置。 10 6.如申請專利範圍第1項所述之半導體元件，更包含： 一第二雜質擴散區域，該第三雜質擴散區域被設置 於與該第一雜質擴散區域相鄰之該第一層中、與該第一 和第二雜質擴散區域在平面方向上相隔一定的距離、及 被摻雜有第二導電類型的雜f，該第三雜f擴散區域係 [5 不到達該底層基體的表面；及 一第二分隔區域，該第二分隔區域係被設置於在該 第一與第三雜質擴散區域之間的第一層中，該第二分隔 區域係電氣地分隔該第一和第三雜質擴散區域， 其中，該第一分隔區域亦係被設置於該第二與第三 0 雜質擴散區域之間。 7·如申請專利範圍第6項所述之半導體元件，其中，該第 二分隔區域包含一個摻雜有第一導電類型之雜質的區域 〇 8·如申請專利範圍第7項所述之半導體元件，其中，該第二 29 200305281 拾、申請專利範圍 分隔區域係與該第-分隔區域接觸。 9·如申請專利範圍第8項所述之半導體元件，其中，該第 二:分隔區域之與該第—分隔區域接觸的區域除了用於形 成。亥第一刀隔區域的雜質植入之外係被掺雜第一導電類 5 型的雜質。 ι〇一如申請專利範圍第1項所述之半導體元件，λ中，該第 一分隔區域包含數個在該第-和第二雜質擴散區域被分 隔之方向上被設置的部份，該等部份中之每—者包含一 個形成於。玄第一層中的溝渠及至少被設置於該溝渠之部 10 份内部區域中的介電材料。 11·如申請專利範圍第i項所述之半導體元件，其中，該第 -分隔區域係被設置與該第二雜質擴散區域相隔。 12. 如申請專利範圍第4項所述之半導體元件，其中： 該第一分隔區域係不到達一個在該第一層與該底層 15 基體之間的界面；及 具有比緊在該第一雜質擴散區域下面之區域之雜質 濃度咼之雜質濃度之第一導電類型的一高雜質濃度區域 係形成於在該第一分隔區域之底部上的該第一層中，該 间雜質濃度區域係被設置在該第一下層中而且係不到達 20 該第一上層。 13. 如申請專利範圍第6項所述之半導體元件，其中，該第 二分隔區域包括一個形成於該第一層中的溝渠及至少被 δ又置於该溝渠之部份内部區域中的介電材料。 14·如申請專利範圍第6項所述之半導體元件，其中，該第 30 200305281 拾、申請專利範圍 一勿隔區域係被設置從一個在該第一與第二雜質擴散區 域之間的區域延續到一個在該第三與第二雜質擴散區域 之間的區域，而且該第二分隔區域緊靠該第一分隔區域 的側壁。 5 15·如申請專利範圍第13項所述之半導體元件，其中，構 成該第二分隔區域的該溝渠係從構成該第一分隔區域的 該溝渠分支出來。 16·如申請專利範圍第7項所述之半導體元件，其中，該第 二分隔區域係到達該第二雜質擴散區域而且該第一分隔 0 區域係緊靠該第二分隔區域的側壁。 17·如申請專利範圍第1項所述之半導體元件，更包含一個 形成於該第一層之表面層中和上的雙極性電晶體，該雙 極性電晶體包含一個形成於該第一層中的集極區域、一 個被β又置於§亥集極區域與該第一層之上表面之間且係與 5 。亥集極區域和該第一層接觸的基極區域、及一個被設置 於該基極區域上且係由雜質摻雜多晶矽製成的射極區域 〇 18· —種半導體元件，包含： 一底層基體，該底層基體具有至少一個由第一導電 〕 類型之半導體製成的表面層； 一第一層，該第一層係形成於該底層基體上而且係 由具有比該底層基體之表面層之電阻高之電阻的半導體 製成，· 一第一雜質擴散區域，該第一雜質擴散區域係形成 31 200305281 拾、申請專利範圍 於該第一層的部份表面區域中而且係被摻雜有與該第一 導電類变相反之第二導電類型的雜質，該第一雜質擴散 區域係不到達該底層基體的表面； 一第一導電類型的第二雜質擴散區域，該第二雜質 擴散區域係被設置於該第一層中而且係與該第一雜質擴 散區域在平面方向上相隔一定的距離，該第二雜質擴散 區域係到達該底層基體的表面； 一形成於該第一層中的溝渠，該溝渠包圍一個設置 · 有該第一和第二雜質擴散區域的區域；及 一介電材料，該介電材料係至少被設置於該溝渠的 部份内部區域中。 32
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002081041A JP4342142B2 (ja) | 2002-03-22 | 2002-03-22 | 半導体受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200305281A true TW200305281A (en) | 2003-10-16 |
| TW587333B TW587333B (en) | 2004-05-11 |
Family
ID=28449108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092105956A TW587333B (en) | 2002-03-22 | 2003-03-18 | Semiconductor device with reduced parasitic capacitance between impurity diffusion regions |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6828644B2 (zh) |
| JP (1) | JP4342142B2 (zh) |
| KR (1) | KR100878543B1 (zh) |
| CN (1) | CN1238906C (zh) |
| TW (1) | TW587333B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI244117B (en) * | 2003-03-26 | 2005-11-21 | Komatsu Denshi Kinzoku Kk | Semiconductor epitaxy wafer |
| JP4841249B2 (ja) * | 2003-06-30 | 2011-12-21 | ローム株式会社 | イメージセンサおよびフォトダイオードの分離構造の形成方法 |
| KR100555526B1 (ko) * | 2003-11-12 | 2006-03-03 | 삼성전자주식회사 | 포토 다이오드 및 그 제조방법 |
| JP4841834B2 (ja) * | 2004-12-24 | 2011-12-21 | 浜松ホトニクス株式会社 | ホトダイオードアレイ |
| US7307327B2 (en) * | 2005-08-04 | 2007-12-11 | Micron Technology, Inc. | Reduced crosstalk CMOS image sensors |
| JP2008066446A (ja) * | 2006-09-06 | 2008-03-21 | Sony Corp | 半導体積層構造および半導体素子 |
| JP2010103221A (ja) * | 2008-10-22 | 2010-05-06 | Panasonic Corp | 光半導体装置 |
| EP2202795A1 (en) * | 2008-12-24 | 2010-06-30 | S.O.I. TEC Silicon | Method for fabricating a semiconductor substrate and semiconductor substrate |
| DE102011009373B4 (de) * | 2011-01-25 | 2017-08-03 | Austriamicrosystems Ag | Fotodiodenbauelement |
| DE102011056369A1 (de) * | 2011-12-13 | 2013-06-13 | Pmdtechnologies Gmbh | Halbleiterbauelement mit trench gate |
| US9006833B2 (en) * | 2013-07-02 | 2015-04-14 | Texas Instruments Incorporated | Bipolar transistor having sinker diffusion under a trench |
| KR20230062676A (ko) * | 2014-03-13 | 2023-05-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치 |
| KR102380829B1 (ko) * | 2014-04-23 | 2022-03-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치 |
| CN105448945B (zh) * | 2015-12-29 | 2019-07-05 | 同方威视技术股份有限公司 | 同面电极光电二极管阵列及其制作方法 |
| US10672934B2 (en) * | 2017-10-31 | 2020-06-02 | Taiwan Semiconductor Manufacturing Company Ltd. | SPAD image sensor and associated fabricating method |
| US11217718B2 (en) | 2019-02-11 | 2022-01-04 | Allegro Microsystems, Llc | Photodetector with a buried layer |
| US11296247B2 (en) * | 2019-02-11 | 2022-04-05 | Allegro Microsystems, Llc | Photodetector with a buried layer |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0695571B2 (ja) | 1985-10-12 | 1994-11-24 | 新技術事業団 | 光電変換装置 |
| JPH0389550A (ja) | 1989-08-31 | 1991-04-15 | Hamamatsu Photonics Kk | バイポーラトランジスタの製造方法 |
| JP2662062B2 (ja) * | 1989-12-15 | 1997-10-08 | キヤノン株式会社 | 光電変換装置 |
| JPH0745912A (ja) | 1993-07-30 | 1995-02-14 | Sony Corp | 半導体レーザ装置 |
| US6054365A (en) * | 1998-07-13 | 2000-04-25 | International Rectifier Corp. | Process for filling deep trenches with polysilicon and oxide |
| JP2000156521A (ja) | 1998-11-19 | 2000-06-06 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
-
2002
- 2002-03-22 JP JP2002081041A patent/JP4342142B2/ja not_active Expired - Lifetime
-
2003
- 2003-03-18 TW TW092105956A patent/TW587333B/zh not_active IP Right Cessation
- 2003-03-21 US US10/393,389 patent/US6828644B2/en not_active Expired - Lifetime
- 2003-03-21 CN CNB031209289A patent/CN1238906C/zh not_active Expired - Lifetime
- 2003-03-21 KR KR1020030017737A patent/KR100878543B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| CN1238906C (zh) | 2006-01-25 |
| KR20030082372A (ko) | 2003-10-22 |
| US6828644B2 (en) | 2004-12-07 |
| KR100878543B1 (ko) | 2009-01-14 |
| JP2003282848A (ja) | 2003-10-03 |
| CN1447445A (zh) | 2003-10-08 |
| TW587333B (en) | 2004-05-11 |
| JP4342142B2 (ja) | 2009-10-14 |
| US20030197190A1 (en) | 2003-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4884117A (en) | Circuit containing integrated bipolar and complementary MOS transistors on a common substrate | |
| JP3382182B2 (ja) | Ｆｅｔ、ダイオード、バイポーラトランジスタおよび埋込抵抗を形成する方法 | |
| TW200305281A (en) | Semiconductor device with reduced parasitic capacitance between impurity diffusion regions | |
| JP2773611B2 (ja) | 絶縁物分離半導体装置 | |
| EP0250869B1 (en) | Semiconductor integrated circuit containing analogous and digital components | |
| JPS62108538A (ja) | 半導体集積回路構造体 | |
| US5970356A (en) | Method for fabricating a bipolar transistor | |
| JPH0812865B2 (ja) | バイポーラトランジスタとその製造方法 | |
| EP0233202A1 (en) | MANUFACTURE OF A SEMICONDUCTOR DEVICE WITH BURIAL OXIDE. | |
| US5144408A (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| US4894702A (en) | High efficiency, small geometry semiconductor devices | |
| JP3918220B2 (ja) | 半導体装置及びその製造方法 | |
| KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| JPH02283028A (ja) | 半導体装置及びその製造方法 | |
| JP3242000B2 (ja) | 自己整列されたベース電極を有するバイポーラトランジスタおよびその製造方法 | |
| JPH09275199A (ja) | 半導体装置及びその製造方法 | |
| JPH10284711A (ja) | ＢｉＣＭＯＳ内蔵受光半導体装置 | |
| JPH0389550A (ja) | バイポーラトランジスタの製造方法 | |
| JP2003258219A (ja) | 光半導体集積回路装置の製造方法 | |
| JP2003224252A (ja) | 光半導体集積回路装置 | |
| JP3150420B2 (ja) | バイポーラ集積回路とその製造方法 | |
| JPH0389563A (ja) | 半導体装置 | |
| JP3368003B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0389562A (ja) | 半導体装置 | |
| JPH06151442A (ja) | 半導体集積回路およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |