TW200301945A - Method of wafer level package using elastomeric electroplating mask - Google Patents

Description

200301945 五、發明說明（l) ---- 【發明所屬之技術領域】 本發明係有關於一種利用彈性體（elast〇mer)電鍍 罩幕做為晶片級封裝（wafer level package )的方法， 特別是有關於一種可結合電鍍製程和封裝製程的方法。 【先前技術】 在晶圓完成銲墊（bonding pad )及護層的製作後， 必須進行封裝製程，以保護所形成的各種元件和内連線， 並使元件有和基板連接的通路（丨/ 〇 )。一種常見的封裝 製程是利用覆晶（flip-chip)的技術將銲墊上形成的焊 接凸塊（solder bump)連接到基板。而在覆晶的技術 上，形成焊接凸塊的方法主要有三種：植球技術（s〇lder ball mounting)、模板印刷（stencil printing)、和 電鍍法（electroplating )。常用的方法為電鍍法，因為 利用電鍍法所獲得的焊接凸塊相較於植球技術或模板印刷 等方法，可得較咼密度的接腳（p i n )及較細小的焊接凸 塊，以致於肖b有較佳的性能。然而，傳統的電鍍製程需要 使用液態光阻（liquid resist)或乾膜光阻（dry fnm resist )做為電鍍罩幕，不論是使用液態光阻或是乾膜光 阻，在完成電鍍製程後，均必須將以移除，因此會浪費大 量的光阻物質，且這樣的製程步驟相當費時，成本也較 高。 以下將配合第1A圖至第1E圖的圖示，詳細說明上述之 傳統的電鍍法製程。 首先请參照第1 A圖，在已形成銲墊丨2及聚醯亞胺護層

0503-5534TWF(Nl) ； TSMC2000O234 ； Amy.ptd 第5頁 200301945

14 =晶圓10上，先濺鍍（sputter ) 一層鈦金屬層16和銅 金屬層18，其中鈦金屬層16做為接著層（adhesi〇n 而銅金屬層1 8則做為後續電鍍製程的晶種層（seed layer) 〇 ^接著凊參照第1 β圖，於銅金屬層1 8上形成一層厚度相 當厚的光阻層20，此光阻層20係為液態光阻或乾膜光阻。 之後，對此光阻層2 〇進行曝光顯影製程，以將其圖案化， 用以暴露出欲形成焊接凸塊的區域。 〃 接著請參照第1C圖，以光阻層2〇做為電鍍罩幕，進行 電鍍製程，以於光阻層2〇開σ中之鲜塾12上方依序電 層銅金屬層22、鎳金屬層24和厚度較厚的焊錫（s〇lder ) 26，其中焊錫26的材質為錫鉛合金（Snpb)。然而，由於 光阻層20的厚度相當厚，且在電鍍步驟完成後必須移除： 因此會浪費大量的光阻物質，且這樣的製程步驟相當費 時’造成產品的成本也較高。 接著請參照第1D圖，剝除光阻層20後，以焊錫26為蝕 刻罩幕，進行蝕刻製程，剝除暴露出的銅金屬層18和鈦金 屬層16，直至暴露出其下方的護層14，使其轉為如圖 之銅金屬層18a和鈦金屬層i6a。 ’、 接著清參照第1 E圖’進行熱回流（re f 1 〇w )製程， 焊錫2 6的外形因内聚力而變成球狀，而形成焊接凸 26a。 之後，將此已形成焊接凸塊26a的晶片組裝至電路板 上，並在晶片與電路板之空隙灌入底墊（underf Ui )，

200301945 五、發明說明（3) 用以做為應力緩衝。然而，於晶片與電路板

底塾除了 I且、社"玉丨承間灌入 &蛩陈了不易進仃外，灌入底墊後的晶片I 須:；組裝到電路板的晶片是壞的，則使得 【發明内容】 πίΐΐ此，本發明提供一種可以改善光阻物質浪費及 製私稷雜度的問題，以降低製程成本的方法。 、及 可以：m提供一種於晶片組裝至電路板後，仍舊 』以將日日片拆下重做的封裝方法。 售 曰片ί ΐ念t發明提供一種可以簡化封裝製程的方法，使 曰曰片钻至電路板後，不需再進行底墊製程。 f此，本發明之目的係針對於上述習知技術而提 ^ 發明提供一種利用彈性體電鍍罩幕做為晶片％ _ 此m絲ί * : 晶圓上覆蓋-層護層，且 ”塊底層金屬層（under bump metallurgy)成已此圖凸:化 ϊίΐΐ層大致對應於鲜塾，且延伸至晶圓之切割道，以 他焊錫材料之電鍍，再進開口中進行錫錯或其 绊接凸塊，並使彈性體層進行交鍵為 應力緩衝層。 下用而固化形成知疋的 依據本發明一較佳實施例，其中彈性體層的高度為焊 〇5〇3-5534TWF(Nl) ； TSMC2000-0234 ； Amy.ptd 200301945

接凸塊的高度之卞 ..WT ^ 2/3 ’而彈性體層的製造方半么· ㈣膜田塗^的方法再藉由微影餘刻^義* ®案、/或者⑺ 合再利用微影㈣製程將其圖案 =(;) 層窗的彈性膜疊合於其上、或者是其他；:：方 法。此外，上述之熱回流製。 、 , '1 230 〇c 5 衝層。 θ』曰N時固化而成為穩定的應力緩 為讓 下文特舉 下： 本發明之上述目的、特徵及優點能更明顯易懂， 一較佳實施例，並配合所附圖式，作詳細說明如 【實施方式】 為了簡化封裝製程，避免光阻材質的浪費，且使晶片 組裝至電路板後，仍可拆卸重做，因此將電鍍製程和封裝 製程予以結合。以下將配合第2A圖至第2E圖，詳細說明本 發明之一種利用彈性體電鍍罩幕做為晶片級封裝的方法。 首先請參照第2 A圖，在已形成銲墊丨〇 2的晶圓丨〇 〇上， 先覆蓋一層護層104，例如為聚亞醯胺（p〇lyimide)護 層’此護層104大致暴露出銲墊1〇2的區域，之後於護層 1 0 4、晶圓1 〇 〇和銲墊1 〇 2上形成一層位於將形成之焊接凸 塊（bump )下的凸塊底層金屬層1 〇 6，係用於防止後續形 成於其上方之其他金屬材質的擴散。 接著請參照第2B圖，將凸塊底層金屬層1 〇 6圖案化成 如圖所示之凸塊底層金屬層l〇6a，此凸塊底層金屬層1〇6a 的圖案係大致對應於銲墊1 0 2的區域，且此凸塊底層金屬

200301945 五、發明說明（5) 層106a為不連續的導 ^ 切割道（SCribe iin表+措由内連線的設計，延伸至 接英& )處而彼此電性相通。 性體層108,做為電# 、正< 日日固100上方覆蓋一層彈 或是其他具彈性的H 材質例如是感光性高分子 方法再藉由微麥蝕=I^ ’其形成方法例如是利用塗佈的 f i lm )疊合再利用外w t α茶次者用黏膜（tape #八感咖a利 影韻刻製程將其圖宰化、武去蔣P帘 成介層肉的彈性膜疊合於 ，《者將已开/ 性體層1〇8的厚度約為 成或者疋其他方法。其中彈 2/3。 办烕之知接凸塊的高度之1/3至 接著請參照第2D圖，進行電鍍_ 1 08的開口中之λ诒念g a I耘，以於彈性體層 1 T之凸塊底層金屬層106a上方裉士 ^ ^ ,&11Λ ’其中烊錫110的材質為錫鉛合金 f:成-層烊錫110 料。在形成焊錫110之前，更包括开其他的焊錫材 層和鎳金屬層（未繪示於圖中）。^成厚度較薄的銅金屬 接著明參照第2 E圖，進行熱回流製 1901；至23〇 t左右，使、焊錫11〇的外^私’其溫度約為 狀，而形成焊接凸塊11 0a。 /因内聚力而變成球 而在進行焊錫1 1 0之熱回流製 於此步驟中進行交鍵作用，並固化矛/間，舞性體層108會 定的膜層。由於與電鍍電極做電性=re)而形成較為安 1 0 6a已圖案化，故不需再進行蝕的凸塊底層金屬層 108得以保留而做為應力緩衝層，私，而此彈性體層 電路板之間所產生的熱應力。 吸收後續之晶片和

200301945 五、發明說明（6) 另外，由 當晶片藉由銲 製程，可以簡 後’發現晶片 由將電路板稍 於電路板上。 【發明之特徵 綜上所述 1 ·本發明 為電鍍罩幕， 傳統的電鍍製 2.本發明 仍可以將晶片 3 ·本發明 不需再進行底 當做應力緩衝 4.本發明 進行，故不會 5 ·本發明 稍微加熱後， 雖然本發 限制本發明， 神和範圍内， 當事後附之申 於彈性體層 接凸點1 l〇a 化封裝製程 是壞的，可 微加熱後， 與效果】 ’本發明至 的電鍍罩幕 於電鍍完成 程之步驟和 於晶片組裝 拆下重做， 可以簡化封 墊製程，而 層。 的彈性體之 增加製程的 之組裝至電 將晶片拔出 明已以較佳 任何熟習此 當可做更動 請專利範圍 1 〇 8可以做為應力緩衝層，因此 連接到電路板後，不需進行底墊 再者，右此晶片黏到電路板 以進行重做，其重做的方式係 將晶片拔出，再將另一晶片組^ 少具有下列優點： 不使用光阻，而改用彈性體層做 後，並不需要移除，因此簡化了 製程成本。 至電路板後，若發現晶片損壞， 而不致於使整個電路板報廢。 裝製程，當晶片黏至電路板後， 直接利用做為電鍍罩幕的彈性體 固化可與焊錫的熱回流製程同步 複雜度。 路板的晶片，可以藉由將電路板 後重做，因此相當簡單。 實施例揭露如上，然其並非用以 項技藝者，在不脫離本發明之精 與潤飾，因此本發明之保護範圍 所界定者為準。

200301945 圖式簡單說明 第1 A圖至第1 E圖係繪示傳統利用電鍍方式形成焊接凸 塊的製程流程剖面圖。 第2 A圖至第2E圖係繪示根據本發明一較佳實施例之一 種利用彈性體電鍍罩幕做為晶片級封裝的製造流程剖面 圖。 【符號說明】 晶圓〜1 0 、1 0 0 ; 光阻層〜2 0 ; 銲墊〜12、102 ; 鎳金屬層〜24 ; 護層〜14、104 ; 焊錫〜26、110 ; 鈦金屬層〜1 6 ; 焊接凸塊〜26a、110a ; 銅金屬層〜18、22 ; 彈性體層〜1 0 8 ; 凸塊底層金屬層〜106、106a。

0503-5534TWF(Nl) ； TSMC2000-0234 ； Amy.ptd 第11頁

Claims (1)

1. 200301945 六、申請專利範圍 1: -種利用彈性體電鍍罩幕做為晶片級封裝的方法 提供一晶圓，該晶圓上已形成一銲墊； 於該晶圓上覆蓋一護層’該護層大致暴露出該銲墊 屬 晶 於該銲墊和該護層上形成一已圖案化的凸塊底層金 曰，忒凸塊底層金屬層大致對應於該銲墊，且延伸至誃 圓之切割道； ^ 於該護層上形成一彈性體層，該彈性體層之一開口 致對應於該銲墊；以及

   進行一電鍍製程，以於該彈性體層之該開口處形一 焊接凸塊， 其中該彈性體層於形成該焊接凸塊的過程中，會固化 而形成一應力緩衝層。 2 ·如申請專利範圍第1項所述之利用彈性體電鑛罩幕 做為晶片級封裝的方法，其中該彈性體層的高度為該焊接 凸塊的高度之1/3至2/3。 3·如申請專利範圍第1項所述之利用彈性體電鍍罩幕 做為晶片級封裝的方法，其中該彈性體層的製造方法為利 用塗佈的方法再藉由微影蝕刻定義出圖案。

   4 ·如申請專利範圍第1項所述之利用彈性體電鍍罩幕 做為晶片級封裝的方法，其中該彈性體層的製造方法為用 黏膜疊合再利用微影餘刻製程將其圖案化。 5 ·如申請專利範圍第1項所述之利用彈性體電鍍罩幕 做為晶片級封裝的方法，其中該彈性體層的製造方法為將

   200301945 六、申請專利範圍 已形成介層窗的 6 ·如申請專 做為晶片級封裝 括： 於該彈性體 彈性膜疊合於其上。 利範圍第1項所述之利用彈性體電鍍罩幕 的方法’其中該焊接凸塊的製造方法包 層之開 進行一熱回流製程 成為該 利範圍 的方法 該彈性體層固化 7·如申請專 做為晶片級封裝 t 至 2 3 0 °C。 8 ·如申請專 做為晶片級封裝 口中電鍍一焊錫；以及 ，使該焊錫轉為該焊接凸塊，且使 應力缓衝層。 第6項所述之利用彈性體電鍍罩幕 ’其中該熱回流製程的溫度為1 9 0 9. 一種利用 包括： 利範圍第1項所述之利用彈性體電鍵罩幕 的方法，其中該護層為聚亞醯胺護層。 彈性體電鍍罩幕做為晶片級封裝的方法， 塾 銲 該 出 露 •, 暴 塾致 銲大 一 層 成護 形該 已， 上層 圓護 晶 一 該蓋 ，覆 圓上 晶圓 一 晶 供該 提於 大 口 1 之 層 體 性 彈 該 層 體 性 口 OIL 一及 成以 形； 上墊 層銲 護該 該於 於應 對 致 形10 晶 為 做 幕且 罩， 錢層 電護 。體該 處性蓋 口彈覆 開用上 該利圓 之之晶 層述該 體所於 性項中 彈19其 該U， 塊I方 凸W的 -專 接青裝 焊l封 , 申L 一 a級 成 片 上大 護屬 該金 和層 墊底 。 銲塊道 該凸割 於該切 括，之 包層圓 更屬晶 ，金該 後層至 塾底伸 銲塊延 該凸且 出的， 露化墊 暴案銲 致圖該 大已於 層一應 護成對 該形致

   〇5〇3-5534TWF(Nl) ； TSMC2000-0234 ； Amy.ptd 第13買 200301945 六、申請專利範圍 - 11 ·如申請專利範圍第9項所述之利用彈性體電 ，為晶片級封裝的方法，其中該彈性體層於形成該二ϋ 塊的過程中，會固化而形成一應力緩衝層。 1 2 ·如申請專利範圍第9項所述之利用彈性體電 故為晶片級封裝的方法，其該彈性體層的高度 凸塊的高度之1/3至2/3。 坏接 、1 3 ·如申請專利範圍第9項所述之利用彈性體電鲈 做為晶片級封裝的方法，其中該彈性體層的製造方法 用塗佈的方法再藉由微影蝕刻定義出圖案。 馮利 、1 4·如申請專利範圍第9項所述之利用彈性體電鍍 做為晶片級封裝的方法，其中該弹性體層的製造方法 黏膜疊合再利用微影蝕刻製程將其圖案化。 …用 1 5 ·如申請專利範圍第9項所述之利用彈性體電鑛 做為晶片級封裝的方法，其中該彈性體層的製造方法 已形成介層窗的彈性膜疊合於其上。 〜、： 1 6 ·如申請專利範圍第9項所述之利用彈性體電鍍草 做為晶片級封裝的方法，其中該焊接凸塊的製造方法 括： 於該彈性體層之開口中電鍍一焊錫；以及 進行一熱回流製程，使該焊錫轉為該焊接凸塊，且 該彈性體層固化成為該應力緩衝層。 1 7 ·如申請專利範圍第丨6項所述之利用彈性體電錢 幕做為晶片級封裝的方法，其中該熱回流製裎 ，& 19(TC至23(TC。 的〉皿度為

   〇5〇3-5534TWF(Nl) ； TSMC2000-0234 ； Amy.ptd 第14 1 200301945 六、申請專利範圍 1 8.如申請專利範圍第9項所述之利用彈性體電鍍罩幕 做為晶片級封裝的方法，其中該護層為聚亞醯胺護層。 11111 0503-5534TWF(Nl) ； TSMC2000-0234 ； Amy.ptd 第15頁