CN103107154B - 用于tsv铜互连的应力隔离焊垫结构及其制备方法 - Google Patents
用于tsv铜互连的应力隔离焊垫结构及其制备方法 Download PDFInfo
- Publication number
- CN103107154B CN103107154B CN201310025294.9A CN201310025294A CN103107154B CN 103107154 B CN103107154 B CN 103107154B CN 201310025294 A CN201310025294 A CN 201310025294A CN 103107154 B CN103107154 B CN 103107154B
- Authority
- CN
- China
- Prior art keywords
- tsv
- copper
- stress isolation
- welding pad
- weld pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种用于TSV铜互连的应力隔离焊垫结构及其制备方法,包括位于TSV通孔铜柱与硅孔壁交界区域的跨越式连接部分和附着于TSV铜柱顶端面和硅芯片表面的平铺部分;使作为焊垫的金属膜在大部分与TSV铜柱和芯片表面紧密结合的同时,只在铜柱与硅孔壁交界的环状微区脱离表面,形成跨越式连结沟通垂直互连铜柱与再分布互连导线。这样当铜柱与硅孔交界处产生集中热应力形变时,并不能直接传递给跨越式焊垫结构,同时跨越式结构还能通过自身易于形变的特性很好地适应因界面变形而产生的结构变化,从而确保焊垫内应力处于安全区间,降低断裂的可能性,减少电互连失效现象发生。
Description
技术领域
本发明涉及一种半导体封装中的功能结构及其制备方法,具体说是一种用于TSV(Through SiliconVias,硅通孔)铜互连的应力隔离焊垫结构及其制备方法。
背景技术
随着电子产品的发展,对各种芯片功能多样性和运行速度的要求不断提高,为了满足上述要求,集成电路的尺寸必须不断地缩小。但是,微加工工艺特征线宽的降低并非永无止境,一味追求细线宽已经带来很多技术难题,改变单纯追求平面内集成度提升的传统思路,采用堆叠(3D)集成的方法延续芯片集成度持续上升之路,被认为是继续提高芯片及其组件集成度极具潜力的技术途径。
三维堆叠封装早已有之,通常以引线键合方式实现片间互连,硅通孔(TSV--Through SiliconVias)互连技术提供了更为紧凑的堆叠封装互连方式,成为高密度三维封装最具吸引力的发展方向之一。
TSV是一种制作在半导体芯片内部的垂直导电通道。该通道可以构成贯穿半导体芯片的电连接,将信号从半导体芯片的一面传导到另一面,实现多层半导体芯片的三维集成,它能够有效缩短芯片间互连线的长度,降低连线的寄生参数,提高系统的工作速度,降低功耗,因此赢得广泛关注。
在基于TSV互连的电子封装架构中,垂直的通孔互连铜柱与芯片表面的再分布层互连导线通过焊垫连接,焊垫一般位于铜柱的顶端,同时也是与其它芯片通过键合实现互连的位置。
目前最常见的TSV焊垫大多采用厂商推荐的简单平板结构设计,直接覆盖在铜柱及其毗连区表面(图1,4为传统焊垫)。尽管上述设计经过了大量的实验验证,但是在多次热循环后,位于毗连区的焊垫常常发生断裂(图2)(P.Garrou,Researchers Strive for Copper TSV Reliability,Semiconductor International2009/11).(《半导体国际》,2009年11月)(“研究人员对硅通孔铜可靠性的努力”))。RainerDudek等人在《200910th International Conference on Thermal,Mechanical andMulti-physics simulation and Experiments in Microelectronics and Microsystems》(《2009年第10届关于微电子与微系统的热,机械和多物理场仿真与实验国际会议》,2009年5月)发表了题为“Thermo-mechanical reliability assessment for3DThrough-Si Stacking”(“对于三维硅堆叠的热机械可靠性评估”)的论文,研究了带有传统焊垫的单孔TSV铜互连的热机械可靠性,对上述现象做出了合理的解释。当芯片温度发生变化时,由于TSV中金属铜柱的热膨胀系数与相邻硅材料相比要大许多倍,因此在TSV通孔铜柱与硅孔交界区域会产生很大的局部热应力,经过这一应力的反复作用,会导致通孔上方的焊垫逐渐脱离芯片表面甚至断裂。焊垫的断裂直接导致芯片(组)内电互连失效,成为制约产品使用寿命的关键因素之一。
发明内容
针对上述影响TSV封装寿命的焊垫断裂问题,本发明提出了一种可以减轻TSV/硅孔交界区热应力对焊垫结构影响的应力隔离焊垫设计,以及该隔离焊垫的制备方法。
根据本发明的一方面,本发明提供一种用于TSV铜互连的应力隔离焊垫结构包括位于TSV通孔铜柱与硅孔壁交界区域的跨越式连接部分和附着于TSV铜柱顶端面和硅芯片表面的平铺部分。
所述的跨越式连接部分沿着TSV通孔边缘的走向分布,其中设有隆起部分,该隆起部分覆盖在TSV铜柱与硅孔壁交界线的正上或和/或正下方。
优选地,所述焊垫隆起部分形状为未闭合的两个对称圆弧或者闭合的圆周。焊垫隆起部分的横截面呈长方形,正方形、拱形或者它们的组合。
优选地,所述的两个对称圆弧或者闭合圆周的中心是空心的,或者填充柔性物质。
优选地,所述焊垫的平铺部分是指紧贴在通孔铜柱端面和芯片表面绝缘层上的金属膜片,它们通过圆形或弧形隆起部分连成一体。
本发明提出一种跨越TSV/硅孔交界区的焊垫设计,使作为焊垫的金属膜在在大部分与TSV铜柱和芯片表面紧密结合的同时,只在铜柱与硅孔壁交界的环状微区脱离表面,形成跨越式连结沟通垂直互连铜柱(TSV)与再分布互连导线。这样当铜柱与硅孔交界处产生集中热应力形变时,并不能直接传递给跨越式焊垫结构,同时跨越式结构还能通过自身易于形变的特性很好地适应因界面变形而产生的结构变化,从而确保焊垫内应力处于安全区间,降低断裂的可能性,减少电互连失效现象发生。
根据本发明的一方面,本发明提供一种用于TSV铜互连的应力隔离焊垫结构的制备方法,该方法包括如下步骤:
第一步,沿硅孔边缘走向,形成覆盖铜柱与硅孔壁交界区域的光刻胶微结构;
第二步,在包括铜柱端面、光刻胶微结构表面及其外缘毗邻区域表面形成一层金属膜,使之覆盖上述区域,且覆盖在光刻胶微结构表面的金属层有不连续的牺牲孔,这样形成应力隔离焊垫的电连接结构;
第三步,通过选择性刻蚀去除光刻胶微结构,使焊垫隆起部分的结构悬空,最终形成应力隔离焊垫。
与现有技术相比,本发明具有如下的有益效果:
与现有的焊垫相比,本发明设计的应力隔离焊垫结构跨越TSV通孔铜柱与硅孔壁交界区域,可以有效抑制该区域因热应力而导致的剧烈形变直接传递给焊垫,保证焊垫不会因此而断裂或者剥离。从而确保与焊垫毗邻的再分布互连线可靠接通。同时,本发明设计的应力隔离焊垫的结构简单,使用方便,制备工艺可行,重现性好,易于普及应用。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1为传统焊垫的结构示意图;
图2为铜凸出所导致的普通焊垫断裂情形;
图3为本发明一实施例隔离焊垫结构示意图;
图4至图22为实施例制备应力隔离焊垫的具体方法示意图;
图中:应力隔离焊垫1,晶圆2,跨越式连接部分3,传统焊垫4,平铺部分5,基体11,绝缘层12,TSV13,光刻胶14,开口15,种子层16,光刻胶17,开口18,金属层19,绝缘层20,开口21,金属层22,光滑弧面形态23,种子层24、绝缘层25,金属层26,金属层27。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变和改进。这些都属于本发明的保护范围。
实施例1
如图3所示,为一典型应力隔离焊垫实施例结构示意图,其中1为应力隔离焊垫。该应力隔离焊垫结构包括位于TSV通孔铜柱与硅孔壁交界区域的跨越式连接部分3和附着于TSV铜柱顶端面和硅芯片表面的平铺部分5。所述的跨越式连接部分3沿着TSV通孔边缘的走向分布,其中设有隆起部分覆盖在TSV铜柱与硅孔壁交界线的正上方,当然,其他实施例中也可以覆盖在在TSV铜柱与硅孔壁交界线的正下方,或者同时覆盖在在TSV铜柱与硅孔壁交界线的正上方、正下方。焊垫的平铺部分5是指紧贴在通孔铜柱端面和芯片表面绝缘层上的金属膜片,它们通过圆形或弧形隆起部分连成一体。
图3中所示的焊垫隆起部分形状为未闭合的两个对称圆弧或者闭合的圆周,焊垫隆起部分的横截面呈长方形,当然,在其他实施例中焊垫隆起部分的横截面也可以是其他形状,比如正方形、拱形或者长方形、正方形、拱形的组合。
本实施例,所述的两个对称圆弧或者闭合圆周的中心可以是空心的,当然,在其他实施例中,也可以填充光刻胶、聚酰亚胺等柔性物质。
本实施例,所述焊垫的材料为铜、镍、铝或者它们的多层组合中一种。
本实施例,所述的焊垫长度范围为10-300μm,宽度范围为3-120μm。
实施例2
参考图4提供了一种基体11。衬底11优选为硅基体,但是它也可以包括其他半导体材料,例如III族,IV族或者V族元素。TSV13形成在基体11中,并从前表面(图中朝上的表面)延伸到基体下表面。绝缘层12形成在基体11的上表面和TSV的侧壁。它将TSV13与基体11电绝缘。绝缘层12可以由氧化硅、氮化硅等电介质材料形成。
在图5,图6中显示了光刻胶微结构的形成。在图5中,光刻胶14先被旋涂在晶圆2上表面。图5中光刻胶14通过曝光显影,从而形成开口15,如图6中所示。图7显示了图形化后的光刻胶14和开口15的顶视图。光刻胶14位于TSV13/硅孔交界区,横截面呈长方形、拱形或者它们的组合。宽度范围为3-20μm,高度范围为1-5μm。
参考图8,种子层16形成在光刻胶微结构14和开口15上。种子层16可以使用的材料包括铜、银、金以及他们的组合。在形成种子层前先溅射一层铬或者钛粘结层,利用粘结层来增加种子层16与晶圆2之间的结合力。种子层16利用相应的常规湿法和干法工艺形成。
在图9中,种子层16上覆盖一层光刻胶17,厚度范围为2-5μm。接着光刻胶17被图形化后形成开口18。图10和图11分别是光刻胶17和开口18的剖面图和顶视图。开口18呈长方形,也可以呈圆形、六边形等其他形状,长度范围为10-300μm,宽度范围为3-120μm。开口18使TSV13和基体11上表面的部分种子层暴露出来,为后面的电镀工艺创造必要条件。
在图12中,金属层19形成在开口18中。金属层19的厚度范围为3-8μm。金属层19可以使用的材料包括铜、镍、银、金、铝以及它们的组合。它们利用相应的常规的湿法和干法工艺形成。
在图13中,光刻胶17经过曝光显影后被去除,暴露出光刻胶17下面的种子层16。暴露出的种子层16利用双氧水和氨水溶液去除,再利用高锰酸钾碱性溶液去除铬或者钛粘结层。最后形成的结构如图14所示。
在图15中,绝缘层20覆盖在绝缘层12和金属层19上。厚度范围为2-5μm。绝缘层20可以由二氧化硅、氧化硅、氮化硅等电介质材料形成。用湿法刻蚀形成开口21,剩余的绝缘层20覆盖了应力隔离焊垫的周边和原先的绝缘层17,如图16所示。图17是绝缘层20和开口21的顶视图。
在图18中,接着在开口21和绝缘层20上形成再分布互连金属层22,金属层22可以是铜、镍、银、金、铝以及他们的组合,它同样可以用相应的湿法和干法方法形成。金属层22的厚度范围为3-8μm。最后去掉光刻胶14,形成图19中的应力隔离焊垫和外围电互连金属层22。光刻胶14可以是聚酰亚胺等柔韧性物质,由于它们容易变形,可以释放铜柱与硅孔交界的部分热应力,从而不用被去除。
实施例3
在另一实施例中,将实施例2的图形化的光刻胶微结构14升温到110℃左右,光刻胶14流变后就形成图20中的光滑弧面形态23。其余图21中的种子层24、绝缘层25、金属层26和金属层27采用实施例1中同样的方法形成,最后选择性清除光刻胶,形成图22中应力隔离焊垫和外围电互连金属层27。
从以上实施例可以看出,本发明使作为焊垫的金属膜在大部分与TSV铜柱和芯片表面紧密结合的同时,只在铜柱与硅孔壁交界的环状微区脱离表面,形成跨越式连结沟通垂直互连铜柱与再分布互连导线。这样当铜柱与硅孔交界处产生集中热应力形变时,并不能直接传递给跨越式焊垫结构,同时跨越式结构还能通过自身易于形变的特性很好地适应因界面变形而产生的结构变化,从而确保焊垫内应力处于安全区间,降低断裂的可能性,减少电互连失效现象发生。
以上对本发明的具体实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变形或修改,这并不影响本发明的实质内容。
Claims (6)
1.一种用于TSV铜互连的应力隔离焊垫结构,其特征在于:包括位于TSV通孔铜柱与硅孔壁交界区域的跨越式连接部分和附着于TSV铜柱顶端面和硅芯片表面的平铺部分;
所述的跨越式连接部分沿着TSV通孔边缘的走向分布,其中设有隆起部分,该隆起部分覆盖在TSV铜柱与硅孔壁交界线的正上和/或正下方,平铺部分附着于TSV铜柱顶端面和硅芯片表面;
所述焊垫的隆起部分形状为未闭合的两个对称圆弧或者闭合的圆周;
所述的两个对称圆弧或者闭合圆周的中心是空心的,或者填充柔性物质。
2.根据权利要求1所述的用于TSV铜互连的应力隔离焊垫结构,其特征在于:所述焊垫的隆起部分的横截面呈长方形、正方形、拱形或者它们的组合。
3.根据权利要求1-2任一项所述的用于TSV铜互连的应力隔离焊垫结构,其特征在于:所述焊垫的平铺部分是紧贴在通孔铜柱端面和芯片表面绝缘层上的金属膜片,它们通过圆形或弧形隆起部分连成一体。
4.根据权利要求3所述的用于TSV铜互连的应力隔离焊垫结构,其特征在于:所述的焊垫长度范围为10-300μm,宽度范围为3-120μm。
5.根据权利要求1所述的用于TSV铜互连的应力隔离焊垫结构,其特征在于:所述焊垫的材料为铜、镍、铝或者它们的多层组合。
6.一种制备权利要求1所述的用于TSV铜互连的应力隔离焊垫的方法,其特征在于:采用以下工艺实现:
a)第一步,沿硅孔边缘走向,形成覆盖铜柱与硅孔壁交界区域的光刻胶微结构;
b)第二步,在包括铜柱端面、光刻胶微结构表面及其外缘毗邻区域表面形成一层金属膜,使之覆盖上述区域,且覆盖在光刻胶微结构表面的金属层有不连续的牺牲孔,这样形成应力隔离焊垫的电连接结构;
c)第三步,通过选择性刻蚀去除光刻胶微结构,使焊垫隆起部分的结构悬空,最终形成应力隔离焊垫。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310025294.9A CN103107154B (zh) | 2013-01-23 | 2013-01-23 | 用于tsv铜互连的应力隔离焊垫结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310025294.9A CN103107154B (zh) | 2013-01-23 | 2013-01-23 | 用于tsv铜互连的应力隔离焊垫结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103107154A CN103107154A (zh) | 2013-05-15 |
CN103107154B true CN103107154B (zh) | 2015-07-08 |
Family
ID=48314896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310025294.9A Expired - Fee Related CN103107154B (zh) | 2013-01-23 | 2013-01-23 | 用于tsv铜互连的应力隔离焊垫结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103107154B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI544593B (zh) * | 2013-09-09 | 2016-08-01 | 矽品精密工業股份有限公司 | 半導體裝置及其製法 |
TWI570822B (zh) * | 2014-01-24 | 2017-02-11 | 矽品精密工業股份有限公司 | 基板結構及其製法 |
CN113319036A (zh) * | 2021-04-20 | 2021-08-31 | 如皋市大昌电子有限公司 | 一种大电流高压硅堆的清洗方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6593220B1 (en) * | 2002-01-03 | 2003-07-15 | Taiwan Semiconductor Manufacturing Company | Elastomer plating mask sealed wafer level package method |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110291287A1 (en) * | 2010-05-25 | 2011-12-01 | Xilinx, Inc. | Through-silicon vias with low parasitic capacitance |
US8492878B2 (en) * | 2010-07-21 | 2013-07-23 | International Business Machines Corporation | Metal-contamination-free through-substrate via structure |
-
2013
- 2013-01-23 CN CN201310025294.9A patent/CN103107154B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6593220B1 (en) * | 2002-01-03 | 2003-07-15 | Taiwan Semiconductor Manufacturing Company | Elastomer plating mask sealed wafer level package method |
Also Published As
Publication number | Publication date |
---|---|
CN103107154A (zh) | 2013-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI438883B (zh) | 封膠中有埋入式柱的半導體封裝及其製造方法 | |
JP4865197B2 (ja) | 半導体装置およびその製造方法 | |
TWI619177B (zh) | 2d及3d ic封裝之整合中介層方法 | |
TWI538065B (zh) | 半導體三維封裝體、半導體結構及其製作方法 | |
US8232626B2 (en) | Via and method of via forming and method of via filling | |
CN103579189B (zh) | 芯片封装和用于制造芯片封装的方法 | |
US20060108673A1 (en) | Method for forming an encapsulated device and structure | |
CN106057749B (zh) | 半导体封装件及其制造方法 | |
TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
CN102194781A (zh) | 影像感测元件封装构件及其制作方法 | |
TW201307185A (zh) | 動作感應器結構、微機電系統結構、及微機電系統元件的製作方法 | |
JP2010074194A (ja) | 半導体装置およびその製造方法 | |
KR102223245B1 (ko) | 패키징된 반도체 디바이스 | |
CN103107154B (zh) | 用于tsv铜互连的应力隔离焊垫结构及其制备方法 | |
TWI550737B (zh) | 晶片封裝體及其製造方法 | |
CN105036060A (zh) | 一种mems器件及其制作方法 | |
TWI567894B (zh) | 晶片封裝 | |
CN204424242U (zh) | 带边缘缓冲的晶片封装结构及晶片级芯片封装结构 | |
TWI575672B (zh) | 晶片封裝體及其製造方法 | |
CN202443962U (zh) | 晶圆级半导体封装构造 | |
JP5171726B2 (ja) | 半導体装置 | |
US20170365577A1 (en) | Semiconductor device with a wire bonding and a sintered region, and manufacturing process thereof | |
US9111755B1 (en) | Bond pad and passivation layer having a gap and method for forming | |
JP6398203B2 (ja) | 半導体装置 | |
US10566283B2 (en) | Semiconductor device and a corresponding method of manufacturing semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150708 Termination date: 20180123 |