SU935948A1 - Устройство дл умножени матричного типа - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ МАТРИЧНОГО

1

Изобретение относнтс  к вычислитель ной технике и может быть использовано в быстродействующих арифметических устройствах различных цифровых малогабаритных комплексов, например, в устройствах цифровой фильтрации.

Известно матричное множительное уст ройство, содержащее две идентичные мат рицы умножени , подключенные ев ими выходами к первым входам двух сумматоров , две шины сомножителей, св занные через регистры и коммутаторы со входами матриц умножени . При этом матрица умножени  с сук1матором, подключенным к ее выходу, офазует наращив ваемый матричный элемент, входом наращивани  которого  вл етс  второй вход сумматора, а выходом - выход сумматора. Выход первого наращиваемого матричного элемента соединен со входом второго наращиваемого элемента, выход которого подключен к выходу устройства. При построении умножителей большой разр дности наращиваемый матричный ТИПА

элемент может быть выполнен в виде наращиваемого модул  умножени  Вследствие того, что быстродействие такого устройства, главным образом зависит от быстродействи  выходных сумматсфовнаращиваемых матричных элементов, в нем обеспечиваетс  высокое быстродей- ствие Lil

Недостатком такого устройства  вл етс  больщой объем оборудовани , обуоловленный наличием дополнительных регистров слов сомножителей, регистра сдвига, двух коммутаторов, регистра задержки ..t

Известно матричное устройство дл  умножени  и сложени , содержащее ыат . рицу сложени , котора  содержит Yn-i У раар аньк сумматоров, расположенных в Ы линейках матрицы (где М 7/ , а УУ1 - разр дность множител ), причем , ( У -2) старших выхода сумматоров млад ,шей линейки соответственно соединены с

Р-вводами первой группы сумматоров 1 сродней линейки (), младшие выходь первого сумматора младшей линейки соединены соответственно с младшими входами первой группы, сумматора старшей линейки, 1И-2) старших входа первой группы которого соединены с соответствующими выходами первого сумматора средней линейки, выходы BTqDoro сумматора средней линейки соответственно соединены с входами второй груптты сумматора старшей линейки 2 . Недостатком известного устройства  вл етс  его высока  сложность, обусловленна  наличием большого числа двухвходовых вентилей. Цель изобретени  - сокращение оборудовани  при сохранении быстродействи . Поставленна , цель достигаетс  тем, что в устройство введены W групп двухвхоДовьЕХ элементов И-НЕ по И в каждой группе, (У1 -fW) элементов НЕ и (у1+П1)входово сумматор, причем первый вход -гоэлемен таИ-НЕ ( ,..., и I j 1..., JT) соединенс соотвествующим входом множимого устройства , вторые входы элементов И-НЕ каждой группы объединены и подключены к соответствующему входу множител  устройства, входы младших разр дов сумматоров матрицы сложени  объединены и подключены к шине логический единицы входы первой группы сумматоров младшей линейки матрицы сложени  соединены соответственно с вькодами элементов И-НЕ первых Vrv/3 групп, входы второй группы сумматоров средней линейки соединены с выходами элементов И-НЕ вторых Ш/З групп, выходы элементов Й-НЕ последних групп соединены соответственно со старшими входами сумматоров средней линейки матрицы сложени , выходы (и-1) младших элементов И-НЕ последних И/З групп соединены соответс гвенно с входами второй группы сумматоров младшей линейки, матрицы сложени , выходы сумматора старшей линейки и младшие выход второго. сумматора младшей линейки соот 5 ших

вественно соединены с входами элементов НЕ, выходы которых соединены соответственно с входами сумматора.

Сущность изобретени  состоит в том, что в матрице сложени  суммируют инверсии частичных произведений, предварительно сформированные с помощью элементов И-НЕ, вввод т в сумматоры матриц по1фавку, обеспечивающую формирование на ее выходе инверсии произведени  обрабатываемой части сомножителей , инвертируют инверсию произведени  и суммируют ее в (И ))- входовомсумсоединены соответственно со старшими входами сумматоров 2 средней линейки матрицы 1 сложени , выходы () , младших элементов 3 И-НЕ последних

Ш/З групп соединены соответственно с входами второй группъ сумматоров 2 младшей линейки матрицы 1 сложени , въхходы сумматора 2 старшей линейки и младшие выходы второго сумматора 2

младшей линейки соответственно соединены с входами элементов 8 НЕ, выходы которых соединенъ соответственно с входами сумматора 9, маторе с формируемым аналогично произведением другой части co r нoжитeлeй. На чертеже представлена структурна  схема устройства. Устройство соде|э«ит матрицу 1 сложени , котора  состоит из hi-l Я -разр дных сумматоров 2, элементы 3 И-НЕ, объединенных в Ж групп 4, вхоа S множимого , вход 6 множител , шину 7 логической единицы, элементы 8 НЕ, ( и + И1)входовой сумматор 9. Дл  наращивани  разр дности в устройстве предусмотрена шина Ю наращивани  разр дности. I. , В устройстве (И-2) старших выходов сумматоров 2 младшей линейки соответственно соединены с р входами первой группы сумматоров 2 средней линейки ( младшие выходы первого сумматора 2 младшей линейки соединены соответственно- с младшими входа- ми первой группы сумматора 2 старшей линейки IVI -2) старших входа первой группы которого соединены с соответствующими въ1ходами первого сумма тора 2 средней линейки, выходы второго сумматора 2 средней линейки соответственно соединены с входами второй группы сумматора 2 старшей линейки, первый вход i/J -го элемента И-НЕ ( //,..., м i ,... hi ) соединен, с соответствующим входом 5 множимого устройства, вторые входы элементов 3 И-НЕ каждой группы объединены и подключены к соответствующему входу 6 множител  устройства, входы младших разр дов сумматоров 2 матрицы 1 сложени  объединенъ и подключены к шине 7 логической единицы, входы первой группы сумматоров 2 младшей линейки матрицы 1 сложени  соединены соответственно с выходами элементов 3. И-НЕ первых групп, входы второй группы сумматоров 2 средней линейки соединены с выходами элементов 3 И-НЕ вторых групп, выходы старэлементов 3 И-НЕ последних групп Устройство работает следующим образом . Сигналы множимого и миож тел  в пр мом коде поступают соответственно через входы 5 и б на первые и вторые входы элементов 3 И-НЕ, Элементы 3 И-НЕ каждой группы 4 управл ютс  разр дом множител  так, что число на выходе Последующей группы имеет вдвое больший вес, чем на выхода предыдущей Число на вьрсоДе группы 4 представл ет собой инверсию частичного произведени  множимого на соответствующий разр д множител . Обозначив множимое через X, а мно житель через У, и использу  двоичире представление чисел, записывают И -раз р дное число X и Vn -разр дное число У В виде Х--.Х,2 . , V -- 5i ; 1 , где X, У - значение I -X разр дов чисел X и У. Инверси  частичного произведени  на выходе |-ой группы элементов 3 И-НЕ с учетом веса разр да множител  равна - .-i-f , A,-XV,1 где А - И ,- разр дное частичное про изведение ( , 2,... ГЛ ) Учитыва , что инверсшо (обратный хо некоторого И -разр дного числа В можно записать в виде , представл ю инверсии частичных произведений А следующим образом: A,--xv-,,a-2; К.-- г --г - г2, .Л 5 -7 o -JoM-vw- vj 2 :ow V« VY Сумма частичных произведений 13) представл ет собой М +т разр дное число которое с учетом выражени  (1) может быть представлено в виде C--2L - X5-r-(2 2... 2.)(Ч Дл  получени  инверсии произведени  ХУ необходимо в выражении (4) компенсировать выражени  в скобках. Дл  этого на входы переносов младших разр дов сумматоров 2 матрицы 1 сложени  подаю компенсирующий сигнал поправки от шины 7 логической единицы. Образовавшийс  на выходе матрицы 1 сложени  инверсный код произведени  инвертируетс  элементами 8 НЕ. С выхода элементов 8 НЕ про нзведени  обрабатываемых разр дов сомножителей поступает на первые входь (VI + )-входового сумматора 9, на вторые входы которого одновременно от шины Ю наращивани  разр дности поступает произведение Другой части сомножителей . После сумк1ированп  на выходах ; сумматора 9 сжазываетс  сформированным полное произведение сомножителей. При построении многоразр дных множительных устройств такого типа в отличие от из вестного, сигналы переноса распрост ран ютс  одновременно и независимо во всех устройствах, вследствие чего быстродействие всего устройства опреДе л етс  быстродействием одного устрой .ства. Поэтому при увеличении разр дности сомножителей дл  сохранени  высокого быстродействи  не приходитс  увеличивать быстродействие сумматоров матрицы сложени , КПК в известном, что позвол ет уюпользовать в матрице простые сумматоры , и следовательно, упростить устройство в целом без снижени  быстродействи , Форм у л а и-3 обретени  Устройство дл  умножени  матричного типа, содержащее матр1щу сложени , котора  содержит Wv-l И-разр дных сумматоров , расположенных в Ы линейках матрицы (где N7/ , а - разр даость. множител ), причем () старшие выходы сумматоров младшей линейки соответственно соединены с р входами первой группы сумматоров средней линейки (где ), младшие выходы первого сумматора младшей линейки соединены соответственно с младшими входами первой группы сумматорт старшей линей- ки, СИ-2) старших входа первой группы которого соединены с соответствующими вьрсоДйми первого сзумматора средней л нейки , выходы второго сумматора cpeft ней линейки Соответственно соединены с входами второй гру;ппы сумматора старшей линейки, отличающеес  тем, что, с целью сокращени  оборудрвани  при сохранении быстродействи , в него введены J rRrnn двухвходовых элементов И-НЕ по И в каждой группвг (У +У) элементов НЕ и (п +111)-вхоДовЬй сумматор, причем первый вход lY-ro элемента И-НЕ ( ,..., Vi , ...t /т) соединен с соответствующим входом МНОЖИМОГО устройства, вторью входы элементов И-НЕ каждой группы o6beMBHCTtr. 70 к соответствующему входу множител  устройства, входы младших разр дов сумматоров матрицы сложени  объединены и подключены к шине логической единицы входы первой группы сумматоров младшей линейки матрицы сложени  соединены сооЛзетственно с выходами элементов И-НЕ первых ,Уи/3 групп, входы второй группы сумматоров средней линейки соединены с выходами элементов И-НЕ вторых VH/3 групп, выходы старших элементов И-НЕ последн{1х групп соединены соответственно со старшими входами cyi MaTopoB средней л ииейки матрицы сложени , вьйоды (И,-1) младших элементо И-НЕ последних УМ/3 групп соеди 1ены 18 соответственно с Е5ходами второй группы сумматоров младшей линейки матрицы сложени , выходы сумматора старшей линейки и младшие выходы второго сумматора младшей линейди соответственно соединены с входами элементов НЕ, выходы icoTopbtx соединены соответственно с входами сумматора. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 600554, кл. G06 F 7/52, 1975. 2..Авторское свидетельство СССР № 169881, кл. (дОб F 7/50, 1963 (прототипh

Claims (1)

1. Ф о р мул а изобретения

   Устройство для умножения матричного типа, содержащее матрицу сложения, которая содержит YM-1 И-разрядных сумматоров, расположенных в N линейках ум матрицы (где N7/ а ум- разрядность, множителя), причем (и -2) старшие выходы сумматоров младшей линейки соответственно соединены с р входами первой группы сумматоров средней линейки (где 1<р<И), младшие выходы первого сумматора младшей линейки соединены соответственно с младшими входами первой группы сумматора старшей линей-* ки, (Ή-2) старших входа первой группы которого соединены с соответствующими выходами первого сумматора средней линейки, выходы второго сумматора средней линейки соответственно соединены с входами второй группы сумматора старшей линейки, отличающееся тем, что, с целью сокращения оборудования при сохранении быстродействия, в него введены mгрупп двухвходовых элементов И-НЕ по и в каждой группе, (Y\ +УР) элементов НЕ и (и +уи)—вхоДовбй сумматор, причем первый вход 4$ -го элемента И-НЕ ( 4=1,..., И , ^«1...» т 1 соединен с соответствующим входом множимого устройства, вторые входы элементов И—НЕ каждой группы обьединенг.

   к соответствующему входу множителя устройства, входы младших разрядов сумматоров матрицы сложения объединёны и подключены к шине логической единицы, входы первой группы сумматоров младшей линейки матрицы сложения соединены соответственно с выходами элементов И-НЕ первых 1и/3 групп, входы второй группы сумматоров средней линейки соединены с выходами элементов И-НЕ вторых W3 групп, выходы старших элементов И-НЕ последних групп соединены соответственно со старшими входами сумматоров средней линейки матрицы сложения, выходы (И-1) младших элементов 15 И-НЕ последних Уи/З групп соединены

   9359-18 соответственно с входами второй группы сумматоров младшей линейки матрицы сложения, выходы сумматора старшей линейки и младшие выходы второго сумматора младшей линейки соответственно соединены с входами элементов НЕ, выходы которых соединены соответственно с входами сумматора.

   СССР 1975. СССР 1963