RU1783513C - Матричный умножитель по модулю чисел Ферма - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  перемножени  (п+ 1}-разр дных двоичных чисел с приведением результата по модулю чисел Ферма Ft 2 + t, fi 2. что может быть использовано в спецпроцессорах теоретико-числовых преобразований по модулю чисел Ферма. Цель изобретени  - расширение функциональных возможностей путем выполнени  умножени  (п-Н)-разр дных двоичных чисел по модулю чисел Ферма Ft 2 +1, , ,4. Матричный умножитель по модулю чисел Ферма содержит блок формировани  частичных произведений и блок суммировани  частичных произведений. В блок формировани  частичных произведений , состо щий из треугольной матрицы п(п+ 1)/2 элементов И, введены п(п+1}/2 элементов ИЛИ-НЕ в виде треугольной матрицы и (п+ 1) элементов НЕ, а в блок суммировани , содержащий матрицу из п« х п одноразр дных сумматоров, введены (п+1) элементов И, (п-1) элементов ИЛИ-НЕ и элемент ИЛИ. 3 ил.

Description

Изобретение относитс  к вычислительной технике и предназначено дл  перемножени  (п+ 1)-разр дных чисел с приведением результата по модулю чисел Ферма F 2п+1. , что может быть использовано в спецпроцессорах теоретико-числовых преобразований с числами Ферма.

Известны матричные умножители с приведением результата по модулю (авт. св. № 1170450, кл. G 06 F 7/49, авт. св. № 1179322, кл. G 06 F 7/52, авт. св. № 1244662, кл. G 06 F 7/52; авт. св. № 1160398, кл. G 06 F 7/49).

В известных устройствах результат приводитс  по модулю чисел вида 2п-1, где п - простое.

Наиболее близким к изобретению по технической сущности  вл етс  матричное множительное устройство, содержащее

блок формировани  частичных произведений и блок суммировани  частичных произведений .

Недостатком известного устройства  вл етс  невозможность его использовани  дл  вычислени  произведений (п-И)-разр д- ных чисел по модулю чисел Ферма Ft 2п+1, n 2l, t 04.

Цель изобретени  - расширение функциональных возможностей путем выполнени  умножени  (п+ 1)-разр дных двоичных чисел по модулю чисел Ферма

,п 21л 04.

Указанна  цель достигаетс  тем, что в матричном умножителе, содержащем блок суммировани , состо щий из матрицы п х п одноразр дных сумматоров, и блок формировани  частичных произведений, состо VI 00

со ел

со

щий из треугольной матрицы п(п+2}/2 элементов И, первый вход (1, j)-ro элемента И матрицы которого соединен с входом j-ro разр да множимого устройства (I - номер строки матрицы; j - номер столбца матрицы; I, j - 1,.... п), вход 1-го множител  которого соединен с вторым входом (i, j)-ro элемента И матрицы блока формировани  частичных произведений, выходы (1. j)-x элементов И матрицы которого соединены соответствен- но с входам переноса (I, 1)-х одноразр дных сумматоров матрицы, кроме (1. 1}то одноразр дного сумматора, входы которого соединены соответственно с выходами (2, j)-x элементов И матрицы блокад формирова- ни  частичных произведений, выход суммы (i, k)-ro одноразр дного сумматора матрицы блока суммировани  соединен с первым входом (i, одноразр дного сумматора матрицы блока суммировани  (k 1

п-1), выход переноса (k. m)-ro одноразр дного сумматора матрицы которого соединен с входом переноса (k+ 1, m+ 1)-го одноразр дного сумматора матрицы блока суммировани , в блок формировани  частичных произведений введены п(п+ 1)/2 элементов ИЛИ-НЕ в виде треугольной матрицы и (п-И) элементов НЕ, а в блок суммировани  введены (п+ 1} элементов И, (п-1) элементов ИЛИ-НЕ и элемент ИЛИ. причем в блоке формировани  частичных произведений входы (п+1) элементов НЕ соединены соот- ветствен но с входами р-х разр дов множител  устройства (р 1 п+ 1). выход I

элемента НЕ (I 2 п+ 1) соединен с

первыми входами (I- )-х элементов ИЛИ-НЕ матрицы, вторые входы которых соединены соответственно с входами j-x разр дов множимого устройства, вход (п+ 1)-го разр да множимого которого соединен с третьими входами всех. п(п+1)/2 элементов ИЛИ-НЕ0 матрицы и первыми входами (п-1) элементов ИЛИ-НЕ блока суммировани , выходы элементов И матрицы и элементов ИЛИ-НЕ матрицы блока формировани  частичных произведений соединены с входами соответствующих весов одноразр дных сумматоров матрицы блока суммировани , а в блоке суммировани  выход переноса (n, k)- го одноразр дного сумматора матрицы соединен с вторым входом k-ro элемента ИЛИ-НЕ, выход которого соединён с входом переноса (1, k+1)-ro одноразр дного сумматора матрицы, выходы переносов 0с, п-1)-го и (k, n)-ro одноразр дных сумматоров мат

рицы соединены соответственно с вторым входом (k+1, n-1)-ro и входом переноса (k+1, п)-го одноразр дного сумматоров матрицы, третий, четвертый и п тый входы первого элемента ИЛИ-НЕ соединены сбответствен 0 5 0

5 о

5

о с

0

5

но с выходами Первого, второго и третьего элементов И, первые входы первого, второго и четвертого элементов И соединены с выходом первого элемента НЕ, выход второго элемента НЕ соединен с первым входом третьего элемента И и вторыми входами второго и четвертого элементов И, выход третьего элемента НЕ соединен с вторыми входами первого и третьего элементов И и третьим входом четвертого элемента И, выход q-ro элемента И (w - 4, .,„ п) соединен с третьим входом (q-2)-ro элемента ИЛИ-НЕ и первым входом (q+1)-ro элемента И, второй вход которого соединен с четвертым входом (q-2)-ro элемента ИЛИ-НЕ и выходом q-ro элемента НЕ блока формировани  частичных произведений, выход (п+1)-го элемента И соединен с третьим входом (п.1)-го элемента ИЛИ-НЕ и вторым входом элемента ИЛИ, выходы суммы (i,n)-x одноразр дных сумматоров матрицы соединены с выходами п разр дов результата устройства, выход (п-И)-го разр да результата устройства которого соединен с выходом элемента ИЛИ, вход логического нул  устройства соединен с вторым входом (1. п-1)-го одноразр дного сумматора матрицы.

На фиг. 1 приведена обща  структурна  схема умножени  по модулю чисел Ферма; на фиг, 2 - функциональна  схема блока формировани  частичных произведений; на фиг. 3 -функциональна  схема блока суммировани  частичных произведений.

Матричный умножитель по модулю чисел Ферма содержит блок 1 формирований частичных произведений, выходы которого соединены с входами блока 2 суммировани  частичных произведений (фиг. 1).

Блок 1 формировани  частичных произведений (фиг. 2) содержит т элементов 3i-3m И, гл элементов 4i-4m МЛИ-НЕ, где m n(n+ )/2, а также (п+1) инверторов 5t-5tvH. входы которых подключены к входам (п+1) разр дов множител  и первым входам (n+1-l) элементов 3i-3m И, а их выходы - к первым входам (1-1) элементов 4i-4m ИЛИ-НЕ (I - номер разр да множител , где (n-1); j - входы разр дов множимого, где j 1-n), подключены к вторым входам (n+1-j) элементов 3i-3m И и вторым входам j элементов 4i-4m ИЛИ-НЕ, третьи входы п(п+1)/2 элементов 4i-4m ИЛИ-НЕ подключены к входу (п+1)-го разр да множимого. Выходы элементов 3i-3m И и 4i-4m ИЛИ- НЕ, соответствующие 1-разр ду множимого,  вл ютс  выходами (f+j-1)mod п-разр дов I- частичного произведени .

В блоке 2 суммировани  частичных произведений (фиг. 3) j-разр ды 1-частичных произведений (I 1-3) подключены соответственно к i-входам одноразр дных сумматоров 6ij, j-разр ды l-частичных произведений (I 4-п) подключены соответственно к вторым входам одноразр дных сумматоров 6i-2, j, j-разр ды (п+1)-го частичного произве- дени  подключены соответственно к вторым входам одноразр дных сумматоров 6n,j, 0 )- Выходы переносов одноразр дных сумматоров 6k, n (k 1-()) подключены соответственно к первым входам k-элемен- тов 1-7п-1 ИЛИ-НЕ, выходы которых подключены соответственно к входам переносов одноразр дных сумматоров 6k+i,i, выходы переносов одноразр дных сумматоров 6n-i,j 0 1-(п-1}) подключены к первому входу одноразр дных сумматоров

6n-1, J+1.

В ыходы переносов одноразр дных сумматоров 6n, j подключены соответственно к входам переносов одноразр дных суммато- ров 6П. j-t-i. Вторые входы элементов 7i-7n-i ИЛИ-НЕ подключены к входу (п+ 1)-го разр да множимого. Третий, четвертый и п тый входы элемента 7i ИЛИ-НЕ подключены к выходам элементов 8i, 82, 83 И, входы кото- рых попарно подключены к выходам инверторов 5i, 62, 5з. подключенных также к трем входам элемента 84 И. Выходы элементов И подключены соответственно к третьим входам элементов ИЛИ-НЕ и первым входам элементов 8s-8n И соответственно . Вторые входы элементов И подключены соответственно к четвертым входам элементов 72-7п-2 ИЛИ-НЕ и соответственно к выходам инверторов . Выход элемента 8п+1 И подключен к третьему входу элемента 7п-1 ИЛИ-НЕ и первому входу элемента 9 ИЛИ, второй вход которого подключен к входу (п+ 1)-го разр да множимого, а выход  вл етс  вы- ходом (п+ 1)-го разр да результата. Выходы одноразр дных сумматоров 6п, 1, 6n. n  вл ютс  выходами j-разр дов результата . Второй вход одноразр дного сумматора 6п-1, 1 подключен к входу логи- ческого нул  устройства.

Устройство функционирует следующим образом.

Умножение выполн етс , как и в обычном умножителе, в столбик, но с учетом операций сдвига и сложени  по модулю Ферма.

Чтобы упростить реализацию устройства дл  формировани  результата операции Х А х В mod Ft, Ft 2n + 1, n 2l. множитель В поступает в обычном двоичном коде в кольце целых чисел по модулю числа Ферма Ft, а множимое А - в коде с уменьшением на единицу в кольце Ft:

A-(A-1)mod Ft.

В этом случае умножение на степень двух выполн етс  посредством циклического сдвига на показатель этой степени влево с инверсией вновь вдвигаемых разр дов, а при суммировании в случае отсутстви  переноса из старшего разр да к результату необходимо прибавить единицу. В случае поступлени  нулевого операнда (лог. 1 в (л+1)-м разр де, остальные разр ды - лог. 0) операци  суммировани  прерываетс .

Различие представлени  множимого А и множител  В не вли ет на универсальность применени  такого устройства, так как, как правило, множимое поступает из вычислительной системы, в которой используетс  такое же перекодированное представление, а ранее вычисленный множитель хранитс  в ПЗУ. Результат также представлен с уменьшением на единицу.

Нулевой результат образуетс  либо в случае Ап-и 1, остальные разр ды А равны лог. 0, либо все разр ды множител  равны лог. р. В этом случае все частичные произведени  равны нулю, все переносы блокируютс  и на выходе образуетс  нулевое значение n разр дов результата Xi-Xn, разр д Хп+1 1.

При поступлении множител  с Вп+1 1, Bi... (число минус один в кольце Ft) необходимо просто проинвертировать разр ды множимого. Это выполн етс  обнулением первых n частичных произведений и пропуском на выход только (п+1)-го частичного произведени .

Соответствие между обычным матричным умножителем и предложенным устройством можно проиллюстрировать дл 

„ АлАзАгАч

64636281

A4BiA3BiA2BiAiBi 4- А4В2АзВ2А2В2А1В2

А4ВзАзВзА2ВзА1Вз

А4В4АзВ4А2В4А1В4

A4BiA3BiA2BiAiBi в умножителе , АзВ2А2В2AJВ2А4В2 по модулю чис- AZВзА1 ВзА4ВзАзВз ла Ферма Fa 17

А1В4А4В 4АзВ4А2В4

Таким образом, также используютс  блок 1 формировани  частичных произведений и блок 2 суммировани  частичных произведений . При этом в блоке 1 оставшиес  на месте относительно обычного умножител  разр ды частичных произведений формируютс  элементами 3i-3m И, а вновь вдвигаемые - с помощью элементов 4i-4m ИЛИ-НЕ и инверторов 5i-5n-M.

На третьи входы элементов ИЛИ-НЕ 5 4i-4m поступает (п+ 1)разр д множимого дл  обнулени  всех выходов частичных произведений, если множимое представ- лено нулевым значением, как отмечено выше .10

Далее суммирование частичных произведений производитс  матрицей сумматоров блока 2 с учетом необходимости приведени  двоичных сумм по модулю числа Ферма. Первые три частичных произве- 15 дени  подаютс  на входы первой группы сумматоров 6i.i-6i.ni остальные - на следующие (n-З) группы сумматоров 6k, 1- 6k.n, где k 4-п. Последнее частичное произведение, соответствующее инверсии всех разр дов 20 множимого, поступает на последнюю группу сумматоров 6n.1-6n.n.

Поскольку промежуточные разр ды сумм передаютс  параллельно с поразр дными переносами, сложение итогового ело- 25 ва сумм и слова переносов происходит на группе сумматоров 6n-i.i-6n-i.n. переносы в который подключены, как в обычном сумматоре . Сумматоры 6п.1-6п,п производ т окончательную коррекцию результата зо прибавлением инвертированного переноса при ненулевом множимом и множителе, не равном нулю или минус единице в кольце Ft, либо только пропускают инверсные разр ды ненулевого множимого на выход в 35 случае, если множитель равен минус единице .

Если Ап-и 1, либо Bi 62 ... , то элементами 7i- 7п-1 и 8i-8n+i блокируютс  все переносы и обеспечиваетс  нулевой ре- дп зультат на входах последней группы сумма- торов 6п.1-6п.п. В противном случае элементами 7i-7n-i обеспечиваетс  передача инвертированного переноса на вход переноса сумматоров следующей группы. 4g Через элементы 8i-8n+i обеспечиваетс  передача разрешени  суммировани  с учетом переноса, если очередное частичное произведение не равно нулю (соответствующий ему разр д множител  равен лог. 1), а также ,.« если результат предыдущего промежуточного суммировани  не равен нулю.

Таким образом, устройство обеспечивает выполнение перемножени  двоичных чисел по модулю соответствующего числа Ферма, если множимое представлено в коде с уменьшением на единицу по этому модулю При этом результат будет совпадать с результатом обычного двоичного умножени , если только множимое и множитель в

55

5 0

5 о 5

п g «

5

сумматоре содержат не более п двоичных разр дов.

Claims (1)

1. Формула изобретени  Матричный умножитель по модулю чисел Ферма, содержащий блок суммировани , состо щий из матрицы n x n одноразр дных сумматоров, и блок формировани  частичных произведений, состо щий из треугольной матрицы nfn+ 1)/2 элементов И, первый вход (j- j)-ro элемента И матрицы которого соединен с входом j-ro разр да множимого устройства (1 - номер строки матрицы, J - номер столбца матрицы, I, J 1, ..., п), вход 1-го разр да множител  которого соединен с вторым входом (I, J)-ro элемента И матрицы блока формировани  частичных произведений, выходы (1,-j)-x элементов И матрицы которого соединены соответственно с входами переноса (i. 1)-x одноразр дных сумматоров матрицы блока суммировани , первые входы (I. 1)-х одноразр дных сумматоров матрицы, кроме (I, 1)-го одноразр дного сумматора, соединены соответственно с выходами (2, j)-x элементов И матрицы блока формировани  частичных произведений, выход суммы (I, к)-го одноразр дного сумматора матрицы блока суммировани  соединен с первым входом (i, k+1)-ro одноразр дного сумматора матрицы блока суммировани  (к 1, .... п-1). выход переноса (k, mfro одноразр дного сумматора матрицы которого соединен с входом переноса (k+1m+1)-ro одноразр дного сумматора матрицы блока суммировани , отличающийс  тем, что, с целью расширени  функциональных возможностей путем выполнени  умножени  (п+1)-разр дных двоичных чисел по модулю чисел Ферма Ft 2n+1, n в блок формировани  частичных произведений введены п(п+1)/2 элементов ИЛИ-НЕ в виде треугольной матрицы и п+1 элементов НЕ. а в блок суммировани  введены п+1 элементов И, п-1 элементов ИЛИ-ЙЁ и элемент ИЛИ, причем в блоке формировани  частичных произведений входы п+1 элементов НЕ соединены соответственно с входами р-х разр дов множител  устройства (р 1п+1),

   выход 1-го элемента НЕ(1 2п+1) соединен с первыми входами (I. J)-x элементов ИЛИ-НЕ матрицы, вторые входы которых соединены соответственно с входами j-x разр дов множимого устройства, вход (п+1)- го разр да множимого которого соединен с входами всех п(п+1)/2 элементов ИЛИ-НЕ матрицы и первыми входами п-1 элементов ИЛИ-НЕ блока суммировани , выходы элементов И матрицы и элементов ИЛИ-НЕ матрицы блока формировани  частичных

   произведений соединены с входами соответствующих весов одноразр дных сумматоров матрицы блока суммировани , а в блоке суммировани  выход переноса (n, k)- го одноразр дного сумматора матрицы соединен с вторым входом k-ro элемента ИЛИ-НЕ, выход которого соединен с входом переноса (1, k+1)-ro одноразр дного сумматора матрицы, входы переносов (k, n-1)-ro и {k, n)-ro одноразр дных сумматоров матрицы соединены соответственно с вторым входом (k+1, n-1)-ro и входом переноса (k+1, n)-ro одноразр дных сумматоров матрицы, третий, четвертый и п тый входы первого элемента ИЛИ-НЕ соединены соответственно с выходами первого, второго и третьего элементов И, первые входы первого, второго и четвертого элементов И соединены с выходом первого элемента НЕ, выход второго элемента НЕ соединен с первым входом третьего элемента И и вторыми входами

   второго и четвертого элементов И, выход третьего элемента НЕ соединен с вторыми входами первого и третьего элементов И и третьим входом четвертого элемента И, выход t-ro элемента И (t 4п) соединен с

   третьим входом (t-2)-ro элемента ИЛИ-НЕ и первым входом (t+1)-ro элемента И. второй йход которого соединен с четвертым входом (t-2}-ro элемента ИЛИ-НЕ и выходом t-ro элемента НЕ блока формировани  частичных произведений, выход (п+1)-го элемента И соединен с третьим входом (п-1)-го элемента ИЛИ-НЕ и вторым входом элемента ИЛИ, выходы суммы (I, п)-х одноразр дных сумматоров матрицы соединены с выходами п разр дов результата устройства, выход (п+ 1)-го разр да результата которого соединен с выходом элемента ИЛИ, вход ло: гического нул  устройства соединен с

   втррым входом (1, п-1)-го одноразр дного сумматора матрицы.

   А

   t

   X

   h+i.

   , 1

   Ifff

   М

   Ъ

   I

   t s v

   i v. v fe fc-fcMX