SU790019A1 - Устройство дл контрол блоков пам ти - Google Patents

Description

1

Изобретение относитс , к запоминающим устройствам.

Известно устройство дл  контрол  блоков пам ти, в котором информаци , считанна  из 3anoN:HHarom,ero блока, сравниваетс  с эталоном,.соответствующим адресу проверки Cl.

Однако в нем производитс  только контроль содержимого запрограммированного накопител  запоминающего блока.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  контрол  однократно программируемых запоминающих блоков, со- держащее блок управлени , выходы и входы которого соединены соответственно с входами и выходами первого и второго счетчиков, коммутаторы, управл ющие входы которых соединены с - выходами блока управлени , кодовые входы с выходами одного из счетчиков, а выходы коммутаторов подключены к входам блока сравнени  2j.

Однако это устройство не может быть использовано дл  контрол  однократно программируемых блоков пам ти , так как запись приводит к необратимому изменению элемента пам ти,что сужает область применени  устройства .

Цель изобретени  - расширение области применени  устройства за счет обеспечени  возможности контрол  од10 нократно nporpaMNrnpysMbix блоков пам ти .

Поставленна  цель достигаетс  тем, что в устройство дл  контрол  блоков пам ти, содержащее счетчики, коммутатор , схему сравнени  и блок управлени , одни из выходов которого ПОДК.ПЮчекы соответственно ко входам счетчиков , первому входу коммутатора и первому выходу устройства, одни из входов блока управлени  соединены с первыми выходами счетчиков и выходом схемы сравнени , первый вход которой соединен со входом устройства, вторые

входа счетчиков подключены соответственно ко второму и третьему входам коммутатора, выход которого соединен со вторым выходом устройства, введены триггер и регистр сдвига, причем входы триггера подключены к первым выходам счетчиков, выход триггера соединен с первым входом регистра сдвига, второй вход и первый выход которого подключены соответственно к другим выходу и входу блока управлени , второй выход регистра сдвига соединен с третьим выходом устройс.ва и вторым входом схемы сравнени .

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит блок 1 управЬени , счетчики 2 и 3, служащие дл  формировйни  кодов адресов, триггер 4 служащий дл  формировани  контрольного разр да Кода эталона, коммута тор 5, регистр 6 сдвига, схему 7 сравнени . Вход и выходы устройства соедин ютс  с выходом и входами контролируемого блока 8 пам ти,

Одни из выходов блока 1 подключены соответственно ко входам счетчиков, первому входу коммутатора 5 и первому выходу устройства. Одни из входов блока 1 соединены с первыми выходами счетчиков 2 и 3 и выходом схемы 7 сравнени , первый вход которого соединен Со входом устройства Вторые входы счетчиков 2 и 3 подключены соответственно ко второму и третьему входам коммутатора 5, выход которого соединен со вторым выходом устройства. Входы триггера 4 подключены к первым выходам счетчиков 2 и 3. Выход триггера 4 соединен с первым входом регистра 6 сдвига, второй вход и первый выход которого подключены соответственно к другим выходу и входу блка 1 управлени . Второй выход регистра 6 сдвига соединен с третьим выходом устройства и вторьм входом схемы 7 сравнени  .

Допустим, что емкость контролируемого блока 8 пам ти составл ет

(N+1)x(n+1) бит,где N - емкость накопител  блока пам ти, an- разр дность накопител . Единицы добавл ютс  за счет дополнительного контрольного 5 адреса (ЛК) и контрольного разр да (РК). Дл  полной функциональной проверки однократно программируемого блока пам ти необходимо убедитьс  в работоспособности его составных ком10 понентов: адресных и разр дных формирователей , дешифраторов адреса, усилителей воспроизведени , формирователей сигналов управлени , а также необходимо проектировать целостность 15 самих элементов пам ти накопител . Дл  контрол  работоспособности компонентов блока пам ти необходимо и достаточно убедитьс  в отсутствии замыкани  и обрывов адресных и разр дных 20 цепей и шин накопител , так как любой отказ вышеперечисленных компонентов можно интерпретировать как обрыв или замыкание шин. Дл  контрол  разр дных цепей и шин необходимо последовательн 25 произвести запись в каждый разр д накопител , включа  ВК, по контрольному адресу АК, причем после каждой записи необходимо производить считывание и контроль по адресу АК, с целью проверки правильности записи в данный разр д и отсутстви  записи в остальных разр дах. Далее, дл  контрол  адресных цепей и шин, необходиЫо последовательно произвести запись 35 в контрольный разр д по каждому адрес накопител  (кроме АК), причем после каждой записи необходимо производить считывание и контроль информации по всем адресам, с целью проверки правильности записи по данному адресу и отсутстви  записи по остальным адресам .

Устройство дл  контрол  блоков пам ти работает следующим образом. 45 Пусть емкость контролируемого блока (4+)х(2+0 т.е. N 4, П 2,- тогда последовательность операции по проверке блока пам ти имеет вид, представленный в. таблице.

Продолжение таблицы

Примечание : Тр, 4 С%- 2 Сг , 3 6 Сдвиг Запись , чтение триггер 4; счетчик 2 (формующий ход адрес  AI) ; счетчик 3 (формирующий код адреса А2); регистр 6; операци  увеличени  уменьшени ) кода адреса на единицу; операци  сдвига кода эталона влево операци  обращени  к контролируемому запоминающему блоку.

Таким образом, предлагаемое устройство обеспечивает возможность контрол  однократно программируемых блоков пам ти.

Claims (2)

1.Авторское, свидетельство СССР №526954, кл.С П С 29/00, 1975.

2.Авторское свидетельство СССР по за вке № 2680631/18-24,,

кл. Q 11 С 29/00, 1978 (прототип).