SU790019A1 - Устройство дл контрол блоков пам ти - Google Patents
Устройство дл контрол блоков пам ти Download PDFInfo
- Publication number
- SU790019A1 SU790019A1 SU792722147A SU2722147A SU790019A1 SU 790019 A1 SU790019 A1 SU 790019A1 SU 792722147 A SU792722147 A SU 792722147A SU 2722147 A SU2722147 A SU 2722147A SU 790019 A1 SU790019 A1 SU 790019A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- input
- address
- control
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
1
Изобретение относитс , к запоминающим устройствам.
Известно устройство дл контрол блоков пам ти, в котором информаци , считанна из 3anoN:HHarom,ero блока, сравниваетс с эталоном,.соответствующим адресу проверки Cl.
Однако в нем производитс только контроль содержимого запрограммированного накопител запоминающего блока.
Наиболее близким по технической сущности к предлагаемому вл етс устройство дл контрол однократно программируемых запоминающих блоков, со- держащее блок управлени , выходы и входы которого соединены соответственно с входами и выходами первого и второго счетчиков, коммутаторы, управл ющие входы которых соединены с - выходами блока управлени , кодовые входы с выходами одного из счетчиков, а выходы коммутаторов подключены к входам блока сравнени 2j.
Однако это устройство не может быть использовано дл контрол однократно программируемых блоков пам ти , так как запись приводит к необратимому изменению элемента пам ти,что сужает область применени устройства .
Цель изобретени - расширение области применени устройства за счет обеспечени возможности контрол од10 нократно nporpaMNrnpysMbix блоков пам ти .
Поставленна цель достигаетс тем, что в устройство дл контрол блоков пам ти, содержащее счетчики, коммутатор , схему сравнени и блок управлени , одни из выходов которого ПОДК.ПЮчекы соответственно ко входам счетчиков , первому входу коммутатора и первому выходу устройства, одни из входов блока управлени соединены с первыми выходами счетчиков и выходом схемы сравнени , первый вход которой соединен со входом устройства, вторые
входа счетчиков подключены соответственно ко второму и третьему входам коммутатора, выход которого соединен со вторым выходом устройства, введены триггер и регистр сдвига, причем входы триггера подключены к первым выходам счетчиков, выход триггера соединен с первым входом регистра сдвига, второй вход и первый выход которого подключены соответственно к другим выходу и входу блока управлени , второй выход регистра сдвига соединен с третьим выходом устройс.ва и вторым входом схемы сравнени .
На чертеже представлена блок-схема предлагаемого устройства.
Устройство содержит блок 1 управЬени , счетчики 2 и 3, служащие дл формировйни кодов адресов, триггер 4 служащий дл формировани контрольного разр да Кода эталона, коммута тор 5, регистр 6 сдвига, схему 7 сравнени . Вход и выходы устройства соедин ютс с выходом и входами контролируемого блока 8 пам ти,
Одни из выходов блока 1 подключены соответственно ко входам счетчиков, первому входу коммутатора 5 и первому выходу устройства. Одни из входов блока 1 соединены с первыми выходами счетчиков 2 и 3 и выходом схемы 7 сравнени , первый вход которого соединен Со входом устройства Вторые входы счетчиков 2 и 3 подключены соответственно ко второму и третьему входам коммутатора 5, выход которого соединен со вторым выходом устройства. Входы триггера 4 подключены к первым выходам счетчиков 2 и 3. Выход триггера 4 соединен с первым входом регистра 6 сдвига, второй вход и первый выход которого подключены соответственно к другим выходу и входу блка 1 управлени . Второй выход регистра 6 сдвига соединен с третьим выходом устройства и вторьм входом схемы 7 сравнени .
Допустим, что емкость контролируемого блока 8 пам ти составл ет
(N+1)x(n+1) бит,где N - емкость накопител блока пам ти, an- разр дность накопител . Единицы добавл ютс за счет дополнительного контрольного 5 адреса (ЛК) и контрольного разр да (РК). Дл полной функциональной проверки однократно программируемого блока пам ти необходимо убедитьс в работоспособности его составных ком10 понентов: адресных и разр дных формирователей , дешифраторов адреса, усилителей воспроизведени , формирователей сигналов управлени , а также необходимо проектировать целостность 15 самих элементов пам ти накопител . Дл контрол работоспособности компонентов блока пам ти необходимо и достаточно убедитьс в отсутствии замыкани и обрывов адресных и разр дных 20 цепей и шин накопител , так как любой отказ вышеперечисленных компонентов можно интерпретировать как обрыв или замыкание шин. Дл контрол разр дных цепей и шин необходимо последовательн 25 произвести запись в каждый разр д накопител , включа ВК, по контрольному адресу АК, причем после каждой записи необходимо производить считывание и контроль по адресу АК, с целью проверки правильности записи в данный разр д и отсутстви записи в остальных разр дах. Далее, дл контрол адресных цепей и шин, необходиЫо последовательно произвести запись 35 в контрольный разр д по каждому адрес накопител (кроме АК), причем после каждой записи необходимо производить считывание и контроль информации по всем адресам, с целью проверки правильности записи по данному адресу и отсутстви записи по остальным адресам .
Устройство дл контрол блоков пам ти работает следующим образом. 45 Пусть емкость контролируемого блока (4+)х(2+0 т.е. N 4, П 2,- тогда последовательность операции по проверке блока пам ти имеет вид, представленный в. таблице.
Продолжение таблицы
Примечание : Тр, 4 С%- 2 Сг , 3 6 Сдвиг Запись , чтение триггер 4; счетчик 2 (формующий ход адрес AI) ; счетчик 3 (формирующий код адреса А2); регистр 6; операци увеличени уменьшени ) кода адреса на единицу; операци сдвига кода эталона влево операци обращени к контролируемому запоминающему блоку.
Таким образом, предлагаемое устройство обеспечивает возможность контрол однократно программируемых блоков пам ти.
Claims (2)
1.Авторское, свидетельство СССР №526954, кл.С П С 29/00, 1975.
2.Авторское свидетельство СССР по за вке № 2680631/18-24,,
кл. Q 11 С 29/00, 1978 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792722147A SU790019A1 (ru) | 1979-01-26 | 1979-01-26 | Устройство дл контрол блоков пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792722147A SU790019A1 (ru) | 1979-01-26 | 1979-01-26 | Устройство дл контрол блоков пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU790019A1 true SU790019A1 (ru) | 1980-12-23 |
Family
ID=20809157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792722147A SU790019A1 (ru) | 1979-01-26 | 1979-01-26 | Устройство дл контрол блоков пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU790019A1 (ru) |
-
1979
- 1979-01-26 SU SU792722147A patent/SU790019A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU790019A1 (ru) | Устройство дл контрол блоков пам ти | |
SU951399A1 (ru) | Устройство дл записи информации в запоминающее устройство | |
SU1642472A1 (ru) | Устройство дл контрол выполнени последовательности действий оператора | |
SU1644233A1 (ru) | Оперативное запоминающее устройство с коррекцией ошибок | |
SU1188784A1 (ru) | Запоминающее устройство с самоконтролем | |
SU391559A1 (ru) | Устройство для отображения буквенно- цифровой информации | |
SU1105944A1 (ru) | Запоминающее устройство с самоконтролем | |
SU769640A1 (ru) | Устройство дл контрол посто нной пам ти | |
SU1280454A1 (ru) | Запоминающее устройство | |
SU1048521A1 (ru) | Устройство дл контрол накопителей | |
SU972599A1 (ru) | Запоминающее устройство с блокировкой неисправных чеек | |
RU2108659C1 (ru) | Цифровая регулируемая линия задержки | |
SU1417041A1 (ru) | Резервированное запоминающее устройство | |
SU836682A1 (ru) | Запоминающее устройство с само-КОНТРОлЕМ | |
SU653624A1 (ru) | Оперативное запоминающее устройство | |
SU1661770A1 (ru) | Генератор тестов | |
SU1481851A1 (ru) | Устройство дл поиска свободных зон пам ти | |
RU1798813C (ru) | Устройство дл отображени графической информации на газоразр дном матричном индикаторе | |
SU1249594A1 (ru) | Запоминающее устройство | |
RU2000602C1 (ru) | Устройство дл ввода информации | |
SU1392594A1 (ru) | Одноразр дное стековое запоминающее устройство | |
SU1012265A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1040526A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1083234A1 (ru) | Устройство дл тестового контрол пам ти | |
SU1179347A2 (ru) | Многоканальное устройство тестового контрол цифровых узлов ЭВМ |