SU750491A1 - Устройство дл преобразовани координат - Google Patents

Устройство дл преобразовани координат Download PDF

Info

Publication number
SU750491A1
SU750491A1 SU782610284A SU2610284A SU750491A1 SU 750491 A1 SU750491 A1 SU 750491A1 SU 782610284 A SU782610284 A SU 782610284A SU 2610284 A SU2610284 A SU 2610284A SU 750491 A1 SU750491 A1 SU 750491A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
inputs
switch
outputs
input
Prior art date
Application number
SU782610284A
Other languages
English (en)
Inventor
Марлен Юзефович Кляшторный
Борис Хаймович Красницкий
Виктор Георгиевич Петров
Original Assignee
Предприятие П/Я Р-6155
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6155 filed Critical Предприятие П/Я Р-6155
Priority to SU782610284A priority Critical patent/SU750491A1/ru
Application granted granted Critical
Publication of SU750491A1 publication Critical patent/SU750491A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

1
Изобретение относитс  к области автоматики и вычислительной техники , а именно к цифровым преобразовател м координат и может быть исполь- 5 зовано в качестве вычислител , вход щего в состав астронавигационных систем.
Известно устройство, содержащее блок управлени , сумматоры, сдвигаю- ю щие регистры l
Недостатком известного устройст- ва  вл етс  низкое быстродействие.
Наиболее близким по сущности техническим решением задачи  вл етс  устройство, содержащее блок управлени , коммутатор, реверсивные счетчики , сумматоры 2 .
Недостатком известного устройства  вл етс  недостаточное быстро- 2Q действие.
Целью изобретени   вл етс  повышение быстродействи  устройства.
Поставленна  цель достигаетс  тем, что 3 устройство дл  преобразо- 25 вани координат, содержащее первый, второй и третий сумматоры, выходы которых соединены с первыми входами одноименных реверсивных счетчиков, блок управлени , первый коммутатор, Q

Claims (1)

  1. naiMHTb, введены дешифратор, формирователь , регистр аргумента, второй коммутатор, блок коммутаторов, три сумматора по модулю два, элемент НЕ, причем выход блока управлени  соединен со входами формировател  и дешифратора, первый выход дешифратора соединен с первым входом регистра аргумента, первый выход которого соединен со входом элемента НЕ и первым входом первого сумматора по модулю два, выход которого соединен с первыми входами второго и третьего сумматоров tio модулю два, остсшьные выходы дешифратора и выходы формировател  соединены со входами второго коммутатора, первый, второй и третий выходы которого соединены с управл ющими входами первого , второго и третьего сумматоров, четвертый выход второго коммутатора соединен с управл ющими входами пам ти , блока коммутаторов и регистра аргумента, второй выход которого соединен со вторым входом первого сумматора по модулю два, группа выхо .дов второго коммутатора соединена с первыми группами входов пам ти, первого коммутатора и блока коммутатоpoBj втора  группа входов которого соединена с выходами элемента НЕ, п вого, второго и третьего сумматоров по модулю два и первым выходам регистра аргумента, группа выходов бл ка коммутаторов соединена со второй группой входов пам ти, выходы которой соединены с второй группой входов первого коммутатора, первый и второй выходы которого соединены со вторыми входами соответственно второго и .третьего сумматоров по модул два и первый выход блока коммутаторов соединенс первым входом первого сумматора и вторым входом первого реверсивного счетчика, второй выход блока коммутаторов соединен с первым входом второго сумматора и вторым входом второго реверсивного счетчика, третий выход блок коммутаторов соединен с первым входом третьего сумматора и вторым вхо дом третьего реверсивного счетчика, второй и третий входы первого сумма тора соединены с первыми выходами соответственно второго и третьего реверсивных счетчиков, второй и тре тий входы второго сумматора соедине соответственно с первым выходом пер вого реверсивного счетчика и вторым выходом-третьего реверсивного счетчика , второй и третий входы третьег cyzvjMaTopa соединены со вторыг-ш выхо дами соответственно первого и второго реверсивных счетчиков. Блок-схема устройства приведена на чертеже. Устройство содержит блок 1 управ лени , формирователь- 2, дешифратор регистр 4 аргумента, коглмутаторы 5 и б, блок 7 коммутаторов, пам ть 8,сумматоры 9-11 по модулю два, реверсивные счетчики 12-14 сумматоры 15-17, элемент Е 18. Устройство работает следующим об разом Предварительно в реверсивные счет чики 12- 14 устанавливаютс  значени  проекций единичного радиуса-вектора в исходной системе координат. Затем последовательно согласно программе работы, задаваемой блоком 1, формирователем 2 и дешифратором 3, осущест вл ютс  задЕ.нные преобразовани  координат . Пусть, например, первый поворот системы координат необходимо осуществить вокруг оси г на заданный угол сКд, превышающий по величине два квадранта. Код квадранта в этом случае будет соответствовать следующим значени м разр дов: ,.. что видно из таблицы: Номер квадран-1 Код квадранта таI а П а Первым тактом значение аргумента передаетс  с дешифратора 3 в регистр 4. Во втором такте определ ютс  значени  логических функций су. 014е-., ,4a,M,a,.oV,. дл  чего код квадранта передаетс  из пам ти В через коммутатор 5 в сумматоры 9-11 и с помощью сигнала, поступившего с коммутатора 6, согласно полученным результатам корректируютс  знаки начальных значений проекций на оси и Ь, . При этом измен ютс  знаки в реверсивных счетчиках 12, 14 и в сумматоре 17, поскольку возбуждаетс  соответствующий выход блока 7, Таким образом, заканчиваютс  все подготовительные операции, в результате которых получены значени  проекций во вспомогательной системе координат , повернутой относительно исходной на 180°, и начинаетс  непосредственно выполнение преобразование координат. В последующие моменты времени синхронизирующие импульсы из коммутатора 6 посту пают на регистр 4 дл  преобразовани  величины, записанной в нем в параллельном коде, в унитарный код путем списывани  ее значени  до нул , и на управл ющие входы сумматоров 15, 17. Схема, состо ща  из реверсивных счетчиков 12, 14 и сумматоров 15, 17 которые св заны между собой указанным образом причем знак переполнени  одного из сумматоров инвертируетс , описываетс  следующим соотношением: ) упллк ,, где , значени  проекций радиуса-вектора на m такте; XHM Vrr,ir значени  проекций радиуса-вектора на такте после поворота исходной системы координат на элементарный угол поворота, определ емый единицей младшего разр да цифровых интеграторов 20 Приведенное соотношение описывает реобразование координат на плоскоси - поворот исходной системы кооринат на угол рад. Следовательно, после поступлени  регистр 4 числа импульсов, соотетствук дего заданному углу поворота А. , в реверсивных счетчиках 12, 14 бразуютс  новые числа, пропорциональные величинам проекций ргщиусавектора в новой системе координат (X/ а в реверсивном счетчике 1 число не измен етс . Сигнал, поступивший из регистра прекратит выдачу импульсов с выхода блока 7. Это преобразование соответ ствует повороту пространственной си темы координат вокруг оси г) на зада ный угол. Следующий поворот может быть произведен вокруг оси . Получаемое в устройстве сокращение длительности операции преобразование координат позвол ет в четы ре раза уменьшить потребл емую мощность за счет соответствующего снижени  рабочей частоты. Например, дл  цифрового преобразовател  координат на 500 корпусах интегральных микросхем 133 серии тр буетс  дополнительно затратить 70 корпусов, но снижение тактовой частоты в четыре раза благодар  введению регистра аргумента и комбинационного блока уменьшает потребл емую мощность с 25 Вт до 7,1 Вт (сре н   потребл ема  динамическа  ьющно на один корпус составл ет 50 мВт) При этом количество унифицированных стабилизаторов на 5 Вт снижаетс  с 5 штук до 2, а при весе каждого ста билизатора 300 г экономи  в массе составл ет 1,1 кг. За врем  эксплуатации самолета (10-15 лет) 1 кг веса в стоимостном выражении составл ет около 2 млн.ру Следовательно, эконр етческий эффект от снижени  веса вычислител  з врем  его эксплуатации составл ет около 2,2 млн. руб. Формула изобретени  Устройство дл  преобразовани  ко ординат, содержащее первый,второй и третий сумматоры, выходы которых соединены с первыми входами одноиме ных реверсивных счетчиков, блок упр лени , первый коммутатор, пам ть, отличающеес  тем, что, целью повышени  быстродействи  в не введены дешифратор, формирователь, регистр аргумента, второй коммутатор , блок коммутаторов, три суммато по модулю два, элемента НЕ, причем выход блока управлени  соединен со входами формировател  и дешифратора первый выход дешифратора соединен с первым входом регистра аргумента, первый выход которого соединен со входом элемента НЕ и первым входом первого сумматора по модулю два, выход которого соединен с первыми вхоДс1ми второго и третьего сумматоров по модулю два, остальные выходы дешифратора и выходы формировател  соединены со входами второго коммутатора, первый, второй и третий выходы которого соединены с управл ющими входами первого, второго и третьего сумматоров , четвертый выход второго коммутатора соединен с управл ющими входами пам ти, блока Коммутаторов и регистра аргумента второй выход которого соединен со вторым входом первого сумматора по модулю два, группа выходов второго коммутатора соединена с первыми группаили входов пам ти, первого коммутатора и блока коммутаторов , втора  группа входов которо го соединена с выходами элемента НЕ, первого, второго и третьего сумматоров по «эдyлю два и первым выходом регистра аргумента, группа выходов блока коммутаторов, соединена со второй группой входов пам ти, выходы которой соединены со второй группой входов первого коммутатора,первый и второй выходы которого соединены со вторыми входами соответственно второго и третьего сумматоров по модулю два, первый выход блока коммутаторгав соединен с первым входом первого сум матора и вторым входом первого ревер сивного счетчика, второй выход блока коммутаторов соединен с первым входом второго сумматора и вторым входом второго реверсивного счетчика третий выход блока коммутаторов соединен с первым входом третьего сумматора и вторым входом третьего реверсивного счетчика, второй и третий входы первого сумматора соединены с первыми выходами соответственно второго и третьего реверсивных счетчиков, второй и третий входы второго сумматора соединены соответственно с первым выходом первого реверсивного счетчика и вторым выходом третьего реверсивного счетчика , второй и третий входы третьего сумматора соединены со вторыми выходами соответственно первого и второго реверсивных счетчиков. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 591860, кл. G Об F 15/20, 1976. 2,Авторское свидетельство СССР №568947, кл G 06 F 15/20, 1974 (прототип).
    JlfЖ
    /7 л
    A
    .
    le
    Щ
    -
    7 i A
    /V /V
    i
    /5
    Ы
    - - -
SU782610284A 1978-05-04 1978-05-04 Устройство дл преобразовани координат SU750491A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782610284A SU750491A1 (ru) 1978-05-04 1978-05-04 Устройство дл преобразовани координат

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782610284A SU750491A1 (ru) 1978-05-04 1978-05-04 Устройство дл преобразовани координат

Publications (1)

Publication Number Publication Date
SU750491A1 true SU750491A1 (ru) 1980-07-23

Family

ID=20762290

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782610284A SU750491A1 (ru) 1978-05-04 1978-05-04 Устройство дл преобразовани координат

Country Status (1)

Country Link
SU (1) SU750491A1 (ru)

Similar Documents

Publication Publication Date Title
JPH01265347A (ja) アドレス生成装置
KR960003044B1 (ko) 수치표현 변환장치 및 그것을 사용한 벡터ㆍ프로세서ㆍ유니트
SU750491A1 (ru) Устройство дл преобразовани координат
JPH0346024A (ja) 浮動小数点演算器
US3610896A (en) System for computing in the hybrid domain
JPS63133270A (ja) 浮動小数点演算処理装置
SU873239A1 (ru) Цифровой преобразователь координат
SU1034175A1 (ru) Преобразователь кода в частоту
SU1465882A1 (ru) Устройство дл вычислени обратной величины
SU883900A1 (ru) Устройство дл потенцировани
RU2023289C1 (ru) Устройство для сложения и вычитания чисел по модулю
SU1305671A1 (ru) Устройство дл вычислени функции @
SU1078427A1 (ru) Устройство дл вычислени функций
SU1266008A1 (ru) Преобразователь двоичного кода в двоично-дес тичный код угловых единиц
SU662938A1 (ru) Устройство дл делени
SU1679477A1 (ru) Генератор функций
SU1051556A1 (ru) Устройство дл сокращени избыточности информации
SU1089578A1 (ru) Устройство дл извлечени квадратного корн
JPH01276222A (ja) データ変換装置
SU1695294A1 (ru) Устройство дл преобразовани координат
SU769540A1 (ru) Устройство дл умножени
JPH0588887A (ja) データ処理装置
SU1160454A1 (ru) Устройство дл вычислени элементарных функций
JPS6121681Y2 (ru)
RU2040115C1 (ru) Преобразователь четырехразрядного двоичного кода в двоично-десятичный код