JPH01276222A - データ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は整数形式の数値を入力とし、前記入力を浮動小
数点形式の数値に変換して出力するデータ変換装置に関
するものである。

（従来の技術） 音声や画像などの連続量を測定し、測定値に対してなん
らかの処理を行う場合、アナログ・ディジタル変換器に
より得られた入力レベルに対応した整数形式の数値を入
力とする。一方、複雑な処理を行う場合は演算精度を落
とすことの無いよう浮動小数点形式による数値を用いて
演算処理を行う。浮動小数点の演算を効率良く処理する
演算装置としては近年浮動小数点シグナルプロセッサな
どが開発されている０例えば西谷らにより“アドバンス
ト・シングルチップシグナルプロセッサ”（“八ｄｖａ
ｎｃｅｄ　　Ｓｉｎｇｌｅ−ｃｈｉｐ　　Ｓｉｇｎａｌ
　　Ｐｒｏｃｅｓｓｏｒ”　　）という題目でＴＣＡＳ
ＳＰ　’８６講演予講集に述べられている。

（発明が解決しようとする課題） これらの演算装置に於て、整数形式の数値と浮動車数点
形式の数値との間に直接の関連はなく。

上記浮動小数点形式による演算を行うなめには整数形式
で与えられる前記入力数値を一旦ソフトウェアにて浮動
小数点形式に変換する必要がある。

一般に上記浮動小数点演算装置に於て演算処理そのもの
は１クロック程度で非常に高速に実行可能であるが、上
記データ形式の変換には数クロックの時間を要していた
。すなわち、従来の技術には、整数形式の数値を浮動小
数点形式の数値に変換する時間を一層短縮したいという
解決すべき課題があった。

本発明の目的はこれらの課題を解決したデータ変換装置
を提供することにある。

（課題を解決するための手段） 本発明によれば、整数形式の数値を入力とし、前記入力
を浮動小数点形式の数値に変換して出力するデータ変換
装置であって、前記整数形式で表わされた数値の入力を
保持する手段と、該入力保持手段に保持されている入力
の符号ビットを出力データの上位ビットに複写する符号
拡張手段と、浮動小数点形式数値の指数部を発生する指
数発生手段と、前記指数発生手段、符号拡張手段、及び
入力保持手段の出力を組み合わせて前記整数形式の入力
数値と同一の値を持つ浮動小数点形式の数値を出力する
出力手段とからなることを特徴とするデータ変換装置が
得られる。

（作用） 本発明に従うデータ変換装置の原理作用について図面を
用いて説明する。

第４図は計数機上で用いる数値の表現形式を示す図であ
る。同図（ａ）に整数形式の数値の一例を示す。ここで
、整数形式の数値はｉビット中の２進数で表わすとし、
符号ビット９０及び数値ビット９１からなる。ここでビ
ット（ｉ−１＞すなわち左端のビットは符号を表わし、
ビットＯが数値の最下位ビットすなわち２の０乗の桁、
ビット（ｉ−２）が数値の最上位ビットすなわち２の（
ｉ−２）乗の桁を表わす、ただし、正の数値は符号ビッ
ト９０を０とし、数値ビット９１すなわちビットＯから
ビット（ｉ−２＞を２進数として値を示す、一方、負の
数値は符号ビット９０を１とし、前記数値ビット９１を
２の補数として２進数により値を示す。

第４図（ｂ）に浮動小数点形式の数値の一例を示す、浮
動小数点形式では、指数部９２及び９３と仮数部９４及
び９５の組合せにより数値を表現する。

前記指数部は符号ビット９２及び数値ビット９３からな
り、前記仮数部は符号ビット９４及び数値ビット９５か
らなる。指数部及び仮数部に置ける正負の数値の表現方
式は、前記整数形式の数値表現方式と同様である。ここ
で仮数部はＯ及び±０，５〜±１．０の値を表わし、前
記仮数部により表現される数値に対して２．０を指数部
で表現される整数値だけ累乗した値を掛は合わせた値を
本表現方式による数値とする。

第１図は本発明に従うデータ変換装置に構成を示すブロ
ック図である。一般に、前記整数形式による数値を前記
浮動小数点形式により同一の値として表現される数値に
変換するためには、第１として前記整数形式による数値
を前記浮動小数点形式の仮数部に最下位ビットが一致す
るよう複写する。第２として画形式に置ける小数点位置
の差を補正するため、前記浮動小数点形式の指数部に適
切な数値をセットする。−例として、前記仮数部のビッ
ト中が符号ビットも含め２４ビツトである場合を考える
。前記整数形式による数値の最下位ビット右側の小数点
位置と前記仮数部数値ビットの最上位ビット左側の小数
点位置に対して２３ビツト異なるため、前記指数部にセ
ットする数値としては、１０進数で２３（１６進数では
１７ｈ）が適切である。

図では入力したｉビット中の整数形式による数値５１は
書き込み信号５２によって一旦入力保持手段１０に保持
される。保持された入力数値５３は１ビツトの符号ビッ
ト５４とｍρビットの仮数部下位ビット５５に分離され
る。前記整数形式のビット中と、前記浮動小数点形式の
仮数部のビット中が異なる場合は、その差をｍｈ−１ビ
ツトとし、符号拡張手段２にて前記符号ビット５４と同
じ値をｍｈビット全てに複写し仮数部上位ビット５７と
する、一方前記小数点位置の相違を補正するための数値
を、指数発生手段１によりｅビット中の指数ビット５６
として生成する。

一例として、整数形式の入力数値５１のビット中が１６
、浮動小数点形式の出力数値６０の指数部のビット１】
が８、同じく仮数部のビット中が２４である場合を考え
る。ただし何れの部分も符号ビットを含むものとする。

このとき、第１図に於て、ｉ　＝１６．　　ｆ　＝３２
．　ｍ　り　−１５であるので、ｍｈ＝９゜ｅ＝８とす
ればよい。

以上述べた処理によれば、前記仮数部下位ビット５５、
前記仮数部上位ビット５７、前記指数ビット５６をそれ
ぞれ組み合わせることにより、ｆビットの浮動小数点形
式の数ｒｉ５８を得ることができる。

変換結果は、書き込み信号５９により駆動される外部書
き込み信号６１と共に、出力手段２０から出力数値６０
として外部へ送出される。上記処理をソフトウェアにて
行っていた前記従来の方式では、数クロック程度の処理
時間を要していたが、本発明に従うデータ変換装置によ
れば、ハードウェア的なゲート遅れ時間程度で、変換が
終了する。すなわち、整数形式による数値表現から浮動
小数点形式による数値表現への変換時間を事実上無視す
ることができる。

第２図は浮動小数点形式による数値を皿回に分けて出力
する変換装置の構成例を示すブロック図である。第１図
にて示した仮数部下位ビット５５と、指数ビット５６と
仮数部上位ビット５７の組合せをそれぞれゲート回路３
１及び３２により順次出力する。

この場合、１回の整数データ５１の入力すなわち１回の
書き込み信号５２及び５９の入力に対して、２回の書き
込み出力信号６４及び６１の出力が必要である。

さらに、前記ゲート回路３１及び３２を交互に駆動する
ためのゲート信号６２及び６３等は制御回路３にて生成
される。第２図の構成によれば、ビット中の多い浮動小
数点形式による数値を皿回に分けて出力することができ
、浮動小数点演算素子の入出力ビット中が小さい場合に
も無駄なくデータ形式の変換及びデータの転送を行うこ
とができる。

ここでは−例として皿回に分けて出力する構成を示した
が、−回に出力するデータのビット中をより小さくし、
数回に分けて変換結果を出力する構成に拡張可能である
ことは明かである。

（実施例） 次に、本発明をより具体的に記述するために、本発明の
実施例を挙げ、この実施例を図面を参照して説明する。

第３図は本発明に従うデータ変換装置の実施例を示すブ
ロック図である。第３図の計算システムでは、整数形式
の数値を出力するアナログ・ディジタル変換器１００の
出力５１を、本発明に従うデータ変換装置２００を用い
て浮動小数点形式の数値５８に変換し、浮動小数点形式
の数値を処理する演算装置３００へ出力する。ここで−
例としてアナログ・ディジタル変換器１００の整数形式
の数値出力ビット中は、符号ビットを含めて１２ビツト
であるとする。また、演算装置３００で用いる浮動小数
点形式数値のビット１】は、それぞれ符号ビットを含め
て指数部８ビツト、仮数部２４ビツトの計３２ビットで
あるとする。

第３図の計算システムにおいてはまず、アナログ・ディ
ジタル変換器１００の出力数＠５１は書き込み信号５２
によって入力保持手段１０に保持される。

保持された整数形式の数値は符号ビット５４と数値ビッ
ト１１に分離される。前記符号ビット５４は符号拡張手
段２により１３ビツトの巾に拡張される。

一方、本実施例に示す構成では整数形式の入力数値と浮
動小数点形式の出力数値の小数点位置を補正するために
は、前記データ形式の仮定より、指数部を１０進数で２
３（１６進数では１７ｈ）として指数発生手段１により
発生する。以上、指数発生手段１による指数ビット５６
、符号拡張手段２による仮数部上位ビット５７、及び入
力保持手段の出力の数値ビットから得られる仮数部下位
ビット５５を組み合わせて前記整数形式の入力数値５１
と同一の値を持つ浮動小数点形式の数値５８が得られる
。

第３図の計算システムでは本データ変換装置２００が出
力するデータを利用する演算素子３００は入力レジスタ
２１０を持つとしてあり、この場合データ変換装置２０
０は単に前記浮動小数点数値５８を前記入力レジスタ２
１０に接続し、書き込み信号５９を用いて書き込む構成
を取れば十分であり、第１図に示したデータ変換装置２
００内の出力手段２０を省略することが可能である。

以上の各ブロックの構成及び動作は同業者に容易に類推
成しうるちのであり、さらに詳細な説明は省略する。

（発明の効果） 本発明に従うデータ変換装置によれば、ハードウェア的
なゲート遅れ時間程度で、整数形式の数値から同一の値
を持つ浮動小数点形式の数値への変換が終了する。一方
、上記処理をソフトウェアにて行っていた前記従来の方
式では、数クロック程度を処理時間を要していた。一般
に前記ゲート遅れ時間は数〜数十ｎ秒とすることは容易
であるが、ソフトウェアでは１クロック当り数十〜数百
ｎ秒かかるため、数クロックを要する上記処理を実行す
るためには１μ秒程度の時間が必要である。

更に、１クロック当り数十〜数百ｎ秒の実行速度を持つ
演３Ｅ装置に於て、１クロツクにて入力命令が実行可能
である場合も、本発明に従うデータ変換装置によれば入
力命令の実行時間以下で前記データ形式の変換処理を実
行することが可能である。すなわち、整数形式による数
値表現から浮動小数点形式による数値表現への変換時間
を事実上無視することができる。

本発明によれば上記のように、浮動小数点演算を高速に
実行可能な演算装置の性能を低下させること無く、外部
機器による整数形式の数値を浮動小数点形式に変換して
前記演算装置に提供することが可能である０本発明に従
うデータ変換装置によって得られる効果は、演算装置が
必要とするデータ量が多い場合に特に有効である。また
、前記装置を構成するハードウェアは簡単な組合せ回路
のみで十分であり、安価かつコンパクトに上記性能を実
現することができるという大きな利点がある。

以上述べた本発明によれば前記従来の技術に与えられて
いた課題を解決したデータ変換装置が得られる。

【図面の簡単な説明】

第１図は本発明に従うデータ変換装置の構成を示すブロ
ック図、第２図は浮動小数点形式による数値を皿回に分
けて出力する変換装置の構成例を示すブロック図、第３
図は本発明に従うデータ変換装置の実施例を示すブロッ
ク図、第４図は計算機上で用いる数値の表現形式を示す
図である。 図において１は指数発生手段、２は符号拡張手段、３は
制御回路、１０は入力保持手段、２０は出力手段、１０
０はアナログ・ディジタル変換器、２００はデータ変換
装置、３００は演算装置をそれぞれ示す。

Claims (1)

【特許請求の範囲】
1. 　整数形式の数値を入力とし、前記入力を浮動小数点形
   式の数値に変換して出力するデータ変換装置において、
   前記整数形式で表わされた数値の入力を保持する手段と
   、該入力保持手段に保持されている入力の符号ビットを
   出力データの上位ビットに複写する符号拡張手段と、浮
   動小数点形式数値の指数部を発生する指数発生手段と、
   前記指数発生手段、符号拡張手段、及び入力保持手段の
   出力を組み合わせて前記整数形式の入力数値と同一の値
   を持つ浮動小数点形式の数値を出力する出力手段とから
   なることを特徴とするデータ変換装置。