SU633020A1 - Устройство дл контрол двух параллельно работающих счетчиков - Google Patents
Устройство дл контрол двух параллельно работающих счетчиковInfo
- Publication number
- SU633020A1 SU633020A1 SU762432704A SU2432704A SU633020A1 SU 633020 A1 SU633020 A1 SU 633020A1 SU 762432704 A SU762432704 A SU 762432704A SU 2432704 A SU2432704 A SU 2432704A SU 633020 A1 SU633020 A1 SU 633020A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counters
- information
- inputs
- equivalence
- signal
- Prior art date
Links
Landscapes
- Communication Control (AREA)
Description
1
Изобретение относитс к области электронной вычислительной техники и может найти применение при разработке ци4ровых приборов и устройств.
Известно устройство дл контрол счетчиков, содержащее импульсный генератор , элемент И, триггер, распределитель /ровней, элементы ИЛИ, дешифраторы исходного состо ни счетчиков, дешифраторы максимального заполнени счетчиков, элементы индикации, элемент ИЛИ-НЕ л}
Недостатком такого устройства вл етс большое количество оборудовани .
Наиболее близким техническим решением к данному изобретению вл етс устройство дл контрол функционировани счетчика 2, содержащее узел свертки по модулю три и блок равнозначности, причем выходы контролируемого счетчика соединены с первой группой входов узла свертки по модулю три, выходы которого соеаинены с первым и вторым входами блока равнозначности 2j.
Недостатком этого устройства вл етс отсутствие возможности проверки двух
параллельно работающих счетчиков и большой объем оборудовани . Кроме того, такое устройство позвол ет осуществл ть контроль счетчиков, начинающих функционирование только после установки их в О или .
Целью изобретени вл етс уменьшение аппаратурных затрат.
Поставленна цель достигаетс тем, что в предлагаемое устройство введены два триггера, причем выходы второго контролируемого счетчика соединены со второй группой входов узла свертки по модулю три, первый и второй выходы которого соединены с первыми входами соответственно первого и второго триггеров, вторые входы которых соединены с первым входом у ;тройства, выходы первого и второго триггеров соединены с третьим и четвертым входами блока равнозначности, п тый вход которюго вл етс входом сигнала опроса устройства, выход блока равнозначности вл етс выходом устройства.
Claims (2)
1 нкдиональна схема предлагаемого устройства дл контрол двух параплепьно рпГ) счетчиков препставпеиа нп чертеже. Устройство содержит счетчик 1, счетчик 2, уэеп 3 свертки по модулю три, дв триттера 4j и 4 блок равнозначности 5,, Счетчики 1,2 препназначены дл перссчпт и)}формации из любого исходного сос-то ни сигналом F, результирующа И1гформаци с выходов счетчиков 1, 2 статически поступает на входы узла 3 свер ки по модулю три, результат свертки Rci-PO информационного слова по сигналу управлени С запоминаетс на R- S три герах 4, , 4д, состо ние которых сравниваетс на схеме равнозначности 5, опрашиваемой сигналом D, с результатом свертки всего информационного слова. При исправной работе счетчиков результат свертки всего кода должен соответствовать первоначальному резулыгату. Выход схемы равнозначности 5 - сигнал Е несет в себе сообщение об исправности работы счетчиков 1, 2. Пример. Проводитс обмен массивом информации между цифровыми вычислительными машинами. С иельло эконо мии машинного времени обмен осушествп етс программно-непрограммным путем , то-есть по инициативе программы осуществл етс запись команды на обмен массивом, котора содержит информацгао об обмене массива (счетчик 2) и адрес чейки пам ти, в которой содержитс первое слово массива (счетчик l). После этого обмен осуществл етс непрограммированным путемпо мере готовности к работе ЦВМ - абонента. После завершени передачи очередного слова массива формируетс F которым осуществл етс пересчет счетчиков 1 и 2. Таким образом, видно, что исправна работа счетчиков вл етс необходимым условием дл достоверности передаваемо информации R объема массива информации Дл контрол счетчиков, работающих в вышеописанном режиме, и примен етс предлагаемое устройство., функционирующее следующим образом: после записи в счетчики 1 и 2 исходной информации пос ледн с выходов счетчиков поступает на узел 3 свертки по модулю три, результат свертки всего информационного слова запоминае- на R - S триггерах (4 и 4) при помощи угнала С, далее осуществл етс сравнение состо ни R - S триггеров с результатом свертки всего ин ормациоиного слова; срав оиис о(уч1естл етс на схеме равнозначности Г), опраиваемой сигналом D в опредепенные моменты времени (иоспе отработки сигнала F). Запись результата свертки всего информационного слова в R - 9 триггере осуществл етс только один раз сразу же после записи исходной информации в счетчики 1 и 2. Далее контроль функционировани счетчиков производитс путем сравнени состо ни R - S триггеров (4 н. 4„) с результатом свертки всего информационного сло . Сигнал Е, вл ющийс ответом на сигнал опроса D схемы равнозначности, сообщает об исправной работе счетчиков 1 и
2. Таким образом, предлагаемое устройство дл контрол двух параллельно работающих счетчиков содержит меньше оборудовани при одновременном расширении функциональных возможностей, что повышает надежность функционировани устройства и требует меньших затрат на изготовление и отладку схемы. Формула изобретени Устройство дл контрол двух параллельно работающих счетчиков, содержащее узел свертки по модулю три и блок равнозначности , причем вь1ходы первого контролируемого счетчика соединены с первой группой входов узла свертки по модулю три, выходы которого соединены с первым и вторым входами блока равнозначности , отличающеес тем, что, с целью уменьшени аппаратурных затрат, введены два триггера, причем выходы второго контролируемого счетчика соединены со второй группой входов узла свертки по модулю три, первый и второй выходы которого соединены с первыми входами соответственно первого и второго триггеров, вторые входы которых соединены с первым входом устройства, выходы первого и второго триггеров соединены с третьим и четвертым входами блока равнозначности, п тый вход которого вл етс входом сигнала опроса устройства , выход блока равнозначности вл етс выходом устройства. Источники информации, прин тые во внимание при экспертизе: 1,Авторское свидетельство СССР № 518774, кл. ОО6 11/1О, 1976, 2.rty-тнишев Н, Л. Аппаратурный контроль управл ющих цифровых вь чиспительных машин, М,, Сов. радио , 1966.
Исходнар uH(po(}fianufl
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762432704A SU633020A1 (ru) | 1976-12-20 | 1976-12-20 | Устройство дл контрол двух параллельно работающих счетчиков |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762432704A SU633020A1 (ru) | 1976-12-20 | 1976-12-20 | Устройство дл контрол двух параллельно работающих счетчиков |
Publications (1)
Publication Number | Publication Date |
---|---|
SU633020A1 true SU633020A1 (ru) | 1978-11-15 |
Family
ID=20687659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762432704A SU633020A1 (ru) | 1976-12-20 | 1976-12-20 | Устройство дл контрол двух параллельно работающих счетчиков |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU633020A1 (ru) |
-
1976
- 1976-12-20 SU SU762432704A patent/SU633020A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4359771A (en) | Method and apparatus for testing and verifying the operation of error control apparatus within a memory | |
KR900010561A (ko) | 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법 | |
SU633020A1 (ru) | Устройство дл контрол двух параллельно работающих счетчиков | |
KR970067382A (ko) | 다이나믹 랜덤 억세스 메모리내의 패리티 검사 논리 회로를 위한 방법 및 장치 | |
CN113177388B (zh) | 用于ip核测试与验证的装置、系统及方法 | |
JPH0562380B2 (ru) | ||
JPS599117B2 (ja) | 記憶装置 | |
SU601762A1 (ru) | Устройство дл контрол полупроводниковых оперативных накопителей | |
SU1040526A1 (ru) | Запоминающее устройство с самоконтролем | |
JP2924968B2 (ja) | 時間双方向シミュレーション装置 | |
JP2871689B2 (ja) | メモリ試験装置 | |
SU1714606A1 (ru) | Имитатор канала | |
SU1444896A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1660004A1 (ru) | Устройство для контроля микропроцессора | |
SU1543408A1 (ru) | Устройство дл формировани тестов | |
SU1376121A2 (ru) | Устройство дл записи и контрол программируемой посто нной пам ти | |
SU1405059A1 (ru) | Устройство дл контрол цифровых блоков | |
SU660053A1 (ru) | Устройство дл контрол микропроцессора | |
SU1539782A2 (ru) | Устройство дл тестового контрол цифровых блоков | |
RU1817106C (ru) | Устройство дл определени разности множеств | |
JP3655658B2 (ja) | 数値制御装置 | |
SU1456996A1 (ru) | Устройство дл контрол блоков пам ти | |
SU744577A1 (ru) | Устройство дл тестовой проверки пам ти | |
SU1439598A1 (ru) | Устройство дл контрол дуплексно вычислительной системы | |
SU526875A1 (ru) | Устройство ввлда информации |