SU418864A1

SU418864A1 -

Info

Publication number: SU418864A1
Application number: SU1817238A
Authority: SU
Priority date: 1972-07-17
Filing date: 1972-07-17
Publication date: 1974-03-05

Description

1

Изобретение относитс к области вычислительной техники и может быть использовано при конструировании и разработке цифровы.ч интегрирующих машин и структур.

Известны цифровые интеграторы с одноразр дными прирандени ми, содержащие первый сумматор, параллельно которому подключен регистр подынтегральной функции, выходом соединенный через схему умножени на один разр д со вторым сумматором, параллельно которому подключен регистр остатков, выходом соединенный с выходным устройством, имеющим выход одноразр дных приращений. Схема умножени в таких интеграторах очень проста. Она состоит из трех «онъюнкторов, дизъюнктора и инвертора. В св зи с этим схема цифрового интегратора с одноразр дными приращени ми также проста.

Однако полоса пропускани таких интеграторов не превышает единиц герц. Дл повышени их быстродействи примен ют многоразр дные приращени . Но при этом схема умножени существенно усложн етс и превращаетс , по существу, в множительное устройство многоразр дных кодов.

Целью изобретени вл етс повьпнение быстродействи интеграторов без усложнени схемы умножени .

В предлагаемом цифровом интеграторе эта цель достигаетс нутем использовани выходного устройства, имеющего выход одноразр дных и выход многоразр дных приращений, укорочени регистра остатков на один разр д и введени схемы «ИЛИ, дополнительного сдвигающего регистра остатков и трех управл емых из устройства управленп схем «И. Схемы «II включены так, что выход второго сум.матора через первую схему «И св зан с первым входом схемы «ИЛИ и через вторую схему «И - со входом дополнительного регистра остатков, выход которого соединен со входом выходного устройства и через третью «И - со вторым входом схемы «ИЛИ. Выход схемы «ИЛИ соединен со входом регистра остатков.

Схема предлагаемого интегратора показана на чертеже.

Интегратор состой г из сумматоров 1, 2, регистра 3 подынтегральной функцли, остатков 4, дополнительного сдвигающего регистра 5 остатков, схемы 6 умножени , устройства формировани и храпепи выходных приращеннй 7, осуществл ющего формпрование многоразр дных п одноразр дных нриращений , схел «И 8-10, схемы «ИЛИ 11. Устройство вход 12 приращений подынтегральной фу 1кции, вход 13 приращений переменной иптсгрирозани , выход 14 одноразр дных приращений интеграла, выход 15 многоразр дных приращенкГ; ишеграла, шиау 16 сигналов из устройства уиразлепи .

Информаци J3 интеграторе представлена в до ;ол111;гельиом коде.

i-lirrerpaTOp работает следующим образом.

таг интегрировани разОнваете на (.u+l) элеыентарнв1х шагов, где а - число значащих разр дов в многоразр дном нриращении Д2.

Перед началом t-ro шага интегрировани в регистре 1 хранитс значение нодынтегральной функции, в (i-l)oM щаге в дополнительном сдвнгающем регистре 5 остатков хранитс значение многоразр дного нрйрагцени интеграла Д2г дл 1-го щага интегрировани . В выходном устройстве хранитс код одноразр дного нриращени , соответствующий содержимо; гу старшего разр да регистра о.

3 первом элементарном шаге t-ro шага интегрировани на вход 12 ностунает многоразр дное нриращение Дуь а на вход 13 одноразр дное нриращение, которое нредставл ет собой код младшего разр да соо;ветствующего многоразр дного тфиращенн . Многоразр дное нрираш,е11не на входе 12 суммируетс в сумматоре 1 со значением нодынтегральнои функции У(1), ноступающнм нз регистра 1. tTOBoe значение yi лерезаписываетс в тот же сумматор 1. KpOAie того, уг ностунает на схему умножени 6, где умножаетс на младший разр д многоразр дного Т1риран1ени . Полученное нроизведение суммируетс в сумматоре 2 со значением остатка 5(), ностунающим из регистра остатков 4. Младший разр д нолученной суммы через схему «И 8 заннсываетс в регис-;р 5, а ост-альпые разр ды через схему «i-i 9 и схему «ИЛИ i 1 неЬвиду того.

регистр

;)езанисываютс

тто регистр .- укорочен, его содержимое сдвигаетс в сторону младших разр дов на один разр д. По окончании умножени содержимое старшего разр да регистра 6, нредставл;::ощее собой второй разр д нриращенн Д.г,;, записываетс в устройство формировани и храпени выходных нриращений 7.

Во втором элементарном шаге на вход 13 носту;;ает одноразр дное нриращение, нредставл ющее собой код второго разр да соответствующего многоразр дного нриращени . л1а вход 12 ностунает нуль. Схема умножени ti пронзсодит умножение значенн уг на второй разр д соответствующего приращени .

Произведение с выхода схемв умножени G суммируетс со сдвинутым на один разр д

содерл ;имым регистра 4. Литадший разр д нолученной суммы занисываетс в регистр 5, а остальные разр ды нерезанисываютс в укороченный регистр 5. В конце второго элементарного шага значенне третьего разр да нрнращени Az.; из старшего разр да регистра 5 ностунает в устройство 7.

В остальных элементарных шагах, кроме носледнего, операции второго элементарного

шага новтор югс без изменений.

В носледнем (a-i-l)-OM элементарном шаге 1-го шага интегрировани величина уг умножаетс на код знака нриращени . При этом схема 6 умножени работает так, что если

множитель но.чожнтельный, то Уг не нроходит на сумматор 2, а если отрнцательный, то уг умножаетс на -1. После суммнровани с содержнмым регистра 4 носледнее нроизведение через схему «i-i 8 занисываетс в регистр

5, а содержимое этого регистра через схему «И 10 и схему «ИЛИ И одновременно нерезанисываетс в освобождающийс регистр 4. В результате такой 11ерезаниси неред началом следующего (t+l)-ro шага интегрироваии в регистр 4 нонадает значение остатка Si, в регистр 5 - новое значение нрнращени AZ(;+i) со своим знаком. Кроме того в устройство 7 занисываетс код младшего разр да нриращени интеграла AZ(,+i).

В () и последующих щагах интегрировани все оннсанные онерации новтор ютс .

i 1 р е д .м с 1 н 3 о б р с Т е н н

Цнфровой интегратор, содержащий устройство формировани и хранени выходных нриращенкй , нервый сумматор, в обратную св зь которого включен регистр нодынтегральнои функции, выходом соединенный через схему

умножени со вторым сумматором, ко входу которого нодключен регистр остатков, отличающийс тем, что, с целью новышени его быстродействи , в него введены схема «11ЛР1, донолнительный сдвигаюнлий регистр

остатков н три схемы «И, нрнчем выход второго сумматора через нервую схему «И св зан с первым входом схемы и через В;орую схему «И со входом дополнительного сдвигающего регистра остатков, выход которого соединен со входом устройства формировани и хранени выходных нриращений и через третью схему «PI со вюрым входом выход схемы «ИЛИ соединен со входом регистра остатков.

Г Т-н7Н1 .j ,i nibf

/4

/,