SU982003A1 - Псевдостохастический сумматор - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано в стохастических вычислительных машинах дл  суммировани  К-чисел , представленных в двоичной форме.

Известны стохастические суммирующие устройства, которые содержат преобразователи число-веро тность,двоичные счетчики, логические элементы И, ИЛИ, НЕ, а также источники несовместных случайных последовательностей дл  обеспечени  несовместимости последовательностей , представл юсцих слагаемые ГЧ и J.

Недостатком указанных устройств  вл етс  низкое быстродействие,св занное с представлением суммируемых чисел случайными последовательност ми , при котором точность вычислений зависит от длины декодируемой последовательности, представл ющей результат вычислений.

Наиболее близким по технической сущности к изобретению  вл етс  псевдостохастическое суммирующее устройство , содержащее по числу слагаег«лх п-разр дные регистры, п-разр дный сдвиговый регистр с обратной св зью, группу элементов И, п-разр дный счетчик , выходы разр дов которого  вл - t

ютс  выходами устройства, коммутаторы , первые входы которых соединены с выходами одноименных п-разр дных регистров, а вторые входы соединены с выходами группы элементов И, входы которых соединены соответственно с выходами разр дов сдвигового регистра с обратной св зью. Устройство содержит также группу сумматоров по

10 модулю два, дешифратор, вторую группу элементов И дл  образовани  К несовместных в каждом такте псевдослучайных последовательностей, представл ющих К слагаемых с весовым коэффи15 циентом 2 , где Е-  вл етс  целой частью . Суммирование осуществл етс  С помсздью k-входного ; элемента ИЛИ, выход которого соединен со входом счетчика. За тактов в счет20 чике восщхэизводитс  результат суммировани  с погрешностью . При заданной точности вычислений быстродействие данного псевдостохастического устройства превышает быстродействие известных устройств f3j.

Однако недостатком устройства  вл етс  отсутствие обратной пропорциональности между весовым коэффициейтом равным 2 , и количеством сум30 мируемых чисел К, так как 2 равно

целой части log К, что приводит к трудност м при вычислени х(Св занных с масштабированием результатов, а также к нерациональному использованию оборудовани .

Умножение п-разр дных чисел на весовой коэффициент 2 при 1 близких к п, приводит к потере информации , особенно в случа х, когда производитс  обработка малых значений операндов..При большом числе суммируемых операндов аппаратурные затраты На известный сумматор существенно возрастают за счет усложнени  блоков сумматоров по модулю два и дешифратора . I

Цель изобретени  - упрощение

сумматора и расширение функциональных возможностей за счет получени  при суммировании весового коэффициента , обратно пропорционального коли .честву слагаемых.

Поставленна  цель достигаетс  тем, что псевдостохастический сумматор, содержащий блок п-разр дных регистров (,2,3..„о) группу коммутаторов, п-разр дных чисел, первые входы разр дов каждого из которых соединены с выходами сЬответствующего п-разр дного регистра группы, группу элементов И, выходы которых соединены в обратном пор дке со вторыми входами младших (п-1) разр дов коммутаторов группы, сдвиговый регистр с обратной св зью, пр мой выход первого разр да которого-соединен со вторыми входами п-ых разр дов коммутаторов, группы, инверсный выход первого разр да - соединен с первыми входами элементов И группы, пр мой выход второго разр да соединен со вторым входом первого элемента И группы, пр мой выход каждого i-ro (i 1 ,2, ... .n) разр да, начина  с третьего, - соединен со входом вторым (i-l)-ro элемента И группы, а инверсный выход каждого i-ro разр да, начина  со второго,- соединен с ()-ми входами старших по номеру элементов И группы, начина  с i-ro, счетчик, установочный вход которого соединен с выходом (п-1)-го элемента И группы, а выходы -  вл ютс  выходами сумматора, дополнительно содержит цифро-аналоговый преобразователь,нулорган и суммирующий операционный усилитель , входы которого соединены с шлходами соответствующих коммутаторов группы, а выход - соединен с первым входом нуль-органа входы цифроаналогового преобразовател  соединены в обратном пор дке с пр мыми выходами сдвигового регистра с обратной св зью, а выход - соединен со вторым входом нуль-органа, выход которого соединен со счетным входом счетчика.

На чертеже представлена блок-схем устройства.

Сумматор содержит группу 1 п-разр дных регистров (,2,3.0.), группу 2 коммутаторов п-разр дных чисел, сдвиговый регистр 3 с обратной св зью группу 4 элементов и, цифро-аналоговый преобразователь 5, суммирующий операционный усилитель 6, нуль-орган 7, счетчик И.

выходы п-разр дных регистров группы 1 соединены с первыми входами разр дов соответствующих коммутаторов группы 2, выходы которых соединены с соответствующими входами суммирующего операционного усилител  6, Пр мой выход первого разр да сдвигового регистра 3 с обратной св зью соединен со вторыми входами п-ых разр дов коммутаторов группы 2, инверсный выход первого разр да., соединен с первыми входами элементов и группы 4, пр мой выход второго разр да - соединен со вторым входом первого элемента И группы 4, Пр мой выход каждого i-ro

(,2,3...и) разр да, начина  с третьего - соединен со вторым входом (i-l)-ro элемента И группы 4, а инверсный выход каждого i-ro разр да. Начина  со второго, - соединен с (i+1)-ми входами старших по номеру элементов И группы 4, начина  с i-ro. Входы цифро-аналогового преобразовател  5 соединены в обратном пор дке с пр мыми выходами сдвигового регистра 3с обратной св зью, а выход - соединен со вторым входом нуль-органа 7, первый вход которого соединен с выходом суммирующего операционного усилител  б, а выход - соединен со счетным входом счетчика 8. Установочный вход счетчика 8 соединен с выходом (п-1)-го элемента И блока 4.

Сумматор работает следующим образом .

Claims (3)

1. С помощью сдвигового регистра 3 с обратной св зью групп 4 элементов И, блока 2 коммутаторов двоичные коды чисел, содержащиес  в п-разр дных регистрах группы 1, преобразуютс  в К псевдослучайных последовательностей , математическое ожидание каждой из которых пропорционально соответствугацему числу. Последовательности с выходов коммутаторов группы 2 поступают на соответствующее входы суммирующего операционного усилител  б. На выходе суммирующего операционного усилител  6 образуетс  ступенчатое напр жение, амплитуда которого в данном также пропорциональна количеству импульсов на его входах. Напр жение на выходе суммирующего операционного усилител  6 представл ет собой псевдослучайный процесс с математическим ожиданием, пропорциональным сумме математических ожиданий входных последовательностей с весовым коэффициентом , обратно пропорциональным числу слагаемых. Измерение за тов математического ожидани  процес са на выходе суммирующего onepaifHOH ного усилител  6 производитс  путем его преобразовани  в псевдослучайную импульсную последовательность. Дл  этого выходное напр жение суммирующего операционного усилител  6 пода етс  на первый вход нуль-органа 7, на второй вход которого поступает, напр жение с выхода цифро-аналогового преобразовател  5, присоединенно го к разр дам сдвигового регистра с обратной св зью в обратной последовательности их номеров по отношению к последовательности номеров разр дов , присоединенных к блоку 4 элементов И. В результате сравнени  указанных напр жений на выходе нуль-органа образуетс  псевдослучайна  последовательность , математическое ожидание которой пропорционально сумме исходных чисел с весовым коэффициентом, обратно пропорциональным количеству слагаемых. Предлагаема  схема соединений цифро-анс1Логового преобразовател  с разр дами сдвигового регистра позвол ет , обеспечить некоррелированность последовательностей на входах суммирующего (операционного усилител  6 и на выходе нуль-органа 7.Последовательность с выхода нуль-органа 7 поступает на счетчик 8, где декодируетс  в течение периода сдвигового регистра 3 с обратной св зью В счетчике 8 за 2 п-1 тактов воспроизводитс  в двоичном коде результат cyм иpoвaни . Применение суммирующего операцион ного усилител , нуль-органа и цифроаналогового преобразовател , соедине ных по предлагаемой схеме, упрощает устройство и позвол ет проводить опе рацию сложени  К чисел с весовым коэ фициентом, равным 1/К. Формула изобретени  Псевдостохастический сумматор,содержащий группу п-разр дннх регистро ( ,2,3...) группу коммутаторов п-разр дных чисел, первые входы разр дов каждого из которых соединены с выходами соответствующего п-разр дного регистра группы, группу элементов И, выходы которых соединены в обратном пор дке с вторыми входами младших (п-1) разр дов коммутаторов группы, сдвиговый регистр с обратной св зью, пр мой выход первого разр да которого соединен с вторыми входами п-х разр дов коммутаторов группы, инверсный выход первого разр да соединен с первыми входами элементов И группы, пр мой выкод второго разр да соединен с вФорым входом первого эле-: И группы, пр мой выход каждого i-ro ,2,...,n) разр да, начина  с третьего, соединен с вторым входом (i-l)-ro элемента И группы, а инверсный выход каждого i-ro разр да, начина  с второго, соединен, с ()-ми входами старших по номеру элементов И группы, начина  с i-ro, счетчик,установочный вход которого соединен с выходом (п-1)-го элемента И группы, а выходы  вл ютс  клходами сумматора, отличающийс  тем, что, с целью упрощени , сумматор содержит цифроаналоговый преобразователь,нульорган и суммирующий операционный усилитель , входы которого соединены с выходами соответствующих коквлутаторов группы, а выход соединен с первым входом нуль-органа, входы цифроаналогового преобразовател  соединены в обратном пор дке с пр кЕшм выходами . сдвигового регистра с обратной св зью, а выход соединен с вторым входом нульоргана , выход которого соединен со счетным входом счетчика. Источники информации, прин тые во внимание при экспертизе 1.Федоров Р.Ф., Яковлев В.В., Добрис Г.В. Стохастические преобразователи информации. Л., Машиностроение , 1978, с. 15.
2. 2.Гладкий B.C. Веро тностные вычислительные модели. М., Наука, 1973, с. 104.
3. 3.Авторское свидетельство СССР 737948, кл. G 06 F 7/38, 1980 (прототип).