SU526873A1 - Генератор псевдослучайных чисел - Google Patents

Генератор псевдослучайных чисел

Info

Publication number
SU526873A1
SU526873A1 SU2148123A SU2148123A SU526873A1 SU 526873 A1 SU526873 A1 SU 526873A1 SU 2148123 A SU2148123 A SU 2148123A SU 2148123 A SU2148123 A SU 2148123A SU 526873 A1 SU526873 A1 SU 526873A1
Authority
SU
USSR - Soviet Union
Prior art keywords
adder
inputs
outputs
memory block
shift register
Prior art date
Application number
SU2148123A
Other languages
English (en)
Inventor
Ивар Янович Билинский
Андрис Жанович Виксна
Арнольд Карлович Микелсон
Марк Григорьевич Пояс
Original Assignee
Институт Электроники И Вычислительной Техники Ан Латвийской Сср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Электроники И Вычислительной Техники Ан Латвийской Сср filed Critical Институт Электроники И Вычислительной Техники Ан Латвийской Сср
Priority to SU2148123A priority Critical patent/SU526873A1/ru
Application granted granted Critical
Publication of SU526873A1 publication Critical patent/SU526873A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

первых входов сумматора подключены к соответствующим разр дным выходам регистра сдвига, другие разр ды первых входов - к (выходам блока пам ти константы, вторые входы сумматора соедииены с выходами блока пам ти, все информационные входы которого подключены к выходам сумматора, кроме старшего разр да, выходы двух старших разр дов сумматора - соответственно с двум  входами управлени  блока инвертировани  кода, информационные входы которого, кроме выхода старшего разр да, св заны с цр мыми и инверсными выходами блока пам ти , а вход разрешени  за.пиои блока -пам ти- с инверсным выходом генератора тактовых импульсов.
Введение указанных блоков обеспечивает моделирование процесса случайного блуждани  по детерминированной траектории между отражающими экранами, благодар  чему образуетс  последовательность равномерно распределенных чисел с полосовым спектром, основна  частота которого зависит от «периода детерминированной траектории.
Блок-схема генератора приведена на чертеже .
Генератор псевдослучайных чисел содержит регистр 1 сдвига, выходы последнего и одного промежуточного разр дов которого соединены с входами сумматора 2 ло модулю 2, а выход сумматора-с информационным входом (Первого разр да регистра сдвига. К тактовому входу регистра сдвига подключен пр мой выход генератора 3 тактовых импульсов , некоторые выходы регистра сдвига - к младшим разр дам первых входов сумматора 4 (количество и пор док подключени  выходов регистра сдвига « сумматору 4 определ ютс  конкретными услови ми, накладываемыми па характеристики генерируемой последовательности чисел). Другие разр ды первых входов сумматора 4 соединены с выходами блока 5 пам ти константы, вторые входы сумматора 4 -с выходами блока 6 пам ти, все информационные входы которого подключены к выходам сумматора 4, кроме выхода старшего (/п+1)-го разр да. Выходы двух старших (/n+l)-ro и т-го разр дов сумматора 4 соединены соответственно с двум  входами управлени  блока 7 инвертировани  кода, информационные входы последнего подключены к лр мым и инверсным выходам, кроме выхода старшего т-го разр да, блока 6 пам ти, вход разрешени  записи .блока пам ти- к инверсному выходу генератора 3 тактовых импульсов.
Работает генератор следующим образом.
Импульсы с пр мого выхода генератора 3 тактовых импульсов, поступа  на тактовый вход регистра 1, сдвигают содержимое каждого предыдущего двоичного разр да в последующии , при этом в первый разр д заноситс  значение, равное
где ai -двоична  цифра, записываема  в
первый разр д на /-м такте;
/ п
, а/ 1-содержимое i-ro и п-го разр дов регистра сдвига на (/-1)-м такте.
Таким образом, регистр сдвига выполн ет функцию хранени  и сдвига предшествующих п двоичпых цифр последовательности
,.., , а сумматор 2 в цепи обратной св зи производит вычисление последующего значени  первого разр да в соответст1вии с
приведенным выражением. На выходах регистра сдвига, подключенных к части первых входов сумматора 4, при выполнении известного требовани  (подключение входов сумматора 2 к выходам соответствующих разр дов ) формируетс  последовательность равномерно распределенных псевдослучайных г-разр дных чисел с периодом повторени  2, причем . При последовательность
/--разр дных чисел близка по своих характеристикам последовательности независимых случайных чисел, распределенных равномерно . С выхода блока 5 на первые входы сумматора 4 подаетс  двоичный код значени 
параметра, определ ющего посто нную часть текущего значени  операнда на первых входах сумматора 4. Изменением величины параметра можно изменить вид спектральной характеристики формируемой последователькости чисел, т. е. осуществл ть управление спектром.
Вторым слагаемым на каждом такте образовани  выходного числа, подаваемым на сумматор 4,  вл ютс  значени  промежуточных сумм на предыдущих тактах. С этой целью выходной код сумматора 4 после окончани  каждого сложени  при по влении разрешающего импульса на инверсном выходе генератора 3 тактовых импульсов (это соответствует паузе между тактовыми импульсами на входе регистра 1 сдвига) заноситс  в блок 6 пам ти. Пр мые выходы всех разр дов блока пам ти соединены с вторыми входами сумматора 4, благодар  чему на выходах сумматора 4 образуетс  так называемый процесс восстанавленИЯ текущих значений операнда, поступающего на первые входы сумматора 4. Сумматор 4 содержит на два разр да больше, чем разр дность генерируемых чисел, и на один разр д больше блока б пам ти дл  образовани  процесса блуждани 
по детермиинрозаннои траектории со случайным шагом между отражающими экранами. Индикатором достижени  случайным процессом одной из отражающих границ служит по вление значащей единицы в т-и или (т+1)-м разр де сумматора 4. Продолжение суммировани  после по влени  значащей единицы в /п-.м разр де и инвертирование кода (т-1)-разр дной промежуточной суммы идентично операции суммировани  до момента достижени  случайной -величиной промежуточных сумм значени  и операции вычитани  исходной случайной величины, определ ющей щаг блуждани  и подаваемой на первые входы сумматора 4, из предыдущих значений промежуточных сумм до момента достижени  значени  0. Таким образом осуП1ествл етс  моделирование .процесса случайного блуждани  по детерминированной траектории между отражающими границами О и 2 --1. Как показали проведенные аналитическое исследование и моделирование на ЭВМ, такой процесс обеспечивает получение равномерно распределенных псевдослучайных последовательностей чисел с заданным полосовым спектром.
Использование предлагаемого генератора псевдослучайных чисел с заданным полосовым спектром в устройствах определени  характеристик детерминированных и случайных сигналов позвол ет получить ощибку квантовани  исследуемого сигнала, спектр которой не перекрываетс  со спектром самого сигнала . Дальнейща  цифрова  фильтраци  результатов квантовани  дает возможность эффективно уменьщить ощибку квантовани , а тем самым повысить точность определени  характеристик сигналов.

Claims (3)

  1. Формула изобретени 
    Генератор псевдослучайных чисел, содержащий регистр сдвига с сумматором по модулю 2 в цепи обратной св зи, генератор тактовых импульсов, пр мой выход которого подключен К тактовому входу регистра сдвига, отличающийс  тем, что, с целью расщирени  области применени , в него введены
    сумматор, блок пам ти, блок пам ти константы и блок инвертировани  кода, причем младщие разр ды первых входов сумматора соединены с соответствующими разр дными выходами регистра сдвига, другие разр ды первых входов подключены к выходам блока пам ти константы, вторые входы сумматора соединены с выходами блока пам ти, все информационные входы которого подключены -к выходам сумматора, кроме старщего разр да,
    выходы двух старщих разр дов сумматора соединены соответственно с двум  входами управлени  блока инвертировани  кода, информационные входы которого, кроме выхода старщего разр да, подключены к пр мым и
    инверсным выходам блока пам ти, вход разрешени  записи которого соединен с инверсным выходом генератора тактовых импульсов.
    Источники информации, прин тые во внимание при экспертизе:
    I. Патент США № 3700869, кл. 235-152, 1972.
  2. 2. Яковлев В. В., Федоров Р. Ф. Стохастические вычислительные мащины. - «Машиностроение , Л., 1974, с. 253.
  3. 3. Авт. ов. № 391556, кл. G 06F 1/02, 1973.
SU2148123A 1975-06-23 1975-06-23 Генератор псевдослучайных чисел SU526873A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2148123A SU526873A1 (ru) 1975-06-23 1975-06-23 Генератор псевдослучайных чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2148123A SU526873A1 (ru) 1975-06-23 1975-06-23 Генератор псевдослучайных чисел

Publications (1)

Publication Number Publication Date
SU526873A1 true SU526873A1 (ru) 1976-08-30

Family

ID=20623972

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2148123A SU526873A1 (ru) 1975-06-23 1975-06-23 Генератор псевдослучайных чисел

Country Status (1)

Country Link
SU (1) SU526873A1 (ru)

Similar Documents

Publication Publication Date Title
SU526873A1 (ru) Генератор псевдослучайных чисел
US4156201A (en) Binary word presence indicating circuit
SU851402A1 (ru) Устройство дл сложени
SU742910A1 (ru) Генератор псевдослучайных двоичных последовательностей
SU1034188A1 (ru) Пороговый элемент (его варианты)
SU625222A1 (ru) Генератор псевдослучайных чисел
SU884151A1 (ru) Счетчик импульсов
SU741322A1 (ru) Сдвигающее устройство
SU477445A1 (ru) Устройство дл контрол преобразовател угол-код
SU600569A2 (ru) Цифровой линейный интерпол тор
SU984001A1 (ru) Генератор псевдослучайных последовательностей импульсов
SU1107134A2 (ru) Устройство дл ортогонального преобразовани цифровых сигналов по Уолшу-Адамару
SU1198533A1 (ru) Устройство дл моделировани фазового дрожани импульсов кодовой последовательности
SU752340A1 (ru) Устройство дл контрол информации
SU602941A1 (ru) Устройство дл возведени в квадрат двоичных чисел
SU1619243A2 (ru) Генератор последовательности весов кода
SU1552180A1 (ru) Устройство дл делени чисел
SU549808A1 (ru) Устройство дл делени
RU2045769C1 (ru) Многофункциональный логический модуль
SU468231A1 (ru) Генератор равномерно распределенных псевдослучайных чисел
SU1223350A1 (ru) Генератор псевдослучайных чисел
SU705457A1 (ru) Веро тностный коррелометр
SU744564A1 (ru) Устройство дл делени
SU911521A1 (ru) Устройство дл получени квадратичной зависимости
SU404077A1 (ru) Преобразователь правильной двоично-десятичной дроби в двоичную дробь