SU1509883A1

SU1509883A1 - Генератор случайных чисел с произвольным законом распределени

Info

Publication number: SU1509883A1
Application number: SU874281137A
Authority: SU
Inventors: Виктор Иванович Глова; Роберт Ромазанович Бикмухаметов; Светлана Леонидовна Тахаутдинова; Валерий Андреевич Песошин; Юрий Васильевич Горбунов; Азат Усманович Ярмухаметов; Вячеслав Леонидович Сафонов
Original assignee: Казанский Авиационный Институт Им.А.Н.Туполева; Предприятие П/Я А-3886
Priority date: 1987-07-10
Filing date: 1987-07-10
Publication date: 1989-09-23

Abstract

Изобретение относитс к вычислительной технике предназначено дл генерировани случайных чисел с заданным законом распределени и может быть использовано в имитаторах случайных процессов. Цель изобретени - повышение точности формировани случайных чисел. Реператор содержит датчик 1 равномерно распределенных случайных чисел, регистр 2, блок 3 элементов ИЛИ, схему 4 сравнени , блок 5 пам ти, блок 6 управлени , регистр 7, блок 8 умножени , сумматор 9, регистр 10 и счетчики 11 и 12. Использование вновь введенных блока 6 управлени , регистра 7, блока 8 умножени , сумматора 9, регистра 10 и счетчиков 11 и 12 позвол ет разбить интервал значений случайной величины на подинтервалы различной длины, а это, в свою очередь, позвол ет увеличить точность генерировани случайных величин при кусочно-полиномиальной аппроксимации заданной интегральной функции распределени . 1 ил.

Description

СП

О

со

СХ)

ОС

СдЭ

10

15

Изобретение относитс к вьгаисли- тельной технике, предназначено дл генерировани случайных чисел с заданным законом распределени с повышенной точностью и может быть использовано в имитаторах случайных прбцесг- сов, а также в качестве специализированного внешнего устройства универсальных ЭВМ.

изобретени - повышение точ-. ности формировани случайньгх чисел.

На фиг. 1- представлена структурна схема генератора случайных чисел с произвольным законом распределени ; на фиг,2 - алгоритм работы блока управлени .

Генератор содержит датчик равномерно распределенных случайных чисел , регистр 2, блок 3 элементов ИЛИ, 20 схему 4 сравнени , блок 5 пам ти, блок 6 управлени , регистр 7, блок. 8 умножени , сумматор 9, регистр 10 и счетчики 11 и 12.

Принцип работы основан на кусоч- 25 но-полиноминальной аппроксимации за- даннрй интегральной функции распределени . Интервал значений .заданной случайной BenH4viHH разбиваетс на п подынтервалов различной дли- ЗО ны. Использование неравномерного разбиени интервала Га,Ъ на подынтервалы позвол ет дополнительно повысить точность генерировани случайных чиходе датчика 1/равномерно распределенных случайных чисел устанавливаетс значение , , которое поступает на первый вход схемы 6 сравнени и на информационный вход регистра 2. Одновременно по сигналу Y. на седь- выходе блока 6 управлени происходит начальна установка регистра 7 к счетчиков 11 и 12. Далее начинаетс цикл работы регистров 7 и 10 и счетчиков 11 и 12, Их задача - определение адреса чейки блока 5 пам ти , содержание которой F( ) удовлетвор ет уравнению

F(X,-.) « F(X),

Процесс переборки адресов выполн етс с первого адреса нулевой страницы блока 5 пам ти, которому соответствует центр исходного интервала.

По сигналу УЗ ка четвертом выходе блока б управлени происходит обращение к блоку 5 пам ти, на его выходе по вл етс значение, определ емое адресом начальной установки регистра и счетчика 1, которое через блок 3 элементов ИЛИ попадает на р.торой вход схекь 4 сравнени , где сравниваетс со значением i|, , Если на первом входе логических условий Xj блока б З Ттравлени по вл етс 1, т.е. РЧ Х ) - q, , осуществл етс выход из числа, так как сел при фиксированном количестве под- -,;.

-з-э адрес на выходе регистра / и счетчи- ынтервалов, т.е. при ограниченном

объеме пам ти.

Б качестве аппроксимирующего полинома на подынтервале выбран .полином Бернштейна, который имеет вид:

40

ка 1) вл етс искомым. В противном сл учае и если на втором входе логических условий X. блока б управлени присутствует , то по сигналу Y на шестом выходе блока б управотени идет подготовка нового адреса в регистре 7. При наличии сигнала О на третьем входе логических условий Х блока б управлени цикл работы повтор етс . При наличии сигнала 1 на третьем входе логических условий Xj блока б управлени на его восьмом выходе формируетс сигнал Yg,, поступающий на вход установки адреса регистра 7. После зтого по сигналу Y на п том выходе блока б управлени происходит увеличение старших разр дов адресов на выходе счетчика 11 и по сигналу Y;5 четвертом выходе блока б управлени происходит обращение к блоку 5 пам ти. На втором входе блока 3 элементов ШШ по вл етс значение фу1жций в центре интервала,

BjZ) f:F(j/m)c;|,{l-Z)

m-j

где h; - степень полинома;

Cff, - число сочетаний из m по j- F(,3/in) - значение аппроксимирующей функции в узловых точках; Z - переменна , принимающа зна ;чени на интервале 0,1. Генератор работает следующим образом .

До начала работы в блок 5 пам ти заноситс информаци о значении функции распределени на границах интер- валов, и на середине интервала, длина интервала и значени границ интервалов . При по влении сигнала Y на первом выходе блока 6 управлени на вы

5

0

5 О

ходе датчика 1/равномерно распределенных случайных чисел устанавливаетс значение , , которое поступает на первый вход схемы 6 сравнени и на информационный вход регистра 2. Одновременно по сигналу Y. на седь- выходе блока 6 управлени происходит начальна установка регистра 7 к счетчиков 11 и 12. Далее начинаетс цикл работы регистров 7 и 10 и счетчиков 11 и 12, Их задача - определение адреса чейки блока 5 пам ти , содержание которой F( ) удовлетвор ет уравнению

F(X,-.) « F(X),

По сигналу УЗ ка четвертом выходе блока б управлени происходит обращение к блоку 5 пам ти, на его выходе по вл етс значение, определ емое адресом начальной установки регистра и счетчика 1, которое через блок 3 элементов ИЛИ попадает на р.торой вход схекь 4 сравнени , где сравниваетс со значением i|, , Если на первом входе логических условий Xj блока б З Ттравлени по вл етс 1, т.е. РЧ Х ) - q, , осуадрес на выходе регистра / и счетчи-

5

соответствующего адресу на выходе регистра 7 и счетчика 11. Это значение сравниваетс с величиной i в схеме 4 сравнени . По вление I на выходе Больше схемы 4 сравнени означает, что слу-гайна величина находитс в левой половине подынтервала , по вление О - з правой. По сигналу Y,f на левом выходе блока б управлени на выхода датчика 1 равномерно распределенных: случайньгк чисел по вл етс значение , которое поступает на ин -орма дионный вход регистра 2. По сигналу Yg на втором выходе блока б упра:,(0 и значение записываетс в регистр 2, Снова по сигналу Y, с перв.-лтчэ выхода блока 5 ут:равлени на выходе датчик-а I равномерно par птJeдeлeк ыx случайных чисел попв.лкетс. числе .-j i nocTViiasc- пдее на первый вход схемы 4 cpaBHeHHSi по сигналу YQ с третьег о выхода блока 6 управлени число S , с выхода регистра. 2 Crepes блок 3 элементов ИЛИ поступает на второй вход

4сравнени .. Далее в зависимости от нахождени случайггого числа ( в левом или п равом подыктервалеJ. т. е„ от состо нк на втором ких услов лй Xj блов:а б т1равлени , выбираетс мвг ынее или большее со- ответстБенно из двух чисел и , , п.олученмое число- запомнитс в регистр 2.

Далее по сигналу Y., на п том выходе блока 6 управлени происходит увеличение старшего разр да адреса ка выходе счетчика 1, по сигналу Y, на четвертом выходе блока 6 управлени происходит обращение к блоку 5 пам ти, в результате мношгмое из блока 5 пам ти по вл етс на соответствующем входе блока 8 умножени , а множитель поступает из регистра 2 по сигналу YP на третьем выходе блока б управлени . Занесение множимого и множител в блок 8 умножени происходит по сигналу Y,j на дес том выходе блока 6 управлени , а операци умножени по сигналу Y на одиннадцатом выходе блока б управлени . Снова происходит увеличение старшего раз р да адреса на выходе счетчика 11 и по соответствующим сигналам блока 6 управлени обращение к блоку 5 пам ти в результате одно слагаемое из блока

5пам ти, а другое из блока 8 умножени поступают на вход сумматора 9. .

098836

По си1 налу Y,2 на двенадидтом выходе блока 6 управлени происходит суммирование и на выходе генератора по вл етс первое слу .айное число X, При генерированной массива случайнь г чисел весь процесс повтор етс ..

В счетчик 12 по сигналу Y запи- , сываетс колтгчество подынтервалов,

jQ его содержимое у еньгааетс на единицу сигналом YJ на дев том выходе блока 6 упр влеки . Состо гше счет- чгжа 12 определ ет состо ние на третьем выходе логт .ческих условий

15 Xj блока 6 управлени . Регистр iO хранит предыдущее состо ние регистра 7, с помощь регистра 10 формируетс новое состо ние ре гистра 7, т.е. новое состо ние адресных вхо20 дов блока 5 пам ти.

г ормула изобретени

Генератор сл айных чисел с про- 25 HSBOJfbi-ibuM saTcoHOM распре/.елени , со- де.ркащ1-гй датчик равномерно распределенных: случайных чисел, блок пам ти, схему сравмерлг , причем выход датчика равномерно распределенньк чисе.п соеди- 30 f-sii i-- iiepBttti входом схемы сравнени , о л ч а га и; и и с i тем, что, с целью повышени точности формировани случайных , в него введены блок ртравлеки , три регистра,

два счетчика, блок элементов ПИИ,- j5

олок ум южени и с тчматор, причем

вход опроса датчика равномерно распределенных спз 1глгштх чисел соединен с первым выходом блока з правлеAQ НИН, И1-1сЪормационгемй вход первого регистра соединен с выходом датчика равномерно распределенных случайных чисел, вход записи и вход разрешени первого регистра соединены с втодд рым и третьим выходами блока управ- . лени соответственно, выход первого регистра соединен с входом множител блока умножени и с первьЕМ входом блока элементов ИЛИ, второй вход

50 которого соединен с выходом блока

пам ти, с входом множимого блока умножени и с первым информационньпч вхо-г дом сумматора, выход блока элементов VUTK соединен с вторым информационным

гг входом схемы сравнени , выход Рав- но которой соединен с первым входом лоп-сческих условий блока управлени , второй в:ход логических условий которого соедин(:Н с входом запрета приема

кода второго регистра и с выходом Болъгае схемы сравнени , третий вход логических условий блока управлени соединен с выходом первого счетчика, четвертый выход блока управлени соединен с входом чтени блока пам ти, адресные входы которого соединены с выходами второго регистра и третьего счетчика, п тый выход блока управлени соединен с тактовым входом - третьего счетчика, вход разрешени третьего регистра соединен с шестым выходом блока управлеью , седьмой выход которого соединен с входами на- чальной установки второго регистра, первого и второго счетчиков, вход разрешени второго регистра соединен с восьмым выходом блока управлени .

HavaAJj

LiJ

ys

Уз

дев тый выход которого соединен с входом сдвига второго регистра и счетным входом первого счетчика, дес тый выход блока управлени соединен с входом записи блока умножени , вход разрегаени которого соединен с одиннадцатым выходом блока управлени , двенадцатый выход которого соединен с входом разрешени сумматора, второй информационный вход которого соединен с выходом блока, умножени , выход сумматора вл етс выходом генератора , выход второго регистра соединен с информационным входом третьего регистра, выход которого соедиг нен с информационным входом второго регистра.

С Конец J

Claims

Формула изобретения

Генератор случайных чисел с произвольным законом распределения, содержащий датчик равномерно распределенных случайных чисел, блок памяти, схему сравнения, причем выход датчика равномерно распределенных чисел соединен с первым входом схемы сравнения, о т л и ч а га щ и й е я тем, что, с целью повышения точности формирования случайных чисел, в него введены блок управления, три регистра, два счетчика, блок элементов ИЛИ,· блок умножения и сумматор, причем вход опроса датчика равномерно распределенных случайных чисел соединен с первым выходом блока управления, информационный вход первого регистра соединен с выходом датчика равномерно распределенных случайных чисел, вход записи и вход разрешения первого регистра соединены с вто45 рым и третьим выходами блока управ. ления соответственно, выход первого регистра соединен с входом множителя блока умножения и с первым входом блока элементов ИЛИ, второй вход ι которого соединен с выходом блока памяти, с входом множимого блока умножения и с первым информационным вхоп дом сумматора, выход блока элементов ИЛИ соединен с вторым информационным входом схемы сравнения, выход Равно которой соединен с первым входом логических условий блока управления, второй вход логических условий которого соединен с входом запрета приема кода второго регистра и с выходом Больше схемы сравнения, третий вход логических условий блока управления ' соединен с выходом первого счетчика, четвертый выход блока управления сое-. $ динен с входом чтения блока памяти, адресные входы которого соединены с выходами второго регистра и третьего счетчика, пятый выход блока управ- jg ления соединен с тактовым входом третьего счетчика, вход разрешения третьего регистра соединен с шестым выходом блока управления, седьмой выход которого соединен с входами на- 15 чальной установки второго регистра, первого и второго счетчиков, вход разрешения второго регистра соединен с восьмым выходом блока управления,

Q Начало th, Чг девятый выход которого соединен с входом сдвига второго регистра и счетным входом первого счетчика, десятый выход блока управления соединен с входом записи блока умножения, вход разрешения которого соединен с одиннадцатым выходом блока управления, двенадцатый выход которого соединен с входом разрешения сумматора, второй информационный вход которого соединен с выходом блока, умножения, выход сумматора является выходом генератора, выход второго регистра соединен с информационным входом третьего регистра, выход которого соедит нен с информационным входом второго регистра.

Фие.2