SU1698886A1 - Устройство дл умножени полиномов над конечными пол ми GF(2 @ ) - Google Patents
Устройство дл умножени полиномов над конечными пол ми GF(2 @ ) Download PDFInfo
- Publication number
- SU1698886A1 SU1698886A1 SU904810366A SU4810366A SU1698886A1 SU 1698886 A1 SU1698886 A1 SU 1698886A1 SU 904810366 A SU904810366 A SU 904810366A SU 4810366 A SU4810366 A SU 4810366A SU 1698886 A1 SU1698886 A1 SU 1698886A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- polynomial
- input
- primitive
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
- Complex Calculations (AREA)
Description
1
(21)4810366/24 (22) 04.04.90 (46)15.12.91. Бюл. №46 (71) Научно-исследовательский институт бытовой радиоэлектронной аппаратуры (72)И.И.Ковалив (53)681.325(088.8) (56) Авторское свидетельство СССР № 997039,кл. G 06 F15/31, 1981.
Блох Э.Л., З блов В.В. Обобщенные каскадные коды. Вып. 5. М.: Св зь, 1976, с.99, рис.3.30.
(5J) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ПОЛИНОМОВ НАД КОНЕЧНЫМИ ПОЛЯМИ GF(2m)
(57) Изобретение относитс к специализированным цифровым вычислительным устройствам и может использоватьс в декодирующих устройствах двоичных кодов , проверочные матрицы которых содержат элементы конечных полей GF (2™). Цель изобретени - уменьшение аппаратурных затрат устройства без снижени его быстродействи . Устройство содержит блок 1 умножени на примитивный элемент пол , сдвиговый регистр 2, элемент И 3 и блок 4 поразр дного суммировани по модулю два. 2 ил.
Ё
С Ю 00 00 00
о
Изобретение относитс к специализированным цифровым вычислительным устройствам и может использоватьс в декодирующих устройствах двоичных кодов , проверочные матрицы которых содержат элементы конечных полей GF (2m).
Известно устройство умножени полиномов над конечными пол ми GF (), содержащее два m-разр дных регистра, двухвходовые элементы И и сумматоры по модулю два в количествег пропорциональном т, причем выходы т-разр дных регистров подключены к входам двухвходовых элементов И, выходы которых подключены к вход ам сумматоров по модулю два,, выходы которых вл ютс выходами устройства.
Известно устройство умножени полиномов над конечными пол ми GF (2™), содержащее два m-разр дных регистра, m -двухзходовых элемента И, m m-входо- вых сумматоров по модулю два и т-1 матричных преобразователей, причем m выходов первого m-разр дного регистра подсоединены к объединенным первым входам m двухвходовых элементов И, образующих m групп по m двухвходовых элементов И соответственно, m выходов второго m-разр дного регистра подсоединены к объединенным одноименным m входам первого матричного преобразовател и вторым входам m двухвходовых элементов И первой группы из m двухвходовых элементов И соответственно, m выходов первых т-2 матричных преобразователей подсоединены к вторым входам m двухвходовых элементов И в группах, пор дковые номера которых на единицу больше номеров матричных преобразователей соответственно и к одноимен- ным входам следующих матричных преобразователей за исключением последнего (m-1)-ro матр ичного преобразовател , выходы которого подсоединены только к вторым входам двухвходовых элементов И последней m-й группы двухвходовых элементов И соответственно, при этом выходы одноименных двухвходовых элементов И всех групп подключены к одноименным с группами элементов И входами одноименных с элементами И в каждой группе т-вхо- довых сумматоров по модулю два соответственно, выходы которых вл ютс выходами устройства умножени соответственно .
Известно также устройство умножени полиномов над конечными пол ми GF (2m), содержащее два блока логарифмировани , один блок суммировани и один блок антилогарифмировани , причем входы блоков логарифмировани вл ютс входами коэффициентов полиномов-сомножителей
соответственно, а выходы - подключены к двум группам входов блока суммировани соответственно, выходы которого подсоединены к входам блока антилогарифмировани соответственно, выходы которого вл ютс выходами результата умножени . Недостатками известных устройств вл ютс значительные аппаратурные затраты .
0 Известно устройства дл умножени в конечных пол х GF (2m), содержащее первый , второй и третий регистры, т-1 блокоч умножени и т элементов И, причем входы первого и третьего регистра вл ютс вхо5 дами устройства коэффициентов первого и второго полиномов-сомножителей соответственно , а выходы второго регистра вл ютс выходами устройства коэффициентов результирующего полинома, при этом т-й
0 выход первого регистра подсоединен с объединенным входам всех m элементов И, вторые входы которых подсоединены к выходам третьего регистра, а выходы - к первой группе информационных входов
5 второго регистра, m-й выход которого подсоединен к входам всех т-1 блоков умножени и к первому входу второй группы информационных входов второго регистра, причем выходы т-1 блоков умножени под0 соединены к остальным входам второй груп- пы информационных входов второго регистра, а тактовые входы первого и второго регистров объединены и вл ютс тактовым входом устройства.
5 Указанное устройство при низких аппаратурных затратах выполн ет операции умножени за т+1 тактов работы, т.е. имеет невысокое быстродействие.
Известно еще устройство дл умноже0 ни полиномов над конечными пол ми GF (2т) по модулю два неприводимого многочлена , содержащее генератор импульсов, дешифратор, m двухвходовых элементов И и по одному блоку делени и умножени на
5 примитивный элемент пол , причем входы блоков делени и умножени на примитивный элемент пол вл ютс входами устройства занесени коэффициентов первого и второго полиномов-сомножителей соответственно,
0 выходы блока делени на примитивный элемент пол подсоединены к входам дешифратора соответственно, выход которого подсоединен к объединенным первым входам m двухвходовых элементов Невыходы
5 которых вл ютс выходами коэффициентов полинома - результата умножени устройства соответственно, а вторые входы подсоединены к выходам блока умножени на примитивный элемент пол соответственно , при этом тактовые входы блоков делени и умножени на примитивный элемент пол объединены и подсоединены к выходу генератора импульсов.
Недостатком такого устройства вл етс низкое быстродействие, если первый полином-сомножитель соответствует степени примитивного элемента пол GF (2), большей, чем т/2, что в р де случаев не позвол ет его использовать, несмотр на его сравнительно низкие аппаратурные затраты .
Наиболее близким к предлагаемому по технической сущности и достигаемому результату при использовании вл етс устройство умножени двух полиномов пол GF (2m), содержащее т-разр дный сдвиговый регистр, блок умножени на примитивный элемент пол , m-разр дный регистр поразр дного суммировани по модулю два (регистр V) и m двухвходовых элементов И, причем первый выход сдвигового регистра подсоединен к объединенным первым входам всех m двухвходовых элементов И, вторые входы которых подсоединены к m выходам блока умножени на примитивный элемент пол соответственно, а выходы - к входам m-разр дного регистра поразр дного суммировани по модулю два соответственно , m выходов которого вл ютс выходами m коэффициентов полинома-произведени соответственно.
Недостатки известного устройства - его большие аппаратурные затраты.
Целью изобретени вл етс уменьшение аппаратурных затрат устройства дл умножени полиномов над конечными пол ми GF (2m) без снижени его быстродействи .
Поставленна цель достигаетс тем, что в устройстве умножени полиномов над конечными пол ми GF (2m), содержащем блок умножени на примитивный элемент пол , сдвиговый регистр, элемент И и блок поразр дного суммировани по модулю два. причем информационные входы бло-ка умножени на примитивный элемент пол вл ютс входами коэффициентов первого полинома-сомножител устройства, а информационные входы сдвигового регистра вл ютс входами коэффициентов второго полинома-сомножител устройства, выходы блока поразр дного суммировани по модулю два вл ютс выходами коэффициентов результирующего полинома-произведени устройства, тактовые входы сдвигового регистра и блока умножени на примитивный элемент пол объединены и вл ютс тактовым входом устройства, при этом выход сдвигового регистра подсоединен к первому входу элемента И, выходы блока умножени на примитивный элемент пол подсоединены к соответствующим информационным входам блока поразр дного суммировани по модулю два, тактовый
вход которого подсоединен к выходу элемента И, второй вход которого подсоединен к тактовому входу устройства.
Предложенные св зи между известными элементами про вл ют новое свойство:
уменьшаютс аппаратурные затраты устройства дл умножени двух полиномов над конечными пол ми GF (2m) без снижени быстродействи .
На фиг. 1 изображена структурна блоксхема устройства умножени полиномов над конечными пол ми GF (2m); на фиг. 2 - временные диаграммы работы устройства при m - 3, поле GF (23) образовано неприводимым многочленом f(x) х3 + х + 1, где х фиктивна переменна , используема дл записи полиномов, и устройство умножает первый многочлен, равный х + 1. на второй многочлен, равный х2+1.
Устройство умножени полиномов над
конечными пол ми GF (2™) содержит блок 1 умножени на примитивный элемент пол , сдвиговый регистр 2, элемент 3 И и блок 4 поразр дного суммировани по модулю два, причем информационные входы блока
1 умножени на примитивный элемент пол вл ютс входами устройства коэффициентов первого полинома-сомножител , а информационные входы сдвигового регистра 2 вл ютс входами устройства коэффициентов второго полинома-сомножител , при этом выход сдвигового регистра 2 подсоединен к первому входу элемента 3 И, а выходы блока 4 поразр дного суммировани по модулю два вл ютс выходами устройства коэффициентов результирующего полинома- произведени , причем второй вход элемента 3 И подсоединен с объединенным тактовым входам блока 1 умножени на. примитивный элемент пол и сдвигового регистра 2 и вл етс тактовым входом устройства , а выход элемента 3 И подсоединен к тактовому входу блока 4 поразр дного суммировани по модулю два.
Временные диаграммы работы устройства (фиг, 2) содержит п тнадцать зависимостей изменений уровней сигналов на входах и выходах устройства и его элементов по времени при выполнении устройством операции умножени полиномов х+1 и х +1 над конечным полем GF(23), образованным неприводимым многочленом f(x) х3 + х + 1. i
Буквенные выражени при временных диаграммах соответствуют следующим вхо- дам и выходам устройства и его элементов:
а) - вход первого коэффициента первого полинома устройства;
б)- вход второго коэффициента первого полинома устройства;
в)- вход третьего коэффициента первого полинома устройства;
г)- тактовый вход устройства;
д)- вход первого коэффициента второго полинома устройства;
е)- вход второго коэффициента второго полинома устройства;
ж) - вход третьего коэффициента второго полинома устройства;.
з)- первый выход блока 1 умножени на примитивный элемент пол ;
и) - второй выход блока 1 умножени на примитивный элемент пол ;
к) - третий выход блока 1 умножени на примитивный элемент пол ;
л) - выход сдвигового регистра 2г
м) - тактовый вход блока 4 поразр дного суммировани по модулю два;
н) - выход первого коэффициента результирующего полинома устройства;
о) - выход второго коэффициента результирующего полинома устройства;
п) - выход третьего коэффициента результирующего полинома устройства;
Устройство умножени полиномов над конечными, пол ми GF () работает следующим образом.
В исходном состо нии устройства блок 1 умножени на примитивный элемент пол , сдвиговый регистр 2 и блок 4 поразр дного суммировани по модулю два установлены в нулевые состо ни , а на тактовый вход устройства подаетс сигнал низкого уровн . При этом на всех выходах устройства сформированы сигналы низких уровней.
На первом шаге работы устройства на информационные входы блока 1 умножени на примитивный элемент пол и сдвигового регистра 2 подаютс сигналы, соответствующие коэффициентам первого и второго полиномов-сомножителей соответственно, а затем на тактовый вход устройства подаетс импульсный сигнал высокого уровн , по переднему фронту которого, как и в прототипе , сигналы на входах устройства запоминаютс соответственно в блоке 1 умножени на примитивный элемент пол и в сдвиговом регистре 2. Формирование сигналов на информационных входах блока 1 умножени и сдвигового регистра 2 необходимо произвести раньше переднего фронта тактового импульса дл устойчивой работы устройства. При этом на выходах блока Т умножени на примитивный элемент пол , а значит, и на информационных входах блока 4 поразр дного суммировани по модулю
два формируютс сигналы, соответствующие коэффициентам полинома-сомножител , а на первом выходе сдвигового регистра 2, а значит, и на первом входе элемента 3 И
формируетс сигнал, соответствующий коэффициенту при нулевой степени фиктивной переменной второго полинома- сомножител .
Здесь и в-дальнейшем сигнал высокого
0 уровн соответствует коэффициенту полинома , равного единице, а сигнал низкого уровни - нулю.
После занесени коэффициентов полиномов-сомножителей на все входы устрой5 ства коэффициентов полиномов-сомножителей подаютс сигналы низких уровней, как и при работе прототипа.
Если во врем действи первого по пор дку счета импульсного сигнала высокого
0 уровн при занесении коэффициентов полиномов-сомножителей на первом входе элемента 3 И сформируетс сигнал высокого уровн , то на выходе элемента 3 И тоже сформируетс сигнал высокого уровн (см.
5 фиг. 1, 2), по переднему фронту которого на выходах устройства сформируютс сигналы, соответствующие коэффициентам первого полинома-сомножител , При этом в блоке 1 умножени пол происходит умножение
0 полинома, соответствующего сигналам на выходах блока 1 умножени до подачи очередного тактового импульса на тактовый вход устройства на примитивный элемент пол , в сдвиговом регистре 2 на его выходе
5 формируетс сигнал, соответствующий коэффициенту при очередной старшей степени фиктивной переменной второго полинома-сомножител , а на выходе блока 4 поразр дного суммировани по модулю
0 два - сигналы либо не измен ютс , если на выходе сдвигового регистра 2 формируетс сигнал низкого уровн , либо сигналы, соответствующие поразр дному сложению коэффициентов полинома, соответствующего
5 сигналам на выходах блока 4 поразр дного суммировани до прихода очередного тактового импульса, и полинома, соответствующего сигналам на выходах блока 1 умножени на примитивный элемент пол
0 после поступлени на тактовый вход устройства очередного тактового импульса, если на выходе сдвигового регистра 2 формируетс сигнал высокого уровн .
Таким образом., за m тактов работы
5 предлагаемое устройство так же, как и прототип , выполн ет операцию
т-1
ai(x); а2(х) - ai(x) (bm-ix 1 1 + bm-ax1™ +
+ ... + bix + bo) - ai(x) bo +
+ ai(x) bi x +... + ai(x) bm-t ai(x) bo + ai(x) a bi + ... +
+ ai(x) bm-1, где ai(x)- первый полином-сомножитель;
Э2(х) - второй полином-сомножитель;
х - фиктивна переменна , использующа с дл записи полиномов-элементов конечного пол GF(2m);
bo, bibm-1 - коэффициенты второго
полинома-сомножител , причем bo, bi
bm-1 б GF(2);
а- примитивный элемент пол GF(2m), причем а- х.
Рассмотрим работу устройства (см. фиг.1) на следующем примере.
Пусть поле GF(23) образовано неприводимым многочленом f(x) х3 + х + 1 и устройство умножает полиномы; ai(x) х + 1 и Э2(х) х2 + 1.
Элемент пол GF(2 упор дочиваетс по пор дку возрастани степеней примитивного элемента пол следующим образом:
0-х2 + 0-х + 0 0
О х2 + 0-х+1 о°
х + 0 а 1-х2 + 0-х + 0 о2
0 х2 + 1 х + 1 с
1 х2 + 1 х + 0 а4 1 х2 + 1 х + 1 а5- 1 х2 + о х + 1 а6.
При этом а7 а°, а8 а, а9 а2, а10 а3 и т.д., a ai(x) х + 1 0 х2 + 1 х + 1 сЛ| aa(x) х2 + + 0-х+1 а причем Ь0 1, bi 0, 02 1.
Пусть С|(х)- полином, соответствующий сигналам на выходах блока 4 поразр дного суммировани по модулю два, после прохождени 1-го по пор дку счета тактового импульсного сигнала высокого уровн на тактовом входе устройства, где 1 Ј I m 3.. с(х) - полином, соответствующий сигналам на выходах блока 1 умножени на примитивный элемент пол после прохождени -го по пор дку счета тактового импульсного сигнала высокого уровн на тактовом входе устройства.
Тогда Ci(x) 0 + bo ai(x) - 1 ai(x)- О х2 + 1 х + 1 ;
С2(х) - Ci(x) + bi -ai(x) -a Ci(x) + 0 ai(x) (x);
Сз(х)- Сг(х) + b2 ajfx) a a-Ci (x)+1 ai(x)(xH
+ or or- Ci(x) + or 0 x + 1 x +
+ 1 + 1 x + 1 x+1
-1 x2 + 0 x + 0 o2; (x) - ai(x) cc, (oiM
-ai(x) мз(х) ai(x) ($
Проверка: ai(x) a2(x) or or cc a . Работа устройства на приведенном примере приведена также при помощи временных диаграмм (см. фиг. 2).
Следовательно устройство работает
правильно.
Дл выполнени следующей операции умножени устройства, как и прототип, необходимо сначала установить в его исходное состо ние, а затем выполнить операцию
умножени в соответствии с временными диаграммами работы устройства (фиг. 2).
Таким образом, устройство при меньших аппаратурных затратах (уменьшение на т-1 элементов И) сохран ет свою работоспособность без снижени быстродействи (так же, как и прототип выполн ет операцию умножени за m тактов работы).
Ф о р м у л а и з о б р е т е н и „
Устройство дл умножени полиномов
над конечными пол ми GF(2m), содержащее блок умножени на примитивный элемент пол , сдвиговый регистр, элемент И и блок поразр дного суммировани по модулю два, причем информационные входы блока
умножени на примитивный элемент пол вл ютс входами коэффициентов первого полинома-сомножител устройства, а информационные входы сдвигового регистра вл ютс входами коэффициентов второго
полинома-сомножител устройства, выходы блока поразр дного суммировани по модулю два вл ютс выходами коэффициентов полинома-произведени устройства, тактовые входы сдвигового регистра и блока умножени на примитивный элемент пол объединены и вл ютс тактовым входом устройства, при этом выход сдвигового регистра соединен с первым входом элемента И, отличающеес тем, что, с целью
уменьшени аппаратурных затрат без снижени быстродействи , выходы блока умножени на примитивный элемент пол соединены с соответствующими информационными входами блока поразр дного
суммировани по модулю два, тактовый вход которого соединен с выходом элемента И, второй вход которого соединен с тактовым входом устройства.
5 В
Ж 3
«
и к
л
4
м
4
//
О /7
Claims (1)
- Ф о р м у л а и з о б р е т е н и я „Устройство для умножения полиномов над конечными полями GF(2m). содержащее блок умножения на примитивный элемент поля, сдвиговый регистр, элемент И и блок поразрядного суммирования по модулю два, причем информационные входы блока умножения на примитивный элемент поля являются входами коэффициентов первого полинома-сомножителя устройства, а информационные входы сдвигового регистра являются входами коэффициентов второго полинома-сомножителя устройства, выходы блока поразрядного суммирования по модулю два являются выходами коэффициентов полинома-произведения устройства, тактовые входы сдвигового регистра и блока умножения на примитивный элемент поля объединены и являются тактовым входом устройства, при этом выход сдвигового регистра соединен с первым входом элемента · И, отличающееся тем, что, с целью уменьшения аппаратурных затрат без снижения быстродействия, выходы блока умножения на примитивный элемент поля соединены с соответствующими информационными входами блока поразрядного суммирования по модулю два, тактовый вход которого соединен с выходом элемента И, второй вход которого соединен с тактовым входом устройства.φυζΖ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904810366A SU1698886A1 (ru) | 1990-04-04 | 1990-04-04 | Устройство дл умножени полиномов над конечными пол ми GF(2 @ ) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904810366A SU1698886A1 (ru) | 1990-04-04 | 1990-04-04 | Устройство дл умножени полиномов над конечными пол ми GF(2 @ ) |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1698886A1 true SU1698886A1 (ru) | 1991-12-15 |
Family
ID=21506183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904810366A SU1698886A1 (ru) | 1990-04-04 | 1990-04-04 | Устройство дл умножени полиномов над конечными пол ми GF(2 @ ) |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1698886A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2639661C1 (ru) * | 2016-09-02 | 2017-12-21 | Акционерное общество "Калужский научно-исследовательский институт телемеханических устройств" | Способ умножения и деления элементов конечных полей |
-
1990
- 1990-04-04 SU SU904810366A patent/SU1698886A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2639661C1 (ru) * | 2016-09-02 | 2017-12-21 | Акционерное общество "Калужский научно-исследовательский институт телемеханических устройств" | Способ умножения и деления элементов конечных полей |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6049815A (en) | Method and apparatus for finite field multiplication | |
EP0337985B1 (en) | Computational method and apparatus for finite field multiplication | |
EP0576262A2 (en) | Apparatus for multiplying integers of many figures | |
US4926371A (en) | Two's complement multiplication with a sign magnitude multiplier | |
US4994995A (en) | Bit-serial division method and apparatus | |
US20010054053A1 (en) | Method and apparatus for finite field multiplication | |
SU1698886A1 (ru) | Устройство дл умножени полиномов над конечными пол ми GF(2 @ ) | |
KR100480997B1 (ko) | GF(p)와 GF(2^m)의 유한체 곱셈 연산 장치 | |
US5691930A (en) | Booth encoder in a binary multiplier | |
JPH03661B2 (ru) | ||
EP0584864B1 (en) | A hardware-efficient method and device for encoding BCH codes and in particular Reed-Solomon codes | |
JPS5841532B2 (ja) | セキワケイサンカイロ | |
JP3210420B2 (ja) | 整数上の乗算回路 | |
KR100450750B1 (ko) | 향상된 선형 궤환 시프트 레지스터 구조의 유한체 승산기 | |
SU1716609A1 (ru) | Кодирующее устройство кода Рида-Соломона | |
SU1024909A1 (ru) | Множительное устройство | |
Wolf | Efficient circuits for multiplying in GF (2m) for certain values of m | |
SU1156066A1 (ru) | Устройство дл умножени двоичных чисел | |
RU2149442C1 (ru) | Устройство для умножения по модулю семь | |
SU1119008A1 (ru) | Устройство дл умножени двоичных чисел в дополнительных кодах | |
SU991418A2 (ru) | Устройство дл умножени двух N-разр дных чисел | |
SU813420A1 (ru) | Устройство дл умножени двоичныхчиСЕл B дОпОлНиТЕльНыХ КОдАХ | |
SU1304019A1 (ru) | Устройство дл умножени по модулю 2 @ -1 | |
SU1728858A1 (ru) | Устройство дл умножени элементов конечного пол GF(2 @ ) при м @ 3 | |
SU1667061A1 (ru) | Устройство дл умножени |